JP2009268003A

JP2009268003A - 増幅装置及び実装台

Info

Publication number: JP2009268003A
Application number: JP2008118056A
Authority: JP
Inventors: Takaharu Matsunaga; 高治松永
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-04-30
Filing date: 2008-04-30
Publication date: 2009-11-12
Anticipated expiration: 2028-04-30
Also published as: JP5088224B2

Abstract

【課題】歪み補償機構の低消費電力化を実現可能な増幅装置を提供する。
【解決手段】増幅装置１は、増幅器１１、熱電変換部１２、及びバイアス回路１３を有する。増幅器１１は、増幅素子としての電界効果トランジスタ（ＦＥＴ）を有する。熱電変換部１２は、増幅器１１の自己発熱により生じる温度勾配を利用した熱電変換によって電圧信号を生成する。さらに、バイアス回路１３は、熱電変換部１２によって生成された電圧信号を入力し、増幅器１１が有するＦＥＴに印加されるゲートバイアス電圧を電圧信号の大きさに応じて増減させる。
【選択図】図１

Description

本発明は、増幅装置に関し、特に、温度変化に起因する増幅器の出力波形歪みを補償するための歪み補償機構を有する増幅装置に関する。

従来より、温度変化に起因する増幅器の出力波形歪みを補償するための歪み補償機構を有する増幅装置が提案されている（例えば特許文献１を参照）。このような歪み補償を可能とするために、従来の増幅装置は、半導体増幅器、バイアス回路、増幅器の周辺温度を計測する温度センサ、制御部、及びバイアス回路に補正電圧を供給する補正電圧供給回路を有する。

ここで、半導体増幅器は、増幅素子としての電界効果トランジスタ（ＦＥＴ:Field Effect Transistor）を有する。バイアス回路は、増幅器に含まれる電界効果トランジスタの動作点を決定するためのゲートバイアス電圧を増幅器に供給する。温度センサは、増幅器の周辺に配置され、増幅器の周辺の温度を計測する。制御部は、温度センサの計測結果に基づいて、計測温度に対応した補正電圧値が予め定められた温度補償テーブルを参照するなどして、補正電圧供給回路に補正電圧を設定する。補正電圧供給回路は、デジタル値としての補正電圧が設定されるＤ／Ａコンバータ（ＤＡＣ）、又は補正電圧をアナログ量として保持するコンデンサ等である。
実開昭６２−１５１２２１号公報

上述した歪み補償機構を有する従来の増幅装置は、温度センサ及び制御部を動作させるための追加的な電力が必要であり、消費電力の低減が困難である。

本発明は、上述した知見に基づいてなされたものであって、歪み補償機構の低消費電力化を実現可能な増幅装置を提供することを目的とする。

本発明の一態様にかかる増幅装置は、増幅器、熱電変換部、及びバイアス回路を有する。前記増幅器は、増幅素子としての電界効果トランジスタを有する。前記熱電変換部は、前記増幅器の自己発熱により生じる温度勾配を利用した熱電変換によって電圧信号を生成する。さらに、前記バイアス回路は、前記電圧信号を入力し、前記トランジスタに印加されるゲートバイアス電圧を前記電圧信号の大きさに応じて増減させる。

上述した本発明の一態様にかかる増幅装置は、増幅器の自己発熱による温度勾配を利用した熱電変換によって生成されたアナログ電圧信号を、ゲートバイアス電圧を調整するための制御信号としてバイアス回路に供給する。また、熱電変換部によって生成される電圧信号は、増幅器の自己発熱を電気エネルギーとして再利用したものである。よって、上述した本発明の一態様にかかる増幅装置は、従来の増幅装置が必要としていた温度センサ及び制御部を動作させるための電力が不要となるため、低消費電力化に寄与することができる。

以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。

図１は、本実施の形態にかかる増幅装置１の回路ブロック図である。増幅器１１は、例えば高周波信号（ＲＦ信号）等を増幅する半導体増幅器であって、増幅器１１は、入力電圧Ｖ_ＩＮを増幅し、出力電圧Ｖ_ＯＵＴを出力する。増幅器１１は、増幅素子としてのＦＥＴ１１１を有する。

熱電変換部１２は、増幅器１１の自己発熱によって生じる温度勾配を利用した熱電変換によって熱起電力を生成し、熱起電力の大きさに応じた電圧信号を上述した制御電圧Ｖｃとしてバイアス回路１３に供給する。つまり、増幅器１１の発熱量が増大し、これに起因する温度勾配が大きくなるにつれて、熱起電力としての制御電圧Ｖｃも次第に大きくなる。

バイアス回路１３は、増幅器１１に含まれるＦＥＴ１１１の動作点を決定するゲートバイアス電圧Ｖｇを、ＦＥＴ１１１のゲートに供給する。また、バイアス回路１３は、後述する熱電変換部１２から制御電圧Ｖｃの供給を受け、制御電圧Ｖｃの大きさに応じてゲートバイアス電圧Ｖｇを増減させる。より具体的に述べると、増幅器１１の温度上昇時におけるＦＥＴ１１１のゲート−ソース間電圧Ｖ_ＧＳの電圧降下を抑制するために、バイアス回路１３は、熱起電力としての制御電圧Ｖｃが大きくなるにつれて、ゲートバイアス電圧Ｖｇを増大させる。

増幅器１１及びバイアス回路１３の具体的な構成の一例を図２に示す。図２は、増幅器１１及びバイアス回路１３の構成例を示す回路図である。図２に示す増幅器１１は、増幅素子としてのＮチャネルＦＥＴ１１１を有する。ＦＥＴ１１１のゲートは入力整合回路１１２に接続され、ドレインは出力整合回路１１３に接続されている。また、図２において、コンデンサＣ１及びＣ２は、直流電流（ＤＣ）カット用のカップリング・コンデンサである。また、コンデンサＣ３は、ドレイン電源電圧Ｖｄの信号線に接続されたバイパス・コンデンサである。

図２に示すバイアス回路１３は、制御電圧Ｖｃの大きさに応じてゲートバイアス電圧Ｖｇを変更するために、可変抵抗として機能するＮチャネルＦＥＴ１３１を有する。

ＦＥＴ１３１のソースは、高周波信号阻止用のインダクタＬＧを介してＦＥＴ１１１のゲートに接続されている。ＦＥＴ１３１のドレインは、ゲートバイアス抵抗ＲＧを介してデートバイアス電源電圧ＶＧに接続されている。ＦＥＴ１３１のゲートは、熱電変換部１２から供給される制御電圧Ｖｃの入力端子に接続されている。なお、コンデンサＣ４は、ゲート電源電圧ＶＣの信号線に接続されたバイパス・コンデンサである。また、コンデンサＣ５は、増幅素子であるＦＥＴ１１１のドレインと可変抵抗素子であるＦＥＴ１３１のゲートとの間に設けられた、直流阻止用のデカップリング・コンデンサである。なお、図２では、ＦＥＴ１１１及び１３１をＮチャネルＦＥＴとした場合の構成例を示しているが、これらをＰチャネルＦＥＴに置換してもよいことは勿論である。

続いて以下では、図１及び図２に示した増幅装置１における出力歪み補償の原理について図５を参照しながら説明する。図５は、増幅装置１の歪み補償特性を示すグラフである。図５の横軸は、入力電圧Ｖ_ＩＮである。図５の縦軸は、増幅器ＩＣ３１の表面温度、熱起電力、及び出力波形の３次相互変調歪（ＩＭ３：3rd order Inter-Modulation distortion）である。

増幅器１１に供給される入力電圧Ｖ_ＩＮが上昇すると、増幅素子であるＦＥＴ１１１のゲート電流が増加する。その結果、ＦＥＴ１１１のゲート−ソース間電圧Ｖ_ＧＳの電圧降下が生じることとなる。しかしながら、図５に示すように、入力電圧Ｖ_ＩＮの上昇によって増幅器１１の発熱量の増大がもたらされるため、熱電変換部１２による起電力、つまり制御電圧Ｖｃもまた増大する。したがって、可変抵抗として機能するＦＥＴ１３１のゲートに対して増大した制御電圧Ｖｃが印加されることになるために、ＦＥＴ１３１のドレイン−ソース間抵抗Ｒ_ＤＳが減少し、ゲートバイアス電圧Ｖｇの増大がもたらされる。このゲートバイアス電圧Ｖｇの増大作用によって、先に述べたＦＥＴ１１１のゲート−ソース間電圧Ｖ_ＧＳの電圧降下が抑制される。これにより、図５に示すように、ＦＥＴ１１１のゲート電流が減少し、入力電圧Ｖ_ＩＮが大きい時（大入力電力時）における歪み特性の劣化を抑制できる。

上述したように、増幅装置１は、熱電変換によって得られたアナログ電力信号をバイアス回路１３に供給することによって、当該アナログ電圧信号を増幅器１１に含まれるＦＥＴ１１１のゲートバイアス電圧Ｖｇの調整に使用する。つまり、増幅装置１は、従来の増幅装置に必要であった温度センサ及び制御部を必要としないため、消費電力の低減、及び回路規模の縮小化を達成することができる。

さらに、図２に示したバイアス回路１３の消費電力は、ＦＥＴ１１１にゲート電流が発生するまでの間は実質的にゼロである。このため、図１及び図２の構成を採用することによって、増幅装置１全体の低消費電力化を図ることができる。

続いて以下では、増幅器１１の自己発熱を利用して温度勾配を効果的に発生させることが可能な熱電変換部１２の具体的な構成例について詳しく説明する。図３は、増幅装置１の構成を示す側面断面図である。

図３において、増幅器ＩＣ（Integrated Circuit）３１は、上述した増幅器１１を含むＩＣである。また、制御回路ＩＣ３２は、上述したバイアス回路１３を含むＩＣである。なお、図３に示した増幅器１１及びバイアス回路１３の実装形態が一例であることは勿論である。例えば、増幅器１１及びバイアス回路１３は、１つのチップ上に形成されるか、あるいは複数チップを集積することによって、１つのパッケージ内に集約されてもよい。また、増幅器１１及びバイアス回路１３は、それぞれ複数のＩＣパッケージに分割されてもよい。また、バイアス回路１３を含む制御回路ＩＣ３２は、増幅器１１を含む増幅器ＩＣ３１と共通の実装台３３上に配置されていなくてもよい。

図３において、増幅器ＩＣ３１及び制御回路ＩＣ３２は、配線基板３４の上に搭載されている。さらに、増幅器ＩＣ３１及び制御回路ＩＣ３２を搭載した配線基板３４は、実装台３３の上に搭載されている。上述した熱電変換部１２は、実装台３３内に設けられている。実装台３３の構造について以下に説明する。

図３に示すように、実装台３３は、内部材３３１と内部材３３１の周囲に配置された外部材３３２を有する。配線基板３４上に搭載された増幅器ＩＣ３１と対向する実装台３３の部分には、電気絶縁性の高温熱伝導材によって形成された内部材３３１が配置されている。また、内部材３３１は、実装台３３の内部において、配線基板３４と接する実装台３３の実装面３３ａに対して実質的に垂直な方向に一次元的に延在している。

内部材３３１には、例えば、炭素複合材を使用すればよい。なお、内部材３３１は、複数の部材の組合せによって形成されてもよい。例えば、内部材３３１の中心部分に熱伝導率の大きな金属材を配置し、後述する電極１２３と接する金属材の表面部分に絶縁性の薄材を設けてもよい。

外部材３３２は、増幅器ＩＣ３１と対向していない内部材３３１の周囲に位置し、内部材３３１の延在方向に沿って延在する。外部材３３２の材質は特に限定されない。しかしながら、後述するように、内部材３３１が熱電変換部１２による熱電変換の高熱源として使用され、外部材３３２が熱電変換の低熱源として使用される。よって、内部材３３１と外部材３３２の間の温度勾配を大きくするために、外部材３３２は、内部材３３１に比べて熱伝導率の低い素材により形成するとよい。

図３において、熱電変換部１２は、複数のｐ型熱電素子１２１及びｎ型熱電素子１２２と、複数の熱電素子１２１及び１２２の間を電気的に直列となるように接続する複数の電極１２３及び１２４と、接地電極１２５と、制御電圧Ｖｃの取り出し電極１２６とを有する。ｐ型熱電素子１２１及びｎ型熱電素子１２２には公知の熱電材料、例えばＢｉＴｅ材、ＢｉＳｂ材、ＳｂＴｅ材、ＺｎＳｂ材等を任意に選択して使用すればよい。

複数のｐ型熱電素子１２１及びｎ型熱電素子１２２は、増幅器ＩＣ３１からの熱流路となる内部材３３１の延在方向に沿って、内部材３３１及び外部材３３２の間の領域に交互に配列されている。内部材３３１とｐ型熱電素子１２１及びｎ型熱電素子１２２の間は、電極１２３を介して熱的に接続されている。また、外部材３３２とｐ型熱電素子１２１及びｎ型熱電素子１２２の間は、電極１２４を介して熱的に接続されている。さらに、図３において内部材３３１の右側に配置された熱電素子と左側に配置された熱電素子との間は、配線１２７により電気的に接続されている。

なお、ｐ型熱電素子１２１及びｎ型熱電素子１２２が配置される内部材３３１と外部材３３２の間の領域は、電気的に絶縁されていればよい。つまり、これらの間の領域は、絶縁材料が配置されてもよいし、中空でもよい。

図４は、図３に示した増幅器ＩＣ３１による発熱が、実装台３３中を伝達する様子を示す概念図である。上述したように、配線基板３４を介して増幅器ＩＣ３１と対向する位置には高熱伝導性の内部材３３１が配置されている。このため、増幅器ＩＣ３１による発熱は、内部材３３１を主要な流路として内部材３３１中を伝搬する。図４中の白抜き矢印が、増幅器ＩＣ３１による発熱の主要な伝搬方向を示している。これにより、内部材３３１の温度が外部材３３２に比べて上昇し、内部材３３１の表面の点ＰＡと外部材３３２の表面の点ＰＢの間に大きな温度勾配が発生する。

なお、増幅器ＩＣ３１から内部材３３１への熱伝導を促進するために、図４及び５に示すように、配線基板３４には貫通スルーホール（サーマルビア）３４１を設けてもよい。

図３に示したように、複数のｐ型熱電素子１２１及びｎ型熱電素子１２２が、内部材３３１及び外部材３３２の延在方向（つまり、図３の上下方向）に沿って配列されているため、ゼーベック効果による大きな熱起電力を得ることができる。例えば、ｐ型熱電素子１２１及びｎ型熱電素子１２２にＢｉＴｅ材とした場合、１対の熱電素子当たり約０．２ｍＶ／℃の起電力が発生する。よって、例えば、ｐ型熱電素子１２１及びｎ型熱電素子１２２の直列接続によって実装台３３中に１０００対の熱電素子を配置した場合、約０．２Ｖ／℃の起電力が得られる。この値は、バイアス回路１３中のＦＥＴ１３１のゲート電圧制御として十分大きな値である。

以上に述べたように、図３に示した実装台３３及び熱電変換部１２の具体的な構成によれば、増幅器ＩＣ３１（つまり増幅器１１）の自己発熱を内部材３３１の延在方向に沿って一次元方向に効率良く伝搬することができる。また、内部材３３１の延在方向に沿って配置された複数の熱電素子１２１及び１２２によって大きな熱起電力を得ることができる。

なお、本実施の形態にかかる増幅装置１は、増幅器１１にＧａＮ−ＦＥＴ等の高電力密度で発熱量の大きい素子を使用する場合に特に有効である。しかしながら、増幅器１１に使用される増幅素子は他の化合物半導体又はＳｉ系半導体であってもよいことは勿論である。

さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

本発明の実施の形態にかかる増幅装置の回路ブロック図である。本発明の実施の形態にかかる増幅装置が有する増幅器及びバイアス回路の構成例を示す回路図である。本発明の実施の形態にかかる増幅装置の構成を示す側面断面図である。本発明の実施の形態にかかる増幅装置における熱伝導の様子を示す概念図である。本発明の実施の形態にかかる増幅装置の歪み補償特性を示すグラフである。

符号の説明

１増幅装置
１１増幅器
１２熱電変換部
１３バイアス回路
１１１ＦＥＴ
１１２入力整合回路
１１３出力整合回路
１２１ＦＥＴ
Ｖｃ制御電圧
ＶＧゲート電源電圧
Ｖｇゲートバイアス電圧
Ｖｄドレイン電源電圧
Ｃ１〜Ｃ５コンデンサ
ＲＧゲートバイアス抵抗
ＬＧインダクタ
３１増幅器ＩＣ
３２制御回路ＩＣ
３３実装台
３３ａ実装面
３４配線基板
１２１ｎ型熱電素子
１２２ｐ型熱電素子
１２３〜１２６電極
１２７配線
３３１内部材
３３２外部材
３４１サーマルビア

Claims

増幅素子としての第１の電界効果トランジスタを有する増幅器と、
前記増幅器の自己発熱により生じる温度勾配を利用した熱電変換によって電圧信号を生成する熱電変換部と、
前記電圧信号を入力し、前記第１の電界効果トランジスタに印加されるゲートバイアス電圧を前記電圧信号の大きさに応じて増減させるバイアス回路と、
を備える増幅装置。
前記バイアス回路は、前記第１の電界効果トランジスタのゲートと電源電圧との間に電気的に接続され、制御電圧の大きさに応じて抵抗値が変化する可変抵抗回路を備え、
前記電圧信号は、前記制御電圧として前記可変抵抗回路に供給される、請求項１に記載の増幅装置。
前記増幅器が載置される実装面と、
前記増幅器と対向するとともに前記実装面に対して実質的に垂直な方向に一次元的に延在する第１の部分と、
前記第１の部分の周囲に位置するとともに前記第１の部分の延在方向に沿って延在し、前記第１の部分に比べて熱伝導率の低い第２の部分と、
を有する実装台をさらに備え、
前記熱電変換部は、前記第１の部分と前記第２の部分の間に前記延在方向に沿って配列された複数の熱電素子を有する、
請求項１又は２に記載の増幅装置。
前記複数の熱電素子は、複数のｐ型熱電素子及びｎ型熱電素子を含み、
前記複数のｐ型熱電素子及びｎ型熱電素子は、前記第１の部分と前記第２の部分の間に交互に配置されるとともに、前記複数のｐ型熱電素子及びｎ型熱電素子は電気的に直列に接続されている、請求項３に記載の増幅装置。
前記第１の部分は、電気絶縁性を有する炭素複合材によって形成されている、請求項３又は４に記載の増幅装置。
前記可変抵抗回路は第２の電界効果トランジスタを有し、前記第２の電界効果トランジスタのソース及びドレインの一方が前記第１の電界効果トランジスタのゲートに、他方が前記電源電圧にそれぞれ電気的に接続され、
前記電圧信号は、前記第２の電界効果トランジスタのゲートに供給される、請求項２又は請求項２に従属する請求項３、４若しくは５に記載の増幅装置。
増幅器が載置される実装面と、
前記増幅器と対向するとともに前記実装面に対して実質的に垂直な方向に一次元的に延在する第１の部分と、
前記第１の部分の周囲に位置するとともに前記第１の部分の延在方向に沿って延在し、前記第１の部分に比べて熱伝導率の低い第２の部分と、
前記第１の部分と前記第２の部分の間に前記延在方向に沿って配列された複数の熱電素子と、
を備える実装台。