CN109951178B - 一种GaN栅驱动电路的系统保护方法 - Google Patents

Abstract

一种GaN栅驱动电路的系统保护方法，属于电子电路技术领域。GaN栅驱动电路直接驱动GaN功率管，将GaN功率管与Si基驱动器安装在同一个低热阻热传导材料上，通过检测Si MOS管的结温能够准确感测GaN功率管的结温变化，通过采样与GaN功率管串联的Si MOS管的电流能够准确采样GaN功率管的电流，设计针对多条电源轨的多重欠压保护，当GaN栅驱动电路正常工作时Si MOS管开启，当系统出现过温、过流或欠压任一种情况时关断Si MOS管，从而关断GaN功率管实现系统保护；另外，针对高压驱动电路还在过流比较器中设置过流信号、过温信号和欠压信号作为使能信号，实现在过温时同时触发过流保护。

Description

一种GaN栅驱动电路的系统保护方法

技术领域

本发明属于电子电路技术领域，具体涉及到一种适用于GaN栅驱动电路的系统保护方法的设计。

背景技术

近些年，由于AI、数据处理、存储、5G通信及工业自动化产业的飞速发展，业界对于更高功率密度变换器的需求也随之增长。这意味着对功率管的选取和电路的设计提出了新的要求。传统的半桥驱动电路主要选取Si材料器件作为功率级，相比之下，由于GaN功率开关器件具有更高的击穿电压、更小的导通电阻R_{ds_on}、更小的栅极电荷Q_G、更小的寄生电容以及无反向恢复时间等良好的物理特性，因此以第三代宽禁带半导体GaN材料制成的功率开关器件在高速高功率的功率电子应用中逐渐成为主流。

如图1所示为传统的双通道Si材料功率器件的驱动电路系统拓扑图。传统的Si基驱动电路保护系统应该包含过温、过流、欠压三种保护机制。传统半桥驱动电路采用自举的方式为高侧电路提供高侧供电电压BST，如图1中灰色框图部分，快恢复二极管D_boot和自举电容C_boot构成自举通路，在下功率管M_L开启时通过自举通路为自举电容充电，随后在下功率管M_L关断上功率管M_H开启时，开关节点SW处电压V_SW上升至输入电压V_IN，由于自举电容C_boot两端电压不能突变，BST＝V_SW+V_boot，V_boot是自举电容C_boot两端电压，从而得到高侧电路的供电电压BST。为了保证高侧电路能够正常工作，且高侧功率管栅极电压V_GH逻辑高电平足够开启上功率管M_H，需要在高侧电路加入欠压保护电路UVLO_HS。因为开关节点SW为高侧电路的相对参考地，因此UVLO_HS的相对电源和地应为BST和SW，即欠压保护电路UVLO_HS监测BST-V_SW的电压差，保证高侧电路所有模块均可正常工作，如图1所示。若BST＝V_SW+V_boot发生欠压，则关断高侧电路，直到欠压解除后才放行高侧电路正常工作。同样低侧电路也需要欠压检测模块UVLO_LS监测外部电源电压VDD是否欠压。

传统Buck电路的过流保护通过在Si功率管旁按比例K:1并联一个相同的采样管(Sense FET)实现，采样管流过电流的大小可以近似认为是电感电流IL的1/K。根据采样电流的大小即可以监测电感电流大小。

电路中温度较高的部分为流过大电流的器件，如功率开关器件。传统过温保护的原理是检测Si功率器件PN结的温度特性。对于理想的PN结，其正向导通压降V_BE和电流I_F的关系为：

其中k为玻尔兹曼常数，T为绝对温度，q为电子电荷量，I_S为反向饱和电流。其中I_F为常数(由恒流源产生)。反向饱和电流I_S的表达式如下：

其中C、r为常数，V_g(0)为绝对零度下PN结导带底和价带顶的电势差。将式(1)和(2)合并简化可得PN结正向导通结电压降公式为：

由公式(3)可以推出PN结正向导通结电压降V_BE随温度变化主要取决于后两项，因此PN结正向导通结电压降V_BE具有负温特性。因此根据Si基电路中器件(如三极管)PN结电压随温度的变化可以实现对电路温度的监测。

然而，当GaN材料功率器件作为驱动电路的功率开关器件时，传统的Si材料功率器件的驱动保护电路存在一定的问题。首先由于GaN功率管与Si电路材料不同，无法像传统Si功率器件一样直接在GaN功率管旁并联一个采样管采样功率管电流，因此传统的过流保护方式需要加以改进。而且，由于GaN器件需要外置在驱动IC芯片外，Si基电路的PN结结温也无法直接准确体现GaN功率管的结温，因此传统的过温保护方式需要再加以完善。对于耗尽型GaN(d-mode GaN)驱动电路，GaN功率管栅极电压为0V时开启，因此需要使用负压关断，这需要在电路中另外产生负压电源轨，因此需要设计多条电源轨的欠压保护机制。另外，对于高压GaN驱动电路，总线电压常常高于400V，最高可达600V，随之功率级的电压和电流也增大。对于GaN功率器件来说，高温下可能导致器件电流电压关系变化，而且大电流总是伴随着高结温。所以，对于高压驱动电路的保护方式来说，还需要考虑过温保护和过流保护之间的相互影响。

发明内容

针对上述GaN材料功率器件作为驱动电路的功率开关器件时存在的无法直接采样GaN功率管的电流和结温，以及过温保护和过流保护之间的相互影响问题，本发明提出一种GaN栅驱动电路的系统保护方法，包含过温保护、过流保护和欠压保护三种保护机制，通过检测与GaN功率管安装在同一个低热阻热传导材料上的Si MOS管的结温能够准确感测GaN功率管的结温变化，防止其温度过高造成器件损坏；利用采样Si MOS管的电流能够准确采样GaN功率管的电流，保证电流满足GaN功率管的过流能力；考虑到负压电源轨的欠压保护，设计了实现多条电源轨的多重欠压保护；针对高压驱动电路还在过流比较器设置过流信号、过温信号和欠压信号作为使能信号，实现在过温时同时触发过流保护，降低功率管电流。

本发明的技术方案为：

一种GaN栅驱动电路的系统保护方法，所述GaN栅驱动电路包括GaN功率管、以及与GaN功率管安装在同一个低热阻热传导材料上的Si基驱动器，所述Si基驱动器包括电平位移模块、GaN功率管驱动模块、Si MOS管和Si MOS管驱动模块；所述GaN栅驱动电路输入信号的脉宽调制信号依次经过所述电平位移模块和GaN功率管驱动模块后连接所述GaN功率管的栅极；所述GaN功率管与所述Si MOS管串联；

所述GaN栅驱动电路的系统保护方法为：分别检测所述GaN栅驱动电路是否过流、过温和欠压，并根据检测结果产生过流信号、过温信号和欠压信号，所述Si MOS管驱动模块根据所述过流信号、过温信号和欠压信号控制所述Si MOS管的开启和关断，当所述GaN栅驱动电路正常工作即没有产生过流信号、过温信号或欠压信号时所述Si MOS管开启，当过流信号、过温信号和欠压信号中任意一个产生时使能所述Si MOS管驱动模块关断所述Si MOS管，从而关断所述GaN栅驱动电路；

检测所述GaN栅驱动电路是否过流的方法为：通过采样流过所述Si MOS管的电流得到流过所述GaN功率管的电流，当流过所述GaN功率管的电流大于预设的电流标准时产生所述过流信号；

检测所述GaN栅驱动电路是否过温的方法为：通过检测所述Si MOS管的结温得到所述GaN功率管的结温，当所述GaN功率管的结温大于预设的温度标准时产生所述过温信号；

检测所述GaN栅驱动电路是否欠压的方法为：分别检测所述电平位移模块、GaN功率管驱动模块和Si MOS管驱动模块的电源轨是否欠压，当其中任一电源轨欠压时产生所述欠压信号。

具体的，检测所述Si MOS管的结温的具体方法为：利用一个基准电路产生正温度系数电流和基准电压，将Si MOS管的源极通过一个电阻后连接所述正温度系数电流和过温比较器的第一输入端，过温比较器的第二输入端连接所述基准电压，其输出端输出所述过温信号。

具体的，所述GaN功率管驱动模块的电源轨为负压关断信号；所述Si MOS管驱动模块的电源轨为外部电源电压经过一个低压差线性稳压器后产生的内部供电电压；当所述GaN功率管为低侧功率管时所述电平位移模块的电源轨为外部电源电压，当所述GaN功率管为高侧功率管时所述电平位移模块的电源轨为外部电源电压经过自举产生的高侧供电电压；

判断所述电平位移模块的电源轨或Si MOS管驱动模块的电源轨是否欠压的方法为：将所述电平位移模块的电源轨或Si MOS管驱动模块的电源轨通过两个串联的分压电阻后接地，两个分压电阻的串联点连接一个欠压比较器的正向输入端，该欠压比较器的负向输入端连接基准电压，其输出端输出所述欠压信号；

判断所述GaN功率管驱动模块的电源轨是否欠压的方法为：将所述GaN功率管驱动模块的电源轨通过两个串联的分压电阻后连接基准电压，两个分压电阻的串联点连接一个欠压比较器的正向输入端，该欠压比较器的负向输入端接地，其输出端输出所述欠压信号。

具体的，通过将采样管并联在所述Si MOS管上采样流过所述Si MOS管的电流，具体方法为：采样管的栅极连接所述Si MOS管的栅极，其漏极连接所述Si MOS管的漏极，其源极通过一个采样电阻后连接所述Si MOS管的源极，再利用一个过流比较器将采样管的源极电压和基准电压进行比较得到所述过流信号。

具体的，所述过流比较器包括偏置级、第一级、第二级、第三级、推挽级和输出级，

所述偏置级包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻和第二电阻，

第二NMOS管的栅漏短接并连接第三NMOS管的栅极和第一偏置电流，其源极连接第三NMOS管和第五NMOS管的源极并接地；

第二PMOS管的栅极连接第三PMOS管的栅极、第三NMOS管的漏极和第一电阻的一端，其漏极连接第一电阻的另一端、第一PMOS管和第四PMOS管的栅极，其源极连接第一PMOS管的漏极；

第四PMOS管的源极连接第一PMOS管的源极并连接所述内部供电电压，其漏极连接第三PMOS管的源极；

第四NMOS管的栅极连接第三PMOS管的漏极和第二电阻的一端，其漏极连接第五NMOS管的栅极和第二电阻的另一端，其源极连接第五NMOS管的漏极；

所述第一级包括第一电容、第二电容、第三电阻、第四电阻、第五电阻、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第十四PMOS管和第十五PMOS管，

第十四PMOS管的栅极连接所述采样管的源极并通过第一电容后接地，其源极连接第十五PMOS管的源极并通过第三电阻后连接第五PMOS管的漏极，其漏极连接第八NMOS管的源极和第九NMOS管的漏极；

第十五PMOS管的栅极连接基准电压并通过第二电容后接地，其漏极连接第十NMOS管的源极和第十一NMOS管的漏极；

第五PMOS管的栅极连接所述偏置级中第二PMOS管的栅极，其源极连接第六PMOS管的漏极；

第六PMOS管的栅极连接所述偏置级中第一PMOS管的栅极，其源极连接第七PMOS管的源极并连接所述内部供电电压；

第七PMOS管的栅漏短接并连接第四电阻的一端和第五电阻的一端；

第八NMOS管的栅极连接第十NMOS管的栅极和所述偏置级中第四NMOS管的栅极，其漏极连接第四电阻的另一端；

第十NMOS管的漏极连接第五电阻的另一端；

第九NMOS管的栅极连接第十一NMOS管的栅极和所述偏置级中第五NMOS管的栅极，其源极连接第十一NMOS管的源极并接地；

所述第二级包括第六电阻、第七电阻、第八PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管，

第十二NMOS管的栅极连接所述第一级中第八NMOS管的漏极，其漏极通过第六电阻后连接第八PMOS管的栅极和漏极以及第七电阻的一端，其源极连接第十三NMOS管的源极和第十四NMOS管的漏极；

第八PMOS管的源极连接所述内部供电电压；

第十三NMOS管的栅极连接所述第一级中第十NMOS管的漏极，其漏极连接第七电阻的另一端；

第十四NMOS管的栅极连接所述偏置级中第四NMOS管的栅极，其源极连接第十五NMOS管的漏极；

第十五NMOS管的栅极连接所述偏置级中第五NMOS管的栅极，其源极接地；

所述第三级包括第八电阻、第九电阻、第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第十六NMOS管、第十八NMOS管和第十九NMOS管，

第十PMOS管的栅极连接第十九NMOS管的栅极和所述第二级中第十三NMOS管的漏极，其源极连接第十一PMOS管的源极和第二偏置电流，其漏极连接第十六NMOS管的栅极和漏极并通过第八电阻后连接第十一PMOS管的漏极；

第十一PMOS管的栅极连接第十八NMOS管的栅极和所述第二级中第十二NMOS管的漏极；

第九PMOS管的源极连接所述内部供电电压，其栅极和漏极连接第十九NMOS管的漏极并通过第九电阻后连接第十八NMOS管的漏极；

第六NMOS管的栅极连接所述偏置级中第四NMOS管的栅极，其漏极连接第十八NMOS管和第十九NMOS管的源极，其源极连接第七NMOS管的漏极；

第七NMOS管的栅极连接所述偏置级中第五NMOS管的栅极，其源极连接第十六NMOS管的源极并接地；

所述推挽级包括第十二PMOS管和第十七NMOS管，

第十二PMOS管的栅极连接所述第三级中第十八NMOS管的漏极，其源极连接所述内部供电电压，其漏极连接第十七NMOS管的漏极；

第十七NMOS管的栅极连接所述第三级中第十PMOS管的漏极，其源极接地；

所述输出级包括第二反相器、第十六PMOS管、第十七PMOS管、第十八PMOS管、第二十NMOS管、第二十一NMOS管和第二十二NMOS管，

第十六PMOS管的源极连接第二十二NMOS管的漏极和所述内部供电电压，其栅极连接第十七PMOS管、第二十NMOS管和第二十一NMOS管的栅极以及所述推挽级中第十七NMOS管的漏极，其漏极连接第十七PMOS管和第十八PMOS管的源极；

第十八PMOS管的漏极连接第二十一NMOS管的源极并接地，其栅极连接第二反相器的输入端、第二十二NMOS管的栅极、第十七PMOS管和第二十NMOS管的漏极；

第二十一NMOS管的漏极连接第二十NMOS管和第二十二NMOS管的源极；

第二反相器的输出端输出所述过流信号。

具体的，当所述GaN栅驱动电路应用在高压情况时，所述过流比较器还包括第一反相器、第一NMOS管和第十三PMOS管，

第一反相器的输入端连接所述过流信号、过温信号和欠压信号，其输出端连接第一NMOS管的栅极；

第一NMOS管的漏极连接所述偏置级中第二NMOS管的栅极，其源极接地；

第十三PMOS管的栅极连接所述过流信号、过温信号和欠压信号，其源极连接所述内部供电电压，其漏极连接所述输出级中第十六PMOS管的栅极。

本发明的有益效果为：本发明将GaN功率管与其Si基驱动器安装在同一个低热阻热传导材料上，通过检测Si器件的温度、电流特性来表征GaN功率器件的温度和电流特性，从而实现对GaN栅驱动电路的过温、过流检测，克服了GaN材料功率器件作为驱动电路的功率开关器件时存在的无法直接采样GaN功率管的电流和结温的问题；设计多重欠压保护实现对GaN栅驱动电路所有电源轨的欠压保护，进一步提升系统稳定性；针对高压下大电流和高结温之间的影响，设计了在过温的同时触发过流保护的机制，解决了过温保护和过流保护之间的相互影响的问题。

附图说明

图1传统Si材料功率器件的驱动电路系统拓扑图。

图2本发明提出的一种GaN栅驱动电路的系统保护方法在实施例中的一种电路实现图。

图3本发明提出的过流保护模块在实施例中的一种电路实现图。

图4本发明提出的跨芯片检测(Cross Die Detection)策略感测GaN功率管结温的过温保护方式在实施例中的一种芯片封装实现图，图4(a)为俯视图，图4(b)为剖面图。

图5本发明提出的一种GaN栅驱动电路的系统保护方法的工作机制示意图。

图6本发明提出的多条电源轨欠压保护在实施例中的一种电路实现图。

具体实施方式

下面结合附图和实施例对本发明进行详细的描述。

考虑到为了消除GaN功率管的共源寄生电感，将GaN功率管与其Si基驱动器采用集成封装的方式，如图4所示，其中图4(a)为俯视图，图4(b)为剖面图，将Si基驱动器(SiliconDriver)安装在与GaN功率管(GaN HEMT：氮化镓高迁移率功率器件)相同的低热阻热传导引线框架上，通过检测Si器件的温度、电流特性就可以表征GaN功率器件的温度和电流特性。GaN FET驱动电路采用直接驱动(direct-drive)的驱动方式，如图2所示，使得驱动电压直接作用在GaN功率管栅极，在GaN FET源极串联一个Si MOS管来模拟常关特性。现有技术中也有将GaN功率管与Si MOS管串联的方式，但通常是将GaN功率管的栅极连接在Si MOS管的源极，Si MOS管的漏极连接在GaN功率管的源极，本质上是使得驱动电压作用在串联的SiMOS管的栅极，Si MOS管为普通的Si MOS，阈值电压为正，所以可以采用最基本的Si MOS驱动电路，通过Si MOS管的漏源电压Vds来反向关断GaN功率管，不需要有电压对GaN功率管栅极作用。而本发明直接驱动GaN功率管，并通过串联的Si MOS管来实现保护，当电路没有触发过温、过流和欠压等异常状态保护机制时，Si MOS管保持常开。采用跨芯片检测(CrossDie Detection)的检测策略，通过在与GaN功率管串联的Si MOS管旁并联一个采样管SenseFET可以准确采样GaN功率管的电流大小，实现GaN电路的过流保护。将不在同一块衬底上的Si基驱动器与GaN功率管安装在相同的低热阻热传导引线框架上，由于引线框架是一种优良的导热体，可以基本保证Si基电路的PN结温与GaN结温相近，Si器件PN结能够准确感测GaN结温，因此可以以Si基电路PN结结温来作为GaN温度的表征，实现GaN电路的过温保护，同时这种封装相比于普通的封装互联电感和电阻更小。针对耗尽型d-mode GaN驱动电路，电源轨包含外部电源电压VDD，低压电路的内部供电电压LDO和GaN负压关断电压VNEG三条电源轨，因此对系统中外部电源电压VDD、内部供电电压LDO和GaN负压关断电压VNEG三条电源轨进行多重欠压保护；由于增强型GaN驱动电路的阈值电压只有1.5V左右，用普通的0V关断可靠性不高，也可以使用负压关断的方式，这样关断更彻底，不会有器件的误开启风险，因此也适用本发明的负压关断电压VNEG的欠压保护。另外，将三种异常状态输出进行逻辑处理，当发生任何一种异常状态时均可以触发系统的异常状态，关断电路，保证高压下驱动电路的可靠性。在高压应用下，对于功率器件来说，高结温和大电流是正反馈关系，因此需要在温度过高时避免电流过大导致正反馈，即在过温时同时触发过流保护，降低功率管电流。

对于半桥驱动电路拓扑，高侧结构和低侧结构相同，下面以GaN栅驱动电路单通道电路为例进行说明，如图2所示是GaN栅驱动电路单通道电路的拓扑图，功率级包括GaN功率管和串联的Si MOS管，GaN功率管的漏极作为整个功率级的漏极(相当于图1中Si功率管的漏极，高侧电路接输入电压VIN，低侧电路接开关节点SW)，其源极连接Si MOS管的漏极，SiMOS管的源极作为整个功率级的源极(相当于图1中Si功率管的源极，高侧电路接开关节点SW，低侧电路接地)；功率级采用direct-drive驱动方式(在正常发生开关动作时串联的SiMOS保持常开，设计驱动电路对GaN栅极进行直接驱动)，在d-mode GaN源极串联一个SiMOS。外部电源电压VDD电源轨为电路整体的供电电源，由外接电源提供。对于低侧通道，外部电源电压VDD直接外接12V电源供电，对于高侧电路仍然可以采用和图1中所示的传统自举电路方式供电(即高侧电路的电源轨为低侧电路的电源轨即外部电源电压VDD经自举后产生的高侧供电电压BST电源轨)。电路中其他电路如Si MOS管驱动模块由外部电源电压VDD经低压差线性稳压器产生的5V的内部供电电压。

Si MOS管的驱动信号由过温信号、过流信号和欠压信号经过逻辑处理后得到的电路异常状态信号FAULT决定。当电路没有触发过温、过流和欠压等异常状态保护机制时，使能模块EN产生驱动信号使Si MOS管保持常开。功率级开关动作由外部接入的输入信号VIN的脉宽调制信号PMW决定，脉宽调制信号PMW依次经过电平位移模块和GaN功率管驱动模块后连接GaN功率管的栅极，控制GaN功率管的开启和关断。对于耗尽型d-mode GaN功率管，其阈值电压在-7至-8V左右，栅极电压为0V时完全开启。因此需要在电路中产生负压关断信号VNEG(-14V)负压关断GaN功率管，所以GaN功率管由脉宽调制信号PWM经电平位移电路(level-shifter)电平位移后再由GaN功率管驱动模块产生的0～-14V的驱动信号直接控制，负压关断信号VNEG可以通过一个片内集成的Buck-boost电路产生。当电路发生异常状态(过温、过流或欠压)时，使能模块EN产生的驱动信号经过Si MOS管驱动模块直接关断SiMOS管，Si MOS管的漏源电压Vds上升，也就是GaN功率管的源极电压上升，当该电压上升到GaN功率管的阈值电压左右后，GaN功率管栅源电压就会小于其阈值电压Vth而关断GaN功率管，从而使GaN功率管与高压输入信号VIN断开。这个过程是直接驱动(direct-drive)结构的一种特性，相当于Si MOS管是一个开关，当它关断后就可以反向阻断GaN功率管，使GaN功率管也关断，从而使功率级和功率管断开，保护电路内部器件。

下面对本发明中过温、过流和欠压三种保护机制进行详细的描述。

首先是过流保护方式。对于GaN direct-drive驱动方式，GaN功率管源极串联的SiMOS管相当于一个开关，在电路没有异常状态时保持常开。因此Si MOS管中流过的电流就是GaN功率管流过的电流，对于Buck半桥电路来说，即可以表征电感电流大小。因此本发明的过流保护方式采用跨芯片检测Cross Die Detection策略，利用采样串联的Si MOS管电流来表征GaN功率管的电流，电流采样可以通过在串联的Si MOS旁并联一个Sense FET采样管实现，如图2中所示。经Sense FET采样得到的电流经采样电阻R_sense转换成电压V_sense，送到过流比较器OCP的输入端。因为从电路发生过流异常状态，到过流保护电路响应并采取措施降低功率级电流之间的时间需要尽可能的小，保证电路在异常保护响应的这段时间内不至于因为电流过大造成功率管损坏，所以一些实施例中过流比较器采用一种三级预放大的高速比较器结构，既可以实现高速又可以保证足够的小信号增益。如图3所示，给出了过流比较器的一种电路实现形式。包括偏置级、第一级、第二级、第三级、推挽级和输出级，偏置级包括第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电阻R1和第二电阻R2，第二NMOS管MN2的栅漏短接并连接第三NMOS管MN3的栅极和第一偏置电流IBIAS1，其源极连接第三NMOS管MN3和第五NMOS管MN5的源极并接地VSS；第二PMOS管MP2的栅极连接第三PMOS管MP3的栅极、第三NMOS管MN3的漏极和第一电阻R1的一端，其漏极连接第一电阻R1的另一端、第一PMOS管MP1和第四PMOS管MP4的栅极，其源极连接第一PMOS管MP1的漏极；第四PMOS管MP4的源极连接第一PMOS管MP1的源极并连接内部供电电压LDO，其漏极连接第三PMOS管MP3的源极；第四NMOS管MN4的栅极连接第三PMOS管MP3的漏极和第二电阻R2的一端，其漏极连接第五NMOS管MN5的栅极和第二电阻R2的另一端，其源极连接第五NMOS管MN5的漏极。

第一级包括第一电容C1、第二电容C2、第三电阻R3、第四电阻R4、第五电阻R5、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第十四PMOS管MP14和第十五PMOS管MP15，第十四PMOS管MP14的栅极连接采样管的源极并通过第一电容C1后接地VSS，其源极连接第十五PMOS管MP15的源极并通过第三电阻R3后连接第五PMOS管MP5的漏极，其漏极连接第八NMOS管MN8的源极和第九NMOS管MN9的漏极；第十五PMOS管MP15的栅极连接基准电压Vref并通过第二电容C2后接地VSS，其漏极连接第十NMOS管MN10的源极和第十一NMOS管MN11的漏极；第五PMOS管MP5的栅极连接偏置级中第二PMOS管MP2的栅极，其源极连接第六PMOS管MP6的漏极；第六PMOS管MP6的栅极连接偏置级中第一PMOS管MP1的栅极，其源极连接第七PMOS管MP7的源极并连接内部供电电压LDO；第七PMOS管MP7的栅漏短接并连接第四电阻R4的一端和第五电阻R5的一端；第八NMOS管MN8的栅极连接第十NMOS管MN10的栅极和偏置级中第四NMOS管MN4的栅极，其漏极连接第四电阻R4的另一端；第十NMOS管MN10的漏极连接第五电阻R5的另一端；第九NMOS管MN9的栅极连接第十一NMOS管MN11的栅极和偏置级中第五NMOS管MN5的栅极，其源极连接第十一NMOS管MN11的源极并接地VSS。

第二级包括第六电阻R6、第七电阻R7、第八PMOS管MP8、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14和第十五NMOS管MN15，第十二NMOS管MN12的栅极连接第一级中第八NMOS管MN8的漏极，其漏极通过第六电阻R6后连接第八PMOS管MP8的栅极和漏极以及第七电阻R7的一端，其源极连接第十三NMOS管MN13的源极和第十四NMOS管MN14的漏极；第八PMOS管MP8的源极连接内部供电电压LDO；第十三NMOS管MN13的栅极连接第一级中第十NMOS管MN10的漏极，其漏极连接第七电阻R7的另一端；第十四NMOS管MN14的栅极连接偏置级中第四NMOS管MN4的栅极，其源极连接第十五NMOS管MN15的漏极；第十五NMOS管MN15的栅极连接偏置级中第五NMOS管MN5的栅极，其源极接地VSS。

第三级包括第八电阻R8、第九电阻R9、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第六NMOS管MN6、第七NMOS管MN7、第十六NMOS管MN16、第十八NMOS管MN18和第十九NMOS管MN19，第十PMOS管MP10的栅极连接第十九NMOS管MN19的栅极和第二级中第十三NMOS管MN13的漏极，其源极连接第十一PMOS管MP11的源极和第二偏置电流IBIAS2，其漏极连接第十六NMOS管MN16的栅极和漏极并通过第八电阻R8后连接第十一PMOS管MP11的漏极；第十一PMOS管MP11的栅极连接第十八NMOS管MN18的栅极和第二级中第十二NMOS管MN12的漏极；第九PMOS管MP9的源极连接内部供电电压LDO，其栅极和漏极连接第十九NMOS管MN19的漏极并通过第九电阻R9后连接第十八NMOS管MN18的漏极；第六NMOS管MN6的栅极连接偏置级中第四NMOS管MN4的栅极，其漏极连接第十八NMOS管MN18和第十九NMOS管MN19的源极，其源极连接第七NMOS管MN7的漏极；第七NMOS管MN7的栅极连接偏置级中第五NMOS管MN5的栅极，其源极连接第十六NMOS管MN16的源极并接地VSS。

推挽级包括第十二PMOS管MP12和第十七NMOS管MN17，第十二PMOS管MP12的栅极连接第三级中第十八NMOS管MN18的漏极，其源极连接内部供电电压LDO，其漏极连接第十七NMOS管MN17的漏极；第十七NMOS管MN17的栅极连接第三级中第十PMOS管MP10的漏极，其源极接地VSS。

输出级包括第二反相器INV2、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第二十NMOS管MN20、第二十一NMOS管MN21和第二十二NMOS管MN22，第十六PMOS管MP16的源极连接第二十二NMOS管MN22的漏极和内部供电电压LDO，其栅极连接第十七PMOS管MP17、第二十NMOS管MN20和第二十一NMOS管MN21的栅极以及推挽级中第十七NMOS管MN17的漏极，其漏极连接第十七PMOS管MP17和第十八PMOS管MP18的源极；第十八PMOS管MP18的漏极连接第二十一NMOS管MN21的源极并接地VSS，其栅极连接第二反相器INV2的输入端、第二十二NMOS管MN22的栅极、第十七PMOS管MP17和第二十NMOS管MN20的漏极；第二十一NMOS管MN21的漏极连接第二十NMOS管MN20和第二十二NMOS管MN22的源极；第二反相器INV2的输出端输出过流信号。

比较器第一级和第二级采用低增益级，保证电路整体具有足够大的带宽；第三级采用高增益级设计，保证比较器整体具有足够的小信号增益。第三级设计成由单端转成双端的处理从而使输出级成为push-pull推挽结构，可以提高比较器的响应速度。第一级折叠式共源共栅Cascode运放的输入差分对尾电流源、NMOS负载、第二级和第三级运放的尾电流源均由偏置级电流镜镜像外部第一偏置电流IBIAS1产生。第三级运放的尾电流源由外部的第二偏置电流IBIAS2提供。对于三级比较器，其小信号增益A_V(0)等于各级增益的乘积：

A_V(0)＝A_V(1)·A_V(2)·A_V(3) (4)

其中A_V(1)、A_V(2)、A_V(3)分别是过流比较器第一级、第二级、第三级的增益，因此比较器的小信号增益A_V(0)可以近似表示为：

A_v(0)＝{g_m,MP14·[R₄||(r_o,MN8+r_o,MN9)]}·{g_m,MN12·[R₆||r_o,MN12]}·g_m,MP11R₈ (5)

其中g_m,MP14、g_m,MN12、g_m,MP11分别为第十四PMOS管MP14、第十二NMOS管MN12、第十一PMOS管MP11的跨导，r_o,MN8、r_o,MN9、r_o,MN12分别是第八NMOS管MN8、第九NMOS管MN9、第十二NMOS管MN12的输出阻抗。

比较器的精度表示为：

其中V_OH、V_OL为比较器输出能达到的最高和最低电平。

从公式(5)和(6)可以看出，合理设计第四电阻R4、第六电阻R6、第八电阻R8的阻值，就可以使比较器得到足够的低频增益，从而提高比较器的精度。比较器的传输延时表示为：

其中SR为比较器输出的摆率。实施例中高速比较器第三级采用单端转双端结构，输出级接一个包括第十二PMOS管MP12和第十七NMOS管MN17推挽结构，可以提高比较器的摆率，从而降低比较器传输延迟。比较器的输出级采用由第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第二十NMOS管MN20、第二十一NMOS管MN21、第二十二NMOS管MN22构成的施密特触发器对比较器的输出信号整形。相比于直接采用反相器整形，施密特触发器的逻辑电平亚稳态过渡区更短。第十八PMOS管MP18和第二十二NMOS管MN22构成的正反馈机制可以大大缩减亚稳态时间。

为了保证系统整体的可靠性，当GaN栅驱动电路应用在高压情况时，在过流比较器中加入由电路异常状态信号FAULT控制的使能管第一NMOS管MN1和第十三PMOS管MP13，第一反相器INV1的输入端连接过流信号、过温信号和欠压信号，其输出端连接第一NMOS管MN1的栅极；第一NMOS管MN1的漏极连接偏置级中第二NMOS管MN2的栅极，其源极接地VSS；第十三PMOS管MP13的栅极连接过流信号、过温信号和欠压信号，其源极连接内部供电电压LDO，其漏极连接输出级中第十六PMOS管MP16的栅极。

过流信号、过温信号和欠压信号任一种信号产生时均能产生电路异常状态信号FAULT，因此第一反相器INV1的输入端和第十三PMOS管MP13的栅极也可以直接连接电路异常状态信号FAULT，当电路发生任何一种异常状态导致FAULT信号使能后，均可直接使能过流比较器，即触发过流状态。

本发明设计的过温保护详细方案如下：如图4(a)所示，将GaN功率管与其Si驱动器进行集成封装，采用跨芯片检测Cross Die Detection策略为GaN FET构建有效的热保护机制。集成封装可以实现将Si基驱动器与GaN晶体管安装在相同的低热阻热传导引线框架上，如图4(b)所示。因为引线框架是一种优良的导热体，以此确保GaN结温与Si基驱动的温度接近。当感测到的温度超过保护极限时，可以在驱动器内部建立热感应和过温保护，从而关闭GaN FET，使其芯片工作在安全范围。一些实施例中采用基准电路基准核心产生的正温度系数电流I_PTAT作为过温保护电路的温度检测，如图2所示，基准电路还用于产生基准电压Vref。与过流保护相同，过温保护也将包含系统温度的正温度系数电流I_PTAT通过电阻R转成电压I_PTAT*R送到过温比较器的输入。过温比较器将电压I_PTAT*R与基准电压进行比较产生过流信号，过温比较器可以采用基本的比较器结构。

对于欠压保护，由于耗尽型d-mode GaN驱动电路需要增加负压电源轨即负压关断信号VNEG来关断GaN功率管，所以本发明增加对负压电源轨VNEG的欠压保护模块。本发明的多重欠压保护如图5(a)所示，GaN栅驱动电路的所有电源轨：外部电源电压VDD、内部供电电压LDO、负压关断信号VNEG都有各自的欠压保护电路，在电源上电过程中，仅当所有电源都欠压解锁后才可以认为电路整体欠压解锁。在电路正常工作中，若任意一条电源轨发生欠压，则认为电路发生欠压异常，随即触发电路异常状态信号FAULT，关断GaN功率管。

如图6所示，欠压保护电路可以采用普通Si基电路中的比较器结构，通过对电源轨电压进行采样，采样电压送到比较器输入端，和电路内部的基准电压作比较，从而产生欠压信号。对于外部电源电压VDD和内部供电电压LDO的欠压保护，仍然可以采用传统的电阻分压采样的方式，如图6(a)所示，将外部电源电压VDD或内部供电电压LDO通过两个串联的分压电阻R10和R11后接地，两个分压电阻R10和R11的串联点连接一个欠压比较器的正向输入端，该欠压比较器的负向输入端连接基准电压Vref，其输出端输出表示外部电源电压VDD或内部供电电压LDO欠压的欠压信号。

而对于负压关断信号VNEG的电源轨，因为是系统产生的负电压，不能直接进行电压比较，所以需要先通过电平位移为正电压，然后再进行电压比较。如图6(b)所示为负压关断信号VNEG的电压采样方式，分压电阻R12和R13跨接在基准电压Vref和负压关断信号VNEG之间，设计分压电阻R12和R13的阻值，使电阻分压产生的电压为0V附近的电压，再与0V的地电压进行电压比较。当负压关断信号VNEG电压未欠压(即足够负)时，欠压比较器正端低于地电压，输出低电平代表未欠压；当负压关断信号VNEG欠压(即绝对值偏小)时，欠压比较器正端高于地电压，输出高电平代表欠压。

本发明设计的总的异常保护机制如图5(a)所示，因为内部供电电压LDO和负压关断信号VNEG均为外部电源电压VDD产生，所以外部电源电压VDD欠压即可触发另外两个电源欠压，使得其对应接入的电路欠压锁定，直到外部电源电压VDD恢复正常并内部供电电压LDO和负压关断信号VNEG也恢复正常后才会欠压解锁。设计过温、过流和欠压三种异常状态发生任何一种发生时均会触发系统产生电路异常状态信号FAULT，即过温信号、过流信号和欠压信号任意一种产生时即触发电路异常状态信号FAULT产生，从而触发系统异常保护，关断Si MOS管从而关断GaN功率管。

另外尤其考虑到在600V高压应用下，GaN功率器件承受的电压和电流较大。对于GaN功率器件来说，其电学特性参数都包含温度变化量。在正常温度范围内一般会忽略温度对电学特性参数的影响，但是当温度较高时就需要引入与温度相关的器件热模型，这时器件的电流电压关系就会发生较大变化。而且高结温和大电流存在正反馈关系，因此需要设计高温下的过流保护机制。如图5(b)所示，为本发明设计的一种过温保护触发过流保护的机制。在电感电流处于正常值时，即没有达到触发过流保护的检测值时，若电路温度过高，已经超出过温保护的限制，在触发过温保护的同时通过在过流比较器中设计的由电路异常状态信号FAULT控制的使能管第一NMOS管和第十三PMOS管来触发过流保护，迅速关断GaN功率管，降低电感电流，防止功率管高结温和大电流导致的正反馈。

值得说明的是，虽然本发明只提出了对GaN材料的功率管的保护机制，但是对于其他没有和Si基电路做在同一块衬底上的其他材料器件也可以使用本发明的系统保护方法，将其他材料器件与Si基驱动器安装在同一个低热阻热传导材料上，通过检测Si器件的温度、电流特性同样可以表征其他材料器件的温度和电流特性。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形、组合和应用，这些变形、组合和应用仍然在本发明的保护范围内。

Claims (6)

1.一种GaN栅驱动电路的系统保护方法，其特征在于，所述GaN栅驱动电路包括GaN功率管、以及与GaN功率管安装在同一个低热阻热传导材料上的Si基驱动器，所述Si基驱动器包括电平位移模块、GaN功率管驱动模块、Si MOS管和Si MOS管驱动模块；所述GaN栅驱动电路输入信号的脉宽调制信号依次经过所述电平位移模块和GaN功率管驱动模块后连接所述GaN功率管的栅极；所述GaN功率管与所述Si MOS管串联；

所述GaN栅驱动电路的系统保护方法为：分别检测所述GaN栅驱动电路是否过流、过温和欠压，并根据检测结果产生过流信号、过温信号和欠压信号，所述Si MOS管驱动模块根据所述过流信号、过温信号和欠压信号控制所述Si MOS管的开启和关断，当所述GaN栅驱动电路正常工作即没有产生过流信号、过温信号或欠压信号时所述Si MOS管开启，当过流信号、过温信号和欠压信号中任意一个产生时使能所述Si MOS管驱动模块关断所述Si MOS管，从而关断所述GaN栅驱动电路；

检测所述GaN栅驱动电路是否过流的方法为：通过采样流过所述Si MOS管的电流得到流过所述GaN功率管的电流，当流过所述GaN功率管的电流大于预设的电流标准时产生所述过流信号；

检测所述GaN栅驱动电路是否过温的方法为：通过检测所述Si MOS管的结温得到所述GaN功率管的结温，当所述GaN功率管的结温大于预设的温度标准时产生所述过温信号；

检测所述GaN栅驱动电路是否欠压的方法为：分别检测所述电平位移模块、GaN功率管驱动模块和Si MOS管驱动模块的电源轨是否欠压，当其中任一电源轨欠压时产生所述欠压信号。

2.根据权利要求1所述的GaN栅驱动电路的系统保护方法，其特征在于，检测所述SiMOS管的结温的具体方法为：利用一个基准电路产生正温度系数电流和基准电压，将Si MOS管的源极通过一个电阻后连接所述正温度系数电流和过温比较器的第一输入端，过温比较器的第二输入端连接所述基准电压，其输出端输出所述过温信号。

3.根据权利要求1或2所述的GaN栅驱动电路的系统保护方法，其特征在于，所述GaN功率管驱动模块的电源轨为负压关断信号；所述Si MOS管驱动模块的电源轨为外部电源电压经过一个低压差线性稳压器后产生的内部供电电压；当所述GaN功率管为低侧功率管时所述电平位移模块的电源轨为外部电源电压，当所述GaN功率管为高侧功率管时所述电平位移模块的电源轨为外部电源电压经过自举产生的高侧供电电压；

判断所述电平位移模块的电源轨或Si MOS管驱动模块的电源轨是否欠压的方法为：将所述电平位移模块的电源轨或Si MOS管驱动模块的电源轨通过两个串联的分压电阻后接地，两个分压电阻的串联点连接一个欠压比较器的正向输入端，该欠压比较器的负向输入端连接基准电压，其输出端输出所述欠压信号；

判断所述GaN功率管驱动模块的电源轨是否欠压的方法为：将所述GaN功率管驱动模块的电源轨通过两个串联的分压电阻后连接基准电压，两个分压电阻的串联点连接一个欠压比较器的正向输入端，该欠压比较器的负向输入端接地，其输出端输出所述欠压信号。

4.根据权利要求3所述的GaN栅驱动电路的系统保护方法，其特征在于，通过将采样管并联在所述Si MOS管上采样流过所述Si MOS管的电流，具体方法为：采样管的栅极连接所述Si MOS管的栅极，其漏极连接所述Si MOS管的漏极，其源极通过一个采样电阻后连接所述Si MOS管的源极，再利用一个过流比较器将采样管的源极电压和基准电压进行比较得到所述过流信号。

5.根据权利要求4所述的GaN栅驱动电路的系统保护方法，其特征在于，所述过流比较器包括偏置级、第一级、第二级、第三级、推挽级和输出级，

所述偏置级包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻和第二电阻，

第二NMOS管的栅漏短接并连接第三NMOS管的栅极和第一偏置电流，其源极连接第三NMOS管和第五NMOS管的源极并接地；

第二PMOS管的栅极连接第三PMOS管的栅极、第三NMOS管的漏极和第一电阻的一端，其漏极连接第一电阻的另一端、第一PMOS管和第四PMOS管的栅极，其源极连接第一PMOS管的漏极；

第四PMOS管的源极连接第一PMOS管的源极并连接所述内部供电电压，其漏极连接第三PMOS管的源极；

第四NMOS管的栅极连接第三PMOS管的漏极和第二电阻的一端，其漏极连接第五NMOS管的栅极和第二电阻的另一端，其源极连接第五NMOS管的漏极；

所述第一级包括第一电容、第二电容、第三电阻、第四电阻、第五电阻、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第十四PMOS管和第十五PMOS管，

第十四PMOS管的栅极连接所述采样管的源极并通过第一电容后接地，其源极连接第十五PMOS管的源极并通过第三电阻后连接第五PMOS管的漏极，其漏极连接第八NMOS管的源极和第九NMOS管的漏极；

第十五PMOS管的栅极连接基准电压并通过第二电容后接地，其漏极连接第十NMOS管的源极和第十一NMOS管的漏极；

第五PMOS管的栅极连接所述偏置级中第二PMOS管的栅极，其源极连接第六PMOS管的漏极；

第六PMOS管的栅极连接所述偏置级中第一PMOS管的栅极，其源极连接第七PMOS管的源极并连接所述内部供电电压；

第七PMOS管的栅漏短接并连接第四电阻的一端和第五电阻的一端；

第八NMOS管的栅极连接第十NMOS管的栅极和所述偏置级中第四NMOS管的栅极，其漏极连接第四电阻的另一端；

第十NMOS管的漏极连接第五电阻的另一端；

第九NMOS管的栅极连接第十一NMOS管的栅极和所述偏置级中第五NMOS管的栅极，其源极连接第十一NMOS管的源极并接地；

所述第二级包括第六电阻、第七电阻、第八PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管，

第十二NMOS管的栅极连接所述第一级中第八NMOS管的漏极，其漏极通过第六电阻后连接第八PMOS管的栅极和漏极以及第七电阻的一端，其源极连接第十三NMOS管的源极和第十四NMOS管的漏极；

第八PMOS管的源极连接所述内部供电电压；

第十三NMOS管的栅极连接所述第一级中第十NMOS管的漏极，其漏极连接第七电阻的另一端；

第十四NMOS管的栅极连接所述偏置级中第四NMOS管的栅极，其源极连接第十五NMOS管的漏极；

第十五NMOS管的栅极连接所述偏置级中第五NMOS管的栅极，其源极接地；

所述第三级包括第八电阻、第九电阻、第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第十六NMOS管、第十八NMOS管和第十九NMOS管，

第十PMOS管的栅极连接第十九NMOS管的栅极和所述第二级中第十三NMOS管的漏极，其源极连接第十一PMOS管的源极和第二偏置电流，其漏极连接第十六NMOS管的栅极和漏极并通过第八电阻后连接第十一PMOS管的漏极；

第十一PMOS管的栅极连接第十八NMOS管的栅极和所述第二级中第十二NMOS管的漏极；

第九PMOS管的源极连接所述内部供电电压，其栅极和漏极连接第十九NMOS管的漏极并通过第九电阻后连接第十八NMOS管的漏极；

第六NMOS管的栅极连接所述偏置级中第四NMOS管的栅极，其漏极连接第十八NMOS管和第十九NMOS管的源极，其源极连接第七NMOS管的漏极；

第七NMOS管的栅极连接所述偏置级中第五NMOS管的栅极，其源极连接第十六NMOS管的源极并接地；

所述推挽级包括第十二PMOS管和第十七NMOS管，

第十二PMOS管的栅极连接所述第三级中第十八NMOS管的漏极，其源极连接所述内部供电电压，其漏极连接第十七NMOS管的漏极；

第十七NMOS管的栅极连接所述第三级中第十PMOS管的漏极，其源极接地；

所述输出级包括第二反相器、第十六PMOS管、第十七PMOS管、第十八PMOS管、第二十NMOS管、第二十一NMOS管和第二十二NMOS管，

第十六PMOS管的源极连接第二十二NMOS管的漏极和所述内部供电电压，其栅极连接第十七PMOS管、第二十NMOS管和第二十一NMOS管的栅极以及所述推挽级中第十七NMOS管的漏极，其漏极连接第十七PMOS管和第十八PMOS管的源极；

第十八PMOS管的漏极连接第二十一NMOS管的源极并接地，其栅极连接第二反相器的输入端、第二十二NMOS管的栅极、第十七PMOS管和第二十NMOS管的漏极；

第二十一NMOS管的漏极连接第二十NMOS管和第二十二NMOS管的源极；

第二反相器的输出端输出所述过流信号。

6.根据权利要求5所述的GaN栅驱动电路的系统保护方法，其特征在于，当所述GaN栅驱动电路应用在高压情况时，所述过流比较器还包括第一反相器、第一NMOS管和第十三PMOS管，

第一反相器的输入端连接所述过流信号、过温信号和欠压信号，其输出端连接第一NMOS管的栅极；

第一NMOS管的漏极连接所述偏置级中第二NMOS管的栅极，其源极接地；

第十三PMOS管的栅极连接所述过流信号、过温信号和欠压信号，其源极连接所述内部供电电压，其漏极连接所述输出级中第十六PMOS管的栅极。

Images