JP2009261052A - 瞬低補償装置 - Google Patents
瞬低補償装置 Download PDFInfo
- Publication number
- JP2009261052A JP2009261052A JP2008104293A JP2008104293A JP2009261052A JP 2009261052 A JP2009261052 A JP 2009261052A JP 2008104293 A JP2008104293 A JP 2008104293A JP 2008104293 A JP2008104293 A JP 2008104293A JP 2009261052 A JP2009261052 A JP 2009261052A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- output
- inverter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
Abstract
【課題】並列型インバータに直列型インバータを組み合わせた瞬低補償装置において、瞬低発生時における、直列型インバータによる電圧補償制御と並列型インバータによるスイッチ電流を零にする制御との干渉を防ぐ。
【解決手段】瞬低を検出すると、並列型インバータを動作させる電流制御指令Ｓ２を電圧指令値Ｖｒｅｆｐとして出力して並列型インバータから負荷に定格電流を供給してスイッチに流れる電流を零にすると共に、直列型インバータを動作させる電圧制御指令Ｓ４を電圧指令値Ｖｒｅｆｓとして出力して直列型インバータから負荷に補償電圧を供給する。このとき、電圧制御指令Ｓ４の値を漸減して直流型インバータの電圧値を下げることにより、直列型インバータによる電圧補償制御と、並列型インバータによるスイッチ電流を零にする制御との干渉を防ぎ、これにより負荷電圧のオーバーシュートを抑制する。
【選択図】図１
【解決手段】瞬低を検出すると、並列型インバータを動作させる電流制御指令Ｓ２を電圧指令値Ｖｒｅｆｐとして出力して並列型インバータから負荷に定格電流を供給してスイッチに流れる電流を零にすると共に、直列型インバータを動作させる電圧制御指令Ｓ４を電圧指令値Ｖｒｅｆｓとして出力して直列型インバータから負荷に補償電圧を供給する。このとき、電圧制御指令Ｓ４の値を漸減して直流型インバータの電圧値を下げることにより、直列型インバータによる電圧補償制御と、並列型インバータによるスイッチ電流を零にする制御との干渉を防ぎ、これにより負荷電圧のオーバーシュートを抑制する。
【選択図】図１
Description
本発明は、並列型インバータに直列型インバータを組み合わせた構成を備えた瞬低補償装置に関するものである。
電力系統においては、系統に接続されている負荷が急変したり、系統に落雷が作用して短時間の系統遮断が発生すること等を原因として、瞬時電圧低下（以下「瞬低」と称する）が発生することがある。
一方、ＩＴ関連機器などの負荷では、電力系統に瞬低が発生すると、機器の停止や誤動作等の障害が発生する恐れがある。
このため、瞬低に起因して機器の停止や誤動作等を防止する目的で、一般に電力系統には、瞬低補償装置が備えられている。
一方、ＩＴ関連機器などの負荷では、電力系統に瞬低が発生すると、機器の停止や誤動作等の障害が発生する恐れがある。
このため、瞬低に起因して機器の停止や誤動作等を防止する目的で、一般に電力系統には、瞬低補償装置が備えられている。
ここで、並列型インバータに直列型インバータを組み合わせた瞬低補償装置の回路構成を、図４を参照して説明する。
図４に示すように、系統電源１を含む電力系統Ｌ１には、高速スイッチ２を介して負荷３が接続されている。高速スイッチ２と負荷３との間には出力トランス４が備えられている。
並列型インバータ５は、電力ラインＬ２を介して負荷３に並列に接続されており、直列型インバータ６は、出力トランス４を介して負荷３に直列に接続されている。
並列型インバータ５及び直列型インバータ６の直流側には、共通の直流充電部７が接続されている。
並列型インバータ５及び直列型インバータ６の直流側には、共通の直流充電部７が接続されている。
電力系統Ｌ１のうち、高速スイッチ２から見て系統電源１側には、電圧検出器１１と電流検出器１２が介装されている。電圧検出器１１は系統電圧ＶＳを検出して出力し、電流検出器１２は系統電流ＩＳを検出して出力する。
電力系統Ｌ１のうち、出力トランス４と負荷３との間には、電圧検出器１３と電流検出器１４が介装されている。電圧検出器１３は負荷電圧ＶＬを検出して出力し、電流検出器１４は負荷電流ＩＳを検出して出力する。
並列型インバータ５の交流側には、電流検出器１５が備えられており、電流検出器１５は、並列型インバータ５に入出力するインバータ電流Ｉｉｎｖを検出して制御部１００に出力する。
制御シーケンサ２０は、系統電圧ＶＳ及び系統電流ＩＳを受けて、スイッチ信号Ｓｏや、ゲイン信号ｇ1〜ｇ４を出力する。
制御シーケンサ２０の動作状態や、スイッチ信号Ｓｏ及びゲイン信号ｇ1〜ｇ４の出力タイミングや機能は後述する。
制御シーケンサ２０の動作状態や、スイッチ信号Ｓｏ及びゲイン信号ｇ1〜ｇ４の出力タイミングや機能は後述する。
制御部１００は、系統電圧ＶＳ、負荷電圧ＶＬ、負荷電流ＩＬ，インバータ電流Ｉｉｎｖ，ゲイン信号ｇ1〜ｇ４，図示しない基準電圧発生器により生成した基準電圧Ｖｒｅｆを受けて、並列型インバータ５に対してゲート制御信号ＧＰを送り、直列型インバータ６に対してゲート制御信号ＧＳを送る。
制御部１００の詳細構造や動作状態、更にはゲート制御信号ＧＰ，ＧＳの信号状態については後述する。
制御部１００の詳細構造や動作状態、更にはゲート制御信号ＧＰ，ＧＳの信号状態については後述する。
このような瞬低補償装置の動作の概要を先に説明する。なお、詳細動作は後述する。
系統電圧ＶＳの正常時（瞬低が発生していない時）には、制御シーケンサ２０からはスイッチ信号Ｓｏが出力されて高速スイッチ２が導通状態となり、系統電源１から負荷３に電力が供給される。
この正常時においては、高効率化を図る場合には、並列型インバータ５及び直列型インバータ６のスイッチングを行わない待機状態としている。なお、並列型インバータ５による直流充電部７への充電は、充電電圧が不足したときには行っている。
また、並列型インバータ５による高調波電流の補償や、直列型インバータによる電圧歪み補償といった補償機能を持たせる場合もある。
この正常時においては、高効率化を図る場合には、並列型インバータ５及び直列型インバータ６のスイッチングを行わない待機状態としている。なお、並列型インバータ５による直流充電部７への充電は、充電電圧が不足したときには行っている。
また、並列型インバータ５による高調波電流の補償や、直列型インバータによる電圧歪み補償といった補償機能を持たせる場合もある。
瞬低が発生した時には、直流充電部７に蓄積された直流電力を使用して、直列型インバータ６で電圧低下を補償しながら、制御シーケンサ２０がスイッチ信号Ｓｏの出力を停止して高速スイッチ２を遮断する。
また同時に、並列型インバータ５で交流電流を出力して、負荷３へ電力を供給する。
また同時に、並列型インバータ５で交流電流を出力して、負荷３へ電力を供給する。
ここで、従来技術にかかる制御部１００の構成を図５を参照して説明する。
図５に示すように、制御部１００は、加算部１０１〜１０３と、ＰＷＭ（Pulse Width Modulation）変調器１０４，１０５と、高調波補償指令部１１０と、電流制御指令部１２０と、電圧制御指令部１３０と、電圧制御指令部１４０を有している。
高調波補償指令部１１０と、電流制御指令部１２０と、電圧制御指令部１３０は、並列型インバータ５に対する指令を生成する制御ブロックである。
一方、電圧制御指令部１４０は、直列型インバータ６に対する指令を生成する制御ブロックである。
図５に示すように、制御部１００は、加算部１０１〜１０３と、ＰＷＭ（Pulse Width Modulation）変調器１０４，１０５と、高調波補償指令部１１０と、電流制御指令部１２０と、電圧制御指令部１３０と、電圧制御指令部１４０を有している。
高調波補償指令部１１０と、電流制御指令部１２０と、電圧制御指令部１３０は、並列型インバータ５に対する指令を生成する制御ブロックである。
一方、電圧制御指令部１４０は、直列型インバータ６に対する指令を生成する制御ブロックである。
高調波補償指令部１１０は、高調波抽出部１１１と、減算部１１２と、電流制御部１１３と、乗算部１１４を有している。
高調波抽出部１１１は、負荷電流ＩＬの高調波成分を抽出し、減算部１１２は、前記高調波成分とインバータ電流Ｉｉｎｖとの偏差を出力し、電流制御部１１３は前記偏差を比例・積分（ＰＩ）し高調波補償指令Ｓ１を出力する。
乗算部１１４は、高調波補償指令Ｓ１に、ゲインｇ１を乗算した電圧指令値Ｖｒｅｆ１を出力する。なお、ゲインｇ１の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
乗算部１１４は、高調波補償指令Ｓ１に、ゲインｇ１を乗算した電圧指令値Ｖｒｅｆ１を出力する。なお、ゲインｇ１の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
高調波補償指令Ｓ１は、負荷から発生する高調波を抑制する（打ち消す）補償電流を出力するように、並列型インバータ５を動作させる指令である。
電流制御指令部１２０は、減算部１２１と、電流制御部１２２と、乗算部１２３を有している。
減算部１２１は、負荷電流ＩＬとインバータ電流Ｉｉｎｖとの偏差を出力し、電流制御部１２２は前記偏差を比例・積分（ＰＩ）演算し電流制御指令Ｓ２を出力する。
乗算部１２３は、電流制御指令Ｓ２に、ゲインｇ２を乗算した電圧指令値Ｖｒｅｆ２を出力する。なお、ゲインｇ２の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
乗算部１２３は、電流制御指令Ｓ２に、ゲインｇ２を乗算した電圧指令値Ｖｒｅｆ２を出力する。なお、ゲインｇ２の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
電流制御指令Ｓ２は、負荷３に対して定格電流を供給するように、並列型インバータ５を動作させる指令である。
このように、並列型インバータ５が負荷３に対して定格電流を供給すると、系統電源1から高速スイッチ２及び出力トランス４を介して負荷３に向かって流れる電流の供給が停止され、結果として、高速スイッチ２を流れる電流を０にすることができる。
このように、並列型インバータ５が負荷３に対して定格電流を供給すると、系統電源1から高速スイッチ２及び出力トランス４を介して負荷３に向かって流れる電流の供給が停止され、結果として、高速スイッチ２を流れる電流を０にすることができる。
電圧制御指令部１３０は、減算部１３１と、電圧制御部１３２と、乗算部１３３を有している。
減算部１３１は、負荷電圧ＶＬと基準電圧Ｖｒｅｆとの偏差を出力し、電圧制御部１３２は前記偏差を比例・積分（ＰＩ）演算し電圧制御指令Ｓ３を出力する。
乗算部１３３は、電圧制御指令Ｓ３に、ゲインｇ３を乗算した電圧指令値Ｖｒｅｆ３を出力する。なお、ゲインｇ３の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
乗算部１３３は、電圧制御指令Ｓ３に、ゲインｇ３を乗算した電圧指令値Ｖｒｅｆ３を出力する。なお、ゲインｇ３の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
電圧制御指令Ｓ３は、負荷３に定格電圧を供給するように、並列型インバータ５を動作させる指令である。
電圧制御指令部１４０は、減算部１４１と、電圧制御部１４２と、乗算部１４３を有している。
減算部１４１は、系統電圧ＶＳと基準電圧Ｖｒｅｆとの偏差を出力し、電圧制御部１４２は前記偏差を比例・積分（ＰＩ）演算し電圧制御指令Ｓ４を出力する。
乗算部１４３は、電圧制御指令Ｓ４に、ゲインｇ４を乗算した電圧指令値Ｖｒｅｆｓを出力する。なお、ゲインｇ４の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
乗算部１４３は、電圧制御指令Ｓ４に、ゲインｇ４を乗算した電圧指令値Ｖｒｅｆｓを出力する。なお、ゲインｇ４の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。
電圧制御指令Ｓ４は、瞬低発生時において、瞬低に伴う電圧低下を補償する補償電圧を出力するように、直列型インバータ６を動作させる指令である。
加算部１０１，１０２は、並列型インバータ５の指令Ｓ1〜Ｓ３に基づく電圧指令値Ｖｒｅｆ１〜Ｖｒｅｆ３を加算して電圧指令値Ｖｒｅｆ０とする。加算部１０３は、電圧指令値Ｖｒｅｆ０に基準電圧Ｖｒｅｆを加えて並列型インバータの電圧指令値Ｖｒｅｒｐを出力する。
ＰＷＭ変調器１０４は、並列型インバータの電圧指令値ＶｒｅｆｐをＰＷＭ変調してゲート制御信号ＧＰを生成し、このゲート制御信号ＧＰに応じて並列型インバータ５が動作する。
ＰＷＭ変調器１０５は、直列型インバータ６の電圧制御指令Ｓ４に基づく電圧指令値ＶｒｅｆｓをＰＷＭ変調してゲート制御信号ＧＳを生成し、このゲート制御信号ＧＳに応じて直列型インバータ６が動作する。
ここで、図６を参照して、制御部１００と制御シーケンサ２０の動作、ならびに、瞬低補償装置の全体的な動作を説明する。
図６において、時点ｔ１は実際に瞬低が発生した時であり、時点ｔ２は制御シーケンサ２０が瞬低を検出した時であり、時点ｔ３は高速スイッチ２が遮断された時を示す。
図６において、時点ｔ２よりも前の期間、つまり瞬低が検出される前の期間では、図６には示していないが、制御シーケンサ２０は、値が１となっているゲイン信号ｇ１のみを出力しゲイン信号ｇ2〜ｇ４は出力しない（ゲイン信号ｇ2〜ｇ４の値を０とする）。
ゲイン信号ｇ１が１となり、ゲイン信号ｇ2，ｇ３が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは、高調波補償指令Ｓ１に基づく電圧指令値Ｖｒｅｆ１のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電圧指令値Ｖｒｅｆ１）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
この結果、並列型インバータ５は、負荷３から発生する高調波を抑制する（打ち消す）補償電流を出力しアクティブフィルタとしての高調波補償動作が行われる。
この結果、並列型インバータ５は、負荷３から発生する高調波を抑制する（打ち消す）補償電流を出力しアクティブフィルタとしての高調波補償動作が行われる。
制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを検出し、しかも、この瞬低検出レベル以下となっている状態が、予め設定した「瞬低継続時間Ｔｃ」に渡り継続したときに、瞬低が発生したと検出する。
なお、瞬低継続時間Ｔｃを設定しているのは、瞬低の誤検出を防止するためである。
なお、瞬低継続時間Ｔｃを設定しているのは、瞬低の誤検出を防止するためである。
図６において時点ｔ１において瞬低が発生すると、制御シーケンサ２０は、時点ｔ１から検出遅れ時間Ｔｄが経過した時点において系統電圧ＶＳが瞬低検出レベル以下になったことを検出し、この瞬低検出レベル以下になったことを検出した時点から瞬低継続時間Ｔｃが経過した時点ｔ２まで、瞬低検出レベル以下となっている状態が継続したら瞬低が発生したと検出する。
つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２において、瞬低が発生したと検出する。
つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２において、瞬低が発生したと検出する。
このようにして瞬低が発生したと検出した時点ｔ２から高速スイッチ２に流れる電流が０になったことを検出する時点ｔ３までのスイッチ遮断動作時間ｔａにおいて、制御シーケンサ２０は、値が１となっているゲイン信号ｇ２，ｇ４を出力し、ゲイン信号ｇ1，ｇ３は出力しない（ゲイン信号ｇ1，ｇ３の値を０とする）。
ゲイン信号ｇ２が１となり、ゲイン信号ｇ１，ｇ３が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは、電流制御指令Ｓ２に基づく電圧指令値Ｖｒｅｆ２のみを有することとなり、この電圧指令値Ｖｒｅｆｐ（＝Ｖｒｅｆ２）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。
またゲイン信号ｇ４が１となり、電圧制御指令値Ｓ４に基づく直列型インバータの電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、瞬低に伴う電圧低下を補償する補償電圧を出力する。
このため、直列型インバータ６は、瞬低に伴う電圧低下を補償する補償電圧を出力する。
制御シーケンサ２０は、系統電流ＩＳを監視しており、その電流値が０になったことを検出したら（時点ｔ３）、値が１となっているゲイン信号ｇ３を出力し、ゲイン信号ｇ1，ｇ2，ｇ４は出力しない（ゲイン信号ｇ1，ｇ2，ｇ４の値を０とする）。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止し、高速スイッチ２を遮断する。このとき、高速スイッチ２に流れる電流は０となっているため、高速スイッチ２を遮断してもサージの発生を抑制することができる。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止し、高速スイッチ２を遮断する。このとき、高速スイッチ２に流れる電流は０となっているため、高速スイッチ２を遮断してもサージの発生を抑制することができる。
またゲイン信号ｇ３が１となり、ゲイン信号ｇ１，ｇ２が０であるため、並列型インバータの電圧指令値値Ｖｒｅｆｐは電圧制御指令Ｓ３に基づく電圧指令値Ｖｒｅｆ３のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｐ（＝電流制御指令値Ｖｒｅｆ３）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。
しかし上記従来技術では、以下に示すような２つの問題がある。
第1の問題は、次の通りである。
電圧制御指令Ｓ４に基づき直列型インバータ６が瞬低に伴う電圧低下を補償する補償電圧を出力する制御と、電流制御指令Ｓ２に基づき並列型インバータ５が定格電流を出力して高速スイッチ２に流れる電流を０にする制御とが干渉し、瞬低検出後（時点ｔ２後）に負荷電圧ＶＬがオーバーシュートを起こして異常上昇してしまうという問題がある（図７参照）。
これは、高速スイッチ２に流れる系統電流ＩＳを０にするには、並列型インバータ５は、「系統電圧ＶＳ」＋「直列型インバータ電圧Ｖ１」以上の電圧を出力する必要があるためである。
電圧制御指令Ｓ４に基づき直列型インバータ６が瞬低に伴う電圧低下を補償する補償電圧を出力する制御と、電流制御指令Ｓ２に基づき並列型インバータ５が定格電流を出力して高速スイッチ２に流れる電流を０にする制御とが干渉し、瞬低検出後（時点ｔ２後）に負荷電圧ＶＬがオーバーシュートを起こして異常上昇してしまうという問題がある（図７参照）。
これは、高速スイッチ２に流れる系統電流ＩＳを０にするには、並列型インバータ５は、「系統電圧ＶＳ」＋「直列型インバータ電圧Ｖ１」以上の電圧を出力する必要があるためである。
このように瞬低発生時に直列型インバータ６で系統電圧の電圧低下をすべて補償すると、並列型インバータ５は、系統電圧ＶＳよりも大きな電圧を出力する必要があり、負荷３には瞬低発生前の系統電圧ＶＳよりも大きな電圧がかかるという問題が発生する。
この問題は、ゲイン信号ｇ４の値を減少させて、直列型インバータ６による補償電圧を低下させることで改善できる。しかし、このようにゲイン信号ｇ４の値を減少させると、瞬低発生直後の負荷電圧ＶＬの落ち込みが更に大きくなってしまう（図７参照）。
この問題は、ゲイン信号ｇ４の値を減少させて、直列型インバータ６による補償電圧を低下させることで改善できる。しかし、このようにゲイン信号ｇ４の値を減少させると、瞬低発生直後の負荷電圧ＶＬの落ち込みが更に大きくなってしまう（図７参照）。
第2の問題は次の通りである。
並列型インバータ５による高調波電流の補償や、直列型インバータによる電圧歪み補償
を常時行うようにした場合には、直列型インバータ６による電圧歪み補償により、瞬低継続時間Ｔｃにおいても、瞬低による系統電圧ＶＳの落ち込みを補償することができる。
しかし、高効率化のため、正常時においてインバータ５，６のスイッチング動作を行わずに待機状態とする場合には、瞬低が実際に発生した時点ｔ１から、高速スイッチ２が遮断される時点ｔ３までに、「検出遅れ時間Ｔｄ」と「瞬低継続時間Ｔｃ」と「スイッチ遮断動作時間Ｔａ」とを加えた時間が必要である。
このように、瞬低が実際に発生した時点ｔ１から高速スイッチ３が遮断される時点ｔ3までに、長い時間が必要であるため、瞬低継続時間Ｔｃにおいて電圧低下を補償することができず、図７に示すように、負荷電圧ＶＬの波形に急激な落ち込み（急激な電圧低下）が発生するという問題がある。
一方、瞬低継続時間Ｔｃを短くすると、瞬低を誤検出し瞬低補償装置が誤動作する可能性が高くなる。
並列型インバータ５による高調波電流の補償や、直列型インバータによる電圧歪み補償
を常時行うようにした場合には、直列型インバータ６による電圧歪み補償により、瞬低継続時間Ｔｃにおいても、瞬低による系統電圧ＶＳの落ち込みを補償することができる。
しかし、高効率化のため、正常時においてインバータ５，６のスイッチング動作を行わずに待機状態とする場合には、瞬低が実際に発生した時点ｔ１から、高速スイッチ２が遮断される時点ｔ３までに、「検出遅れ時間Ｔｄ」と「瞬低継続時間Ｔｃ」と「スイッチ遮断動作時間Ｔａ」とを加えた時間が必要である。
このように、瞬低が実際に発生した時点ｔ１から高速スイッチ３が遮断される時点ｔ3までに、長い時間が必要であるため、瞬低継続時間Ｔｃにおいて電圧低下を補償することができず、図７に示すように、負荷電圧ＶＬの波形に急激な落ち込み（急激な電圧低下）が発生するという問題がある。
一方、瞬低継続時間Ｔｃを短くすると、瞬低を誤検出し瞬低補償装置が誤動作する可能性が高くなる。
本発明は、上記従来技術に鑑み、上述した第1と第2の問題を解消した瞬低補償装置を提供することを目的とする。
上記課題を解決する本発明の構成は、
負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）と、時間の経過と共に値が減少するゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする。
負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）と、時間の経過と共に値が減少するゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする。
また本発明の構成は、
負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、ゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ２）とゲイン信号（ｇ３）は出力せず、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）を出力し、既に出力していたゲイン信号（ｇ４）の値を時間の経過と共に徐々に減少させると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする。
負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、ゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ２）とゲイン信号（ｇ３）は出力せず、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）を出力し、既に出力していたゲイン信号（ｇ４）の値を時間の経過と共に徐々に減少させると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする。
また本発明の構成は、前記制御シーケンサは、監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、時間の経過と共に値が漸増してから一定値となるゲイン信号（ｇ４）を出力することを特徴とする。
本発明によれば、瞬低発生時における、直列型インバータによる電圧補償制御と、並列型インバータによるスイッチ電流を零にする制御とが干渉することを防ぐことができ、負荷電圧のオーバーシュートを抑えることができる。
また、直列型インバータの瞬低補償を、瞬低発生直後に動作させることができるため、瞬低発生直後の負荷電圧の低下を抑えることかできる。
更に、直列型インバータによる電圧補償制御の立ち上がりを緩やかにすることにより、瞬低発生直後の負荷電圧の低下を更に抑えることかできる。
更に、直列型インバータによる電圧補償制御の立ち上がりを緩やかにすることにより、瞬低発生直後の負荷電圧の低下を更に抑えることかできる。
以下に本発明を実施するための最良の形態を実施例に基づき詳細に説明する。
本発明の実施例１を実現する装置構成は、図４に示す瞬低補償装置及び図５に示す制御部１００と同じであるが、実施例１では制御シーケンサ２０から出力するゲイン信号ｇ1〜ｇ４が、従来技術とは異なっている。
そこで、装置構成自体については説明を省略し、図１を参照して、ゲイン信号ｇ1〜ｇ４のゲイン制御状態を中心にして説明をする。
そこで、装置構成自体については説明を省略し、図１を参照して、ゲイン信号ｇ1〜ｇ４のゲイン制御状態を中心にして説明をする。
制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを検出し、しかも、この瞬低検出レベル以下となっている状態が、予め設定した「瞬低継続時間Ｔｃ」に渡り継続したときに、瞬低が発生したと検出する。
なお、瞬低継続時間Ｔｃを設定しているのは、瞬低の誤検出を防止するためである。
なお、瞬低継続時間Ｔｃを設定しているのは、瞬低の誤検出を防止するためである。
図１において時点ｔ１において瞬低が発生すると、制御シーケンサ２０は、時点ｔ１から検出遅れ時間Ｔｄが経過した時点において系統電圧ＶＳが瞬低検出レベル以下になったことを検出し、この瞬低検出レベル以下になったことを検出した時点から瞬低継続時間Ｔｃが経過した時点ｔ２まで、瞬低検出レベル以下となっている状態が継続したら瞬低が発生したと検出する。
つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２において、瞬低が発生したと検出する。
つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２において、瞬低が発生したと検出する。
このようにして瞬低が発生したと検出した時点ｔ２において、制御シーケンサ２０は、値が１となっているゲイン信号ｇ２と、値を可変としたゲイン信号ｇ４を出力し、ゲイン信号ｇ1，ｇ３は出力しない（ゲイン信号ｇ1，ｇ３の値を０とする）。
ゲイン信号ｇ２が１となり、ゲイン信号ｇ１，ｇ３が０であるため、並列型インバータ用指令の電圧指令値Ｖｒｅｆｐは電流制御指令Ｓ２のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ２）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。
ゲイン信号ｇ４の信号値は、瞬低を検出した時点ｔ２では１であるが、その後は信号値を所定の値（負荷電圧ＶＬが異常上昇しないような値）にまで徐々に下げ（この例ではゲイン信号ｇ４の信号値を０．５にまで下げ）、その後はこの下げた値を維持し、時点ｔ３では、ゲイン信号ｇ４の信号値を０にしている。
瞬低を検出した時点ｔ２では、ゲイン信号ｇ４の信号値が１であるため、電圧制御指令部１４０からは、電圧制御指令値Ｖｒｅｆ４が電圧指令値Ｖｒｅｆｓとして出力され、一定の電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、全て補償する。この結果、瞬低検出直後（時点ｔ２直後）の負荷電圧ＶＬの電圧低下を抑えることができる。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、全て補償する。この結果、瞬低検出直後（時点ｔ２直後）の負荷電圧ＶＬの電圧低下を抑えることができる。
瞬低を検出した時点ｔ２から高速スイッチ２に流れる電流が０になったことを検出する時点ｔ３までのスイッチ遮断動作時間ｔａにおいて、ゲイン信号ｇ４の値を徐々に下げ、この例ではゲイン信号ｇ４の信号値を０．５にまで下げ、その後はこの下げた値を維持している。
ゲイン信号ｇ４の信号値を０．５にすると、電圧制御指令部１４０からは、電圧制御指令Ｓ４に０．５を掛けた値が電圧指令値Ｖｒｅｆｓとして出力され、電圧制御指令Ｓ４が半減した電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、５０％だけ補償することになる。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、５０％だけ補償することになる。
この状態では、「瞬低検出後の系統電圧ＶＳ」＋「直列型インバータ電圧Ｖ１」が、負荷端の電圧ＶＬとなり、この負荷端の電圧ＶＬは、瞬低検出前（時点ｔ２前）の系統電圧ＶＳに対して小さくなる。
この結果、並列型インバータ５は、瞬低前の系統電圧ＶＳよりも大きな電圧を出力しなくても、高速スイッチ２に流れる系統電流ＩＳを０に制御することが可能となる。このため、瞬低検出後（時点ｔ2後）に負荷電圧ＶＬがオーバーシュートを起こすという問題を解消することができる。
つまり、前述した第1の問題を解消することができる。
この結果、並列型インバータ５は、瞬低前の系統電圧ＶＳよりも大きな電圧を出力しなくても、高速スイッチ２に流れる系統電流ＩＳを０に制御することが可能となる。このため、瞬低検出後（時点ｔ2後）に負荷電圧ＶＬがオーバーシュートを起こすという問題を解消することができる。
つまり、前述した第1の問題を解消することができる。
なお、ゲイン信号ｇ４の信号値をどこまで下げるかは、シミュレーションや実験により、事前に最適な値を求めておく。
制御シーケンサ２０は、系統電流ＩＳを監視しており、その電流値が０になったことを検出したら（時点ｔ３）、値が１となっているゲイン信号ｇ３を出力し、ゲイン信号ｇ1，ｇ2，ｇ４は出力しない（ゲイン信号ｇ1，ｇ2，ｇ４の値を０とする）。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止する（スイッチ信号Ｓｏの値を０にする）。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止する（スイッチ信号Ｓｏの値を０にする）。
スイッチ信号Ｓｏの出力が停止されるため、高速スイッチ２が遮断される。このとき、高速スイッチ２に流れる電流は０となっているため、高速スイッチ２を遮断してもサージの発生を抑制することができる。
またゲイン信号ｇ３が１となり、ゲイン信号ｇ１，ｇ２が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは電圧制御指令Ｓ３のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ３）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。
次に本発明の実施例２を説明する。実施例２を実現する装置構成は、図４に示す瞬低補償装置及び図５に示す制御部１００と同じであるが、実施例２では制御シーケンサ２０が出力するゲイン信号ｇ1〜ｇ４が、従来技術とは異なっている。
そこで、装置構成自体については説明を省略し、図２を参照して、ゲイン信号ｇ1〜ｇ４のゲイン制御状態を中心にして説明をする。
そこで、装置構成自体については説明を省略し、図２を参照して、ゲイン信号ｇ1〜ｇ４のゲイン制御状態を中心にして説明をする。
実施例２において、制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを一瞬でも検出したら、値が１となっているゲイン信号ｇ４を出力する。つまり、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、系統電圧ＶＳが瞬低検出レベル以下になったことを検出して、直ちにゲイン信号ｇ４を出力する。
このとき、ゲイン信号ｇ1，ｇ２，ｇ３は出力しない（ゲイン信号ｇ1，ｇ２，ｇ３の値を０とする）。
このとき、ゲイン信号ｇ1，ｇ２，ｇ３は出力しない（ゲイン信号ｇ1，ｇ２，ｇ３の値を０とする）。
このため、電圧制御指令部１４０からは、時点ｔ１から検出遅れ時間Ｔｄが経過した時点から、電圧制御指令Ｓ４となる電圧指令値Ｖｒｅｆｓが直ちに出力され、この電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作をする。
この結果、直列型インバータ６は、時点ｔ１から検出遅れ時間Ｔｄが経過した時点から（瞬低発生とほぼ同時に）、瞬低に伴う電圧低下を補償する補償電圧を出力する。よって、瞬低による電圧低下を早めに抑えることができる。
この結果、直列型インバータ６は、時点ｔ１から検出遅れ時間Ｔｄが経過した時点から（瞬低発生とほぼ同時に）、瞬低に伴う電圧低下を補償する補償電圧を出力する。よって、瞬低による電圧低下を早めに抑えることができる。
なお、時点ｔ１から検出遅れ時間Ｔｄが経過した時点から、電圧制御指令Ｓ４となる電圧指令値Ｖｒｅｆｓを出力して直列型インバータ６を動作させる本方式では、瞬低を誤検出する可能性はあるが、たとえ瞬低を誤検出したとしても、直列型インバータ６が動作して電圧一定制御により零電圧が出力されるだけであるため、システムへ悪影響を与えることはない。
また、直列型インバータ６を常時動作させる場合に比べて、効率を高く保つことができる。
また、直列型インバータ６を常時動作させる場合に比べて、効率を高く保つことができる。
この実施例２では、瞬低を一瞬でも検出したら直ちに直列型インバータ６を動作させることにより、負荷電圧ＶＬの落ち込みの発生を迅速に抑えることができ、前述した第2の問題を解決することができる。
制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを検出し、しかも、この瞬低検出レベル以下となっている状態が、予め設定した「瞬低継続時間Ｔｃ」に渡り継続したとき、つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２になると、実施例１と同様に、値が１となっているゲイン信号ｇ２と、値を可変としたゲイン信号ｇ４を出力し、ゲイン信号ｇ1，ｇ３は出力しない（ゲイン信号ｇ1，ｇ３の値を０とする）。
ゲイン信号ｇ２が１となり、ゲイン信号ｇ１，ｇ３が０であるため、並列型インバータ５は電流制御指令Ｓ２のみを出力することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ２）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。
ゲイン信号ｇ４の信号値は、時点ｔ２では１であるが、その後は信号値を所定の値（負荷電圧ＶＬが異常上昇しないような値）にまで徐々に下げ（この例ではゲイン信号ｇ４の信号値を０．５にまで下げ）、その後はこの下げた値を維持し、時点ｔ３では、ゲイン信号ｇ４の信号値を０にしている。
ゲイン信号ｇ４の信号値を０．５にすると、電圧制御指令部１４０からは、電圧制御指令Ｓ４に０．５を掛けた値が電圧指令値Ｖｒｅｆｓとして出力され、電圧制御指令Ｓ４が半減した電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、５０％だけ補償することになる。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、５０％だけ補償することになる。
この状態では、「瞬低検出後の系統電圧ＶＳ」＋「直列型インバータ電圧Ｖ１」が、負荷端の電圧ＶＬとなり、この負荷端の電圧ＶＬは、瞬低検出前（時点ｔ２前）の系統電圧ＶＳに対して小さくなる。
この結果、並列型インバータ５は、瞬低前の系統電圧ＶＳよりも大きな電圧を出力しなくても、高速スイッチ２に流れる系統電流ＩＳを０に制御することが可能となる。このため、瞬低検出後（時点ｔ2後）に負荷電圧ＶＬがオーバーシュートを起こすという問題を解消することができる。
つまり、前述した第1の問題を解消することができる。
この結果、並列型インバータ５は、瞬低前の系統電圧ＶＳよりも大きな電圧を出力しなくても、高速スイッチ２に流れる系統電流ＩＳを０に制御することが可能となる。このため、瞬低検出後（時点ｔ2後）に負荷電圧ＶＬがオーバーシュートを起こすという問題を解消することができる。
つまり、前述した第1の問題を解消することができる。
なお、ゲイン信号ｇ４の信号値をどこまで下げるかは、シミュレーションや実験により、事前に最適な値を求めておく。
制御シーケンサ２０は、系統電流ＩＳを監視しており、その電流値が０になったことを検出したら（時点ｔ３）、値が１となっているゲイン信号ｇ３を出力し、ゲイン信号ｇ1，ｇ2，ｇ４は出力しない（ゲイン信号ｇ1，ｇ2，ｇ４の値を０とする）。
なお、時点ｔ２から時点ｔ３までの時間を、スイッチ遮断動作時間ｔａとする。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止する（スイッチ信号Ｓｏの値を０にする）。
なお、時点ｔ２から時点ｔ３までの時間を、スイッチ遮断動作時間ｔａとする。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止する（スイッチ信号Ｓｏの値を０にする）。
スイッチ信号Ｓｏの出力が停止されるため、高速スイッチ２が遮断される。このとき、高速スイッチ２に流れる電流は０となっているため、高速スイッチ２を遮断してもサージの発生を抑制することができる。
またゲイン信号ｇ３が１となり、ゲイン信号ｇ１，ｇ２が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは電圧制御指令Ｓ３のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ３）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。
本発明の実施例３は、実施例２を改良したものである。
実施例２においては、制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを一瞬でも検出したら、図２に示すように、値が１となっているゲイン信号ｇ４を出力している。つまり、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、系統電圧ＶＳが瞬低検出レベル以下になったことを検出して、直ちに値が１となっているゲイン信号ｇ４を出力している。
しかし、実施例３では、図３に示すように、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、系統電圧ＶＳが瞬低検出レベル以下になったことを検出し、ゲイン信号ｇ４を出力しているが、ゲイン信号ｇ４の値を徐々に増加してからその値を１にしている。
他の部分の制御動作状態は実施例２と同様である。
実施例３では、、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、ゲイン信号ｇ４の値を徐々に増加してからその値を１にしているため、電圧補償のために直列型インバータ６を動作させたときの負荷電圧ＶＬの変動を、より一層低下させることができる。
また、瞬低を誤検出した場合でも、直後のゲイン信号ｇ４の値が零であるため、直列型インバータ６は零電圧を出力することになり、誤検出による系統への悪影響を更に小さくすることができる。
また、瞬低を誤検出した場合でも、直後のゲイン信号ｇ４の値が零であるため、直列型インバータ６は零電圧を出力することになり、誤検出による系統への悪影響を更に小さくすることができる。
１ 系統電源
２ 高速スイッチ
３ 負荷
４ 出力トランス
５ 並列型インバータ
６ 直列型インバータ
７ 直流充電部
２０ 制御シーケンサ
１００ 制御部
１１０ 高調波補償指令部
１２０ 電流制御指令部
１３０ 電圧制御指令部
１４０ 電圧制御指令部
２ 高速スイッチ
３ 負荷
４ 出力トランス
５ 並列型インバータ
６ 直列型インバータ
７ 直流充電部
２０ 制御シーケンサ
１００ 制御部
１１０ 高調波補償指令部
１２０ 電流制御指令部
１３０ 電圧制御指令部
１４０ 電圧制御指令部
Claims (3)
- 負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）と、時間の経過と共に値が減少するゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする瞬低補償装置。 - 負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、ゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ２）とゲイン信号（ｇ３）は出力せず、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）を出力し、既に出力していたゲイン信号（ｇ４）の値を時間の経過と共に徐々に減少させると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする瞬低補償装置。 - 請求項２において、
前記制御シーケンサは、監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、時間の経過と共に値が漸増してから一定値となるゲイン信号（ｇ４）を出力することを特徴とする瞬低補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008104293A JP5104502B2 (ja) | 2008-04-14 | 2008-04-14 | 瞬低補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008104293A JP5104502B2 (ja) | 2008-04-14 | 2008-04-14 | 瞬低補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009261052A true JP2009261052A (ja) | 2009-11-05 |
| JP5104502B2 JP5104502B2 (ja) | 2012-12-19 |
Family
ID=41387765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008104293A Expired - Fee Related JP5104502B2 (ja) | 2008-04-14 | 2008-04-14 | 瞬低補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5104502B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001025178A (ja) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | 無停電電源装置 |
| JP2004096831A (ja) * | 2002-08-29 | 2004-03-25 | Fuji Electric Fa Components & Systems Co Ltd | 常時商用給電式無停電電源装置 |
| JP2006136054A (ja) * | 2004-11-02 | 2006-05-25 | Fuji Electric Systems Co Ltd | 無停電電源装置 |
-
2008
- 2008-04-14 JP JP2008104293A patent/JP5104502B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001025178A (ja) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | 無停電電源装置 |
| JP2004096831A (ja) * | 2002-08-29 | 2004-03-25 | Fuji Electric Fa Components & Systems Co Ltd | 常時商用給電式無停電電源装置 |
| JP2006136054A (ja) * | 2004-11-02 | 2006-05-25 | Fuji Electric Systems Co Ltd | 無停電電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5104502B2 (ja) | 2012-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10084315B2 (en) | Power conversion device with an autonomous operation function | |
| JP5218554B2 (ja) | 系統安定化装置 | |
| US9906070B2 (en) | Distributed power source system with storage battery | |
| WO2015011781A1 (ja) | 太陽光発電用インバータの制御装置 | |
| WO2012114468A1 (ja) | 電力変換装置 | |
| JP5171567B2 (ja) | 無停電電源装置 | |
| CN112840549B (zh) | 逆变器装置的测试装置 | |
| KR101562848B1 (ko) | 능동댐핑기반 반복제어기법을 이용한 무정전전원장치 제어 방법 | |
| JP4814264B2 (ja) | 無停電電源装置 | |
| JP5134691B2 (ja) | 自励式無効電力補償装置 | |
| JP2008154408A (ja) | Ｐｗｍインバータの出力電圧制御装置 | |
| KR20190032682A (ko) | 전력공급장치의 전압강하보상 제어 시스템 및 방법 | |
| KR20140039389A (ko) | 계통연계형 소형 풍력발전시스템의 출력변동 저감 제어 장치 및 그 방법 | |
| JP2018007546A (ja) | 電気自動車の充電制御方法及びそのシステム | |
| JP4304519B2 (ja) | 無停電電源装置 | |
| JP2022036422A (ja) | 電力変換装置 | |
| JP2010161845A (ja) | 無停電電源装置の制御装置 | |
| JP5104502B2 (ja) | 瞬低補償装置 | |
| JP5282576B2 (ja) | 電力変換装置 | |
| JP2015100152A (ja) | 電力変換装置 | |
| JP4640361B2 (ja) | 並列補償型瞬時電圧低下停電対策装置及びその瞬停・停電対策方法、直列補償型瞬時電圧低下対策装置及びその瞬停対策方法、ならびに、自立運転機能付並列接続型交直変換装置及びその交直変換方法 | |
| JP5233450B2 (ja) | 瞬低補償装置 | |
| JP5332229B2 (ja) | 瞬低補償装置 | |
| JP5217357B2 (ja) | 瞬低補償装置 | |
| WO2016132700A1 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5104502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |