JP2009253152A - Resin seal type semiconductor device - Google Patents

Resin seal type semiconductor device Download PDF

Info

Publication number
JP2009253152A
JP2009253152A JP2008101574A JP2008101574A JP2009253152A JP 2009253152 A JP2009253152 A JP 2009253152A JP 2008101574 A JP2008101574 A JP 2008101574A JP 2008101574 A JP2008101574 A JP 2008101574A JP 2009253152 A JP2009253152 A JP 2009253152A
Authority
JP
Japan
Prior art keywords
circuit board
disposed
notch
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008101574A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Takada
充裕 高田
Yasuyoshi Honda
保良 本多
Shigeru Takeuchi
繁 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asmo Co Ltd
Original Assignee
Asmo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asmo Co Ltd filed Critical Asmo Co Ltd
Priority to JP2008101574A priority Critical patent/JP2009253152A/en
Publication of JP2009253152A publication Critical patent/JP2009253152A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To shorten bonding length without using any expensive substrates. <P>SOLUTION: A first cutout section 30 is formed, and a bonding pad 23 is arranged on the surface of a circuit board 12 exposed by the first cutout section 30, thus increasing the degree of freedom in the arrangement of the bonding pad 23, and shortening the bonding length. Also, a lead frame 13 is cut out and hence the processing of the circuit board 12 is not required, thus reducing the costs of the circuit board 12. As mentioned above, the bonding length can be shortened without using any expensive substrates. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、リードフレームが配置された回路基板を樹脂で封止して形成される樹脂封止型半導体装置に関する。   The present invention relates to a resin-sealed semiconductor device formed by sealing a circuit board on which a lead frame is disposed with resin.

樹脂封止型半導体装置としては、金属板を加工したリードフレームに、ＦＥＴチップ部品を直接実装し、基板を用いて周辺回路構成を行い、それらを保護するために樹脂のモールディングを施したＩＣモジュールが知られている。   As a resin-encapsulated semiconductor device, an IC module in which an FET chip component is directly mounted on a lead frame processed with a metal plate, a peripheral circuit configuration is made using a substrate, and resin molding is applied to protect them. It has been known.

従来のＩＣモジュールの構成では、ＦＥＴチップ部品へのワイヤボンディングが複雑かつボンディング長が長くなってしまうことによる樹脂注入時のワイヤ流れに伴うショートが問題となっていた。   In the configuration of the conventional IC module, there has been a problem of a short circuit due to a wire flow at the time of resin injection due to complicated wire bonding to the FET chip part and a long bonding length.

これに対して、特許文献１及び特許文献２に開示されるように、ＦＥＴチップを基板上に配置し、ボンディングの自由度を高める手法が採られている。
特開２００５−３５３７４２号公報 特開２００５−３５３９７６号公報 On the other hand, as disclosed in Patent Document 1 and Patent Document 2, a technique is adopted in which an FET chip is arranged on a substrate to increase the degree of freedom of bonding.
JP 2005-353742 A JP 2005-353976 A

しかしながら、ＦＥＴチップを基板上に配置する構成では、ＦＥＴチップを配置するための基板を必要とすることによるコスト高、リードフレームへの熱抵抗が上昇してしまうという問題がある。   However, in the configuration in which the FET chip is arranged on the substrate, there is a problem that the cost for the substrate for arranging the FET chip is high and the thermal resistance to the lead frame increases.

また、ボンディングの自由度を高めるために、ボンディングパッドを配置する配置領域を確保すべく基板を加工すれば、基板が高価となってしまう。   Further, if the substrate is processed so as to secure an arrangement region for arranging the bonding pads in order to increase the degree of freedom of bonding, the substrate becomes expensive.

本発明は、上記事実を考慮して、高価な基板を使用することなく、ボンディング長を短くすることを目的とする。   In view of the above-described facts, the present invention aims to shorten the bonding length without using an expensive substrate.

請求項１記載の発明に係る樹脂封止型半導体装置は、半導体素子が配置されるリードフレームと、前記リードフレームの前記半導体素子が配置された配置面とは反対側の反対面に配置され、回路素子が配置された回路基板と、前記回路基板を封止する樹脂と、前記リードフレームが切り欠けられて形成され、前記回路基板の前記半導体素子側表面を露出されるための第１切欠部と、前記第１切欠部によって露出された回路基板の表面に配置され、ボンディングによって前記半導体素子と接続されるボンディングパッドと、を備えている。   The resin-encapsulated semiconductor device according to the invention of claim 1 is disposed on a lead frame on which a semiconductor element is disposed and an opposite surface of the lead frame opposite to a surface on which the semiconductor element is disposed, A circuit board on which a circuit element is arranged, a resin for sealing the circuit board, and a lead frame formed by cutting out the lead frame to expose the semiconductor element side surface of the circuit board. And a bonding pad disposed on the surface of the circuit board exposed by the first notch and connected to the semiconductor element by bonding.

この構成によれば、リードフレームが切り欠けられて形成された第１切欠部によって、回路基板の半導体側表面が露出される。第１切欠部によって露出された回路基板の表面にボンディングパッドが配置され、このボンディングパッドがボンディングによって半導体素子と接続される。   According to this configuration, the semiconductor-side surface of the circuit board is exposed by the first cutout portion formed by cutting out the lead frame. A bonding pad is disposed on the surface of the circuit board exposed by the first notch, and the bonding pad is connected to the semiconductor element by bonding.

このように、第１切欠部を形成し、その第１切欠部によって露出された回路基板の表面にボンディングパッドを配置するので、ボンディングパッドの配置自由度が増し、ボンディング長を短くすることができる。   As described above, since the first notch is formed and the bonding pad is arranged on the surface of the circuit board exposed by the first notch, the degree of freedom of arrangement of the bonding pad is increased and the bonding length can be shortened. .

また、請求項１の構成は、リードフレームを切り欠けるものであり、基板を加工する必要がないため、基板が安価となる。以上のように、請求項１の構成によれば、高価な基板を使用することなく、ボンディング長を短くすることができる。   Further, the structure of claim 1 cuts out the lead frame, and it is not necessary to process the substrate, so that the substrate is inexpensive. As described above, according to the configuration of the first aspect, the bonding length can be shortened without using an expensive substrate.

請求項２記載の発明に係る樹脂封止型半導体装置は、請求項１の構成において、前記半導体素子から見て前記第１切欠部とは異なる方向に配置され、前記回路基板の前記半導体素子側表面を露出されるための第２切欠部と、前記第２切欠部によって露出された回路基板の表面に配置され、ボンディングワイヤに接続されるボンディングパッドと、を備えている。   A resin-encapsulated semiconductor device according to a second aspect of the present invention is the resin-sealed semiconductor device according to the first aspect, wherein the resin-encapsulated semiconductor device is arranged in a direction different from the first notch when viewed from the semiconductor element, A second notch for exposing the surface; and a bonding pad disposed on the surface of the circuit board exposed by the second notch and connected to the bonding wire.

この構成によれば、前記半導体素子から見て前記第１切欠部とは異なる方向に第２切欠部が配置されており、第２切欠部によって露出された回路基板の表面にボンディングパッドが配置され、このボンディングパッドがボンディングワイヤに接続される。   According to this configuration, the second notch is disposed in a direction different from the first notch as viewed from the semiconductor element, and the bonding pad is disposed on the surface of the circuit board exposed by the second notch. The bonding pad is connected to the bonding wire.

これにより、ボンディングパッドの配置自由度がさらに増し、ボンディング長を効果的に短くすることができる。   As a result, the degree of freedom of arrangement of the bonding pads is further increased, and the bonding length can be effectively shortened.

本発明の請求項３に係る樹脂封止型半導体装置は、請求項１又は請求項２の構成において、前記半導体素子が、ＦＥＴチップである。   According to a third aspect of the present invention, in the resin-sealed semiconductor device according to the first or second aspect, the semiconductor element is an FET chip.

以下に、本発明に係る実施形態の一例を図面に基づき説明する。
（本実施形態に係る樹脂封止型半導体装置の構成）
まず、本実施形態に係る樹脂封止型半導体装置の構成を説明する。図１は、本実施形態に係る樹脂封止型半導体装置の構成を示す概略図であり、（Ａ）は正面図を示し、（Ｂ）は（Ａ）のＢ−Ｂ線断面図を示す。図２は、本実施形態に係る樹脂封止型半導体装置の構成を示す概略背面図である。図３は、本実施形態に係るＦＥＴチップ周辺を拡大した拡大図である。図４は、図３の４−４線断面図である。 Below, an example of an embodiment concerning the present invention is described based on a drawing.
(Configuration of resin-encapsulated semiconductor device according to this embodiment)
First, the configuration of the resin-encapsulated semiconductor device according to this embodiment will be described. 1A and 1B are schematic views showing a configuration of a resin-encapsulated semiconductor device according to the present embodiment, in which FIG. 1A shows a front view and FIG. 1B shows a cross-sectional view taken along line BB in FIG. FIG. 2 is a schematic rear view showing the configuration of the resin-encapsulated semiconductor device according to this embodiment. FIG. 3 is an enlarged view of the periphery of the FET chip according to the present embodiment. 4 is a cross-sectional view taken along line 4-4 of FIG.

本実施形態に係る樹脂封止型半導体装置１０は、例えば、自動車に搭載されたモータを駆動するための制御装置であって、このモータに一体的に取り付けられるものである。
この樹脂封止型半導体装置１０は、図１（Ａ）、図１（Ｂ）及び図２に示すように、回路素子１６が配置された回路基板１２と、回路基板１２に配置されるリードフレーム１３とを備えている。 The resin-encapsulated semiconductor device 10 according to the present embodiment is, for example, a control device for driving a motor mounted on an automobile, and is integrally attached to the motor.
As shown in FIGS. 1A, 1B, and 2, the resin-encapsulated semiconductor device 10 includes a circuit board 12 on which circuit elements 16 are arranged, and a lead frame arranged on the circuit board 12. 13.

リードフレーム１３は、例えば、銅合金等の金属製の板が機械加工されることにより形成されている。また、リードフレーム１３は、回路基板１２に配置される本体部１５と、外部との接続の為に使用される外部端子としての複数のリード端子２２と、を備えて構成されている。   The lead frame 13 is formed, for example, by machining a metal plate such as a copper alloy. The lead frame 13 includes a main body 15 disposed on the circuit board 12 and a plurality of lead terminals 22 as external terminals used for connection to the outside.

リードフレーム１３の本体部１５には、半田付け又は導電性接着剤によって接続、固定される半導体素子の一例としてのＦＥＴチップ１４（電界効果トランジスタ：ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ）が複数配置されている。   A plurality of FET chips 14 (field effect transistors: FIELD EFFECT TRANSISTOR) as an example of a semiconductor element to be connected and fixed by soldering or conductive adhesive are disposed on the main body portion 15 of the lead frame 13.

回路基板１２は、例えば、樹脂材料、セラミックなどで形成されており、また、長手方向の長さがリードフレーム１３の長手方向の長さよりも長くされ、全体の面積がリードフレーム１３の全体の面積より大きくされている。また、回路基板１２は、リードフレーム１３のＦＥＴチップ１４が配置された配置面１５Ａとは反対側の反対面１５Ｂに配置されており、リードフレーム１３の本体部１５に半田付け又は導電性接着剤によって固定されている。   The circuit board 12 is formed of, for example, a resin material, ceramic, or the like, and the length in the longitudinal direction is longer than the length in the longitudinal direction of the lead frame 13, and the entire area is the entire area of the lead frame 13. Has been bigger. The circuit board 12 is disposed on an opposite surface 15B opposite to the arrangement surface 15A on which the FET chip 14 of the lead frame 13 is disposed. The circuit board 12 is soldered to the main body portion 15 of the lead frame 13 or a conductive adhesive. It is fixed by.

回路素子１６は、ＦＥＴチップ１４を駆動する制御回路素子を含んで構成されており、後述するボンディングパッド２３を介して、アルミニウム又は金を用いた細線状のボンディングワイヤ１７により、ＦＥＴチップ１４と電気的に接続されている。また、回路素子１６は、ボンディングパッド２０を介して、アルミニウム又は金を用いた細線状のボンディングワイヤ１８によりリード端子２２と電気的に接続されている。   The circuit element 16 includes a control circuit element that drives the FET chip 14, and is electrically connected to the FET chip 14 by a thin bonding wire 17 using aluminum or gold via a bonding pad 23 described later. Connected. Further, the circuit element 16 is electrically connected to the lead terminal 22 through a bonding pad 20 by a thin bonding wire 18 using aluminum or gold.

このリード端子２２は、アルミニウム又は金を用いた細線状のボンディングワイヤ１９によりＦＥＴチップ１４と電気的に接続されている。   The lead terminal 22 is electrically connected to the FET chip 14 by a thin bonding wire 19 using aluminum or gold.

そして、ＦＥＴチップ１４や回路素子１６、回路基板１２及びリードフレーム１３は、その全体がモールド成形されることによってモールド樹脂２４により封止されている。なお、リード端子２２は、モールド樹脂２４の外部に突出されて外部の装置と接続可能となっている。   The FET chip 14, the circuit element 16, the circuit board 12, and the lead frame 13 are sealed with a mold resin 24 by being molded as a whole. The lead terminal 22 protrudes outside the mold resin 24 and can be connected to an external device.

ここで、本実施形態に係る樹脂封止型半導体装置１０は、図３及び図４に示すように、リードフレーム１３が切り欠けられて形成された第１切欠部３０を備えている。   Here, as shown in FIGS. 3 and 4, the resin-encapsulated semiconductor device 10 according to the present embodiment includes a first cutout portion 30 formed by cutting out the lead frame 13.

第１切欠部３０は、ＦＥＴチップ１４の周囲に配置されており、この第１切欠部３０によって、ＦＥＴチップ１４から見て回路基板１２のＦＥＴチップ１４側表面が露出される。なお、図１（Ａ）及び図３において、露出した回路基板１２の表面部分をドットにより示している。   The first notch 30 is disposed around the FET chip 14, and the first notch 30 exposes the surface of the circuit board 12 on the side of the FET chip 14 as viewed from the FET chip 14. In FIGS. 1A and 3, the exposed surface portion of the circuit board 12 is indicated by dots.

第１切欠部３０によって露出された回路基板１２の表面には、ボンディングワイヤ１７によってＦＥＴチップ１４と接続されるボンディングパッド２３が配置されている。ボンディングパッド２３は、第１切欠部３０によって露出された露出部分に配置された配線板上に配置されている。   On the surface of the circuit board 12 exposed by the first notch 30, a bonding pad 23 connected to the FET chip 14 by the bonding wire 17 is disposed. The bonding pad 23 is disposed on the wiring board disposed in the exposed portion exposed by the first notch 30.

ボンディングワイヤ１７は、一端部がボンディングパッド２３と電気的に接続され、他端部がＦＥＴチップ１４と電気的に接続されている。   One end of the bonding wire 17 is electrically connected to the bonding pad 23 and the other end is electrically connected to the FET chip 14.

また、第１切欠部３０には、回路素子１６が回路基板１２に配置されており、回路素子１６は回路基板１２の両面に配置されている。   In the first cutout 30, the circuit element 16 is disposed on the circuit board 12, and the circuit element 16 is disposed on both surfaces of the circuit board 12.

さらに、樹脂封止型半導体装置１０は、第１切欠部３０に加えて、リードフレーム１３が切り欠けられて形成された第２切欠部３３を備えている。この第２切欠部３３は、ＦＥＴチップ１４から見て第１切欠部３０とは異なる方向に配置されており、この第２切欠部３３によってＦＥＴチップ１４から見て回路基板１２のＦＥＴチップ１４側表面を露出される。   The resin-encapsulated semiconductor device 10 further includes a second cutout portion 33 formed by cutting out the lead frame 13 in addition to the first cutout portion 30. The second notch 33 is arranged in a direction different from that of the first notch 30 as viewed from the FET chip 14, and the second notch 33 serves as the FET chip 14 side of the circuit board 12 as viewed from the FET chip 14. The surface is exposed.

第２切欠部３３によって露出された回路基板１２の表面には、ボンディングワイヤ１８に接続されるボンディングパッド２０が配置されている。ボンディングパッド２０は、第２切欠部３３によって露出された露出部分に配置された配線板上に配置されている。   A bonding pad 20 connected to the bonding wire 18 is disposed on the surface of the circuit board 12 exposed by the second notch 33. The bonding pad 20 is disposed on the wiring board disposed in the exposed portion exposed by the second notch 33.

ボンディングワイヤ１８は、一端部がボンディングパッド２０と電気的に接続され、他端部がリード端子２２と電気的に接続されている。   One end of the bonding wire 18 is electrically connected to the bonding pad 20, and the other end is electrically connected to the lead terminal 22.

なお、第１切欠部３０、ボンディングパッド２３及びボンディングワイヤ１７の構成について、図１においては簡略化して示し、図３及び図４において詳細に示している。   Note that the configuration of the first notch 30, the bonding pad 23, and the bonding wire 17 is simplified in FIG. 1 and shown in detail in FIGS.

（本実施形態の作用）
次に、実施形態の作用を説明する。
本実施形態に係る樹脂封止型半導体装置１０では、第１切欠部３０を形成し、その第１切欠部３０によって露出された回路基板１２の表面にボンディングパッド２３を配置するので、ボンディングパッドの配置自由度が増し、ＦＥＴチップ１４とＦＥＴチップ１４を駆動する制御回路素子とを自由かつ最短距離で接続でき、ボンディング長を短くすることができる。 (Operation of this embodiment)
Next, the operation of the embodiment will be described.
In the resin-encapsulated semiconductor device 10 according to the present embodiment, the first cutout 30 is formed, and the bonding pad 23 is disposed on the surface of the circuit board 12 exposed by the first cutout 30. The degree of freedom of arrangement is increased, the FET chip 14 and the control circuit element that drives the FET chip 14 can be freely connected at the shortest distance, and the bonding length can be shortened.

また、リードフレーム１３は、回路基板１２に比して、任意の形状に切り抜くことが容易であるため、ボンディングパッド２３を自由に配置しやすい。   Further, since the lead frame 13 can be easily cut out in an arbitrary shape as compared with the circuit board 12, the bonding pad 23 can be easily disposed freely.

また、回路基板１２を切り欠いたり、くり抜いたりする必要がないため、回路基板１２における電子部品の実装面積が最大限に確保でき、また、電子部品を回路基板１２の両面に配置することも容易となる。   In addition, since it is not necessary to cut out or cut out the circuit board 12, the mounting area of the electronic components on the circuit board 12 can be secured to the maximum, and the electronic components can be easily arranged on both sides of the circuit board 12. It becomes.

また、回路基板１２を加工する必要がなく、形状も長方形状などの単純な形状となるため、回路基板１２の材料にセラミック、樹脂等に制限されることがなく、加工費が安価とすることができる。   In addition, it is not necessary to process the circuit board 12 and the shape is a simple shape such as a rectangular shape. Therefore, the material of the circuit board 12 is not limited to ceramic, resin, etc., and the processing cost is reduced. Can do.

また、ＦＥＴチップ１４がリードフレーム１３に配置されているので、リードフレーム１３への熱抵抗を改善する。   Further, since the FET chip 14 is disposed on the lead frame 13, the thermal resistance to the lead frame 13 is improved.

（変形例に係る樹脂封止型半導体装置の構成）
次に、変形例に係る樹脂封止型半導体装置の構成について説明する。
図５は、変形例に係る樹脂封止型半導体装置において、ＦＥＴチップ周辺を拡大した拡大図である。なお、上記の樹脂封止型半導体装置１０と同一の部分には、図中に同一の符号を付している。 (Configuration of resin-encapsulated semiconductor device according to modification)
Next, the structure of the resin-encapsulated semiconductor device according to the modification will be described.
FIG. 5 is an enlarged view of the periphery of the FET chip in the resin-encapsulated semiconductor device according to the modification. In addition, the same code | symbol is attached | subjected in the figure to the same part as said resin-encapsulated semiconductor device 10. In FIG.

変形例に係る樹脂封止型半導体装置５０は、四角形状をしたＦＥＴチップ１４の２辺を囲むように配置され、Ｌ字状をしたＬ字状切欠部５２を備えている。   The resin-encapsulated semiconductor device 50 according to the modification includes an L-shaped cutout portion 52 that is disposed so as to surround two sides of the square-shaped FET chip 14 and is L-shaped.

Ｌ字状切欠部５２は、ＦＥＴチップ１４から見て所定方向（図５における下方）に配置され、Ｌ字状切欠部５２の一方の１辺をなす第１切欠部５２Ａと、ＦＥＴチップ１４から見て第１切欠部５２Ａとは異なる方向（図５における左方）に配置され、Ｌ字状切欠部５２の他方の１辺をなす第２切欠部５２Ｂとを備えて構成されている。   The L-shaped notch 52 is arranged in a predetermined direction (downward in FIG. 5) when viewed from the FET chip 14, and the first notch 52 </ b> A that forms one side of the L-shaped notch 52 and the FET chip 14. The second notch 52B is arranged in a direction different from the first notch 52A when viewed (leftward in FIG. 5) and forms the other side of the L-shaped notch 52.

この第１切欠部５２Ａ及び第２切欠部５２Ｂによって、ＦＥＴチップ１４から見て回路基板１２のＦＥＴチップ１４側表面が露出される。なお、図５において、露出した回路基板１２の表面部分をドットにより示している。   The first notch 52A and the second notch 52B expose the surface of the circuit board 12 on the FET chip 14 side as viewed from the FET chip 14. In FIG. 5, the exposed surface portion of the circuit board 12 is indicated by dots.

第１切欠部５２Ａによって露出された回路基板１２の表面には、ボンディングワイヤ５４によってＦＥＴチップ１４と接続されるボンディングパッド５６が配置されている。ボンディングパッド５６は、第１切欠部５２Ａによって露出された露出部分に配置された配線板上に配置されている。   A bonding pad 56 connected to the FET chip 14 by a bonding wire 54 is disposed on the surface of the circuit board 12 exposed by the first notch 52A. The bonding pad 56 is disposed on the wiring board disposed in the exposed portion exposed by the first notch 52A.

ボンディングワイヤ５４は、一端部がボンディングパッド５６と電気的に接続され、他端部がＦＥＴチップ１４と電気的に接続されている。   The bonding wire 54 has one end electrically connected to the bonding pad 56 and the other end electrically connected to the FET chip 14.

第２切欠部３３によって露出された回路基板１２の表面には、ボンディングワイヤ５８に接続されるボンディングパッド６０が配置されている。ボンディングパッド６０は、第２切欠部５２Ｂによって露出された露出部分に配置された配線板上に配置されている。   A bonding pad 60 connected to the bonding wire 58 is disposed on the surface of the circuit board 12 exposed by the second notch 33. The bonding pad 60 is disposed on the wiring board disposed in the exposed portion exposed by the second notch 52B.

ボンディングワイヤ５８は、一端部がボンディングパッド６０と電気的に接続され、他端部がＦＥＴチップ１４と電気的に接続されている。   One end of the bonding wire 58 is electrically connected to the bonding pad 60, and the other end is electrically connected to the FET chip 14.

また、第２切欠部５２Ｂには、回路素子１６が回路基板１２に配置されており、回路素子１６は回路基板１２の両面に配置されている。   Further, the circuit element 16 is disposed on the circuit board 12 in the second cutout portion 52 </ b> B, and the circuit element 16 is disposed on both surfaces of the circuit board 12.

さらに、樹脂封止型半導体装置５０は、第１切欠部５２Ａ及び第２切欠部５２Ｂに加えて、リードフレーム１３が切り欠けられて形成された第３切欠部７０を備えている。この第３切欠部７０は、ＦＥＴチップ１４から見て第１切欠部５２Ａ及び第２切欠部５２Ｂとは異なる方向に配置されており、この第３切欠部７０によってＦＥＴチップ１４から見て回路基板１２のＦＥＴチップ１４側表面を露出される。   Further, the resin-encapsulated semiconductor device 50 includes a third cutout portion 70 formed by cutting out the lead frame 13 in addition to the first cutout portion 52A and the second cutout portion 52B. The third cutout portion 70 is disposed in a different direction from the first cutout portion 52A and the second cutout portion 52B when viewed from the FET chip 14, and the circuit board viewed from the FET chip 14 by the third cutout portion 70. The surface of the 12 FET chips 14 is exposed.

第３切欠部７０によって露出された回路基板１２の表面には、ボンディングワイヤ７２に接続されるボンディングパッド７４が配置されている。ボンディングパッド７４は、第３切欠部７０によって露出された露出部分に配置された配線板上に配置されている。   A bonding pad 74 connected to the bonding wire 72 is disposed on the surface of the circuit board 12 exposed by the third notch 70. The bonding pad 74 is disposed on the wiring board disposed in the exposed portion exposed by the third cutout portion 70.

ボンディングワイヤ７２は、一端部がボンディングパッド７４と電気的に接続され、他端部がリード端子２２と電気的に接続されている。   One end of the bonding wire 72 is electrically connected to the bonding pad 74, and the other end is electrically connected to the lead terminal 22.

変形例に係る樹脂封止型半導体装置５０では、ＦＥＴチップ１４の２辺を囲むようにたＬ字状切欠部５２が配置され、そのＬ字状切欠部５２によって露出された回路基板１２の表面にボンディングパッド５６及びボンディングパッド６０を配置するので、ボンディングパッドの配置自由度がさらに増し、ＦＥＴチップ１４とＦＥＴチップ１４を駆動する制御回路素子とを自由かつ最短距離で接続でき、ボンディング長をさらに短くすることができる。   In the resin-encapsulated semiconductor device 50 according to the modification, an L-shaped cutout portion 52 is disposed so as to surround two sides of the FET chip 14, and the surface of the circuit board 12 exposed by the L-shaped cutout portion 52. Since the bonding pad 56 and the bonding pad 60 are arranged on the substrate, the degree of freedom of arrangement of the bonding pad is further increased, and the FET chip 14 and the control circuit element for driving the FET chip 14 can be freely connected at the shortest distance, thereby further increasing the bonding length. Can be shortened.

図１は、本実施形態に係る樹脂封止型半導体装置の構成を示す概略図であり、（Ａ）は正面図を示し、（Ｂ）は（Ａ）のＢ−Ｂ線断面図を示す。1A and 1B are schematic views showing a configuration of a resin-encapsulated semiconductor device according to the present embodiment, in which FIG. 1A shows a front view and FIG. 1B shows a cross-sectional view taken along line BB in FIG. 図２は、本実施形態に係る樹脂封止型半導体装置の構成を示す概略背面図である。FIG. 2 is a schematic rear view showing the configuration of the resin-encapsulated semiconductor device according to this embodiment. 図３は、本実施形態に係るＦＥＴチップ周辺を拡大した拡大図である。FIG. 3 is an enlarged view of the periphery of the FET chip according to the present embodiment. 図４は、図３の４−４線断面図である。4 is a cross-sectional view taken along line 4-4 of FIG. 図５は、変形例に係る樹脂封止型半導体装置において、ＦＥＴチップ周辺を拡大した拡大図である。FIG. 5 is an enlarged view of the periphery of the FET chip in the resin-encapsulated semiconductor device according to the modification.

符号の説明Explanation of symbols

１０，５０・・・樹脂封止型半導体装置、１２・・・回路基板、１３・・・リードフレーム、１４・・・ＦＥＴチップ（半導体素子）、１６・・・回路素子、２０，２３，５６，６０，７４・・・ボンディングパッド、３０，５２Ａ・・・第１切欠部、３３，５２Ｂ・・・第２切欠部、７０・・・第３切欠部（第２切欠部） DESCRIPTION OF SYMBOLS 10,50 ... Resin sealing type semiconductor device, 12 ... Circuit board, 13 ... Lead frame, 14 ... FET chip (semiconductor element), 16 ... Circuit element, 20, 23, 56 , 60, 74 ... bonding pads, 30, 52A ... first notch, 33, 52B ... second notch, 70 ... third notch (second notch)

Claims (3)

半導体素子が配置されるリードフレームと、
前記リードフレームの前記半導体素子が配置された配置面とは反対側の反対面に配置され、回路素子が配置された回路基板と、
前記回路基板を封止する樹脂と、
前記リードフレームが切り欠けられて形成され、前記回路基板の前記半導体素子側表面を露出されるための第１切欠部と、
前記第１切欠部によって露出された回路基板の表面に配置され、ボンディングによって前記半導体素子と接続されるボンディングパッドと、
を備えた樹脂封止型半導体装置。 A lead frame on which a semiconductor element is disposed;
A circuit board on which a circuit element is arranged, disposed on the opposite surface of the lead frame to the arrangement surface opposite to the arrangement surface on which the semiconductor element is arranged;
A resin for sealing the circuit board;
The lead frame is formed by notching, and a first notch for exposing the semiconductor element side surface of the circuit board;
A bonding pad disposed on the surface of the circuit board exposed by the first notch and connected to the semiconductor element by bonding;
A resin-encapsulated semiconductor device comprising: 前記半導体素子から見て前記第１切欠部とは異なる方向に配置され、前記回路基板の前記半導体素子側表面を露出されるための第２切欠部と、
前記第２切欠部によって露出された回路基板の表面に配置され、ボンディングワイヤに接続されるボンディングパッドと、
を備えた請求項１に記載の樹脂封止型半導体装置。 A second notch portion that is disposed in a direction different from the first notch portion as viewed from the semiconductor element and that exposes the semiconductor element side surface of the circuit board;
A bonding pad disposed on the surface of the circuit board exposed by the second notch and connected to a bonding wire;
The resin-encapsulated semiconductor device according to claim 1, comprising: 前記半導体素子は、ＦＥＴチップである請求項１又は請求項２に記載の樹脂封止型半導体装置。   The resin-encapsulated semiconductor device according to claim 1, wherein the semiconductor element is an FET chip.
JP2008101574A 2008-04-09 2008-04-09 Resin seal type semiconductor device Pending JP2009253152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101574A JP2009253152A (en) 2008-04-09 2008-04-09 Resin seal type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101574A JP2009253152A (en) 2008-04-09 2008-04-09 Resin seal type semiconductor device

Publications (1)

Publication Number Publication Date
JP2009253152A true JP2009253152A (en) 2009-10-29

Family

ID=41313542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101574A Pending JP2009253152A (en) 2008-04-09 2008-04-09 Resin seal type semiconductor device

Country Status (1)

Country Link
JP (1) JP2009253152A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283563A (en) * 2008-05-20 2009-12-03 Asmo Co Ltd Resin sealed semiconductor apparatus and its manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229090A (en) * 2004-01-14 2005-08-25 Denso Corp Electronic device
JP2008021819A (en) * 2006-07-13 2008-01-31 Matsushita Electric Ind Co Ltd Heat conducting base board, manufacturing method thereof, power supply unit, and electronic equipment
JP2008300663A (en) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd Lead frame, semiconductor device using the lead frame and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229090A (en) * 2004-01-14 2005-08-25 Denso Corp Electronic device
JP2008021819A (en) * 2006-07-13 2008-01-31 Matsushita Electric Ind Co Ltd Heat conducting base board, manufacturing method thereof, power supply unit, and electronic equipment
JP2008300663A (en) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd Lead frame, semiconductor device using the lead frame and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283563A (en) * 2008-05-20 2009-12-03 Asmo Co Ltd Resin sealed semiconductor apparatus and its manufacturing method

Similar Documents

Publication Publication Date Title
JP5558714B2 (en) Semiconductor package
JP2008118067A (en) Power module and motor-integrated controlling device
JP2008027993A (en) Power semiconductor device
US20090051022A1 (en) Lead frame structure
US20130249008A1 (en) Semiconductor device
CN110959191B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2008130750A (en) Semiconductor device
JP2009253152A (en) Resin seal type semiconductor device
KR100208634B1 (en) Surface mounted flat package semiconductor device
JP2015097237A (en) Semiconductor device
JP2005332918A (en) Electronic apparatus
JP4965393B2 (en) Resin-sealed semiconductor device
JP2008140979A (en) Package-type semiconductor device
JP2014103270A (en) Semiconductor module
JP5120087B2 (en) Semiconductor device and manufacturing method thereof
JP2007150044A (en) Semiconductor device
KR100244826B1 (en) A semiconductor device and method for manufacturing the same
JPH03238852A (en) Mold type semiconductor integrated circuit
JP5261025B2 (en) Resin-sealed semiconductor device and method for manufacturing resin-sealed semiconductor device
WO2023243306A1 (en) Semiconductor device
JP4534613B2 (en) Electronic equipment
JPS6329413B2 (en)
EP4123700A1 (en) A semiconductor device and a method of manufacturing of a semiconductor device
JP2009141083A (en) Semiconductor apparatus
JP5742623B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507