KR100244826B1 - A semiconductor device and method for manufacturing the same - Google Patents

A semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
KR100244826B1
KR100244826B1 KR1019940027113A KR19940027113A KR100244826B1 KR 100244826 B1 KR100244826 B1 KR 100244826B1 KR 1019940027113 A KR1019940027113 A KR 1019940027113A KR 19940027113 A KR19940027113 A KR 19940027113A KR 100244826 B1 KR100244826 B1 KR 100244826B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
circuit pattern
pattern body
alloy layer
pellet
Prior art date
Application number
KR1019940027113A
Other languages
Korean (ko)
Inventor
구스미메그미
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Application granted granted Critical
Publication of KR100244826B1 publication Critical patent/KR100244826B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

본 발명은 방열성이 우수하면서 염가인 반도체장치를 제공하기 위한 것이다.The present invention is to provide a semiconductor device which is excellent in heat dissipation and inexpensive.

본 발명은, 세라믹기판(1)의 일주면상에 설치된 동회로패턴체(2)와, 이 회로패턴체(2)상에 실장된 반도체펠렛(6)을 구비한다. 그리고, 회로패턴체(2)를 부분적으로 세라믹기판(1) 보다 길게 나오게 하고, 이 길게 나온 회로패턴체(2-LEAD)를 펠렛(6)의 외부단자로서 기능시키는 것을 주요한 특징으로 하고 있다. 이러한 구성에 의하면, 펠렛(6)이 실질상 회로패턴체(2)를 매개하는 것 만으로 세라믹기판(1)에 접하기 때문에, 펠렛(6)의 방열성이 향상된다. 더욱이, 길게 나온 회로패턴체(2-LEAD)를 펠렛(6)의 외부전극단자로서 기능시킴으로써 부품점수의 증가를 억제할 수 있다. 이러한 점으로부터 방열성이 우수하면서 염가인 반도체장치가 얻어진다.The present invention includes a copper circuit pattern body (2) provided on one circumferential surface of the ceramic substrate (1), and a semiconductor pellet (6) mounted on the circuit pattern body (2). The circuit pattern body 2 is partially extended longer than the ceramic substrate 1, and the circuit pattern body 2-LEAD which is extended is functioned as an external terminal of the pellet 6. According to this structure, since the pellets 6 contact the ceramic substrate 1 only through the circuit pattern body 2 substantially, the heat dissipation of the pellets 6 is improved. Further, by increasing the circuit pattern body 2-LEAD as the external electrode terminal of the pellet 6, the increase in the number of parts can be suppressed. From this point of view, a semiconductor device which is excellent in heat dissipation and inexpensive is obtained.

Description

반도체장치 및 그 제조방법Semiconductor device and manufacturing method

제1도는 본 발명의 1실시예에 따른 반도체장치를 나타낸 것으로, 제1도(a)는 평면도, 제1도(b)는 제1도(a)중의 1b-1b선에 따른 단면도,1 shows a semiconductor device according to an embodiment of the present invention, in which FIG. 1 (a) is a plan view, and FIG. 1 (b) is a sectional view taken along the line 1b-1b in FIG.

제2도는 본 발명의 1실시예에 따른 반도체장치의 회로를 나타낸 회로도,2 is a circuit diagram showing a circuit of a semiconductor device according to one embodiment of the present invention;

제3도는 본 발명의 1실시예에 따른 반도체장치가 갖춘 DBC기판을 나타낸 도면으로, 제3도(a)는 평면도, 제3도(b)는 제3도(a)중의 3b-3b선에 따른 단면도,FIG. 3 is a view showing a DBC substrate provided in a semiconductor device according to an embodiment of the present invention. FIG. 3A is a plan view and FIG. 3B is a line 3b-3b in FIG. 3A. According to the section,

제4도는 종래예를 나타낸 도면으로, 제4도(a)는 평면도, 제4도(b)는 제4도(a)중의 4b-4b선에 따른 단면도,4 is a view showing a conventional example, FIG. 4 (a) is a plan view, and FIG. 4 (b) is a sectional view taken along line 4b-4b in FIG. 4 (a),

제5도는 다른 종래예를 나타낸 도면으로, 제5도(a)는 평면도, 제5도(b)는 측면도, 제5도(c)는 제5도(a)중의 5c-5c선에 따른 단면도이다.5 is a view showing another conventional example, FIG. 5 (a) is a plan view, FIG. 5 (b) is a side view, and FIG. 5 (c) is a sectional view taken along the line 5c-5c in FIG. 5 (a). to be.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 세라믹기판 2 : 동(銅)회로패턴체1: ceramic substrate 2: copper circuit pattern body

3 : 합금층 4 : 동패턴3: alloy layer 4: copper pattern

5 : DBC기판 6 : 펠렛5: DBC substrate 6: pellet

7 : 도전성 페이스트 8 : 본딩와이어7: conductive paste 8: bonding wire

9 : 몰딩수지체 10 : 금속제 방열판9 molding resin 10 metal heat sink

11 : 고융점 납땜재 12 : 단락부분11: high melting point brazing material 12: short circuit

[산업상의 이용분야][Industrial use]

본 발명은 반도체장치에 관한 것으로, 특히 전력용 파워 트랜지스터 팰렛이나 파워IC 등을 탑재한 반도체장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a power transistor pallet, a power IC, and the like, and a manufacturing method thereof.

[종래의 기술 및 그 문제점][Traditional Technology and Problems]

파워소자 페렛등을 탑재한 수지밀봉형 반도체장치는 해당 장치를 실장해서 사용할 경우, 다른 펠렛이나 외부 방열판과의 전기적인 단락을 방지하기 위해 외부전극단자(리드) 이외의 외위기의 표면은 그 내부의 펠렛과 전기적으로 절연되어 있는 것이 바람직하다.Resin-sealed semiconductor devices equipped with power element ferrets, etc., have a surface inside the enclosure other than the external electrode terminal (lead) to prevent electrical short-circuits with other pellets or external heat sinks when the device is mounted and used. It is preferable that it is electrically insulated from the pellet of.

이와 같은 절연형태의 장치의 종래예를 제4도 및 제5도에 나타낸다.4 and 5 show conventional examples of such an insulating device.

제4도는 종래예를 나타낸 도면으로, 제4도(a)는 그 내부를 투시해서 나타낸 평면도, 제4도(b)는 제4도(b)는 제4도(a)중의 4b-4b선에 따른 단면도이다.FIG. 4 is a view showing a conventional example, and FIG. 4 (a) is a plan view showing the inside thereof, and FIG. 4 (b) is a view of FIG. 4 (b) and a line 4b-4b in FIG. 4 (a). In accordance with the cross-sectional view.

제4도(a),(b)에 나타낸 바와 같이 리드프레임을 이용해서 얻어진 도전성 전극단자체(41; 리드)가 있고, 그 전극단자체(41)의 일부는 그 크기가 부분적으로 확장되어 이루어진 베드(41-BED)를 갖추고 있다. 이 베드(41-BED)상에는 반도체펠렛(42)이 실장되고, 반도체펠렛(42)은 납땜재(43)에 의해 베드(41-BED)상에 고착됨과 더불어 전극단자체(41)에 전기적으로 접속되어 있다.As shown in Figs. 4A and 4B, there is a conductive electrode terminal 41 (lead) obtained by using a lead frame, and part of the electrode terminal body 41 is partially enlarged in size. Equipped with bed 41-BED. The semiconductor pellet 42 is mounted on the bed 41-BED, and the semiconductor pellet 42 is fixed to the bed 41-BED by the brazing material 43 and electrically connected to the electrode terminal 41. Connected.

펠렛(42)의 표면중에는 도시되지 않은 패드전극이 설치되어 있고, 이 패드전극은 본딩와이어(44)에 의해 전극단자체(41)에 전기적으로 접속되어 있다.A pad electrode (not shown) is provided on the surface of the pellet 42, and the pad electrode is electrically connected to the electrode terminal body 41 by the bonding wire 44.

전극단자체(41)의 주위에는 펠렛(42)을 피복하는 몰딩수지체(45)가 설치되어 있고, 몰딩수지체(45)는 펠렛(42)을 외계로부터 절연한다. 몰딩수지체(45)에는 열가소성수지가 이용된고 있는데, 본 예에서는 에폭시수지이다.A molding resin 45 covering the pellets 42 is provided around the electrode terminal body 41, and the molding resin 45 insulates the pellets 42 from the outside. As the molding resin 45, thermoplastic resin is used, and in this example, epoxy resin.

몰딩수지체(45)의 표면으로부터는 전극단자체(41)가 길게 나와 노출되어 있고, 이 노출된 부분은 외부전극단자(외부리드)로 되고 있다.The electrode terminal body 41 extends out from the surface of the molding resin body 45, and this exposed part becomes an external electrode terminal (external lead).

더욱이, 베드(42-BED)의 실장면에 대해 반대측의 면에는 상기 몰딩수지체(45)를 매개로 금속제의 방열판(46)이 설치되어 있고, 방열판(46)은 외계에 노출되어 있으며, 이 방열판(46)은 트랜스퍼 성형시에 부착된다.Furthermore, a metal heat sink 46 is provided on the surface opposite to the mounting surface of the bed 42-BED via the molding resin 45, and the heat sink 46 is exposed to the outside world. The heat sink 46 is attached at the time of transfer molding.

제5도는 다른 종래예를 나타낸 도면으로, 제5도(a)는 평면도, 제5도(b)는 측면도, 제5도(c)는 제5도(a)중의 5c-5c선에 따른 단면도이다.5 is a view showing another conventional example, FIG. 5 (a) is a plan view, FIG. 5 (b) is a side view, and FIG. 5 (c) is a sectional view taken along the line 5c-5c in FIG. 5 (a). to be.

제5도에 도시된 장치의 설명에 대해서는 제4도에 도시된 장치와 공통의 부분에는 공통의 참조부호를 붙이고, 다른 부분에 대해서만 설명한다.For the description of the apparatus shown in FIG. 5, parts common to those of the apparatus shown in FIG. 4 are denoted with the same reference numerals, and only the other parts will be described.

제5도(a) 내지 제5도(c)에 나타낸 바와 같이 세라믹기판(51)이 있고, 그 실장면상에 동으로 이루어진 회로패턴(52)이 설치된 DBC(Direct Bonding Copper)기판이 있다. 회로패턴(52)의 일부에는 그 크기가 부분적으로 확장되어 이루어진 베드(52-BED)가 설치되어 있고, 반도체펠렛(42)이 베드(52-BED)상에 실장된다.As shown in Figs. 5A to 5C, there is a ceramic substrate 51, and there is a DBC (Direct Bonding Copper) substrate provided with a circuit pattern 52 made of copper on its mounting surface. A part of the circuit pattern 52 is provided with a bed 52-BED formed by partially extending its size, and the semiconductor pellet 42 is mounted on the bed 52-BED.

세라믹기판(51)의 실장면과 반대측의 표면상에는 납땜재(53)를 매개로 금속제 방열판(46)이 설치되어 있다.On the surface opposite to the mounting surface of the ceramic substrate 51, a metal heat sink 46 is provided via the brazing material 53. As shown in FIG.

DBC기판측의 방열판(46)의 주연부상에는 수지케이스(54)가 접착제층(55)을 매개로 접착되어 있고, 그 케이스(54)중에는 겔제(56)가 충진되어 있으며, 반도체펠렛(42) 및 DBC기판은 각각 실리콘수지로 이루어진 겔제(56)에 의해 피복된다. 겔제(56) 표면에는 열가소성수지로 이루어진 캐스팅제(57)에 의해 덮여있다. 더욱이, 캐스팅제(57)상에는 단자홀더(58)가 설치되어 있고, 단자홀더(58)에는 핀상의 전극단자(59)가 부착되어 있으며, 전극단자(59)의 일단측은 캐스팅제(57) 및 겔제(56)를 관통하도록 하여 회로패턴(52)에 전기적으로 접속되어 있다. 한편, 그 타단은 단자홀더(58)로부터 돌출되어 외부전극단자(외부리드)로 되어 있다.On the periphery of the heat dissipation plate 46 on the DBC substrate side, a resin case 54 is adhered through the adhesive layer 55, and a gel 56 is filled in the case 54, and the semiconductor pellet 42 And the DBC substrate are each covered with a gel 56 made of silicone resin. The surface of the gel agent 56 is covered with a casting agent 57 made of thermoplastic resin. Further, a terminal holder 58 is provided on the casting agent 57, a pin-shaped electrode terminal 59 is attached to the terminal holder 58, and one end side of the electrode terminal 59 is formed of a casting agent 57 and The gel 56 penetrates and is electrically connected to the circuit pattern 52. On the other hand, the other end protrudes from the terminal holder 58 to become an external electrode terminal (external lead).

그런데, 파워소자 펠렛(42)등을 탑재한 수지밀봉형 반도체장치에서는 이 펠렛(42)으로부터 발생하는 열을 장치 외부의 대기중으로 빠르게 놓아주는 것이 중요하다. 즉, 방열성을 높이는 것에 의해 파워소자가 갖는 특정의 실력을 발휘하면서 장시간 사용후의 신뢰성도 확보할 수 있기 때문이다.By the way, in the resin sealing semiconductor device in which the power element pellet 42 or the like is mounted, it is important to quickly release the heat generated from the pellet 42 into the atmosphere outside the apparatus. In other words, by increasing the heat dissipation, it is possible to ensure the reliability after a long time while exhibiting the specific ability of the power device.

따라서, 장치의 외위기에서는 파워소자 펠렛(42)으로부터 외위기 표면까지의 열저항치를 작게 하여 방열성을 높이는 것이 대단히 중요한 것으로 되고 있다.Therefore, in the envelope of the apparatus, it is very important to increase the heat dissipation by reducing the thermal resistance value from the power element pellet 42 to the surface of the envelope.

그러나, 제4도에 나타낸 종래예에서는 그 열저항치가 비교적 큰 것으로 되어 있는데, 이는 절연용의 몰딩수지의 열전도도(K)가 대단히 작기 때문이다. 제5도에 나타낸 종래예와 비교하면, 세라믹의 그것 보다도 훨씬 작다.However, in the conventional example shown in Fig. 4, the thermal resistance value is relatively large because the thermal conductivity K of the molding resin for insulation is very small. Compared with the conventional example shown in FIG. 5, it is much smaller than that of ceramics.

또한, 리드프레임(41; 전극단자)의 이면을 덮는 몰딩수지(45)의 두께 A{제4도(b)참조}를 제조기술의 제약으로부터 세라믹과 동등의 열전도도가 얻어지는 정도까지 얇게 할 수 없는 것도 원인이다.Further, the thickness A of the molding resin 45 covering the back surface of the lead frame 41 (electrode terminal) {see FIG. 4 (b)) can be made thin to the extent that thermal conductivity equivalent to that of ceramic is obtained from the constraints of the manufacturing technique. It is also a cause.

예컨대, 현재 시판되고 있는 중에서 가장 열전도 특성이 양호한 밀봉수지(K=0.04W/㎝℃)를 이용해서 다른 종래예에서 사용되는 것과 같은 두께 0.6㎜의 알루미나 세라믹(K=0.2W/㎝℃)과 동일한 열전도특성을 얻기 위해서는 그 두께를 0.12㎜ 이하로 하지 않으면 안된다.For example, using a sealing resin (K = 0.04W / cm ° C) having the best thermal conductivity among those currently on the market, alumina ceramic (K = 0.2W / cm ° C) having a thickness of 0.6 mm, as used in other conventional examples, may be used. In order to obtain the same thermal conductivity, the thickness must be 0.12 mm or less.

그러나, 상기한 바와 같이 두께 A의 제조상의 한계는 0.5㎜이고, 0.12㎜이하의 두께로 하는 것은 현재로서는 불가능하다. 더욱이, 밀봉에 사용하는 열가소성수지의 평균 입자직경은 0.3㎜정도이다. 이 때문에, 두께 A를 0.5㎜보다 좁게 하면, 어떻게 하여도 보이드(void)가 발생하게 되어 장치의 품질 및 신뢰성의 저하를 초래하는 것으로도 된다.However, as mentioned above, the manufacturing limit of thickness A is 0.5 mm, and it is impossible at this time to make thickness below 0.12 mm. Moreover, the average particle diameter of the thermoplastic resin used for sealing is about 0.3 mm. For this reason, when thickness A is made narrower than 0.5 mm, a void may generate | occur | produce in any way, and may deteriorate the quality and reliability of an apparatus.

이와 같은 점으로부터 제4도에 나타낸 종래예에서는 방열성의 면이 염려된다.From this point of view, in the conventional example shown in FIG. 4, a heat dissipation surface is concerned.

이에 대해 제5도에 나타낸 다른 종래예에서는 제4도에 나타낸 종래예 보다도 방열성의 면에서는 우수하지만, 부품점수 및 그 조립에 요하는 공정의 수가 모두 많아지게 된다. 그 결과, 제품이 고가로 된다.On the other hand, the other conventional example shown in FIG. 5 is superior in terms of heat dissipation to the conventional example shown in FIG. As a result, the product becomes expensive.

예컨대, 2개의 종래예를 서로 비교하여 보면, 제4도에 나타낸 종래예의 주요한 부품이 점수는 5개{리드프레임, 펠렛, 방열판, 와이어, 수지}인 것에 대해, 제5도에 나타내 다른 종래예의 것은 9개{DBC기판, 펠렛, 방열판, 와이어, 케이스접착용 접착제, 수지케이스, 겔제, 캐스팅제, 단자홀더(단자전극을 포함)}이다.For example, when comparing two conventional examples with each other, the main parts of the conventional example shown in FIG. 4 have five scores (lead frame, pellet, heat sink, wire, resin), and the other conventional examples shown in FIG. There are nine {DBC substrate, pellet, heat sink, wire, adhesive for case bonding, resin case, gel, casting, terminal holder (including terminal electrode)}.

또한, 제4도에 나타내 종래예의 조립공정수는 4회{다이본딩, 와이어본딩, 트랜스퍼 성형,외부리드 포밍}인 것에 대해, 제5도에 나타낸 다른 종래예의 것은 6회{다이본딩, 와이어본딩, 방열판취부, 단자홀더취부, 수지케이스취부, 수지충진}이다.In addition, as shown in FIG. 4, the number of assembly steps in the conventional example is four times (die bonding, wire bonding, transfer molding, external lead forming), while the other conventional example shown in FIG. 5 is six times {die bonding and wire bonding. , Heat sink mounting, terminal holder mounting, resin case mounting, resin filling}.

[발명의 목적][Purpose of invention]

본 발명은 상기한 점을 감안하여 발명된 것으로, 방열성이 우수하면서 염가인 반도체장치 및 그 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above point, and an object thereof is to provide a semiconductor device which is excellent in heat dissipation and inexpensive and a manufacturing method thereof.

[발명의 구성][Configuration of Invention]

상기 목적을 달성하기 위한 본 발명은, 절연성 기판체와, 이 기판체의 일주면상에 설치된 도전성 금속패턴체 및, 이 도전성 금속패턴체상에 실장된 반도체부품을 구비한다. 그리고, 도전성 금속패턴체를 부분적으로 기판체에서 길게 나오도록 하고, 이 길게 나오도록 한 도전성 금속패턴체를 반도체부품의 외부단자로서 기능시킨 것을 특징으로 하고 있다.The present invention for achieving the above object includes an insulating substrate body, a conductive metal pattern body provided on one main surface of the substrate body, and a semiconductor component mounted on the conductive metal pattern body. The conductive metal pattern body is partially extended out of the substrate body, and the conductive metal pattern body which extends out of the substrate body functions as an external terminal of the semiconductor component.

(작용)(Action)

상기와 같이 구성된 본 발명은, 절연성 기판체의 일주면상에 도전성 금속 패턴체를 설치하고, 이 도전성 금속패턴체에 반도체 부품을 실장하며, 이 도전성 금속패턴체를 부분적으로 기판체보다 길게 나오도록 한다. 이와 같이 함으로써 반도체부품이 실질상, 도전성 금속패턴체를 매개하는 것 만으로 절연성의 기판체에 접하기 때문에 반도체부품의 방열성을 향상시킨다.According to the present invention configured as described above, a conductive metal pattern body is provided on one main surface of the insulating substrate body, a semiconductor component is mounted on the conductive metal pattern body, and the conductive metal pattern body partially comes out longer than the substrate body. . By doing in this way, since a semiconductor component is actually contacting an insulating board | substrate only through a conductive metal pattern body, the heat dissipation of a semiconductor component is improved.

더욱이, 길게 나온 도전성 금속패턴체를 반도체부품의 외부단자로서 기능시키는 것에 의해 부품점수의 증가를 억제시킬 수 있다. 부품점수의 증가가 억제되면, 그 조립에 요하는 공정수도 적어질 수 있다.In addition, an increase in the number of parts can be suppressed by making the elongated conductive metal pattern body function as an external terminal of the semiconductor component. If the increase in the parts score is suppressed, the number of processes required for the assembly can be reduced.

[실시예]EXAMPLE

이하, 예시도면을 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명의 1실시예에 따른 반도체장치를 나타낸 것으로, 제1도(a)는 상면으로부터 내부를 투시해서 나타낸 평면도, 제1도(b)는 제1도(a) 중의 1b-1b선에 따른 단면도이다.FIG. 1 shows a semiconductor device according to one embodiment of the present invention, in which FIG. 1 (a) is a plan view through which the inside is viewed from an upper surface, and FIG. 1 (b) is 1b-1b in FIG. 1 (a). Sectional view along the line.

제1도(a),(b)에 나타낸 바와 같이 절연성 세라믹기판(1)이 있고, 그 세라믹기판(1)의 실장면상에는 도전성의 동(銅)회로패턴체(2)가 설치되어 있다. 세라믹기판(1)은 알루미늄 및 산소를 주성분으로 한 세라믹으로 이루어지고, 회로패턴체(2)는 동 또는 동을 주성분으로 한 금속으로 이루어진다. 상기 세라믹의 예로서는 알루미나(Al2O3)이고, 이들 세라믹기판(1)과 회로패턴체(2)사이에는 상기 세라믹과 동의 합금인 합금층(3)이 형성되어 있으며, 회로패턴체(2)는 이 합금층(3)에 의해 세라믹기판(1)에 고착되어 있다. 더욱이, 실장면에 대해서는 반대측의 표면(이하, 이면으로 칭함)상에는 마찬가지로 합금층(3)에 의해 세라믹기판(1)에 고착된 동패턴(4)이 설치되어 있다. 이에 의해 DBC(Direct Bonding Copper)기판(5)이 구성되어 있다.As shown in Figs. 1A and 1B, there is an insulating ceramic substrate 1, and on the mounting surface of the ceramic substrate 1, a conductive copper circuit pattern body 2 is provided. The ceramic substrate 1 is made of ceramic mainly composed of aluminum and oxygen, and the circuit pattern body 2 is made of copper or metal composed mainly of copper. An example of the ceramic is alumina (Al 2 O 3 ), and an alloy layer 3 of the same alloy as the ceramic is formed between the ceramic substrate 1 and the circuit pattern body 2, and the circuit pattern body 2 is formed. Is bonded to the ceramic substrate 1 by this alloy layer 3. Furthermore, on the surface opposite to the mounting surface (hereinafter referred to as the back surface), a copper pattern 4 fixed to the ceramic substrate 1 by the alloy layer 3 is similarly provided. Thereby, the DBC (Direct Bonding Copper) board | substrate 5 is comprised.

회로패턴체(2)의 일부에는 그 크기가 부분적으로 확장되어 이루어진 베드(2-BED)가 설치되어 있고, 이 베드(2-BED)상에는 파워트랜지스터 또는 파워IC를 내부에 포함한 파워소자 반도체 펠렛(6)이 실장되어 있다. 파워소자 반도체 펠렛(6)은 납땜재(7)에 의해 베드(2-BED)상에 고착되고, 회로패턴체(2)에 전기적으로 접속된다. 파워소자 반도체 펠렛(6)과 베드(2-BED)를 고착하는 납땜재(7)로서는 고융점 납땜재가 양호하게 이용되고, 본 실시예에서는 융점이 약 310℃의 고융점 납땜재가 이용되고 있다.A part of the circuit pattern body 2 is provided with a bed 2-BED having a partially expanded size, and on the bed 2-BED, a power device semiconductor pellet including a power transistor or a power IC therein ( 6) is mounted. The power device semiconductor pellets 6 are fixed on the bed 2-BED by the brazing material 7 and electrically connected to the circuit pattern body 2. As the brazing material 7 for fixing the power element semiconductor pellet 6 and the bed 2-BED, a high melting point brazing material is preferably used. In this embodiment, a high melting point brazing material having a melting point of about 310 占 폚 is used.

또한, 펠렛(6)의 표면중에서는 도시되지 않은 패드전극이 설치되어 있고, 이 패드전극은 금(Au) 또는 알루미늄(Al)등의 본딩와이어(8)에 의해 회로패턴체(2)에 전기적으로 접속되어 있다. DBC기판(5)의 주위에는 회로패턴체(2) 및 펠렛(6)을 피복하는 몰딩수지체(9)가 설치되어 있고, 몰딩수지체(9)는 펠렛(6)을 외계로부터 절연하며, 몰딩수지체(9)로는 열가소성 수지가 이용되고 있으며, 트랜스퍼 성형법에 의해 직방체 형상으로 성형되어 있다. 본 실시예에 이용되는 열가소성 수지로서는, 예컨대 에폭시수지이다.In addition, a pad electrode (not shown) is provided on the surface of the pellet 6, and the pad electrode is electrically connected to the circuit pattern body 2 by bonding wires 8 such as gold (Au) or aluminum (Al). Is connected. A molding resin 9 is provided around the DBC substrate 5 to cover the circuit pattern 2 and the pellets 6, and the molding resin 9 insulates the pellets 6 from the outside. As the molding resin 9, a thermoplastic resin is used, and is molded into a rectangular parallelepiped shape by a transfer molding method. As a thermoplastic resin used for a present Example, it is epoxy resin, for example.

회로패턴체(2)는 부분적으로 세라믹기판(1) 보다 길게 나온 부분을 갖추고 있는데, 이 길게 나온 부분은 참조부호 2-LEAD로 나타낸다. 길게 나온 부분은 더욱이 몰딩수지체(9)를 매개로 외계로 노출되고, 이 외계로 노출된 부분은 외부전극단자(외부리드)로서 기능되고 있다.The circuit pattern body 2 partially has a portion extending longer than the ceramic substrate 1, which is indicated by the reference numeral 2-LEAD. The long portion is further exposed to the outside through the molding resin 9, and the exposed portion is functioning as an external electrode terminal (external lead).

더욱이, 본 실시예에서는 세라믹기판(1)의 이면에 금속제의 방열판(10)이 설치되어 있고, 방열판(10)은 예컨대 고융점 납땜재(11)에 의해 세라믹기판(1)의 이면상에 설치된 동패턴(4)에 고착되어 있다. 방열판(10)은 외계에 노출되어 펠렛(6)이 발생시키는 열을 장치 외부의 대기중으로 달아나게 한다.Furthermore, in this embodiment, a metal heat sink 10 is provided on the back surface of the ceramic substrate 1, and the heat sink 10 is provided on the back surface of the ceramic substrate 1 by, for example, a high melting point solder 11. It is fixed to the copper pattern 4. The heat sink 10 is exposed to the outside world and causes heat generated by the pellets 6 to escape to the atmosphere outside the apparatus.

상기 실시예는 모터구동용의 인버터회로장치의 예를 고려하고 있고, 이 인버터회로장치에는 6개의 펠렛(6)이 조립되어 있으며, 이 회로도를 제2도에 나타낸다.The above embodiment considers an example of an inverter circuit device for motor driving, and six pellets 6 are assembled in this inverter circuit device, and this circuit diagram is shown in FIG.

제2도에 나타낸 바와 같이 1개의 펠렛(6)은 베이스단자, 콜렉터단자 및, 에미터단자를 갖추고 있고, 1개의 파워소자(본 예에서는 바이폴라형 트랜지스터)로서 기능한다. 그러나, 그 내부에는 다링톤 접속된 2개의 파워트랜지스터(파이폴라형의 것), 다이오드 및, 저항등이 조립되어 있고, 큰 전류를 구동시킬 수 있도록 집적회로화, 즉 일종의 파워IC화 되어 있다.As shown in FIG. 2, one pellet 6 has a base terminal, a collector terminal, and an emitter terminal, and functions as one power element (bipolar transistor in this example). However, two power transistors (pipolar type), diodes, and resistors connected to Darlington are assembled therein, and integrated circuits, that is, a kind of power ICs, can drive large currents.

제2도에 나타낸 모터구동용 인버터회로는 상기 파워소자 또는 파워IC가 내부에 포함된 펠렛(6)을 6개 이용하는 것에 의해 구성되어 있다. 그리고, 상기 6개의 파워IC 펠렛(6)을 1개의 외위기중에 탑재시키고, 1개의 수지밀봉형 반도체장치로 하고 있다. 이 때문에, 몰딩수지체(9)로부터 노출된 외부전극 단자는 정의 전원단자(+), 부의 전원단자(-), 6개의 입력단자(BU, BV, BW, BX, BY, BZ) 및 3개의 출력단자(U, V, W)의 계 11개가 존재하고 있다.The inverter circuit for motor drive shown in FIG. 2 is comprised by using six pellets 6 in which the said power element or power IC was contained. Then, the six power IC pellets 6 are mounted in one enclosure, so that one resin sealing semiconductor device is provided. Therefore, the external electrode terminals exposed from the molding resin 9 have a positive power supply terminal (+), a negative power supply terminal (−), six input terminals (BU, BV, BW, BX, BY, BZ) and three There are eleven systems of output terminals U, V, and W.

더욱이, 제1도(a)에는 제2도에 나타낸 회로와 대응시켜 외부전극단자의 근방에 공통의 부호가 붙여져 있다.Further, in Fig. 1A, a common reference numeral is given in the vicinity of the external electrode terminal in correspondence with the circuit shown in Fig. 2.

다음에, 제1도에 도시된 장치가 갖고 있는 DBC기판(5)에 대해 더욱 상세히 설명한다.Next, the DBC board | substrate 5 which the apparatus shown in FIG. 1 has is demonstrated in more detail.

제3도는 본 발명의 1실시예에 따른 반도체장치가 갖춘 DBC기판(5)을 나타낸 도면으로, 제3도(a)는 평면도, 제3도(b)는 제3도(a)중의 3b-3b선에 따른 단면도이다.3 is a view showing a DBC substrate 5 provided in a semiconductor device according to an embodiment of the present invention. FIG. 3 (a) is a plan view and FIG. 3 (b) is 3b- in FIG. 3 (a). It is sectional drawing along the 3b line.

제3도에 나타낸 바와 같이 DBC기판(5)은 그 회로패턴체(2)의 말단부 근방에 단락부분(12)이 설치되어 있고, 리드프레임의 형태를 이루고 있다. 이와같이 회로패턴체(2)를 리드프레임의 형태로 함으로써 연속적인 조립을 가능하게 하게 하고 있다.As shown in FIG. 3, the DBC board | substrate 5 is provided with the short circuit part 12 in the vicinity of the terminal part of the circuit pattern body 2, and forms the shape of a lead frame. In this way, the circuit pattern body 2 is formed in the form of a lead frame to enable continuous assembly.

다음에, 제1도에 도시된 장치의 조립방법에 대해 설명한다.Next, a method of assembling the apparatus shown in FIG. 1 will be described.

먼저, 제3도에 나타낸 바와 같은 리드프레임 형상의 회로패턴체(2)가 설치된 DBC기판(5)을 준비한다.First, a DBC substrate 5 provided with a lead frame-shaped circuit pattern 2 as shown in FIG. 3 is prepared.

이어서, 고융점 납땜재(7)를 이용해서 회로패턴체(2)에 설치되어 있는 베드(2-BED)상에 펠렛(6)을 고착한다(다이본딩).Subsequently, the pellets 6 are fixed onto the bed 2-BED provided on the circuit pattern body 2 using the high melting point solder 7 (die bonding).

이어서, 금(Au) 또는 알루미늄(Al)등의 본딩와이어(8)를 이용해서 펠렛(6)에 설치된 도시되지 않은 패드와 회로패턴체(2)를 전기적으로 접속한다(와이어 본딩).Subsequently, an unillustrated pad provided on the pellet 6 and the circuit pattern body 2 are electrically connected using a bonding wire 8 such as gold (Au) or aluminum (Al) (wire bonding).

다음에, 고융점 납댐재(11)를 이용해서 DBC기판(5) 이면상에 금속제 방열판(10)을 고착한다(방열판취부).Next, using the high melting point lead dam material 11, the metal heat sink 10 is fixed on the back surface of the DBC substrate 5 (heat radiating plate fitting).

다음에, 도시되지 않은 금형을 이용해서 이에 몰딩수지를 유입하고, DBC기판(5)의 주위에 직방체상의 몰딩수지체(9)를 형성한다(트랜스퍼 성형).Next, a molding resin is introduced into the mold using a mold (not shown) to form a rectangular molded resin body 9 around the DBC substrate 5 (transfer molding).

마지막으로, 회로패턴체(2)의 말단 근방을 단락부분(12)을 제거하도록 하여 절단한다. 이 절단 후, 외부전극단자를 원하는 형상으로 성형한다(외부리드 포밍).Finally, the short circuit part 12 is cut off in the vicinity of the end of the circuit pattern body 2 so that it may be cut. After this cutting, the external electrode terminal is molded into a desired shape (external lead forming).

이상과 같이 하여 본 발명의 1실시예에 따른 반도체장치를 조립할 수 있게 된다.As described above, the semiconductor device according to the embodiment of the present invention can be assembled.

상기 1실시예에 따른 반도체장치에 의하면, 회로패턴체(2)는 세라믹기판(1)에 거의 직접 접하고 있기 때문에 펠렛(6)은 실질상 회로패턴체(2)를 매개하는 것 만으로 세라믹기판(1)에 접속되도록 된다. 따라서, 펠렛을 탑재하기 위한 베드 아래에 수지가 충진되는 장치(제4도 참조) 보다도 펠렛(6)의 방열성을 높일 수 있게 된다.According to the semiconductor device according to the first embodiment, since the circuit pattern body 2 is almost in direct contact with the ceramic substrate 1, the pellets 6 are actually made of only a ceramic substrate (2) through the circuit pattern body (2). 1). Therefore, the heat dissipation property of the pellets 6 can be improved rather than the apparatus in which resin is filled under the bed for mounting pellets (refer FIG. 4).

상기 방열성에 관한 효과의 구체적인 예는 종래 장치의 외위기에 있어서 열저항치가 5㎟의 파워소자 펠렛 1개당 약 4℃/W이었던 것에 대해, 상기 1실시예에 따른 장치의 그것은 약 1.5℃/W로 반분 이하까지 절감할 수 있는 것이다.A specific example of the effect on heat dissipation is that the thermal resistance of the conventional device was about 4 ° C./W per one power element pellet of 5 mm 2, whereas that of the device according to the first embodiment was about 1.5 ° C./W. This can be reduced to less than half.

더욱이, 상기 1실시예에 따른 장치에서는 회로패턴체(2)를 부분적으로 세라믹기판(1) 보다 길게 나오게 하고, 이 길게 나온 회로패턴체(2)를 펠렛(6)의 외부단자로서 기능시키고 있다. 이와 같이 회로패턴체(2)를 외부전극단자로서 이용하는 것으로 부품점수의 증가를 억제 할 수 있게 된다. 부품점수의 증가가 억제되면 부품비용이 억제된다.Further, in the apparatus according to the first embodiment, the circuit pattern body 2 is partially extended out of the ceramic substrate 1, and the extended circuit pattern body 2 functions as an external terminal of the pellet 6. . By using the circuit pattern body 2 as an external electrode terminal in this way, an increase in the number of parts can be suppressed. If the increase in the parts score is suppressed, the cost of parts can be curbed.

더욱이, 부품점수의 증가를 억제하는 것으로, 조립공정수의 증가도 억제되므로 제조비용도 억제된다.In addition, by suppressing an increase in the number of parts, an increase in the number of assembling processes is also suppressed, thereby suppressing the manufacturing cost.

특히, 제5도에 나타낸 장치, 즉 방열성을 높인 장치에서는 그 부품점수가 많아 고가의 것으로 되기 쉽다.In particular, the apparatus shown in FIG. 5, that is, the apparatus having improved heat dissipation, tends to be expensive because of its high parts score.

그러나, 상기 실시예에 따른 장치에서는 주요한 부품의 점수가 5개{DBC기판, 펠렛, 방열판, 와이어, 수지}로 되고, 제5도에 나타낸 장치에 비해 부품점수를 4개 감소시킬 수 있게 되다.However, in the apparatus according to the above embodiment, the score of the major components is five (DBC substrate, pellet, heat sink, wire, resin), and the number of components can be reduced by four compared with the apparatus shown in FIG.

또한, 그 조립에 요하는 공정수도 5회{다이본딩, 와이어본딩, 방열판취부, 트랜스퍼 성형, 외부리드 포밍}로 되며, 마찬가지로 1회 감소시킬 수 있게 된다. 이로부터 보다 염가인 것으로 할 수 있다.In addition, the number of processes required for the assembly is also five times (die bonding, wire bonding, heat dissipation plate mounting, transfer molding, external lead forming), and can be reduced once again. It can be made more inexpensive from this.

더욱이, 상기 1실시예에 따른 장치에서는 회로패턴체(2)를 리드프레임의 형태를 이루는 것으로, 예컨대 금형을 이용한 트랜스퍼 성형등으로 수지밀봉을 연속적이면서 일괄해서 수행하는 등의 이점도 얻는다.Further, in the apparatus according to the first embodiment, the circuit pattern body 2 is formed in the form of a lead frame. For example, the resin sealing is continuously and collectively performed by transfer molding using a mold.

특히, 제5도에 나타낸 장치에서는 제품 1개 마다 수지밀봉을 수행할 필요가 있어 양산성이나 작업성의 면에 있어서도 장애가 있다.In particular, in the apparatus shown in FIG. 5, it is necessary to perform resin sealing for each product, and there is an obstacle in terms of mass productivity and workability.

이 점, 상기 1실시예에 따른 장치에서는 장치의 조립을 연속적이면서 일괄해서 수행하기 때문에 양산성이나 작업성이 향상된다.In this regard, in the apparatus according to the first embodiment, assembling of the apparatus is performed continuously and collectively, mass productivity and workability are improved.

더욱이, 본 발명은 상기 1실시예에 한정되는 것은 아니다.Moreover, the present invention is not limited to the above one embodiment.

예컨대, 세라믹기판(1)의 재질을 알루미나 세라믹으로부터 질화알루미늄 세라믹(AlNx)으로 하고, 이 질화알루미늄 세라믹과 동회로패턴체(2)를 고착시키기 위해 이들간에 IV족 원소를 포함하는 재료층을 형성하도록 해도 된다. 이와 같은 재료층을 이요한 접합법은 일반적으로 활성금속접합으로 칭하는 접합법이다.For example, the material of the ceramic substrate 1 is made from alumina ceramic to aluminum nitride ceramic (AlNx), and a material layer containing a group IV element is formed therebetween to fix the aluminum nitride ceramic and the copper circuit pattern body 2. You may do so. The joining method using such a material layer is a joining method generally called an active metal joining.

질화알루미늄 세라믹은 현재 알루미나 세라믹에 비해 가격이 높고, 또는 DBC법과 같은 직접접합법을 이용하는 것이 곤란하다는 점은 있지만, 알루미나 세라믹 보다도 열전도도가 우수하다는 특징을 갖추고 있다. 이 때문에 세라믹기판(1)의 재질을 질화알루미늄 세라믹으로 하는 것은 보다 방열성을 높일 수 있는 것으로 되어 유용하다.Although aluminum nitride ceramics are currently more expensive than alumina ceramics or difficult to use a direct bonding method such as the DBC method, they are characterized by superior thermal conductivity than alumina ceramics. For this reason, it is useful to make the material of the ceramic substrate 1 into aluminum nitride ceramics to improve heat dissipation.

[발명의 효과][Effects of the Invention]

이상 설명한 바와 같이 본 발명에 의하면, 방열성이 우수하면서 염가인 반도체장치를 제공한다.As described above, the present invention provides a semiconductor device which is excellent in heat dissipation and inexpensive.

Claims (4)

비교적 열전도성이 높은 전기절연재료로 이루어진 세라믹기판과,A ceramic substrate made of an electrically insulating material having a relatively high thermal conductivity, 이 세라믹기판으로부터 연장되어 나온 외부전극단자를 갖춘 회로패턴체,A circuit pattern member having an external electrode terminal extending from the ceramic substrate, 이 회로패턴체와 상기 세라믹기판의 사이에 설치되고, 상기 회로패턴체를 구성하는 재료와 상기 세라믹기판을 구성하는 재료로 이루어진 재료로 구성된 합금층.An alloy layer provided between the circuit pattern body and the ceramic substrate, the alloy layer comprising a material constituting the circuit pattern body and a material constituting the ceramic substrate. 상기 회로패턴체상에 실장된 반도체 펠렛,A semiconductor pellet mounted on the circuit pattern body, 상기 세라믹기판의 다른쪽의 주면상에 설치된 동패턴,A copper pattern provided on the other main surface of the ceramic substrate, 이 동패턴과 상기 세라믹기판의 사이에 설치되고, 상기 동패턴을 구성하는 재료와 상기세라믹기판을 구성하는 재료로 이루어진 재료로 구성된 합금층,An alloy layer provided between the copper pattern and the ceramic substrate, the alloy layer comprising a material constituting the copper pattern and a material constituting the ceramic substrate; 상기 동패턴에 취부된 방열판 및,A heat sink mounted to the copper pattern, 상기 외부단자를 노출하도록 하여 상기 반도체 펠렛을 실장한 상기 세라믹기판 및 상기 방열판을 피복하는 몰딩수지체를 구비하여 구성된 것을 특징으로 하는 반도체장치.And a molding resin body covering the ceramic substrate on which the semiconductor pellet is mounted and the heat sink to expose the external terminal. 제1항에 있어서, 상기 회로패턴체와 상기 반도체 펠렛이 납땜재에 의해 접합되어 있는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the circuit pattern body and the semiconductor pellet are joined by a brazing material. 제2항에 있어서, 상기 납땜재가 땜납 및 주기율표 제IV족 원소를 포함하는 납땜재로 이루어진 군에서 선택된 것을 특징으로 하는 반도체장치.3. A semiconductor device according to claim 2, wherein said solder material is selected from the group consisting of solder and a solder material containing a Group IV element of the periodic table. 합금층이 회로패턴체와 세라믹기판을 구성하는 재료로 구성되고, 상기 회로패턴체가 상기 세라믹기판의 상기 한쪽의 주면과 실질적으로 평행하게 상기세라믹기판으로부터 연장되어 나오는 외부전극단자를 갖추도록 구성되며, 상기 세라믹기판이 비교적 열전도성이 높은 전기절연재료로 구성되어, 회로패턴체와 세라믹기판 사이에 개재된 합금층에 의해 기판의 한쪽의 주면상에 설치된 회로패턴체상에서 반도체 펠렛을 탑재하는 단계와,The alloy layer is composed of a material constituting the circuit pattern body and the ceramic substrate, the circuit pattern body is configured to have an external electrode terminal extending from the ceramic substrate substantially parallel to the one main surface of the ceramic substrate, Mounting the semiconductor pellet on a circuit pattern body formed on one main surface of the substrate by an alloy layer interposed between the circuit pattern body and the ceramic substrate, the ceramic substrate being made of a relatively thermally conductive electrical insulating material; 합금층이 동패턴과 세라믹기판을 구성하는 재료로 구성되고, 동패턴과 세라믹기판 사이에 개재된 합금층에 의해 상기 세라믹기판의 다른 주면상에 동패턴을 고착하는 단계,Fixing the copper pattern on the other main surface of the ceramic substrate by an alloy layer interposed between the copper pattern and the ceramic substrate, the alloy layer being composed of a material constituting the copper pattern and the ceramic substrate, 상기 동패턴에 방열판을 고착하는 단계 및,Fixing a heat sink to the copper pattern; 외부전극단자를 노출시키기 위해 상기 반도체 펠렛이 탑재된 상기 세라믹기판과 상기 방열판을 절연재료로 모두 덮는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.And covering both the ceramic substrate on which the semiconductor pellet is mounted and the heat sink with an insulating material to expose external electrode terminals.
KR1019940027113A 1993-10-25 1994-10-24 A semiconductor device and method for manufacturing the same KR100244826B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-266337 1993-10-25
JP26633793A JP2937713B2 (en) 1993-10-25 1993-10-25 Semiconductor device

Publications (1)

Publication Number Publication Date
KR100244826B1 true KR100244826B1 (en) 2000-02-15

Family

ID=17429539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027113A KR100244826B1 (en) 1993-10-25 1994-10-24 A semiconductor device and method for manufacturing the same

Country Status (2)

Country Link
JP (1) JP2937713B2 (en)
KR (1) KR100244826B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842355B2 (en) * 1996-02-01 1999-01-06 日本電気株式会社 package
US6236521B1 (en) 1998-02-09 2001-05-22 Canon Kabushiki Kaisha Objective lens and image pickup device using the same
US7940478B2 (en) 2008-04-11 2011-05-10 Nikon Corporation Imaging lens, optical apparatus and method for forming image using this imaging lens
JP6388836B2 (en) * 2015-02-20 2018-09-12 愛三工業株式会社 Liquid level detector

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same

Also Published As

Publication number Publication date
JP2937713B2 (en) 1999-08-23
JPH07122692A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
KR101505551B1 (en) Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same
KR100342589B1 (en) Semiconductor power modules and methods for manufacturing the same
JP5442368B2 (en) IC chip package with direct lead wire
JP3516789B2 (en) Semiconductor power module
JPH07240497A (en) Power semiconductor module and insulation metal substrate that is used for it
KR100536115B1 (en) Power semiconductor device
JPH0758277A (en) Semiconductor device
US20040222515A1 (en) Double-sided cooling isolated packaged power semiconductor device
US5783466A (en) Semiconductor device and method of manufacturing the same
KR100244826B1 (en) A semiconductor device and method for manufacturing the same
JPH09321216A (en) Power semiconductor device
JPH07176664A (en) Semiconductor device and fabrication thereof
JPH09186288A (en) Semiconductor device
JP3183064B2 (en) Semiconductor device
JPH0645504A (en) Semiconductor device
JP2001332664A (en) Semiconductor device and manufacturing method thereof
JP4861200B2 (en) Power module
JP2736161B2 (en) Semiconductor device
JPH11220074A (en) Semiconductor device
JPH08148647A (en) Semiconductor device
JPH03266456A (en) Semiconductor chip heat dissipating member and semiconductor package
JPS6329413B2 (en)
JP3048707B2 (en) Hybrid integrated circuit
JP3894749B2 (en) Semiconductor device
JP2690248B2 (en) Surface mount type semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee