JPH07176664A - Semiconductor device and fabrication thereof - Google Patents

Semiconductor device and fabrication thereof

Info

Publication number
JPH07176664A
JPH07176664A JP26058994A JP26058994A JPH07176664A JP H07176664 A JPH07176664 A JP H07176664A JP 26058994 A JP26058994 A JP 26058994A JP 26058994 A JP26058994 A JP 26058994A JP H07176664 A JPH07176664 A JP H07176664A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
pattern body
main surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26058994A
Other languages
Japanese (ja)
Inventor
Wataru Takahashi
亘 高橋
Noriaki Dosen
典明 道仙
Nobuyuki Sato
信幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26058994A priority Critical patent/JPH07176664A/en
Publication of JPH07176664A publication Critical patent/JPH07176664A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PURPOSE:To enhance the heat dissipation properties by mounting a semiconductor element on a metal pattern formed on one main surface of a board having high thermal conductivity, fixing a heat plate onto a metal layer formed on the other main surface, and molding them such that the outer terminals are exposed. CONSTITUTION:The semiconductor device comprises a board 11 made of an electrical insulating material having relatively high thermal conductivity, a metal pattern body 12 disposed on one main surface of the board 11 with outer terminal part 12B extending from the board 11, and a semiconductor element 16 mounted on the metal pattern body 12. The semiconductor device further comprises a metal layer 14 formed on the other main surface of the substrate 11, a heat plate 20 fixed thereon, and a molding body 19 covering the board 11 mounting the semiconductor element 16 and the heat plate 20 while exposing the outer terminal part 12B. For example, a copper circuit pattern body 12 is disposed on the mounting face of a ceramic board 11 and a copper layer 14 is disposed on the surface opposite to the mounting surface. The power element pellet 16 is then mounted on the head 12a of the copper circuit pattern body 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電力用パワートランジ
スタや、パワーIC等を搭載した半導体装置およびその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a power power transistor, a power IC, etc., and a method of manufacturing the same.

【0002】[0002]

【従来の技術】パワートランジスタやパワーIC等のい
わゆるパワー素子を搭載した樹脂封止型の半導体装置
は、パワー素子同士またはパワー素子と外付けの放熱板
との間の電気的な短絡を防止するために、外部電極端子
(リード)以外の外囲器(半導体装置外の周辺部材)と
パワー素子とが電気的に絶縁されている構成を有する。
このような絶縁タイプの従来の半導体装置を図4
(A),図4(B)および図5(A)〜図5(C)に示
す。
2. Description of the Related Art A resin-sealed semiconductor device equipped with a so-called power element such as a power transistor or a power IC prevents an electrical short circuit between power elements or between a power element and an external heat sink. For this reason, the power device has a configuration in which the envelope (a peripheral member outside the semiconductor device) other than the external electrode terminals (leads) and the power element are electrically insulated.
A conventional semiconductor device of such an insulation type is shown in FIG.
(A), FIG. 4 (B), and FIG. 5 (A) to FIG. 5 (C).

【0003】図4(A)は従来の半導体装置の一例につ
いて、その内部を透視して示した平面図であり、図4
(B)は図4(A)の4B−4B線に沿う断面図であ
る。図中41はリードを示す。リード41は、大面積部
であるベッド41aを有しており、ベッド41a上に半
導体素子42が実装されている。半導体素子42は、半
田413によりベッド41a上に固着されると共に、リ
ード41に電気的に接続されている。なお、このリード
41はリードフレームから形成されている。半導体素子
42の上面には、電極パッド(図示せず)が設けられて
おり、この電極パッドは、ボンディングワイヤ44によ
りリード41に電気的に接続されている。
FIG. 4A is a plan view showing an example of a conventional semiconductor device with its interior seen through.
4B is a sectional view taken along the line 4B-4B in FIG. Reference numeral 41 in the figure indicates a lead. The lead 41 has a bed 41a that is a large area, and the semiconductor element 42 is mounted on the bed 41a. The semiconductor element 42 is fixed on the bed 41 a with solder 413 and is electrically connected to the leads 41. The lead 41 is formed of a lead frame. An electrode pad (not shown) is provided on the upper surface of the semiconductor element 42, and the electrode pad is electrically connected to the lead 41 by a bonding wire 44.

【0004】半導体素子42を実装したリード41は、
半導体素子42を外界から電気的に絶縁するために、エ
ポキシ樹脂等の絶縁性材料で被覆されている。この場
合、リードの一部は、絶縁性材料からなるモールド体4
5から露出されており、この露出した部分がアウターリ
ードとして使用される。さらに、半導体素子42が実装
された面と反対側の面のリード41には、絶縁性材料を
介してAlやCu等の金属からなる放熱板46が配置さ
れている。このモールド体45は、半導体素子42を実
装したリード41および放熱板46を一定の間隔をおい
て成形型に設置し、前記絶縁性材料を用いてトランスフ
ァー成形することで形成することができる。
The lead 41 on which the semiconductor element 42 is mounted is
In order to electrically insulate the semiconductor element 42 from the outside, it is covered with an insulating material such as an epoxy resin. In this case, part of the lead is the mold body 4 made of an insulating material.
It is exposed from No. 5, and this exposed portion is used as an outer lead. Further, on the lead 41 on the surface opposite to the surface on which the semiconductor element 42 is mounted, a heat dissipation plate 46 made of a metal such as Al or Cu is arranged via an insulating material. The mold body 45 can be formed by placing the leads 41 on which the semiconductor elements 42 are mounted and the heat radiating plate 46 in a molding die at regular intervals and performing transfer molding using the insulating material.

【0005】図5(A)は従来の半導体装置の他の例を
示す平面図であり、図5(B)はその側面図であり、図
5(C)は図5(A)の5C−5C線に沿う断面図であ
る。図5に示す半導体装置において図4に示す半導体装
置と共通の部材については同一の参照符号を付してその
説明は省略する。図中51はセラミック基板を示す。セ
ラミック基板51の実装面上には、銅からなる回路パタ
ーン52が形成されており、実装面と反対側の面には、
銅層60が形成されている。これは、いわゆるDBC
(Direct Bonding Copper )基板である。回路パターン
52は、大面積部であるベッド52aを有しており、ベ
ッド52a上に半導体素子42が実装されている。
FIG. 5 (A) is a plan view showing another example of a conventional semiconductor device, FIG. 5 (B) is a side view thereof, and FIG. 5 (C) is 5C- of FIG. 5 (A). It is sectional drawing which follows the 5C line. In the semiconductor device shown in FIG. 5, the same members as those of the semiconductor device shown in FIG. 4 are designated by the same reference numerals and the description thereof will be omitted. In the figure, 51 indicates a ceramic substrate. A circuit pattern 52 made of copper is formed on the mounting surface of the ceramic substrate 51, and on the surface opposite to the mounting surface,
A copper layer 60 is formed. This is the so-called DBC
(Direct Bonding Copper) substrate. The circuit pattern 52 has a bed 52a which is a large area, and the semiconductor element 42 is mounted on the bed 52a.

【0006】この銅層60上に半田53を介して放熱板
46が設けられている。放熱板46の周縁部には樹脂製
ケース54が接着剤層55を介して接着されている。こ
の樹脂ケース54中には、シリコーン樹脂等のゲル剤5
6が充填されており、半導体素子42およびDBC基板
はそれぞれゲル剤56により被覆される。ゲル剤56の
表面は熱硬化性樹脂からなるキャスティング層57が形
成されている。さらに、キャスティング層57上には、
端子ホルダ58が設置されている。端子ホルダ58に
は、ピン状の電極端子59が取り付けられている。端子
電極59の一方の端部は、キャスティング層57および
ゲル剤56を貫通するようにして、回路パターン52に
電気的に接続されている。端子電極59の他方の端部
は、端子ホルダ58から突出され、アウタリードとして
使用される。
A heat dissipation plate 46 is provided on the copper layer 60 via solder 53. A resin case 54 is adhered to the peripheral edge of the heat dissipation plate 46 via an adhesive layer 55. In the resin case 54, a gel agent 5 such as silicone resin
6 is filled, and the semiconductor element 42 and the DBC substrate are respectively covered with the gel agent 56. A casting layer 57 made of a thermosetting resin is formed on the surface of the gel agent 56. Further, on the casting layer 57,
A terminal holder 58 is installed. A pin-shaped electrode terminal 59 is attached to the terminal holder 58. One end of the terminal electrode 59 is electrically connected to the circuit pattern 52 so as to penetrate the casting layer 57 and the gel agent 56. The other end of the terminal electrode 59 projects from the terminal holder 58 and is used as an outer lead.

【0007】このような、パワー素子を搭載した樹脂封
止型半導体装置では、このパワー素子から発生する熱
を、装置外部に早く逃がすこと、すなわち放熱性を高め
ることが重要である。これにより、パワー素子の持つ特
性を生かすことができ、かつ長時間使用後の信頼性をも
確保できる。したがって、この装置の外囲器では、パワ
ー素子から外囲器表面までの熱抵抗値を小さくし、放熱
性を高めることが、非常に重要なことになる。
In such a resin-encapsulated semiconductor device equipped with a power element, it is important to quickly dissipate the heat generated from the power element to the outside of the device, that is, to improve heat dissipation. This makes it possible to take advantage of the characteristics of the power element and also ensure the reliability after long-term use. Therefore, in the envelope of this device, it is very important to reduce the thermal resistance value from the power element to the surface of the envelope and improve the heat dissipation.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図4に
示す従来例では、その熱抵抗値が比較的大きいものとな
っている。これは、モールド体に使用される絶縁性材料
の熱伝導度Kがセラミック等に比べて非常に小さいため
である。
However, in the conventional example shown in FIG. 4, the thermal resistance value is relatively large. This is because the thermal conductivity K of the insulating material used for the molded body is much smaller than that of ceramic or the like.

【0009】また、リード41と放熱板46との間の絶
縁性材料の厚さAは、製造技術の制約のために、セラミ
ックと同等の熱伝導度を示す程度まで薄くできない。例
えば、現在市販されている中で最も熱伝導特性が良い封
止樹脂(K=0.04W/cm・℃)を用いて図4(B)
に示す半導体装置を作製した場合、図5に示す半導体装
置において使用されるような厚さ0.6mmのアルミナセ
ラミック(K=0.2W/cm・℃)と同等の熱伝導特性
を得るためには、その厚さAを0.12mm以下にする必
要がある。
Further, the thickness A of the insulating material between the lead 41 and the heat dissipation plate 46 cannot be made thin to the extent that it exhibits a thermal conductivity equivalent to that of ceramics due to the restriction of the manufacturing technique. For example, using the encapsulating resin (K = 0.04 W / cm · ° C.) that has the best heat conduction property on the market at present, FIG.
In the case of manufacturing the semiconductor device shown in Fig. 5, in order to obtain the heat conduction characteristics equivalent to those of the alumina ceramic (K = 0.2 W / cm · ° C) having a thickness of 0.6 mm used in the semiconductor device shown in Fig. 5. Must have a thickness A of 0.12 mm or less.

【0010】しかしながら、厚さAの製造上の限界は
0.5mmであり、厚さAを0.12mm以下にすることは
現在においては不可能である。しかも、封止に使われる
樹脂の平均粒径は0.3mm程度であるので、厚さAを
0.5mmより小さく設定すると、必然的にボイドが発生
するようになり、装置の品質および信頼性が低下する。
このように、図4に示す従来の半導体装置は放熱性が劣
るものである。
However, the manufacturing limit of the thickness A is 0.5 mm, and it is impossible at present to reduce the thickness A to 0.12 mm or less. Moreover, since the average particle size of the resin used for sealing is about 0.3 mm, if the thickness A is set to be smaller than 0.5 mm, voids will inevitably occur, and the quality and reliability of the equipment will be improved. Is reduced.
As described above, the conventional semiconductor device shown in FIG. 4 is inferior in heat dissipation.

【0011】図5に示す他の従来例では、図4に示す従
来例よりも放熱性の面では優れているが、主要構成部材
の数およびその組み立てに要する工程の数が多くなる。
その結果、装置が複雑になり、しかも高価となる。例え
ば、図4に示す半導体装置の構成部材の数は5個(リー
ドフレーム、半導体素子、放熱板、ボンディングワイ
ヤ、封止樹脂)であるのに対して、図5に示す半導体装
置の主要構成部材の数は9個(DBC基板、半導体素
子、放熱板、ボンディングワイヤ、ケース接着用の接着
剤、樹脂ケース、ゲル剤、キャスティング剤、端子ホル
ダ(端子電極を含む))である。また、図4に示す半導
体装置の組み立て工程の数は3つ、すなわちダイボンデ
ィング、ワイヤボンディング、およびトランスファー成
形であるのに対して、図5に示す半導体装置の組み立て
工程の数は6つ、すなわちダイボンディング、ワイヤボ
ンディング、放熱板および端子ホルダ取り付け(reflo
w)、樹脂ケース取り付け(joining )、樹脂充填A(p
oting)、および樹脂充填B(casting )である。
The other conventional example shown in FIG. 5 is superior to the conventional example shown in FIG. 4 in terms of heat dissipation, but the number of main constituent members and the number of steps required for assembling them are large.
As a result, the device is complicated and expensive. For example, the number of constituent members of the semiconductor device shown in FIG. 4 is five (lead frame, semiconductor element, heat sink, bonding wire, sealing resin), while the main constituent members of the semiconductor device shown in FIG. Is 9 (DBC substrate, semiconductor element, heat sink, bonding wire, adhesive for case adhesion, resin case, gel agent, casting agent, terminal holder (including terminal electrode)). Further, the number of assembling steps of the semiconductor device shown in FIG. 4 is three, that is, die bonding, wire bonding, and transfer molding, whereas the number of assembling steps of the semiconductor device shown in FIG. Die bonding, wire bonding, heat sink and terminal holder installation (reflo
w), resin case mounting (joining), resin filling A (p
oting) and resin filling B (casting).

【0012】本発明はかかる点に鑑みてなされたもので
あり、放熱性に優れ、軽量で簡易な半導体装置を提供す
ること、およびこのような半導体装置を効率良く得るこ
とができる製造方法を提供することを目的とする。
The present invention has been made in view of the above points, and provides a semiconductor device which is excellent in heat dissipation, lightweight and simple, and a manufacturing method capable of efficiently obtaining such a semiconductor device. The purpose is to do.

【0013】[0013]

【課題を解決するための手段】本発明は、比較的熱伝導
性の高い電気絶縁性材料からなる基板と、前記基板の一
方の主面上に設けられ、前記基板から延出した外部端子
部を有する金属パターン体と、前記金属パターン体上に
実装された半導体素子と、前記基板の他方の主面上に設
けられた金属層と、前記金属層上に取り付けられた放熱
板と、前記外部端子部を露出するようにして、前記半導
体素子を実装した前記基板および前記放熱板を被覆する
モールド体とを具備することを特徴とする半導体装置を
提供する。
The present invention is directed to a substrate made of an electrically insulating material having a relatively high thermal conductivity, and an external terminal portion provided on one main surface of the substrate and extending from the substrate. A metal pattern body having: a semiconductor element mounted on the metal pattern body; a metal layer provided on the other main surface of the substrate; a heat dissipation plate attached to the metal layer; There is provided a semiconductor device comprising: the substrate on which the semiconductor element is mounted and a mold body covering the heat dissipation plate so that the terminal portion is exposed.

【0014】また、本発明は、一方の主面に外部端子部
を有する金属パターン体が形成され、他方の主面に金属
層が形成された比較的熱伝導性の高い電気絶縁性材料か
らなる基板の前記金属パターン体上に半導体素子を実装
する工程と、前記金属層上に放熱板を取り付ける工程
と、前記外部端子部が露出するようにして、前記半導体
素子を実装した前記基板および前記放熱板を絶縁性材料
で被覆する工程とを具備することを特徴とする半導体装
置の製造方法を提供する。
Further, according to the present invention, a metal pattern body having an external terminal portion is formed on one main surface and a metal layer is formed on the other main surface, which is made of an electrically insulating material having a relatively high thermal conductivity. A step of mounting a semiconductor element on the metal pattern body of a board; a step of attaching a heat dissipation plate on the metal layer; and a step of mounting the semiconductor element on the board and the heat dissipation so that the external terminal portions are exposed. And a step of coating the plate with an insulating material.

【0015】ここで、基板を構成する比較的熱伝導性の
高い電気絶縁性材料としては、アルミナ(Al2
3 )、窒化アルミニウム(AlNX )等のセラミックス
等を用いることができる。また、金属パターン体の材料
としては、銅、銅合金等を用いることができる。また、
金属層の材料としては、銅、銅合金等を用いることがで
きる。金属パターン体および金属層を有する基板として
は、DBC基板を用いることができる。また、放熱板の
材料としては、アルミニウム、銅、鉄等を用いることが
できる。また、モールド体の材料としては、エポキシ樹
脂、シリコーン樹脂等を用いることができる。
Here, as an electrically insulating material having a relatively high thermal conductivity which constitutes the substrate, alumina (Al 2 O
3 ) and ceramics such as aluminum nitride (AlN x ) can be used. Further, as the material of the metal pattern body, copper, copper alloy or the like can be used. Also,
Copper, a copper alloy, etc. can be used as a material of a metal layer. A DBC substrate can be used as the substrate having the metal pattern body and the metal layer. Further, as the material of the heat sink, aluminum, copper, iron or the like can be used. Further, as the material of the mold body, epoxy resin, silicone resin or the like can be used.

【0016】基板の金属パターン体上に半導体素子を実
装する方法としては、通常のダイボンディングおよびワ
イヤボンディングを挙げることができる。金属層上に放
熱板を取り付ける方法としては、半田等のろう材を用い
たリフローを用いることができる。また、絶縁性材料で
基板および放熱板を被覆する方法としては、エポキシ樹
脂、シリコーン樹脂等の熱硬化性樹脂を用いたトランス
ファー成形法等を挙げることができる。なお、基板およ
び放熱板を絶縁制材料で被覆する場合、放熱板全体を被
覆してもよく、放熱板の一部が外界に露出するように被
覆してもよい。これは、半導体装置の用途により適宜選
択する。
As a method of mounting the semiconductor element on the metal pattern body of the substrate, ordinary die bonding and wire bonding can be mentioned. As a method of attaching the heat sink to the metal layer, reflow using a brazing material such as solder can be used. As a method of coating the substrate and the heat sink with an insulating material, a transfer molding method using a thermosetting resin such as an epoxy resin or a silicone resin can be used. When the substrate and the heat sink are covered with an insulating material, the whole heat sink may be covered, or a part of the heat sink may be exposed to the outside. This is appropriately selected depending on the application of the semiconductor device.

【0017】[0017]

【作用】本発明の半導体装置においては、半導体素子に
より発生された熱は、金属パターン体を介して比較的熱
伝導性の高い材料からなる基板に伝わり、さらに、金属
層を経て放熱板に伝わり、放熱板から外界に放出され
る。したがって、半導体素子の放熱性が向上する。さら
に、金属パターン体の外部端子部は、半導体素子の外部
端子として使用することができるので、半導体装置の構
成部材の数を少なくすることができる。これにより、半
導体装置の軽量化を図ることができる。
In the semiconductor device of the present invention, the heat generated by the semiconductor element is transmitted to the substrate made of a material having a relatively high thermal conductivity through the metal pattern body, and further to the heat sink through the metal layer. , Released from the heat sink to the outside world. Therefore, the heat dissipation of the semiconductor element is improved. Further, since the external terminal portion of the metal pattern body can be used as the external terminal of the semiconductor element, the number of constituent members of the semiconductor device can be reduced. As a result, the weight of the semiconductor device can be reduced.

【0018】本発明の半導体装置の製造方法において
は、半導体装置の構成部材の数が少ないので、製造工程
が簡略化される。したがって、放熱性に優れた半導体装
置を効率よく廉価に製造することができる。
In the method of manufacturing a semiconductor device of the present invention, the number of constituent members of the semiconductor device is small, so that the manufacturing process is simplified. Therefore, a semiconductor device having excellent heat dissipation can be efficiently manufactured at low cost.

【0019】[0019]

【実施例】以下、本発明の実施例を図面を参照して具体
的に説明する。図1は、本発明の半導体装置の一実施例
を示す図であり、図1(A)は上面から内部を透視して
示した平面図であり、図1(B)は図1(A)の1B−
1B線に沿う断面図である。図中11は比較的熱伝導性
の高い電気絶縁性のセラミック基板を示す。セラミック
基板11の実装面上には、銅回路パターン体12が設け
られている。銅回路パターン体12は、大面積部である
ベッド12aおよびセラミック基板11から延出してい
る外部端子部12bを有している。また、セラミック基
板11と銅回路パターン体12との間には、セラミック
と銅との合金からなる合金層13が形成されており、こ
の合金層13により銅回路パターン体12がセラミック
基板11に固着されている。さらに、セラミック基板1
1の実装面と反対側の表面(以下、裏面と省略する)上
には、銅層14が上記合金層13により固着されてい
る。このセラミック基板11、銅回路パターン体12、
および銅層14によりDBC(Direct Bonding Copper
)基板15が構成されている。
Embodiments of the present invention will be specifically described below with reference to the drawings. FIG. 1 is a diagram showing an embodiment of a semiconductor device of the present invention, FIG. 1 (A) is a plan view showing the inside as seen from above, and FIG. 1 (B) is FIG. 1 (A). 1B-
It is sectional drawing which follows the 1B line. In the figure, 11 indicates an electrically insulating ceramic substrate having a relatively high thermal conductivity. A copper circuit pattern body 12 is provided on the mounting surface of the ceramic substrate 11. The copper circuit pattern body 12 has a bed 12 a, which is a large area, and an external terminal portion 12 b extending from the ceramic substrate 11. An alloy layer 13 made of an alloy of ceramic and copper is formed between the ceramic substrate 11 and the copper circuit pattern body 12. The alloy layer 13 fixes the copper circuit pattern body 12 to the ceramic substrate 11. Has been done. Furthermore, the ceramic substrate 1
A copper layer 14 is fixed by the alloy layer 13 on the surface opposite to the mounting surface of No. 1 (hereinafter, abbreviated as back surface). This ceramic substrate 11, copper circuit pattern body 12,
And DBC (Direct Bonding Copper)
The substrate 15 is constructed.

【0020】ベッド12a上には、パワートランジスタ
あるいはパワーIC等を内包したパワー素子ペレット1
6が実装されている。具体的には、ペレット16は、半
田17によりベッド12a上に固着され、銅回路パター
ン体12に電気的に接続される。この半田17として
は、Pb−Sn−Ag系半田等の高融点半田を用いるこ
とが好ましい。本実施例では、融点が約310℃の高融
点半田を用いている。また、ペレット16の表面には、
電極パッド(図示せず)が設けられており、この電極パ
ッドと銅回路パターン体12とは、金(Au)またはア
ルミニウム(Al)等のボンディングワイヤ18により
電気的に接続される。
On the bed 12a, a power element pellet 1 containing a power transistor, a power IC, etc.
6 has been implemented. Specifically, the pellet 16 is fixed on the bed 12 a by the solder 17 and electrically connected to the copper circuit pattern body 12. As the solder 17, it is preferable to use a high melting point solder such as Pb—Sn—Ag solder. In this embodiment, high melting point solder having a melting point of about 310 ° C. is used. Also, on the surface of the pellet 16,
Electrode pads (not shown) are provided, and the electrode pads and the copper circuit pattern body 12 are electrically connected by a bonding wire 18 such as gold (Au) or aluminum (Al).

【0021】銅層14上には、Pb−Sn系半田等の半
田21により放熱板20が取り付けられている。この放
熱板20は、外界に露出されており、ペレット16が発
した熱を装置外部に逃がす役割を果たす。
A heat radiating plate 20 is attached on the copper layer 14 with solder 21 such as Pb-Sn solder. The heat radiating plate 20 is exposed to the outside and plays a role of releasing the heat generated by the pellets 16 to the outside of the device.

【0022】DBC基板15の周囲には、銅回路パター
ン体12の外部端子部12bを露出するようにして、ペ
レット16を実装したDBC基板15および放熱板20
を被覆する略直方体状のモールド体19が設けられてい
る。このモールド体19は、ペレット16を外界から電
気的に絶縁するものである。モールド体19から外界に
露出された外部端子部12bは、アウタリードとして使
用される。このようにして本発明の半導体装置が構成さ
れている。
Around the DBC substrate 15, the DBC substrate 15 and the heat sink 20 on which the pellets 16 are mounted so that the external terminal portions 12b of the copper circuit pattern body 12 are exposed.
Is provided with a substantially rectangular parallelepiped mold body 19. The mold body 19 electrically insulates the pellet 16 from the outside world. The external terminal portion 12b exposed from the mold body 19 to the outside is used as an outer lead. In this way, the semiconductor device of the present invention is constructed.

【0023】この半導体装置は、モータ駆動用のインバ
ータ回路装置を想定している。このインバータ回路装置
には、6個のペレット16が組み込まれている。この回
路図を図2に示す。図2に示すように、1個のペレット
16は、ベース端子、コレクタ端子、およびエミッタ端
子を有しており、1個のパワー素子として機能する(こ
こでは、バイポーラ型トランジスタとして機能する)。
ペレット16の内部には、ダーリントン接続された2つ
のパワートランジスタ(バイポーラ型のもの)、ダイオ
ード、および抵抗等が組み込まれており、大きい電流を
駆動できるように集積回路化されている、すなわち一種
のパワーICとなっている。
This semiconductor device is assumed to be an inverter circuit device for driving a motor. Six pellets 16 are incorporated in this inverter circuit device. This circuit diagram is shown in FIG. As shown in FIG. 2, one pellet 16 has a base terminal, a collector terminal, and an emitter terminal, and functions as one power element (here, functions as a bipolar transistor).
Inside the pellet 16, two Darlington-connected power transistors (bipolar type), a diode, a resistor, and the like are incorporated, and integrated into a circuit capable of driving a large current, that is, a kind of It is a power IC.

【0024】図2に示すモータ駆動用のインバータ回路
は、上記のパワー素子、あるいはパワーICが内含され
たペレット16を6個用いることにより構成されてい
る。上記6個のペレット16を一つの外囲器中に搭載
し、1個の樹脂封止型半導体装置としている。このため
に、モールド体19から露出されたアウターリードは、
正の電源端子(+)、負の電源端子(−)、6つの入力
端子BU、BV、BW、BX、BYおよびBZ、並びに
3つの出力端子U、VおよびWの計11本が存在する。
なお、図1(A)には、図2に示す回路と対応させてア
ウターリードの近傍に共通の符号を付した。
The motor driving inverter circuit shown in FIG. 2 is constructed by using six pellets 16 containing the above-mentioned power element or power IC. The six pellets 16 are mounted in one envelope to form one resin-sealed semiconductor device. Therefore, the outer leads exposed from the mold body 19 are
There are a total of 11 positive power supply terminals (+), negative power supply terminals (-), 6 input terminals BU, BV, BW, BX, BY and BZ, and 3 output terminals U, V and W.
Note that in FIG. 1A, common reference numerals are given in the vicinity of the outer leads in correspondence with the circuit shown in FIG.

【0025】次に、図1に示す半導体装置の製造方法に
ついて説明する。図3は本発明の半導体装置の一実施例
が有するDBC基板15を示す図であり、図3(A)は
平面図であり、図3(B)は図3(A)の3B−3B線
に沿う断面図である。図3に示すように、DBC基板1
5は、その銅回路パターン体12の末端部近傍に外部端
子部12bを連結するタイバー22が設けられており、
リードフレームの形態を成している。このように銅回路
パターン体12をリードフレームの形態とすることによ
り、連続的な組み立てを可能としている。
Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described. 3A and 3B are views showing a DBC substrate 15 included in an embodiment of the semiconductor device of the present invention, FIG. 3A is a plan view, and FIG. 3B is a line 3B-3B in FIG. 3A. FIG. As shown in FIG. 3, the DBC substrate 1
5, a tie bar 22 for connecting the external terminal portion 12b is provided near the end of the copper circuit pattern body 12,
It is in the form of a lead frame. By thus forming the copper circuit pattern body 12 in the form of a lead frame, continuous assembly is possible.

【0026】まず、図3に示すようなリードフレーム状
の銅回路パターン体12が設けられたDBC基板15を
準備する。次いで、高融点半田17を用いて銅回路パタ
ーン体12に設けられているベッド12a上にペレット
16を固着する(ダイボンディング)。次いで、金(A
u)またはアルミニウム(Al)等のボンディングワイ
ヤ18を用いてペレット16に設けられた図示せぬ電極
パッドと銅回路パターン体12とを電気的に接続する
(ワイヤボンディング)。次いで、高融点半田21を用
いてDBC基板15の裏面上、すなわち銅層14上に金
属製の放熱板20を固着する(リフローによる放熱板取
り付け)。次いで、成形型(図示せず)に放熱板20を
取り付けたDBC基板15を設置し、成形型内に樹脂を
流し込みトランスファー成形を行うことにより、DBC
基板15の周囲に直方体状のモールド体19を形成する
(モールディング)。最後に、銅回路パターン体12の
外部端子部12bを連結しているタイバー22を切断し
て取り去る。この切断の後、外部端子部12bを所望の
形状に成型する(アウタリードフォーミング)。このよ
うにして、本発明の半導体装置が製造される。
First, a DBC substrate 15 provided with a lead frame-shaped copper circuit pattern body 12 as shown in FIG. 3 is prepared. Next, the pellet 16 is fixed onto the bed 12a provided on the copper circuit pattern body 12 using the high melting point solder 17 (die bonding). Then, gold (A
u) or an aluminum (Al) bonding wire 18 is used to electrically connect an electrode pad (not shown) provided on the pellet 16 to the copper circuit pattern body 12 (wire bonding). Next, the metal heat sink 20 is fixed to the back surface of the DBC substrate 15, that is, the copper layer 14 using the high melting point solder 21 (heat sink attachment by reflow). Next, the DBC substrate 15 with the heat dissipation plate 20 attached is set in a molding die (not shown), and resin is poured into the molding die to perform transfer molding, whereby the DBC is formed.
A rectangular parallelepiped mold body 19 is formed around the substrate 15 (molding). Finally, the tie bar 22 connecting the external terminal portions 12b of the copper circuit pattern body 12 is cut and removed. After this cutting, the external terminal portion 12b is molded into a desired shape (outer lead forming). In this way, the semiconductor device of the present invention is manufactured.

【0027】上記半導体装置によれば、銅回路パターン
体12は、セラミック基板11にほとんど直接に接して
いるので、ペレット16は実質上銅回路パターン体12
を介しただけでセラミック基板11に接続されるように
なる。このため、ペレット16により発生された熱は、
銅回路パターン体12を介して比較的熱伝導性の高い材
料からなるセラミック基板11に伝わり、さらに、銅層
14を経て放熱板20に伝わり、放熱板20から外界に
放出される。したがって、ペレットを載置するためのベ
ッドの下に樹脂が充填される構成の従来の半導体装置
(図4参照)よりも、ペレット16の放熱性を高めるこ
とができる。具体的には、従来の半導体装置の外囲器に
おける熱抵抗値が、5mm2 のパワー素子ペレット1個当
たり約4℃/Wであるのに対し、上記半導体装置の外囲
器における熱抵抗値は5mm2 のパワー素子ペレット1個
当たり約1.5℃/Wであり、半分以下まで低減され
る。
According to the above semiconductor device, since the copper circuit pattern body 12 is almost in direct contact with the ceramic substrate 11, the pellet 16 is substantially the copper circuit pattern body 12.
It will be connected to the ceramic substrate 11 only through. Therefore, the heat generated by the pellet 16 is
It is transmitted to the ceramic substrate 11 made of a material having a relatively high thermal conductivity through the copper circuit pattern body 12, further transmitted to the heat dissipation plate 20 via the copper layer 14, and is emitted from the heat dissipation plate 20 to the outside. Therefore, the heat dissipation of the pellet 16 can be improved more than that of the conventional semiconductor device (see FIG. 4) in which the resin is filled under the bed for mounting the pellet. Specifically, the thermal resistance value in the envelope of the conventional semiconductor device is about 4 ° C./W per one power element pellet of 5 mm 2 , whereas the thermal resistance value in the envelope of the semiconductor device is Is about 1.5 ° C./W per 5 mm 2 power element pellet, which is reduced to less than half.

【0028】また、上記構成の半導体装置によれば、金
属パターン体である銅回路パターン体はセラミック基板
により支持されているので、トランスファー成形により
モールド体を形成する際に安定してDBC基板を被覆す
ることができる。また、このように銅回路パターン体が
確実に支持されるので、銅回路パターン体の厚さを薄く
することもできる。
Further, according to the semiconductor device having the above structure, since the copper circuit pattern body, which is the metal pattern body, is supported by the ceramic substrate, the DBC substrate is stably covered when the molded body is formed by transfer molding. can do. In addition, since the copper circuit pattern body is reliably supported in this way, the thickness of the copper circuit pattern body can be reduced.

【0029】さらに、上記半導体装置では、銅回路パタ
ーン体12の外部端子部12bをセラミック基板11か
ら延出させ、この外部端子部12bをペレット16の外
部端子として使用している。このように、銅回路パター
ン体12を外部電極端子として用いることにより、半導
体装置の構成部材の数を少なくすることができ、これに
より、部品コストの低減を図ることができる。さらに、
半導体装置の構成部材の数を少なくすることができるの
で、半導体装置の製造工程の数を少なくすることがで
き、これにより、製造コストの低減を図ることができ
る。例えば、図5に示す従来の半導体装置では、その構
成部材の数が多く、高価なものとなり易い。しかしなが
ら、上記の半導体装置では、主要な構成部材の数が5
個、すなわちDBC基板、ペレット、放熱板、ワイヤ、
および樹脂で良く、図5に示す従来の半導体装置に比べ
て構成部材の数を4個減少させることができる。また、
本実施例においては、製造工程の数も5つ、すなわちダ
イボンディング、ワイヤボンディング、リフローによる
放熱板取り付け、モールディング、アウタリードフォー
ミングで良く、1工程減少させることができる。このこ
とから、製造コストをより廉価なものとできる。
Further, in the above semiconductor device, the external terminal portion 12b of the copper circuit pattern body 12 is extended from the ceramic substrate 11, and this external terminal portion 12b is used as the external terminal of the pellet 16. As described above, by using the copper circuit pattern body 12 as the external electrode terminal, the number of constituent members of the semiconductor device can be reduced, and thus the cost of parts can be reduced. further,
Since the number of constituent members of the semiconductor device can be reduced, the number of manufacturing steps of the semiconductor device can be reduced, and thus the manufacturing cost can be reduced. For example, in the conventional semiconductor device shown in FIG. 5, the number of constituent members is large and the cost tends to be high. However, in the above semiconductor device, the number of main constituent members is five.
Individual, namely DBC substrate, pellet, heat sink, wire,
Also, resin may be used, and the number of constituent members can be reduced by four compared with the conventional semiconductor device shown in FIG. Also,
In this embodiment, the number of manufacturing steps is five, that is, die bonding, wire bonding, attachment of a heat sink by reflow, molding, and outer lead forming are sufficient, and one step can be reduced. Therefore, the manufacturing cost can be reduced.

【0030】さらに、上記の半導体装置では、銅回路パ
ターン体12をリードフレームの形態を成すことで、例
えばトランスファー成形等の樹脂封止を連続的かつ一括
して行うことができる。特に、図5に示す従来の半導体
装置では、製品1個毎に樹脂封止を行う必要があり、量
産性や作業性の面においても問題があるので、本発明の
製造方法は量産性や作業性の点で非常に有効である。
Further, in the above semiconductor device, by forming the copper circuit pattern body 12 in the form of a lead frame, resin molding such as transfer molding can be continuously and collectively performed. Particularly, in the conventional semiconductor device shown in FIG. 5, since it is necessary to perform resin sealing for each product, there is a problem in terms of mass productivity and workability as well. Very effective in terms of sex.

【0031】なお、本発明は上記実施例に限定されるも
のではない。例えば、セラミック基板11の材料とし
て、アルミナの代わりに窒化アルミニウム(AlNX
を用いることもできる。窒化アルミニウムは、現在のと
ころアルミナに比べて価格が高く、またDBC法のよう
な直接接合法を用いることが困難であるが、アルミナよ
りも熱伝導率が高いので放熱性を高める上で好ましい材
料である。また、この窒化アルミニウムを用いる場合
に、銅回路パターン体12と固着させる際に、Ti等の
周期率表第IV族元素を含むろう材を用いてもよい。この
ろう材を用いる接合法は、一般に活性金属接合と称され
る接合法である。
The present invention is not limited to the above embodiment. For example, as the material of the ceramic substrate 11, aluminum nitride (AlN x ) is used instead of alumina.
Can also be used. Aluminum nitride is currently more expensive than alumina and it is difficult to use a direct bonding method such as the DBC method, but since it has higher thermal conductivity than alumina, it is a preferable material for improving heat dissipation. Is. Further, when using this aluminum nitride, a brazing material containing a Group IV element of the periodic table such as Ti may be used when fixing to the copper circuit pattern body 12. The joining method using this brazing filler metal is a joining method generally called active metal joining.

【0032】[0032]

【発明の効果】以上説明したように、本発明の半導体装
置は、比較的熱伝導性の高い電気絶縁性材料からなる基
板と、基板の一方の主面上に設けられ、基板から延出し
た外部端子部を有する金属パターン体と、金属パターン
体上に実装された半導体素子と、基板の他方の主面上に
設けられた金属層と、金属層上に取り付けられた放熱板
と、外部端子部を露出するようにして、半導体素子を実
装した基板および放熱板を被覆するモールド体とを具備
するので、放熱性に優れ、軽量で簡易な半導体装置を提
供することができる。
As described above, the semiconductor device of the present invention is provided on a substrate made of an electrically insulating material having a relatively high thermal conductivity and one main surface of the substrate, and extends from the substrate. A metal pattern body having an external terminal portion, a semiconductor element mounted on the metal pattern body, a metal layer provided on the other main surface of the substrate, a heat dissipation plate mounted on the metal layer, and an external terminal Since the semiconductor device is provided with the substrate on which the semiconductor element is mounted and the mold body covering the heat dissipation plate so as to expose the portion, it is possible to provide a lightweight and simple semiconductor device having excellent heat dissipation.

【0033】また、本発明の半導体装置は、一方の主面
に外部端子部を有する金属パターン体が形成され、他方
の主面に金属層が形成された比較的熱伝導性の高い電気
絶縁性材料からなる基板の金属パターン体上に半導体素
子を実装する工程と、金属層上に放熱板を取り付ける工
程と、外部端子部が露出するようにして、半導体素子を
実装した基板および放熱板を絶縁性材料で被覆する工程
とを具備するので、上記構成を有する半導体装置を効率
良く得ることができる。
In the semiconductor device of the present invention, a metal pattern having an external terminal portion is formed on one main surface, and a metal layer is formed on the other main surface. Insulate the board on which the semiconductor element is mounted and the heat sink by exposing the external terminals to the step of mounting the semiconductor element on the metal pattern of the board made of material, the step of mounting the heat sink on the metal layer. And the step of coating with a conductive material, the semiconductor device having the above structure can be efficiently obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)は本発明の半導体装置の一実施例を示す
平面図、(B)は(A)の1B−1B線に沿う断面図。
FIG. 1A is a plan view showing an embodiment of a semiconductor device of the present invention, and FIG. 1B is a sectional view taken along line 1B-1B of FIG.

【図2】本発明の半導体装置の一実施例の回路を説明す
るための回路図。
FIG. 2 is a circuit diagram for explaining a circuit of one embodiment of a semiconductor device of the present invention.

【図3】(A)は本発明の半導体装置を備えたDBC基
板を示す平面図、(B)は(A)の2B−2B線に沿う
断面図。
3A is a plan view showing a DBC substrate provided with a semiconductor device of the present invention, and FIG. 3B is a sectional view taken along line 2B-2B of FIG.

【図4】(A)は従来の半導体装置を示す平面図、
(B)は(A)の4B−4B線に沿う断面図。
FIG. 4A is a plan view showing a conventional semiconductor device,
(B) is sectional drawing which follows the 4B-4B line of (A).

【図5】(A)は従来の半導体装置を示す平面図、
(B)は(A)に示す半導体装置の側面図、(C)は
(A)の5C−5C線に沿う断面図。
FIG. 5A is a plan view showing a conventional semiconductor device,
(B) is a side view of the semiconductor device shown in (A), and (C) is a cross-sectional view taken along line 5C-5C of (A).

【符号の説明】[Explanation of symbols]

11…セラミック基板、12…銅回路パターン体、12
a…ベッド、12b…外部端子部、13…合金層、14
…銅層、15…DBC基板、16…パワー素子ペレッ
ト、17,21…半田、18…ボンディングワイヤ、1
9…モールド体、20…放熱板、22…タイバー。
11 ... Ceramic substrate, 12 ... Copper circuit pattern body, 12
a ... bed, 12b ... external terminal portion, 13 ... alloy layer, 14
... copper layer, 15 ... DBC substrate, 16 ... power element pellet, 17, 21 ... solder, 18 ... bonding wire, 1
9 ... Mold body, 20 ... Heat sink, 22 ... Tie bar.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 K 8617−4M 23/50 F ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 23/28 K 8617-4M 23/50 F

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】比較的熱伝導性の高い電気絶縁性材料から
なる基板と、 前記基板の一方の主面上に設けられ、前記基板から延出
した外部端子部を有する金属パターン体と、 前記金属パターン体上に実装された半導体素子と、 前記基板の他方の主面上に設けられた金属層と、 前記金属層上に取り付けられた放熱板と、 前記外部端子部を露出するようにして、前記半導体素子
を実装した前記基板および前記放熱板を被覆するモール
ド体と、を具備することを特徴とする半導体装置。
1. A substrate made of an electrically insulating material having a relatively high thermal conductivity, a metal pattern body provided on one main surface of the substrate and having external terminal portions extending from the substrate, A semiconductor element mounted on the metal pattern body, a metal layer provided on the other main surface of the substrate, a heat sink attached on the metal layer, and the external terminal portion exposed. A mold body that covers the substrate on which the semiconductor element is mounted and the heat dissipation plate.
【請求項2】一方の主面に外部端子部を有する金属パタ
ーン体が形成され、他方の主面に金属層が形成された比
較的熱伝導性の高い電気絶縁性材料からなる基板の前記
金属パターン体上に半導体素子を実装する工程と、 前記金属層上に放熱板を取り付ける工程と、 前記外部端子部が露出するようにして、前記半導体素子
を実装した前記基板および前記放熱板を絶縁性材料で被
覆する工程と、を具備することを特徴とする半導体装置
の製造方法。
2. A metal of a substrate made of an electrically insulating material having a relatively high thermal conductivity, wherein a metal pattern body having an external terminal portion is formed on one main surface and a metal layer is formed on the other main surface. A step of mounting a semiconductor element on the pattern body, a step of attaching a heat sink to the metal layer, and an insulating property between the board on which the semiconductor element is mounted and the heat sink so that the external terminal portion is exposed. And a step of covering with a material.
JP26058994A 1993-10-25 1994-10-25 Semiconductor device and fabrication thereof Pending JPH07176664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26058994A JPH07176664A (en) 1993-10-25 1994-10-25 Semiconductor device and fabrication thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26633693 1993-10-25
JP5-266336 1993-10-25
JP26058994A JPH07176664A (en) 1993-10-25 1994-10-25 Semiconductor device and fabrication thereof

Publications (1)

Publication Number Publication Date
JPH07176664A true JPH07176664A (en) 1995-07-14

Family

ID=26544668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26058994A Pending JPH07176664A (en) 1993-10-25 1994-10-25 Semiconductor device and fabrication thereof

Country Status (1)

Country Link
JP (1) JPH07176664A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194212A (en) * 2008-02-15 2009-08-27 Omron Corp Power module structure
JP2010500754A (en) * 2006-08-10 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー Semiconductor device with improved heat dissipation capability
JP2014096432A (en) * 2012-11-08 2014-05-22 Mitsubishi Materials Corp Substrate for power module with copper plate and method for manufacturing substrate for power module with copper plate
JP2014116366A (en) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same
JP2015070098A (en) * 2013-09-27 2015-04-13 三菱マテリアル株式会社 Substrate for power module with copper plate, and method of manufacturing substrate for power module with copper plate
JP2016122799A (en) * 2014-12-25 2016-07-07 ローム株式会社 Semiconductor device
WO2020079798A1 (en) * 2018-10-18 2020-04-23 株式会社日産アーク Semiconductor device, and method for manufacturing same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010500754A (en) * 2006-08-10 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー Semiconductor device with improved heat dissipation capability
JP2009194212A (en) * 2008-02-15 2009-08-27 Omron Corp Power module structure
JP2014096432A (en) * 2012-11-08 2014-05-22 Mitsubishi Materials Corp Substrate for power module with copper plate and method for manufacturing substrate for power module with copper plate
JP2014116366A (en) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same
JP2015070098A (en) * 2013-09-27 2015-04-13 三菱マテリアル株式会社 Substrate for power module with copper plate, and method of manufacturing substrate for power module with copper plate
JP2016122799A (en) * 2014-12-25 2016-07-07 ローム株式会社 Semiconductor device
WO2020079798A1 (en) * 2018-10-18 2020-04-23 株式会社日産アーク Semiconductor device, and method for manufacturing same
JPWO2020079798A1 (en) * 2018-10-18 2021-10-07 株式会社日産アーク Semiconductor devices and their manufacturing methods

Similar Documents

Publication Publication Date Title
JP5442368B2 (en) IC chip package with direct lead wire
US5902959A (en) Lead frame with waffled front and rear surfaces
US7061080B2 (en) Power module package having improved heat dissipating capability
KR101505551B1 (en) Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same
KR20010035579A (en) Semiconductor power modules and methods for manufacturing the same
KR20080064771A (en) Power module package improved heat radiating capability and method for manufacturing the same
JPS59141249A (en) Power chip package
US5783466A (en) Semiconductor device and method of manufacturing the same
US5193053A (en) Plastic packaged semiconductor device
JPH05326735A (en) Semiconductor device and manufacture thereof
JP2895920B2 (en) Semiconductor device and manufacturing method thereof
JP2956786B2 (en) Synthetic hybrid semiconductor structure
JP4023032B2 (en) Mounting structure and mounting method of semiconductor device
JPH07176664A (en) Semiconductor device and fabrication thereof
JPH11214612A (en) Power semiconductor module
JPH09199629A (en) Semiconductor device
JPS6149446A (en) Resin seal type semiconductor device
JPH0418694B2 (en)
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2000243880A (en) Semiconductor device and its manufacture
JPH09186288A (en) Semiconductor device
KR100244826B1 (en) A semiconductor device and method for manufacturing the same
JP3314574B2 (en) Method for manufacturing semiconductor device
JP2001332664A (en) Semiconductor device and manufacturing method thereof
JP2736161B2 (en) Semiconductor device