JP3183064B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3183064B2 JP3183064B2 JP26712594A JP26712594A JP3183064B2 JP 3183064 B2 JP3183064 B2 JP 3183064B2 JP 26712594 A JP26712594 A JP 26712594A JP 26712594 A JP26712594 A JP 26712594A JP 3183064 B2 JP3183064 B2 JP 3183064B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- semiconductor device
- circuit board
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、混成集積回路（ハイブ
リッドＩＣ）等の表面実装形の半導体装置に関し、特
に、パワー電子部品をも樹脂シールパッケージで封止し
て成る半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount type semiconductor device such as a hybrid integrated circuit (hybrid IC), and more particularly to a semiconductor device in which power electronic components are also sealed with a resin seal package.
【０００２】[0002]
【従来の技術】従来、混成集積回路（ハイブリッドＩ
Ｃ）のＱＦＰ（Quad Flat Package)パッケージ等による
表面実装構造は、図５に示す如く、半導体チップ１やコ
ンデンサ２等の各種電子部品を搭載した混成集積回路の
部品搭載基板（厚膜セラミック基板）３を基板保持用の
吊りリード４のアイランド（ダイパッド部）に載せて位
置決めした後、リードフレームのインナーリード５の先
端と基板上に形成された膜配線の周縁部とを金線６でボ
ンディングし、トランスファーモールドにより樹脂シー
ルパッケージ（外囲器）で封止した構造を有している。
部品搭載基板３に搭載される電子部品としては、ディス
クリート部品やＩＣチップ等であるが、小電力信号を取
り扱う制御用ＩＣ，抵抗器，コンデンサ等の低消費電力
型部品と、回路の出力段（ドライバ）を担うトランジス
タ，サイリスタ，ダイオード，シャント抵抗器等のパワ
ー（大消費電力型）電子部品に大別できる。2. Description of the Related Art Conventionally, a hybrid integrated circuit (hybrid I
C) The surface mounting structure using a QFP (Quad Flat Package) package or the like, as shown in FIG. 5, is a component mounting substrate (thick film ceramic substrate) of a hybrid integrated circuit on which various electronic components such as a semiconductor chip 1 and a capacitor 2 are mounted. 3 is placed on the island (die pad portion) of the suspension lead 4 for holding the substrate, and is positioned. Then, the tip of the inner lead 5 of the lead frame is bonded to the peripheral edge of the film wiring formed on the substrate with the gold wire 6. And a structure sealed with a resin seal package (envelope) by transfer molding.
The electronic components mounted on the component mounting board 3 include discrete components and IC chips. Low-power-consumption components such as a control IC for handling low-power signals, resistors and capacitors, and an output stage ( Drivers (transistors), thyristors, diodes, shunt resistors, and other power (high power consumption) electronic components.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記の
如く、パワー電子部品を混成集積回路基板に搭載して樹
脂封止した構造では、次のような問題点があった。However, as described above, the structure in which the power electronic component is mounted on the hybrid integrated circuit board and sealed with resin has the following problems.
【０００４】 パワー電子部品自体が相当の発熱を
し、しかも樹脂封止されているので、放熱性が悪く、制
御用ＩＣ等に熱的悪影響をもたらす。このため、発熱が
強いパワー電子部品と混成集積回路基板とを同一の樹脂
パッケージで封止することは無理があり、パワー電子部
品を含む電子回路の樹脂パッケージによる集積化には限
界があった。[0004] Since the power electronic component itself generates a considerable amount of heat and is sealed with a resin, the power electronic component has poor heat dissipation, and adversely affects the control IC and the like. For this reason, it is impossible to seal the power electronic component and the hybrid integrated circuit board that generate strong heat with the same resin package, and there is a limit to the integration of the electronic circuit including the power electronic component by the resin package.
【０００５】 混成集積回路基板等は厚膜配線等が印
刷されたものであるから、これにパワー電子部品を搭載
した場合、電流容量が大きくなるので配線抵抗等のイン
ピーダンスが高くなる。この配線インピーダンスを低減
するために、配線幅等を広くする設計もある程度可能で
あるものの、逆に、集積回路基板上の部品集積化を損な
う結果をもたらす。混成集積回路基板は低消費電力型部
品同士の集積化に向いているが、パワー電子部品の混成
集積化には不向きである。[0005] Since a hybrid integrated circuit board or the like is printed with a thick film wiring or the like, when a power electronic component is mounted thereon, the current capacity becomes large, so that impedance such as wiring resistance becomes high. To reduce the wiring impedance, it is possible to design to widen the wiring width and the like to some extent, but on the contrary, it results in impairing the integration of components on the integrated circuit board. The hybrid integrated circuit board is suitable for integrating low power consumption components, but is not suitable for hybrid integration of power electronic components.
【０００６】上記問題点に鑑み、本発明の課題は、集積
回路基板の外に、パワー電子部品等を搭載する専用のリ
ードフレームを採用することにより、パワー電子部品の
放熱性を高めると共に配線インピーダンスを低め、集積
回路基板とパワー電子部品の樹脂封止のワンパッケージ
化を実現した半導体装置を提供することにある。In view of the above problems, an object of the present invention is to improve the heat dissipation of the power electronic component and to improve the wiring impedance by employing a dedicated lead frame on which the power electronic component and the like are mounted in addition to the integrated circuit board. It is an object of the present invention to provide a semiconductor device which realizes one package of resin sealing of an integrated circuit substrate and power electronic components.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、集積回路基板の配線とリード端子とを接
続して表面実装形の樹脂シールパッケージで封止して成
る半導体装置において、集積回路基板に接続するリード
端子とは別体であって、集積回路基板の縁部裏面にて固
着された幅広部及び当該幅広部から分岐した複数のリー
ド端子を備えたリードフレームと、このリードフレーム
の幅広部上に半田又は導電性接着剤にて一方端子面側が
導電固着された複数の電子部品と、この複数の電子部品
のうち、トランジスタ部品の他方端子面側の制御端子部
と集積回路基板の配線とを導電接続するボンディングワ
イアとが樹脂シールパッケージで封止されて成ることを
特徴とする。SUMMARY OF THE INVENTION In order to solve the above problems, the present invention relates to a semiconductor device in which a wiring of an integrated circuit board and a lead terminal are connected and sealed with a surface mount type resin seal package. A wide portion that is separate from the lead terminals connected to the integrated circuit board and that is fixed to the back surface of the edge of the integrated circuit board and a plurality of leads that branch off from the wide portion.
Lead frame with lead terminals and this lead frame
On the wide part of the one terminal side with solder or conductive adhesive
A plurality of electronic components that are conductively fixed and the plurality of electronic components
Control terminal on the other terminal side of the transistor component
Bonding wire for conductive connection between
And that it is sealed with a resin seal package.
Features .
【０００８】また、集積回路基板の配線とリード端子と
を接続して表面実装形の樹脂シールパッケージで封止し
て成る半導体装置において、集積回路基板に接続するリ
ード端子とは別体であって、集積回路基板の縁部裏面に
て固着された幅広部及び当該幅広部から分岐した複数の
リード端子を備えた第１及び第２のリードフレームと、
第１のリードフレームの幅広部上に半田又は導電性接着
剤にて一方端子面側の第１の端子部を導電固着されると
共に、第２のリードフレームの幅広部上に半田又は導電
性接着剤にて一方端子面側の第２の端子部を導電固着さ
れてなる電子部品とが樹脂シールパッケージで封止され
て成ることを特徴とする。In addition, the wiring and the lead terminals of the integrated circuit board
And sealed with a surface mount resin seal package.
In a semiconductor device comprising
Separate from the circuit board terminals and on the back of the edge of the integrated circuit board.
And a plurality of branches branched from the wide portion
First and second lead frames having lead terminals;
Solder or conductive bonding on the wide part of the first lead frame
When the first terminal portion on the one terminal surface side is conductively fixed with an agent,
Both solder or conductive on the wide part of the second lead frame
The second terminal portion on the one terminal surface side is conductively fixed with a conductive adhesive.
Electronic components are sealed with a resin seal package.
It is characterized by comprising .
【０００９】この電子部品としては抵抗器とすることが
できる。 The electronic component may be a resistor.
I can .
【００１０】[0010]
【００１１】多数のリード端子の分岐位置は樹脂シール
パッケージの輪郭の内側であることが望ましい。[0011] It is desirable that the branch positions of the many lead terminals be inside the outline of the resin seal package.
【００１２】そして、幅広部を有するリードフレームは
幅広部から多数のリード端子を有することが望ましい
が、その分岐位置は上記樹脂シールパッケージの輪郭の
内側にあることが望ましい。It is desirable that the lead frame having the wide portion has a large number of lead terminals from the wide portion, but it is desirable that the branch position is located inside the outline of the resin seal package.
【００１３】上述のような集積回路基板と幅広部を有す
るリードフレームを樹脂シールパッケージで封止した半
導体装置においては、上記集積回路基板と接続するリー
ド端子はその先端部に前記集積回路基板の縁部裏面を受
けて支持する基板吊り部を有しており、上記基板裏面の
配線と上記吊り下げ部とを半田又は導電性接着剤にて固
着して成ることが望ましい。また、上記集積回路基板の
側面に当接する突き当て部を有する位置決め用非連結リ
ードを備えて成ることが望ましい。In a semiconductor device in which the above-described integrated circuit board and a lead frame having a wide portion are sealed with a resin seal package, the lead terminals connected to the integrated circuit board are provided at the leading end with the edge of the integrated circuit board. It is preferable that a substrate suspending portion for receiving and supporting the rear surface of the substrate is provided, and the wiring on the substrate rear surface and the suspending portion be fixed to each other with solder or a conductive adhesive. Further, it is preferable that a positioning non-connecting lead having an abutting portion abutting on a side surface of the integrated circuit board is provided.
【００１４】なお、上記集積回路基板としては混成集積
回路基板であることが望ましい。Preferably, the integrated circuit board is a hybrid integrated circuit board.
【００１５】[0015]
【作用】このように、リードフレームの幅広部に電子部
品が導電固着されているので、樹脂封止された状態で
も、電子部品から発生する熱は幅広部から外部に露出す
るリード端子へ良く熱伝導するので、放熱特性が良好と
なる。特に、リードフレームは幅広部から分岐した複数
のリード端子を備えているため、複数のリード端子が放
熱フィンとして機能し、放熱特性が向上すると共に、給
電能力を高めることができる。また、集積回路基板側の
リード端子を半田付けで基板に接続するような場合、半
田溶融のリードの浮き上がりを同等にすることができ、
半田接続の信頼性を高めることができる。リードフレー
ムの幅広部は集積回路基板の縁部裏面で固着されている
ものの、一部僅かな重なりであるから、幅広部から集積
回路基板への熱の伝導はさほど問題とならず、集積回路
基板に直接電子部品を搭載する場合に比して、集積回路
基板の他の電子部品への熱的影響を遙に軽減できる。As described above, since the electronic component is conductively fixed to the wide portion of the lead frame, even when the electronic component is sealed with resin, heat generated from the electronic component is well transferred to the lead terminals exposed to the outside from the wide portion. Since the heat is conducted, heat radiation characteristics are improved. In particular, the lead frame has multiple branches
With multiple lead terminals.
Functions as a heat fin, improving heat dissipation characteristics and
The power capacity can be increased. Also, the integrated circuit board side
When connecting the lead terminals to the board by soldering,
It is possible to make the lift of the lead of the field melting equal,
The reliability of the solder connection can be improved. Although the wide portion of the lead frame is fixed on the back surface of the edge of the integrated circuit board, it partially overlaps slightly, so that heat conduction from the wide portion to the integrated circuit board does not matter so much. Thermal effects on other electronic components of the integrated circuit board can be greatly reduced as compared with a case where electronic components are directly mounted on the IC chip.
【００１６】また、リードフレームは集積回路基板の印
刷配線等に比して配線インピーダンスが遙に低いので、
電圧ドロップを低減できる。特に 、 １つの幅広部には複
数の電子部品が導電固着されているので、幅広部自身が
複数の電子部品の相互配線層として機能し、相互接続の
低インピーダンス化を図ることができる。更に、素子毎
の幅広部を集積回路基板の縁部裏面に固着せずに済むた
め、生産性の向上に資する。 Since the lead frame has much lower wiring impedance than the printed wiring of the integrated circuit board,
Voltage drop can be reduced. In particular , one wide part
Because the number of electronic components is conductively fixed, the wide part itself
Functions as an interconnect layer for multiple electronic components,
Low impedance can be achieved. Furthermore, for each element
Need not be fixed to the back of the edge of the integrated circuit board.
And contribute to improving productivity.
【００１７】リードフレームと集積回路基板とが分離し
て樹脂封止されているのではなく、一部の重なり部分
（縁部）で固着されて全体が一体化されている。このた
め、パッド部分のブレ等を抑えることができるので、ワ
イアボンディング工程では超音波ボンディングを用いる
ことができる。また、樹脂成形時での位置決めが容易で
ある。The lead frame and the integrated circuit board are not separated and sealed with a resin, but are fixed at a part of an overlapping portion (edge) to be integrated as a whole. For this reason, blurring of the pad portion can be suppressed, and ultrasonic bonding can be used in the wire bonding step. Further, positioning during resin molding is easy.
【００１８】第１のリードフレームと第２のリードフレ
ームを用いる場合は、それらのリード端子配列辺同士が
直交関係になるようにすることが望ましい。第１のリー
ドフレームと第２のリードフレームとが直交方向に配向
するため、平坦度が高くなり、歩留まりの向上に資す
る。When the first lead frame and the second lead frame are used, it is desirable that their lead terminal arrangement sides be orthogonal to each other. Since the first lead frame and the second lead frame are oriented in the orthogonal direction, the flatness is increased, which contributes to an improvement in yield.
【００１９】[0019]
【００２０】勿論、櫛歯状に多数のリード端子が半田接
続されると、リードの厚みの側面も電気的且つ機械的に
接続されるので、放熱特性や配線インピーダンスの低減
が一層顕著になる。ここで、多数のリード端子の分岐位
置が樹脂シールパッケージの輪郭の内側にある場合、リ
ード端子の側面も樹脂モールドに接触し投錨効果が発揮
されるので、相互固定が確実になる。Of course, when a large number of lead terminals are connected by soldering in a comb shape, the side surfaces of the thickness of the leads are also electrically and mechanically connected, so that the heat radiation characteristics and the reduction of wiring impedance become more remarkable. Here, when the branch positions of many lead terminals are inside the outline of the resin seal package, the side surfaces of the lead terminals also come into contact with the resin mold and exert an anchoring effect, so that mutual fixing is ensured.
【００２１】このリードフレームの幅広部は集積回路基
板の縁部裏面に固着されているので、集積回路基板の裏
面と幅広部の表面とは同一レベルになっている。このた
め、集積回路基板の板厚の分だけ厚い電子部品を幅広部
上に搭載可能となっており、樹脂厚を厚くせずに、厚み
のあるパワーデバイスの搭載ができる。逆に、幅広部裏
面側の樹脂厚は薄いので、放熱性を確保するに好都合と
なっている。Since the wide portion of the lead frame is fixed to the back surface of the edge of the integrated circuit board, the back surface of the integrated circuit board and the front surface of the wide portion are at the same level. For this reason, electronic components that are as thick as the integrated circuit board can be mounted on the wide portion, and a thick power device can be mounted without increasing the resin thickness. Conversely, since the resin thickness on the back side of the wide portion is thin, it is convenient to ensure heat dissipation.
【００２２】本発明においては、集積回路基板と接続す
るリード端子はその先端部に集積回路基板の縁部裏面を
受けて支持する基板吊り部を有しており、基板裏面の配
線と上記吊り下げ部とを半田又は導電性接着剤にて固着
して成る。このようなパッドダウン形のボンディング構
造においては、固着部位では電気的接続と同時に機械的
接続が達成されているため、基板保持用の吊りリードが
不要となっている。従って、半導体装置の外形寸法を制
限する吊りリードが無くなっているので、小型パッケー
ジの半導体装置を実現できる。また、集積回路基板とリ
ード端子の機械的接続によって、多数のリード端子自体
が放熱フィンの役割を果たすようになるため、集積回路
基板の放熱特性が良好となる。更に、吊りリードへの基
板搭載の工程がなくなるため、工数削減も達成され、製
造コストの低廉化に寄与する。In the present invention, the lead terminal connected to the integrated circuit board has a board suspension at its tip for receiving and supporting the back of the edge of the integrated circuit board. And a fixed portion with a solder or a conductive adhesive. In such a pad-down type bonding structure, the electrical connection and the mechanical connection are achieved at the fixing portion, so that the suspension lead for holding the substrate is unnecessary. Therefore, since there are no suspension leads for limiting the external dimensions of the semiconductor device, a semiconductor device having a small package can be realized. In addition, the mechanical connection between the integrated circuit board and the lead terminals allows many of the lead terminals themselves to function as radiation fins, thereby improving the heat radiation characteristics of the integrated circuit substrate. Further, since the step of mounting the substrate on the suspension leads is eliminated, the number of steps can be reduced, which contributes to a reduction in manufacturing cost.
【００２３】更に、集積回路基板と接続するリード端子
のうち、非連結リード（ＮＣピン）を集積回路基板の側
面に当接する突き当て部を有する位置決め用非連結リー
ドとした場合には、セルフアライメント的に集積回路基
板を位置決めすることができるから、位置決め作業の容
易化を図ることができる。Further, when the non-connecting lead (NC pin) among the lead terminals connected to the integrated circuit board is a non-connecting lead for positioning having an abutting portion abutting on the side surface of the integrated circuit board, the self-alignment is achieved. Since the integrated circuit board can be positioned in a simple manner, the positioning operation can be facilitated.
【００２４】ところで、放熱効果を重視した場合、別の
観点で考察すると、本発明ではパワー電子部品を搭載す
るには２枚の独立のリードフレームが必要である。シャ
ント抵抗のようなものは２端子素子であるため、チップ
抵抗器とした場合、片面に離して２端子面があるもの
と、表裏面に２端子面があるものに大別できる。ダイオ
ードチップの場合も同様である。パワーＭＯＳトランシ
ジスタ。・チップのような３端子素子は、ドレイン端子
面が一方面にあり、他方面にはソース端子面とゲート端
子面とがある。３端子素子でも、熱的にはドレイン端子
面とソース端子面が問題となる。従って、パワー電子部
品、特に、チップ化された電子部品では熱発生面は２箇
所であり、片側面に２箇所あるか、表裏面にそれぞれ１
箇所あるかの違いである。一方の端子面をリードフレー
ムに導電固着しただけでも放熱性の改善や配線インピー
ダンスの低減を図ることができるが、他方の端子面にも
別のリードフレームを接続した方が良い。片側面に２端
子面があるチップは両リードフレームにブリッジ状に固
着する。表裏面に２端子面があるチップは一方のリード
フレーム上に固着し、他方はボンディングワイアを介し
て他方のリードフレームに接続する。By the way, considering the heat radiation effect from another point of view, the present invention requires two independent lead frames to mount the power electronic component. Since a device such as a shunt resistor is a two-terminal element, when it is used as a chip resistor, it can be roughly classified into a two-terminal surface separated from one surface and a two-terminal surface on the front and back surfaces. The same applies to the case of a diode chip. Power MOS transistor. A three-terminal device such as a chip has a drain terminal surface on one side and a source terminal surface and a gate terminal surface on the other surface. Even in a three-terminal device, the drain terminal surface and the source terminal surface pose a problem thermally. Therefore, in a power electronic component, particularly, in a chip-type electronic component, there are two heat-generating surfaces, and there are two heat-generating surfaces on one side or one on each of the front and back surfaces.
It is a difference whether there is a part. Improving heat dissipation and reducing wiring impedance can be achieved only by conductively fixing one terminal surface to the lead frame, but it is better to connect another lead frame to the other terminal surface. A chip having two terminal surfaces on one side is fixed to both lead frames in a bridge shape. A chip having two terminal surfaces on the front and back surfaces is fixed on one lead frame, and the other is connected to the other lead frame via a bonding wire.
【００２５】[0025]
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００２６】図１は本発明の実施例に係る半導体装置を
示す平面図、図２は同半導体装置の縦断側面図である。FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a vertical sectional side view of the semiconductor device.
【００２７】本例の半導体装置は、混成集積回路基板１
０と、これに接続するアルミニウム製のリードフレーム
（ダイバーを図示せず）２０と、パワー電子部品を専用
的に搭載する４枚独立のリードフレーム３１〜３４と、
これらを封止するためのトランスファーモールドにより
成形した表面実装形の樹脂シールパッケージ（ＱＦＰ）
４０とから成る。混成集積回路基板１０はセラミック回
路基板で、抵抗器Ｒ２〜Ｒ６，コンデンサＣ１〜Ｃ９、
ダイオードＤ２，Ｄ３等を搭載しており、厚膜配線（図
示せず）が表裏に形成されている。Ｗ１はダイオードＤ
２のアノードとボンディングパッドＰ５とを接続するア
ルミニウム製のボンディングワイア、Ｗ２はダイオード
Ｄ３のアノードとボンディングパッドＰ７とを接続する
アルミニウム製のボンディングワイアである。この混成
集積回路基板１０は両面配線基板で、図２に示すよう
に、混成集積回路基板１０の裏面にはフリップ・チップ
１５がバンプを以て接続されている。なお、混成集積回
路基板１０上に半導体ＩＣチップを搭載し、これと基板
上の配線とをワイアボンディングしても良い。The semiconductor device of this embodiment is a hybrid integrated circuit board 1
0, an aluminum lead frame (diver not shown) 20 connected thereto, four independent lead frames 31 to 34 for exclusively mounting power electronic components,
Surface mount resin seal package (QFP) molded by transfer molding to seal these
40. The hybrid integrated circuit board 10 is a ceramic circuit board and includes resistors R2 to R6, capacitors C1 to C9,
Diodes D2, D3, etc. are mounted, and thick-film wiring (not shown) is formed on the front and back. W1 is a diode D
Reference numeral W2 denotes an aluminum bonding wire connecting the anode of the diode D3 to the bonding pad P5, and W2 denotes an aluminum bonding wire connecting the anode of the diode D3 to the bonding pad P7. This hybrid integrated circuit board 10 is a double-sided wiring board. As shown in FIG. 2, a flip chip 15 is connected to the back surface of the hybrid integrated circuit board 10 with bumps. Note that a semiconductor IC chip may be mounted on the hybrid integrated circuit board 10 and wire-bonded between the semiconductor IC chip and wiring on the board.
【００２８】ＱＦＰ用リードフレーム２０の多数のイン
ナーリード（リード端子）２２の先端は図２に示す如く
下方に屈曲してから上方に戻して屈曲させた屈曲部（パ
ッドダウン形）となっており、回路基板１０の縁部裏面
を受けて支持する基板吊り部２２ａが形成されている。
この屈曲部は図１に示すように樹脂シールパッケージ４
０との投錨効果を持たせるため平面Ｔ字形に形成されて
いる。樹脂シールパッケージ４０の３方各辺を取り囲む
多数のインナーリード２２の基板吊り部２２ａの上に回
路基板１０が吊り状態で支持されており、回路基板１０
の縁部裏面の膜配線（ランド）と吊り下げ部２２ａとは
半田付けされている。なお、半田付けの代わりに導電性
接着剤を以て両者を固着しても良い。各吊り下げ部２２
ａは少なくとも１本のインナーリード（リード端子）２
２が連結しているが、吊り下げ部２２ｂに対しては２本
のリード端子２２，２２が分岐して連結している。リー
ドフレーム２０の複数の非連結リード（ＮＣピン）のう
ちリード２４は、図３（ａ）に示す如く、回路基板３の
側面に当接する突き当て部２４ａを有している。本例に
おける位置決め用非連結リード２４の突き当て部２４ａ
はリード端面となっている。この突き当て部２４ａは図
１に示すように樹脂シールパッケージ４０との投錨効果
を持たせるために平面的にＴ字形となっている。なお、
図３（ｂ）に示す如く、リード先端部を下方に折り曲げ
た先端折曲部２４ｂとしても良い。先端折曲部２４ｂで
は基板側面との突き当たりの合わせ代を広げることがで
きる。As shown in FIG. 2, the tips of a number of inner leads (lead terminals) 22 of the QFP lead frame 20 are bent portions (pad down type) bent downward and then bent upward. In addition, a board suspension portion 22a that receives and supports the back surface of the edge of the circuit board 10 is formed.
As shown in FIG.
It is formed in a flat T-shape to give an anchoring effect with zero. The circuit board 10 is supported in a suspended state on the board hanging portions 22a of a large number of inner leads 22 surrounding each side of the resin seal package 40 in three directions.
The film wiring (land) on the back surface of the edge of the above and the hanging portion 22a are soldered. In addition, both may be fixed using a conductive adhesive instead of soldering. Each hanging part 22
a is at least one inner lead (lead terminal) 2
2 are connected, but two lead terminals 22, 22 are branched and connected to the suspension portion 22b. As shown in FIG. 3A, the lead 24 of the plurality of unconnected leads (NC pins) of the lead frame 20 has an abutting portion 24 a that contacts the side surface of the circuit board 3. Abutting portion 24a of positioning non-connecting lead 24 in this example
Is the lead end face. As shown in FIG. 1, the abutting portion 24a has a T-shape in plan view so as to have an anchoring effect with the resin seal package 40. In addition,
As shown in FIG. 3B, a lead bent portion 24b may be formed by bending the lead tip downward. In the bent front end portion 24b, the margin of contact with the side surface of the substrate can be widened.
【００２９】ただ、折り曲げ加工等ではスプリングバッ
ク等により位置決めの精度が出し難い場合があるので、
突き当て部２４ａのようにリード端面のままの方がむし
ろ位置決め精度を高くすることができる。However, in bending or the like, it may be difficult to obtain positioning accuracy due to spring back or the like.
If the lead end surface is left as in the case of the abutting portion 24a, the positioning accuracy can be increased.
【００３０】本例においては、集積回路基板１０とイン
ナーリード２２とがパッドダウン形のボンディング構造
であるので、比較的広い面積を持つ固着（半田又は導電
性接着剤）部位では電気的接続と同時に機械的接続が達
成されているため、基板保持用の吊りリードが不要とな
っている。従って、部品点数の削減もさることながら、
半導体装置の外形寸法を制限する吊りリードが無くなっ
ているので、パッケージの小型化を図ることができる。
また、吊りリードへ回路基板を搭載する工程を無くすこ
とができるため、工数削減も達成され、半導体装置の製
造コストの低廉化に寄与する。加えて、集積回路基板１
０と多数のインナーリード２２との機械的接続によっ
て、熱伝導性に富む多数のリード２２による放熱効果が
顕著となる。In this embodiment, since the integrated circuit board 10 and the inner leads 22 have a pad-down type bonding structure, a fixed area (solder or conductive adhesive) having a relatively large area is simultaneously connected to the electrical connection. Since the mechanical connection is achieved, a suspension lead for holding the substrate is not required. Therefore, while reducing the number of parts,
Since the suspension leads for limiting the external dimensions of the semiconductor device are eliminated, the size of the package can be reduced.
Further, since the step of mounting the circuit board on the suspension leads can be eliminated, the number of steps can be reduced, which contributes to a reduction in the manufacturing cost of the semiconductor device. In addition, the integrated circuit board 1
Due to the mechanical connection between the zero and many inner leads 22, the heat radiation effect by the many leads 22 having high thermal conductivity becomes remarkable.
【００３１】非連結リード（ＮＣピン）２４の屈曲した
突き当て部２４ｂ（図３（ｂ）参照）は、インナーリー
ド２２の先端折り曲げ工程で同時に成形することができ
るため、リードフレームの製造における追加工程は不要
である。回路基板１０を基板吊り部２２ａ上に載せるだ
けで、突き当て部２４ａ（２４ｂ）により回路基板１０
がセルフアライメント的（自己整合的）に位置決めされ
ることになるから、位置決め作業の容易化を図ることが
できる。The bent abutting portion 24b (see FIG. 3B) of the unconnected lead (NC pin) 24 can be formed simultaneously in the step of bending the tip of the inner lead 22, so that it can be added to the manufacture of the lead frame. No steps are required. Just by placing the circuit board 10 on the board hanging part 22a, the abutting part 24a (24b)
Are positioned in a self-aligned manner (self-aligned), so that the positioning operation can be facilitated.
【００３２】次に、パワー電子部品を搭載する４枚のリ
ードフレーム３１〜３４について説明する。アルミニウ
ム製の４枚のリードフレーム３１〜３４は、集積回路基
板１０の隣接領域で樹脂シールパッケージ４０の一方の
短辺側に位置している。リードフレーム３１〜３４は、
それぞれ電子部品等を搭載するための平坦状の幅広部
（部品搭載部）３１ｂ〜３４ｂと、これより分岐して連
結した多数のパッドダウン形のリード端子３１ｃ〜３４
ｃとから成る。リードフレーム３１の幅広部３１ｂは平
面片側傾斜辺の台形状で、集積回路基板１０のコーナ縁
部において片側傾斜辺の部分が半田又は導電性接着剤
（固着部位）３１ａを以て固着されており、幅広部３１
ｂからはパッケージ長辺側に４本のリード端子３１ｃが
分岐して延出している。パッケージ長辺側近傍の幅広部
３１ｂ上にはシャント抵抗Ｒ１のチップ抵抗器の一方の
端子面が半田又は導電性接着剤で固着されている。リー
ドフレーム３２の幅広部３２ｂは平面凸形状で、集積回
路基板１０の辺縁部において先端辺の部分が半田又は導
電性接着剤（固着部位）３２ａを以て固着されており、
幅広部３２ｂの基部からはパッケージ短辺側に４本のリ
ード端子３２ｃが分岐して延出している。これら４本の
リード端子３２ｃの左側リード端子からその最外左側に
リード端子３２ｃ′が分岐している。幅広部３２ｂ上に
はパワーＭＯＳトランジスタ・チップＱ１が搭載され、
そのドレイン端子面が半田又は導電性接着剤で固着され
ている。パワーＭＯＳトランジスタ・チップＱ１の上面
にはゲート端子面Ｇ及びソース端子面Ｓが形成されてお
り、ゲート端子面Ｇと集積回路基板１０上に形成された
ボンディングパッドＰ４とがアルミニウム製のボンディ
ングワイアＷ３で接続されている。また、そのソース端
子面Ｓと後述するリードフレーム３３の幅広部３３ｂ上
に形成されたボンディングパッドＰ６とがアルミニウム
製のボンディングワイアＷ４で接続されている。リード
フレーム３３の幅広部３３ｂは平面略Ｌ字形状で、集積
回路基板１０の辺縁部において先端辺の部分が半田又は
導電性接着剤（固着部位）３３ａを以て固着されてお
り、幅広部３３ｂの基部からはパッケージ短辺側に６本
のリード端子３３ｃが分岐して延出している。幅広部３
３ｂ上の先端部側には前述のボンディングパッドＰ６が
形成されていると共に、比較的小規模のＭＯＳトランジ
スタ・チップＱ３が搭載され、そのドレイン端子面が半
田又は導電性接着剤で固着されている。ＭＯＳトランジ
スタ・チップＱ３の上面にはゲート端子面Ｇ及びソース
端子面Ｓが形成されており、ゲート端子面Ｇと集積回路
基板１０上に形成されたボンディングパッドＰ２とがア
ルミニウム製のボンディングワイアＷ５で接続されてい
る。また、そのソース端子面Ｓと集積回路基板１０上に
形成されたボンディングパッドＰ１とがアルミニウム製
のボンディングワイアＷ６で接続されている。幅広部３
３ｂの基部上には、パワーＭＯＳトランジスタ・チップ
Ｑ２が搭載され、そのドレイン端子面が半田又は導電性
接着剤で固着されている。パワーＭＯＳトランジスタ・
チップＱ２の上面にはゲート端子面Ｇ及びソース端子面
Ｓが形成されており、ゲート端子面Ｇと集積回路基板１
０上に形成されたボンディングパッドＰ３とがアルミニ
ウム製のボンディングワイアＷ７で接続されている。ま
た、そのソース端子面Ｓと後述するリードフレーム３４
の幅広部３４ｂ上に形成されたボンディングパッドＰ８
とがアルミニウム製のボンディングワイアＷ８で接続さ
れている。リードフレーム３３の幅広部３３ｂの基部に
はダイオード・チップＤ１が搭載され、そのカソード端
子面が半田又は導電性接着剤で固着されている。ダイオ
ード・チップＤ１の上面に形成されたアノード端子面Ａ
と後述するリードフレーム３４の幅広部３４ｂ上に形成
されたボンディングパッドＰ８とがアルミニウム製のボ
ンディングワイアＷ９で接続されている。リードフレー
ム３４の幅広部３４ｂは平面片側曲線辺の台形状で、集
積回路基板１０の他方のコーナ縁部において曲線辺の部
分が半田又は導電性接着剤（固着部位）３４ａを以て固
着されており、幅広部３４ｂからは他方のパッケージ長
辺側に５本のリード端子３４ｃが櫛歯状に分岐して延出
している。幅広部３４ｂ上にはボンディングパッドＰ８
のみが形成され、前述したように、このボンディングパ
ッドＰ８にはボンディングワイアＷ８，Ｗ９が接続され
ている。なお、リードフレーム３１〜３４の裏面側には
セラミック板５０が裏打ちされている。Next, four lead frames 31 to 34 on which power electronic components are mounted will be described. The four lead frames 31 to 34 made of aluminum are located on one short side of the resin seal package 40 in an area adjacent to the integrated circuit board 10. The lead frames 31 to 34 are
Flat wide portions (component mounting portions) 31b to 34b for mounting electronic components and the like, and a large number of pad-down type lead terminals 31c to 34 branched and connected therefrom.
c. The wide portion 31b of the lead frame 31 has a trapezoidal shape with a single inclined side on a flat surface, and a portion of the inclined side on the corner edge of the integrated circuit board 10 is fixed with solder or a conductive adhesive (fixed portion) 31a, and is wide. Part 31
From b, four lead terminals 31c branch off and extend to the long side of the package. One terminal surface of the chip resistor of the shunt resistor R1 is fixed on the wide portion 31b near the long side of the package with solder or a conductive adhesive. The wide portion 32b of the lead frame 32 has a planar convex shape, and a tip end portion of the peripheral portion of the integrated circuit board 10 is fixed using solder or a conductive adhesive (fixing portion) 32a.
Four lead terminals 32c are branched from the base of the wide portion 32b and extend to the shorter side of the package. A lead terminal 32c 'branches from the left lead terminal of these four lead terminals 32c to the outermost left side. A power MOS transistor chip Q1 is mounted on the wide portion 32b,
The drain terminal surface is fixed with solder or a conductive adhesive. A gate terminal surface G and a source terminal surface S are formed on the upper surface of the power MOS transistor chip Q1, and the bonding terminal P3 formed on the integrated circuit substrate 10 is bonded to the gate terminal surface G by an aluminum bonding wire W3. Connected by Further, the source terminal surface S and a bonding pad P6 formed on a wide portion 33b of the lead frame 33 described later are connected by a bonding wire W4 made of aluminum. The wide portion 33b of the lead frame 33 has a substantially L-shape in plan view, and a front end portion is fixed to the periphery of the integrated circuit board 10 with solder or a conductive adhesive (fixing portion) 33a. From the base, six lead terminals 33c are branched and extend to the shorter side of the package. Wide part 3
The above-mentioned bonding pad P6 is formed on the tip side on 3b, a relatively small-scale MOS transistor chip Q3 is mounted, and its drain terminal surface is fixed with solder or a conductive adhesive. . A gate terminal surface G and a source terminal surface S are formed on the upper surface of the MOS transistor chip Q3, and the gate terminal surface G and the bonding pad P2 formed on the integrated circuit substrate 10 are bonded by an aluminum bonding wire W5. It is connected. Further, the source terminal surface S and the bonding pad P1 formed on the integrated circuit substrate 10 are connected by a bonding wire W6 made of aluminum. Wide part 3
A power MOS transistor chip Q2 is mounted on the base of 3b, and its drain terminal surface is fixed with solder or a conductive adhesive. Power MOS transistor
A gate terminal surface G and a source terminal surface S are formed on the upper surface of the chip Q2.
The bonding pad P3 formed on the substrate 0 is connected by a bonding wire W7 made of aluminum. Further, the source terminal surface S and a lead frame 34 described later are used.
Pad P8 formed on wide portion 34b of
Are connected by a bonding wire W8 made of aluminum. A diode chip D1 is mounted on the base of the wide portion 33b of the lead frame 33, and its cathode terminal surface is fixed with solder or a conductive adhesive. Anode terminal surface A formed on the upper surface of diode chip D1
A bonding pad P8 formed on a wide portion 34b of the lead frame 34 described later is connected by a bonding wire W9 made of aluminum. The wide part 34b of the lead frame 34 has a trapezoidal shape with one curved side on a plane, and the curved part at the other corner edge of the integrated circuit board 10 is fixed with solder or a conductive adhesive (fixed part) 34a. From the wide portion 34b, five lead terminals 34c are branched in a comb shape and extend to the longer side of the other package. A bonding pad P8 is provided on the wide portion 34b.
Only the bonding wires W8 and W9 are connected to the bonding pad P8 as described above. Note that a ceramic plate 50 is lined on the back side of the lead frames 31 to 34.
【００３３】図４はパワー電子部品を搭載する４枚のリ
ードフレーム３１〜３４の領域における回路構成を説明
する模式的回路図である。図４中の矢印は電子部品から
の発熱の熱伝導の方向を示す。シャント抵抗Ｒ１は大き
な電流が流れることで電圧降下を検出するためのチップ
抵抗器となっており、一方の端子面がリードフレーム３
１の幅広部３１ｂ上に導電固着されていると共に他方の
端子面がリードフレーム３２の幅広部３１ｂの先端部側
に導電固着されている。シャント抵抗Ｒ１の発熱量が大
きくても、２枚のリードフレーム３１，３２に熱伝導
し、幅広部３１ｂ，３２ｂを介して放熱フィンとしての
多数のリード端子３１ｃ，３２ｃから樹脂シールパッケ
ージ４０の外に放熱されるようになっている。特に、リ
ードフレーム３１の幅広部３１ｂは樹脂パッケージの輪
郭の近傍にあるため、リードフレーム３２による放熱よ
りもリードフレーム３１による放熱の方が優性である。
リードフレーム３２上ではパワーＭＯＳトランジスタ・
チップＱ１による発熱量はシャント抵抗Ｒ１のそれに比
し相当なものである。このためパワーＭＯＳトランジス
タ・チップＱ１は幅広部３２ｂの基部すなわちリード端
子３２ｃ側に搭載して、熱を外部へ低い熱伝導抵抗で速
やかに放熱するようにしており、逆に平面凸形状の先端
部は先細状にして熱伝導抵抗を高め、チップＱ１からの
熱が先端部側に波及し難くしている。チップＱ１とシャ
ント抵抗Ｒ１との間は積極的に括れ状にしても良いが、
レイアウト等が許せば、それぞれ別のリードフレームに
搭載する方が良い。ここで、パワーＭＯＳトランジスタ
・チップＱ１の発熱は、制御端子としてのゲート端子面
Ｇでは問題にならず、ドレイン端子面とソース端子面Ｓ
で問題となるため、ドレイン端子面にリードフレーム３
２を導電固着すると共に、ソース端子面Ｓでは熱伝導性
の良いアルミニウム製のボンディングワイアＷ４をボン
ディングし、その他端をリードフレーム３３のボンディ
ングパッドＰ６にボンディングしてある。ソース端子面
Ｓでの発熱はボンディングワイアＷ４を介してリードフ
レーム３３に伝導する。リードフレーム３３の幅広部３
３ｃ上ではパワーＭＯＳトランジスタ・チップＱ２のド
レイン端子面とソース端子面Ｓ及びダイオード・チップ
Ｄ１のカソード端子面とアノード端子面Ａでの発熱が問
題である。トランジスタ・チップＱ２及びダイオード・
チップＤ１はリード端子３３ｃ寄りに位置しているの
で、ドレイン端子面及びカソード端子面の熱は外部へ低
い熱伝導抵抗で速やかに放熱する。トランジスタ・チッ
プＱ２のソース端子面Ｓでの発熱はボンディングワイア
Ｗ８を介してリードフレーム３４に伝導し、ダイオード
・チップＤ１のアノード端子面Ａでの発熱はボンディン
グワイアＷ９を介してリードフレーム３４に伝導する。
リードフレーム３４は電子部品を搭載せず、単にボンデ
ィングパッドＰ８が形成され、その上に２本のボンディ
ングワイアＷ８，９がボンディングされているだけであ
る。同電位の給電作用と放熱作用を果たしている。事情
が許せば、ボンディングパッドＰ８とアノード端子面Ａ
又はソース端子面Ｓとの間で２本以上のボンディングワ
イアをボンディングしても良い。FIG. 4 is a schematic circuit diagram for explaining a circuit configuration in a region of four lead frames 31 to 34 on which power electronic components are mounted. Arrows in FIG. 4 indicate directions of heat conduction of heat generated from the electronic components. The shunt resistor R1 is a chip resistor for detecting a voltage drop when a large current flows.
The other terminal surface is conductively fixed on the wide portion 31b of the lead frame 32 while being conductively fixed on the first wide portion 31b. Even if the amount of heat generated by the shunt resistor R1 is large, heat is conducted to the two lead frames 31 and 32, and the lead terminals 31c and 32c as heat radiation fins are removed from the resin seal package 40 through the wide portions 31b and 32b. The heat is dissipated. In particular, since the wide portion 31b of the lead frame 31 is near the contour of the resin package, heat radiation by the lead frame 31 is more dominant than heat radiation by the lead frame 32.
On the lead frame 32, a power MOS transistor
The amount of heat generated by the chip Q1 is considerably larger than that of the shunt resistor R1. For this reason, the power MOS transistor chip Q1 is mounted on the base of the wide portion 32b, that is, on the lead terminal 32c side, so that heat can be quickly radiated to the outside with low heat conduction resistance. Is tapered to increase the heat conduction resistance, so that the heat from the chip Q1 is unlikely to spread to the tip side. Although the space between the chip Q1 and the shunt resistor R1 may be positively constricted,
If the layout allows, it is better to mount them on separate lead frames. Here, the heat generated by the power MOS transistor chip Q1 does not cause a problem on the gate terminal surface G as the control terminal, and the drain terminal surface and the source terminal surface S
Therefore, a lead frame 3 may be attached to the drain terminal surface.
In addition, a bonding wire W4 made of aluminum having good thermal conductivity is bonded to the source terminal surface S, and the other end is bonded to a bonding pad P6 of the lead frame 33. Heat generated at the source terminal surface S is conducted to the lead frame 33 via the bonding wire W4. Wide part 3 of lead frame 33
On 3c, heat is generated on the drain terminal surface and the source terminal surface S of the power MOS transistor chip Q2 and on the cathode terminal surface and the anode terminal surface A of the diode chip D1. Transistor chip Q2 and diode
Since the chip D1 is located near the lead terminal 33c, heat on the drain terminal surface and the cathode terminal surface is quickly radiated to the outside with low heat conduction resistance. Heat generated at the source terminal surface S of the transistor chip Q2 is transmitted to the lead frame 34 via the bonding wire W8, and heat generated at the anode terminal surface A of the diode chip D1 is transmitted to the lead frame 34 via the bonding wire W9. I do.
The lead frame 34 has no electronic components mounted thereon, only a bonding pad P8 is formed, and only two bonding wires W8, 9 are bonded thereon. It has the same potential power supply function and heat dissipation function. If circumstances permit, bonding pad P8 and anode terminal surface A
Alternatively, two or more bonding wires may be bonded to the source terminal surface S.
【００３４】このように、リードフレーム３１〜３４の
幅広部３１ｂ〜３４ｂにシャント抵抗Ｒ１，パワーＭＯ
Ｓトランジスタ・チップＱ１，Ｑ２，ダイオード・チッ
プＤ１が導電固着されており、且つ、その固着端子面に
対する反対極性の端子面（ソース端子面Ｓ，アノード端
子面Ａ）も熱伝導性に富むアルミニウムのボンディング
ワイアＷ４，Ｗ８，Ｗ９は他のリードフレームに接続し
ている。パワー電子部品の熱発生部はすべてリードフレ
ームやボンディングワイアを介して集積回路基板１０を
経由せずに放熱フィンとしての多数のリード端子３１ｃ
〜３４ｃへ伝導し、そこから樹脂パッケージ外へ放熱さ
れるようになっている。表面実装形の樹脂シールパッケ
ージ４０で封止された状態でも、パワー電子部品から発
生する熱は幅広部３１ｂ〜３４ｂから外部に露出するリ
ード端子３１〜３４ｃへ良く熱伝導するので、放熱特性
が良好となる。As described above, the shunt resistor R1 and the power MO are connected to the wide portions 31b to 34b of the lead frames 31 to 34.
The S transistor chips Q1, Q2 and the diode chip D1 are conductively fixed, and the terminal surfaces (source terminal surface S, anode terminal surface A) of opposite polarities to the fixed terminal surfaces are also made of aluminum having high thermal conductivity. The bonding wires W4, W8, W9 are connected to other lead frames. All of the heat generating parts of the power electronic components do not pass through the integrated circuit board 10 through the lead frame or the bonding wire, but a large number of lead terminals 31c as radiation fins.
To 34c, from which heat is radiated out of the resin package. Even when sealed with the surface-mount type resin seal package 40, heat generated from the power electronic component is well conducted to the lead terminals 31 to 34c exposed to the outside from the wide portions 31b to 34b, so that the heat radiation characteristics are good. Becomes
【００３５】リードフレーム３１〜３４の幅広部３１ｂ
〜３４ｂは集積回路基板１０の縁部裏面３１ａ〜３４ａ
で固着されているが、この固着部位は一部の重なりであ
るから、幅広部３１ｂ〜３４ｂから集積回路基板１０へ
の熱の伝導は問題とならない。集積回路基板１０に直接
パワー電子部品を搭載する場合に比して、集積回路基板
１０の電子部品への熱的影響を頗る軽減できる。Wide portion 31b of lead frames 31-34
To 34b are edge back surfaces 31a to 34a of the integrated circuit substrate 10.
However, since the fixing portions are partially overlapped, the conduction of heat from the wide portions 31b to 34b to the integrated circuit board 10 does not matter. The thermal effect on the electronic components of the integrated circuit board 10 can be significantly reduced as compared with the case where power electronic components are directly mounted on the integrated circuit board 10.
【００３６】リードフレーム３１〜３４にチップ抵抗
器，トランジスタ・チップＱ１，Ｑ２，ダイオード・チ
ップＤ１が導電固着されているので、集積回路基板の印
刷配線等に比して配線インピーダンスが遙に低い。特
に、シャント抵抗Ｒ１に関する配線部の電圧ドロップを
低減できる。Since the chip resistors, the transistor chips Q1, Q2, and the diode chip D1 are conductively fixed to the lead frames 31 to 34, the wiring impedance is much lower than that of the printed wiring of the integrated circuit board. In particular, it is possible to reduce the voltage drop of the wiring portion related to the shunt resistor R1.
【００３７】リードフレーム３１〜３４と集積回路基板
１０とは固着部位３１ａ〜３４ａにおいて固着され、一
体化されている。このため、パッド部分のブレ等を抑え
ることができるので、ワイアボンディング工程では超音
波ボンディングを用いることができる。また、樹脂成形
時での位置決めが容易である。本例ではリードフレーム
３１〜３４の板厚は0.25mm、ボンディングワイヤの太さ
は0.25mmであるため、超音波ボンディング工程ではボン
ディング性が安定しないことを考慮して裏打ち部材とし
てセラミック板５０を固着してある。The lead frames 31 to 34 and the integrated circuit board 10 are fixed at fixing portions 31a to 34a and are integrated. For this reason, blurring of the pad portion can be suppressed, and ultrasonic bonding can be used in the wire bonding step. Further, positioning during resin molding is easy. In this example, since the thickness of the lead frames 31 to 34 is 0.25 mm and the thickness of the bonding wires is 0.25 mm, the ceramic plate 50 is fixed as a backing member in consideration of unstable bonding in the ultrasonic bonding process. I have.
【００３８】シャント抵抗Ｒ１が跨がって搭載されるリ
ードフレーム３１，３２はリード端子配列辺同士が直交
関係になっている。また、チップＱ２が搭載されるリー
ドフレーム３３と、そのソース端子面Ｓがボンディング
ワイアＷ８を介して接続されたリードフレーム３４はリ
ード端子配列辺同士が直交関係になっている。このよう
に隣接するリードフレーム同士を直交方向に配向した場
合、平坦性が高くなり、歩留まりの向上に資する。In the lead frames 31 and 32 on which the shunt resistor R1 is mounted straddling, the lead terminal arrangement sides are orthogonal to each other. Further, the lead frame 33 on which the chip Q2 is mounted and the lead frame 34 whose source terminal surface S is connected via the bonding wire W8 have an orthogonal relationship between the lead terminal arrangement sides. When the adjacent lead frames are oriented in the orthogonal direction as described above, the flatness is increased, which contributes to an improvement in yield.
【００３９】本例においては、幅広部３１ｂ〜３４ｂか
ら多数のリード端子３１ｃ〜３４ｃが分岐させてある。
集積回路基板１０側のリード端子２２を半田付けで基板
に接続するような場合、半田溶融の際、瞬間的に微小な
リードの浮き上がりが生じるが、これとバランスさせて
同様な浮き上がりをもたせるため、リード端子２２と同
等なリード端子３１ｃ〜３４ｃにしてあり、半田接続の
信頼性を高めるようにしている。勿論、櫛歯状に多数の
リード端子３１ｃ〜３４ｃが半田接続されると、リード
の厚みの側面も電気的且つ機械的に接続されるので、放
熱特性や配線インピーダンスの低減が一層顕著になる。
ここで、本例においては多数のリード端子３１ｃ〜３４
ｃの分岐位置が樹脂シールパッケージ４０の輪郭の内側
にある。In this embodiment, a large number of lead terminals 31c to 34c are branched from the wide portions 31b to 34b.
In the case where the lead terminals 22 on the integrated circuit board 10 side are connected to the board by soldering, when the solder is melted, minute floating of the leads occurs instantaneously. Lead terminals 31c to 34c equivalent to the lead terminals 22 are provided to improve the reliability of the solder connection. Of course, when a large number of lead terminals 31c to 34c are connected by soldering in a comb shape, the side surfaces of the lead thickness are also electrically and mechanically connected, so that the heat radiation characteristics and the reduction in wiring impedance become more remarkable.
Here, in this example, a large number of lead terminals 31 c to 34
The branch position of “c” is inside the outline of the resin seal package 40.
【００４０】リード端子３２ｃ′に見られるように、パ
ッケージ４０の輪郭の内側で隣接のリード端子３２ｃか
ら分岐している。リード端子間にも樹脂材が付き回るの
で、投錨効果が発揮されており、相互固定が安定且つ確
実になる。As can be seen from the lead terminal 32c ', it branches off from the adjacent lead terminal 32c inside the outline of the package 40. Since the resin material also wraps around between the lead terminals, an anchoring effect is exhibited, and the mutual fixing is stable and reliable.
【００４１】リードフレーム３１〜３４の幅広部３１ｂ
〜３４ｂは集積回路基板１０の縁部上面ではなく縁部裏
面にて固着されている。このため、集積回路基板１０の
板厚の分だけ厚い電子部品を幅広部３１ｂ〜３４ｂ上に
搭載可能となっており、厚みのあるパワーデバイスの搭
載の余裕を生じている。また、幅広部裏面側の樹脂厚は
薄いので、放熱性を確保するに好都合となっている。Wide portions 31b of the lead frames 31 to 34
34b are fixed not on the upper surface of the edge of the integrated circuit substrate 10 but on the rear surface of the edge. For this reason, electronic components thicker by the thickness of the integrated circuit board 10 can be mounted on the wide portions 31b to 34b, and there is a margin for mounting a thick power device. In addition, since the resin thickness on the rear surface side of the wide portion is thin, it is convenient for securing heat dissipation.
【００４２】[0042]
【発明の効果】以上説明したように、本発明は、パワー
電子部品を小電力型部品と同じ集積回路基板に搭載して
樹脂封止する構造でなく、集積回路基板とは別体のリー
ドフレームの幅広部に固着して集積回路基板と共に樹脂
封止した構造を特徴としている。従って、次の効果を奏
する。As described above, the present invention does not have a structure in which a power electronic component is mounted on the same integrated circuit substrate as a low-power type component and is sealed with a resin, but a lead frame separate from the integrated circuit substrate. And a resin-sealed structure together with the integrated circuit board. Therefore, the following effects are obtained.
【００４３】 集積回路基板の縁部裏面にて固着され
た幅広部及び当該幅広部から分岐した複数のリード端子
を備えたリードフレームと、このリードフレームの幅広
部上に半田又は導電性接着剤にて一方端子面側が導電固
着された複数の電子部品とを有しているので、複数のリ
ード端子が放熱フィンとして機能し、放熱特性が向上す
ると共に、給電能力を高めることができる。また、集積
回路基板側のリード端子を半田付けで基板に接続するよ
うな場合、半田溶融のリードの浮き上がりを同等にする
ことができ、半田接続の信頼性を高めることができる。
更に、リードフレームは集積回路基板の印刷配線等に比
して配線インピーダンスが遙に低いので、電圧ドロップ
を低減できる。特に 、 １つの幅広部には複数の電子部品
が導電固着されているので、幅広部自身が複数の電子部
品の相互配線層として機能し、相互接続の低インピーダ
ンス化を図ることができる。更に、素子毎の幅広部を集
積回路基板の縁部裏面に固着せずに済むため、生産性の
向上に資する。 Fixed on the back surface of the edge of the integrated circuit substrate
Wide part and a plurality of lead terminals branched from the wide part
And a lead frame with
One side of the terminal is electrically conductive with solder or conductive adhesive.
Since it has a plurality of electronic components attached,
The lead terminal functions as a radiation fin, improving the radiation characteristics
And the power supply capacity can be increased. Also integrated
Connect the lead terminals on the circuit board to the board by soldering.
In such cases, make the lift of the solder molten lead equal.
Therefore, the reliability of the solder connection can be improved.
In addition, lead frames are not as well as printed wiring on integrated circuit boards.
Voltage drop because the wiring impedance is much lower
Can be reduced. In particular , one wide part has multiple electronic components
Are electrically conductively fixed, so that the wide part itself is
Low-impedance interconnects
Can be achieved. In addition, a wide section for each element
Productivity does not have to be fixed to the back of the edge of the integrated circuit board.
Contribute to improvement.
【００４４】 第１のリードフレームの幅広部上に半
田又は導電性接着剤にて一方端子面側の第１の端子部を
導電固着されると共に、第２のリードフレームの幅広部
上に半田又は導電性接着剤にて一方端子面側の第２の端
子部を導電固着されてなる電子部品を有しているため、
２端子素子などをボンディングワイア無しで幅広部間に
跨って搭載できるので、幅広部の占有スペースの削減
と、幅広部間の回路的接続の達成と、分岐した複数のリ
ード端子による放熱特性の向上を図ることができる。The half of the first lead frame is placed on the wide part.
The first terminal portion on one terminal surface side with a pad or a conductive adhesive
A wide portion of the second lead frame, which is fixedly conductive.
The second end on one terminal surface side with solder or conductive adhesive on top
Since it has an electronic component in which the child part is conductively fixed,
Two-terminal element between wide parts without bonding wire
Since it can be mounted across the floor, the space occupied by the wide part is reduced.
To achieve a circuit connection between the wide sections and a plurality of branched
The heat radiation characteristics can be improved by the lead terminals .
【００４５】 第１及び第２のリードフレームを用い
る場合は、それらのリード端子配列辺同士が直交関係に
なっていると、平坦度が高くなり、歩留まりの向上に資
する。In the case where the first and second lead frames are used, if the lead terminal arrangement sides are in an orthogonal relationship, the flatness is increased, which contributes to an improvement in yield.
【００４６】 幅広部から多数のリード端子が分岐し
ている場合には、パッケージのすべてのリード端子の形
状が同等化するので、半田溶融のリードの浮きをバラン
スさせることができ、半田接続の信頼性を高めることが
できる。また、リードの厚みの側面も電気的且つ機械的
に接続されるので、放熱特性や配線インピーダンスの低
減が一層顕著になる。When a large number of lead terminals are branched from the wide portion, the shapes of all the lead terminals of the package are equalized, so that the floating of the solder melted leads can be balanced, and the reliability of the solder connection can be improved. Can be enhanced. Further, since the side surfaces of the lead thickness are also electrically and mechanically connected, the heat radiation characteristics and the reduction of the wiring impedance become more remarkable.
【００４７】 特に、多数のリード端子の分岐位置が
樹脂シールパッケージの輪郭の内側にある場合、リード
端子の側面も樹脂モールドに接触し投錨効果が発揮され
るので、相互固定が確実になる。In particular, when the branch positions of a large number of lead terminals are inside the outline of the resin seal package, the side surfaces of the lead terminals also come into contact with the resin mold and exhibit an anchoring effect, so that mutual fixing is ensured.
【００４８】 リードフレームの幅広部は集積回路基
板の縁部裏面に固着されているので、厚みのあるパワー
デバイスの搭載ができる。逆に、幅広部裏面側の樹脂厚
は薄いので、放熱性を確保するに好都合となっている。Since the wide portion of the lead frame is fixed to the back surface of the edge of the integrated circuit substrate, a thick power device can be mounted. Conversely, since the resin thickness on the back side of the wide portion is thin, it is convenient to ensure heat dissipation.
【図１】本発明の実施例に係る半導体装置を示す平面図
である。FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention.
【図２】同半導体装置の縦断側面図である。FIG. 2 is a vertical sectional side view of the semiconductor device.
【図３】（ａ），（ｂ）は同半導体装置における突き当
て部を有する非連結リードをそれぞれ示す断面図であ
る。FIGS. 3 (a) and 3 (b) are cross-sectional views respectively showing unconnected leads having abutting portions in the semiconductor device.
【図４】同装置においてパワー電子部品を搭載する４枚
のリードフレームの領域の回路構成を説明する模式的回
路図である。FIG. 4 is a schematic circuit diagram illustrating a circuit configuration of a region of four lead frames on which power electronic components are mounted in the device.
【図５】（ａ）は従来の半導体装置の一例を示す部分平
面図、（ｂ）は同装置の部分断面図である。FIG. 5A is a partial plan view showing an example of a conventional semiconductor device, and FIG. 5B is a partial sectional view of the same device.
１０…集積回路基板（混成集積回路基板） １５…フリップ・チップ ２０…集積回路基板のリードフレーム ２２…インナーリード（リード端子） ２２ａ…基板吊り部 ２４…非連結リード（ＮＣ） ２４ａ，２４ｂ…突き当て部 ３１〜３４…パワー電子部品のリードフレーム ３１ａ〜３４ａ…固着部位 ３１ｂ〜３４ｂ…幅広部 ３１ｃ〜３４ｃ，３２ｃ′…リード端子 Ｒ１…シャント抵抗のチップ Ｑ１，Ｑ２…パワーＭＯＳトランジスタ・チップ Ｄ１…ダイオード・チップ ４０…表面実装形の樹脂シールパッケージ（ＱＦＰ）。 ５０…セラミック板。 DESCRIPTION OF SYMBOLS 10 ... Integrated circuit board (hybrid integrated circuit board) 15 ... Flip chip 20 ... Lead frame of integrated circuit board 22 ... Inner lead (lead terminal) 22a ... Board hanging part 24 ... Non-connection lead (NC) 24a, 24b ... Thrust Contact portions 31 to 34 Lead frame for power electronic components 31a to 34a Fixing portions 31b to 34b Wide portions 31c to 34c and 32c 'Lead terminals R1 Shunt resistor chips Q1, Q2 Power MOS transistor chips D1 Diode chip 40: Surface mount type resin seal package (QFP). 50: ceramic plate.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 25/07 H01L 25/18 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/50 H01L 25/07 H01L 25/18
Claims (8)
続して表面実装形の樹脂シールパッケージで封止して成
る半導体装置において、前記集積回路基板に接続するリ
ード端子とは別体であって、前記集積回路基板の縁部裏
面にて固着された幅広部及び当該幅広部から分岐した複
数のリード端子を備えたリードフレームと、このリード
フレームの前記幅広部上に半田又は導電性接着剤にて一
方端子面側が導電固着された複数の電子部品と、この複
数の電子部品のうち、トランジスタ部品の他方端子面側
の制御端子部と前記集積回路基板の配線とを導電接続す
るボンディングワイアとが前記樹脂シールパッケージで
封止されて成ることを特徴とする半導体装置。1. A semiconductor device in which wiring and lead terminals of an integrated circuit board are connected and sealed with a surface-mount type resin seal package, wherein the lead terminals connected to the integrated circuit board are separate from each other. A wide portion fixed on the back surface of the edge of the integrated circuit substrate and a plurality of portions branched from the wide portion.
A lead frame having a number of lead terminals, a soldering or a conductive adhesive on the wide portion of the lead frame one
A plurality of electronic components rectangular terminal side is fixed conductive, this double
Of the number of electronic components, the other terminal side of the transistor component
Semiconductor device comprising a bonding wire for connecting a conductive control terminal unit and the wiring of the integrated circuit board is characterized by comprising sealed by the resin sealing package.
続して表面実装形の樹脂シールパッケージで封止して成
る半導体装置において、前記集積回路基板に接続するリ
ード端子とは別体であって、前記集積回路基板の縁部裏
面にて固着された幅広部及び当該幅広部から分岐した複
数のリード端子を備えた第１及び第２のリードフレーム
と、第１のリードフレームの前記幅広部上に半田又は導
電性接着剤にて一方端子面側の第１の端子部を導電固着
されると共に、第２のリードフレームの前記幅広部上に
半田又は導電性接着剤にて一方端子面側の第２の端子部
を導電固着されてなる電子部品とが前記樹脂シールパッ
ケージで封止されて成ることを特徴とする半導体装置。2. A semiconductor device comprising a wiring and a lead terminal of an integrated circuit board connected to each other and sealed with a surface mount type resin seal package, wherein the lead terminal connected to the integrated circuit board is separate from the semiconductor device. A wide portion fixed on the back surface of the edge of the integrated circuit substrate and a plurality of portions branched from the wide portion.
First and second lead frames provided with a number of lead terminals, and the first terminal portion on one terminal surface side is conductively fixed on the wide portion of the first lead frame with solder or a conductive adhesive.
And on the wide part of the second lead frame.
Second terminal portion on one terminal surface side by solder or conductive adhesive
And an electronic component which is conductively fixed to the semiconductor device and sealed with the resin seal package.
前記電子部品は抵抗器であることを特徴とする半導体装
置。3. The semiconductor device according to claim 2, wherein
The said electronic component is a resistor, The semiconductor device characterized by the above-mentioned .
記載の半導体装置において、前記樹脂シールパッケージ
のうち前記第１のリードフレームのリード端子配列辺と
前記第２のリードフレームのリード端子配列辺は直交関
係にあることを特徴とする半導体装置。The semiconductor device according to any one of 4. The method of claim 2 through claim 3, wherein said first lead terminal arrangement sides and the second lead of the lead frame of the lead frame of the resin sealed package A semiconductor device, wherein the terminal arrangement sides are in an orthogonal relationship.
記載の半導体装置において、前記多数のリード端子の分
岐位置は前記樹脂シールパッケージの輪郭の内側である
ことを特徴とする半導体装置。5. The semiconductor device according to claim 1 , wherein a branch position of the plurality of lead terminals is inside a contour of the resin seal package. Semiconductor device.
記載の半導体装置において、前記集積回路基板と接続す
るリード端子はその先端部に前記集積回路基板の縁部裏
面を受けて支持する基板吊り部を有しており、前記基板
裏面の配線と上記吊り下げ部とを半田又は導電性接着剤
にて固着して成ることを特徴とする半導体装置。The semiconductor device according to any one of the claims 6] claims 1 to 5, a lead terminal connected to the integrated circuit board is subjected to edge back surface of the integrated circuit substrate to the distal end support A semiconductor device, comprising: a substrate suspending portion to be connected, wherein the wiring on the back surface of the substrate and the suspending portion are fixed by solder or a conductive adhesive.
記載の半導体装置において、前記集積回路基板の側面に
当接する突き当て部を有する位置決め用非連結リードを
備えて成ることを特徴とする半導体装置。7. The semiconductor device according to any one of claims 1 to 6, characterized in that it comprises an unconsolidated lead positioning with abutting portion abutting on the side surface of the integrated circuit substrate Semiconductor device.
記載の半導体装置において、前記集積回路基板は混成集
積回路基板であることを特徴とする半導体装置。8. The semiconductor device according to any one of claims 1 to 7, wherein a said integrated circuit substrate is a hybrid integrated circuit substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26712594A JP3183064B2 (en) | 1994-10-31 | 1994-10-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26712594A JP3183064B2 (en) | 1994-10-31 | 1994-10-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08130283A JPH08130283A (en) | 1996-05-21 |
| JP3183064B2 true JP3183064B2 (en) | 2001-07-03 |
Family
ID=17440422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26712594A Expired - Fee Related JP3183064B2 (en) | 1994-10-31 | 1994-10-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183064B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102460291B1 (en) * | 2021-01-05 | 2022-10-28 | 서울특별시 | Ground crosswalk sign for pedestrian |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| JP4037589B2 (en) * | 2000-03-07 | 2008-01-23 | 三菱電機株式会社 | Resin-encapsulated power semiconductor device |
| DE102007028512A1 (en) * | 2007-06-21 | 2008-12-24 | Robert Bosch Gmbh | Electrical component |
| JP2011134990A (en) * | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | Semiconductor device and manufacturing method therefor |
| JP2012151163A (en) * | 2011-01-17 | 2012-08-09 | Sanken Electric Co Ltd | Semiconductor module |
-
1994
- 1994-10-31 JP JP26712594A patent/JP3183064B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102460291B1 (en) * | 2021-01-05 | 2022-10-28 | 서울특별시 | Ground crosswalk sign for pedestrian |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08130283A (en) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627981B2 (en) | Resin-packaged semiconductor device | |
| JP3526788B2 (en) | Method for manufacturing semiconductor device | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US8564049B2 (en) | Flip chip contact (FCC) power package | |
| JP2582013B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2992814B2 (en) | Semiconductor package | |
| JPH0550134B2 (en) | ||
| JP2546195B2 (en) | Resin-sealed semiconductor device | |
| JPH06283650A (en) | Semiconductor device | |
| JPH11135706A (en) | Semiconductor device | |
| JP3183064B2 (en) | Semiconductor device | |
| JPH10189653A (en) | Semiconductor element and circuit module having this semiconductor element | |
| JPH08139218A (en) | Hybrid integrated circuit device and its manufacture | |
| JP3183063B2 (en) | Semiconductor device | |
| JP2003297994A (en) | Semiconductor device and manufacturing method thereof | |
| JPH05291489A (en) | Resin-sealed semiconductor device | |
| JPH09186288A (en) | Semiconductor device | |
| JPH03174749A (en) | Semiconductor device | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH0661408A (en) | Surface mount type semiconductor device | |
| KR100244826B1 (en) | A semiconductor device and method for manufacturing the same | |
| JP2690248B2 (en) | Surface mount type semiconductor device | |
| JPH08130284A (en) | Semiconductor device | |
| KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
| JP3670636B2 (en) | Electronic device with electronic components mounted |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |