JP5742623B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5742623B2 JP5742623B2 JP2011206551A JP2011206551A JP5742623B2 JP 5742623 B2 JP5742623 B2 JP 5742623B2 JP 2011206551 A JP2011206551 A JP 2011206551A JP 2011206551 A JP2011206551 A JP 2011206551A JP 5742623 B2 JP5742623 B2 JP 5742623B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- flexible substrate
- lead frame
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体素子にフレキシブル基板を取り付けてなる半導体装置に関する。 The present invention relates to a semiconductor device in which a flexible substrate is attached to a semiconductor element.
従来、半導体装置としては、例えば特開2006−332579号公報に開示されるように、車両用インバータのパワーモジュールとして用いられるものが知られている。図4は、同公報に開示された装置の一例を示している。この装置は、図4(a)に示すように、制御ICチップ101を搭載したフレキシブル基板102のリード部103をIGBT素子104(半導体素子)の制御電極に接続してなる信号配線を有している。この装置では、図4(a)の一部Pを拡大した図4(b)に示すように、IGBT素子104に対するフレキシブル基板102(のリード部103)の接触が、フレキシブル基板102に挿入された付勢部材105の弾性による圧接によって確保されている。
2. Description of the Related Art Conventionally, semiconductor devices that are used as power modules for vehicle inverters are known as disclosed in, for example, Japanese Patent Application Laid-Open No. 2006-332579. FIG. 4 shows an example of an apparatus disclosed in the publication. As shown in FIG. 4A, this apparatus has a signal wiring formed by connecting a
しかし、このような半導体装置では、フレキシブル基板102の可撓性に起因して、付勢部材105の弾性による圧接の管理が難しいので、半導体素子に対するフレキシブル基板の位置決めが不適切になるなど、半導体装置の製造工程が困難となり易い。
However, in such a semiconductor device, due to the flexibility of the
そこで、本発明は、製造工程の簡略化が図られた半導体装置を提供しようとするものである。 Accordingly, the present invention is intended to provide a semiconductor device in which the manufacturing process is simplified.
本発明のある態様によれば、第1の電極および信号電極が設けられた半導体素子と、第1の電極に接合されるリードフレームと、少なくとも信号配線が形成されると共に、リードフレームを第1の電極に接合する際に、信号配線が信号電極に接合するように、リードフレームに取り付けられているフレキシブル基板と、を備え、第1の電極と信号電極は、半導体素子における同一方向に向く面にそれぞれ形成されており、リードフレームには、半導体素子とリードフレームとの間にフレキシブル基板を配置するための空間を形成するために、第1の電極の側に突出した凸部が設けられる、半導体装置が提供される。 According to an aspect of the present invention, the semiconductor element provided with the first electrode and the signal electrode, the lead frame joined to the first electrode, at least the signal wiring, and the lead frame are formed in the first frame. A flexible substrate attached to the lead frame so that the signal wiring is joined to the signal electrode when joining to the first electrode, and the first electrode and the signal electrode face in the same direction in the semiconductor element Each of the lead frames is provided with a projecting portion protruding toward the first electrode in order to form a space for disposing a flexible substrate between the semiconductor element and the lead frame. A semiconductor device is provided.
かかる構成によれば、フレキシブル基板は、少なくとも信号配線が形成されると共に、リードフレームを第1の電極に接合する際に、信号配線が信号電極に接合するように、リードフレームに取り付けられている。これにより、フレキシブル基板の接合に際して、リードフレームの位置決めを通じてフレキシブル基板の位置決めが可能となり、半導体素子に対してフレキシブル基板を容易に位置決めできる。よって、半導体装置の製造工程を簡略化できる。また、半導体素子とリードフレームとの間にフレキシブル基板を配置するための空間を形成するために、第1の電極の側に突出した凸部が設けられるので、半導体素子に対してフレキシブル基板を容易に接合できる。 According to this configuration, the flexible substrate is attached to the lead frame so that at least the signal wiring is formed and the signal wiring is joined to the signal electrode when the lead frame is joined to the first electrode. . Accordingly, when the flexible substrates are joined, the flexible substrate can be positioned through the positioning of the lead frame, and the flexible substrate can be easily positioned with respect to the semiconductor element. Therefore, the manufacturing process of the semiconductor device can be simplified. In addition, since a convex portion protruding toward the first electrode is provided to form a space for arranging the flexible substrate between the semiconductor element and the lead frame, the flexible substrate can be easily formed with respect to the semiconductor element. Can be joined.
また、半導体装置が、リードフレームを介して第1の電極に接合される第1の電極端子をさらに備えてもよい。かかる構成によれば、リードフレームが、第1の電極および第1の電極端子に接合されるので、フレキシブル基板を単独で接合する場合のように別途の加圧・加熱部材を用いなくても、リードフレームを加圧・加熱部材としてフレキシブル基板を接合できる。 Further, the semiconductor device, the first electrode terminal further Bei forte may be joined to the first electrode via the lead frame. According to such a configuration, the lead frame, than Ru are bonded to the first electrode and the first electrode terminal, without using a separate pressing and heating member as in the case of bonding a flexible substrate alone The flexible substrate can be joined using the lead frame as a pressure / heating member.
また、半導体装置が、少なくとも半導体素子の周囲を封止する封止樹脂部をさらに備え、信号電極に接合される信号配線が形成されたフレキシブル基板の一端が、封止樹脂部の一端から露出してもよい。かかる構成によれば、信号電極に接合される信号配線が形成されたフレキシブル基板の一端が封止樹脂部の一端から露出するので、半導体素子から半導体装置の外部に至る信号配線をフレキシブル基板に一体化できる。 The semiconductor device further includes a sealing resin portion that seals at least the periphery of the semiconductor element, and one end of the flexible substrate on which the signal wiring bonded to the signal electrode is formed is exposed from one end of the sealing resin portion. May be. According to such a configuration, since one end of the flexible substrate on which the signal wiring bonded to the signal electrode is formed is exposed from one end of the sealing resin portion, the signal wiring extending from the semiconductor element to the outside of the semiconductor device is integrated with the flexible substrate. Can be
また、第1の電極端子の電位が、フレキシブル基板に実装された実装部品の基準電位に等しくてもよい。かかる構成によれば、第1の電極端子の電位が、フレキシブル基板に実装された実装部品の基準電位に等しいので、実装部品のノイズ耐性を向上できる。 Further, the potential of the first electrode terminal may be equal to the reference potential of the mounting component mounted on the flexible substrate. According to such a configuration, since the potential of the first electrode terminal is equal to the reference potential of the mounting component mounted on the flexible substrate, the noise resistance of the mounting component can be improved.
以上説明したように、本発明によれば、製造工程の簡略化が図られた半導体装置を提供することができる。 As described above, according to the present invention, a semiconductor device with a simplified manufacturing process can be provided.
まず、図1を参照して、本発明の実施形態に係る半導体装置について説明する。図1は、本発明の実施形態に係る半導体装置を示す断面図である。 First, a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention.
本発明の実施形態に係る半導体装置は、例えば車両用インバータに用いられるパワーモジュールである。図1に示すように、半導体装置は、半導体素子11と、第1および第2の電極端子12、13と、リードフレーム14と、フレキシブル基板15と、封止樹脂部16とを含む。
The semiconductor device according to the embodiment of the present invention is a power module used for, for example, a vehicle inverter. As shown in FIG. 1, the semiconductor device includes a
半導体素子11は、パワーデバイスとも称され、シリコン、炭化珪素、窒化ガリウムなどの半導体からなる。半導体素子11は、第1の電極11aおよび信号電極11c(信号パッドとも称する)を設けた第1の面(図1では上面)と、第2の電極11bを設けた第2の面(図1では下面)とを有する。
The
第1および第2の電極端子12、13は、出力電極とも称され、銅、タングステン、モリブデンなどで構成された金属板からなるが、他の金属材料で構成されてもよい。第1および第2の電極端子12、13には、配線端子12a、13aの一端がそれぞれに接続される。第1の電極端子12(N電極)は、接合部17cを介してリードフレーム14の上面に接合される。第2の電極端子13(P電極)は、接合部17bを介して半導体素子11の第2の電極11bに接合されて半導体素子11と電気的に接続される。
The first and
リードフレーム14は、第1の電極11aに接合される導電部材として機能する。リードフレーム14は、半導体パッケージの内部配線として使われる薄板の金属であり、外部配線との橋渡しの役目を果たす。リードフレーム14は、プリント回路基板15よりも高い剛性を伴う。リードフレーム14は、その一端が半導体装置の中央に位置し、その他端が半導体装置の側端に位置する。リードフレーム14の一端は、その上面が接合部17cを介して第1の電極端子12の下面に接合されて第1の電極端子12と電気的に接続されると共に、その下面が接合部17aを介して半導体素子11の第1の電極11aに接合されて半導体素子11と電気的に接続される。よって、リードフレーム14は、半導体素子11と第1の電極端子12とを電気的に接続する。
The
リードフレーム14には、その下面に接着手段(不図示)などを介してフレキシブル基板15が取り付けられる。リードフレーム14の一端は、半導体素子11側に突出した凸部14aを有しており、半導体素子11と第1の電極端子12との間にフレキシブル基板15を配置するための空間を形成する。よって、リードフレーム14の凸部14aは、フレキシブル基板15の配置空間を確保するためのスペーサとして機能する。
A
フレキシブル基板(FPC基板)15は、プリドライバICなどの実装部品15bを実装すると共に、少なくとも半導体素子11に接続される信号配線15aが形成される。フレキシブル基板15は、その一端が半導体素子11の近傍に位置し、その他端が半導体装置の外部に位置して周辺の制御基板(不図示)に接続される。フレキシブル基板15は、その上面が接着手段などを介してリードフレーム14に取り付けられ、よって、リードフレーム14に一体化される。フレキシブル基板15の一端は、その下面が信号接合部17dを介して半導体素子11の信号電極11cに接合されて半導体素子11と電気的に接続される。
A flexible substrate (FPC substrate) 15 is mounted with a
封止樹脂部16は、モールド材とも称され、エポキシモールド樹脂などの絶縁樹脂からなるが、他の絶縁材料で構成されてもよい。封止樹脂部16は、少なくとも半導体素子11の周囲を封止し、図1に示す実施形態では、第1および第2の電極端子12、13の側面、および第1および第2の電極端子12、13の間の空間を封止する。なお、封止樹脂部16は、第1の電極端子12の上面および第2の電極端子13の下面をさらに封止してもよい。第1および第2の電極端子12、13に接続された配線端子12a、13aの他端と、フレキシブル基板15の他端とは、封止樹脂部16から露出する。なお、リードフレーム14の他端は、封止樹脂部16から露出してもよく、露出しなくてもよい。
The sealing
半導体装置の製造に際して、フレキシブル基板15は、リードフレーム14を半導体素子11の第1の電極11aに接合する際に信号配線15aが半導体素子11の信号電極11cに接合するように、リードフレーム14に取り付けられている。すなわち、フレキシブル基板15は、リードフレーム14(の凸部14a)を第1の電極11aに接合する際に信号配線15aが信号電極11cに接合可能(電気的に接続可能)な位置に配置されるように、リードフレーム14に取り付けられている。このため、フレキシブル基板15の接合に際して、半導体素子11の第1の電極11aに対するリードフレーム14の位置決めを通じて、半導体装置の信号電極11cに対するフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。フレキシブル基板15を単独で位置決めする場合、半導体素子11の近傍に位置決め用の隙間が必要となり半導体装置の大型化を招く場合があるが、リードフレーム14の位置決めを通じてフレキシブル基板15の位置決めが可能となるので、半導体装置の大型化を抑制できる。
When manufacturing the semiconductor device, the
また、半導体素子11の第1の電極11aに接合されるリードフレーム14にフレキシブル基板15が取り付けられているので、第1の電極11aに対するリードフレーム14の接合と、信号電極11cに対するフレキシブル基板15の信号配線15aの接合とをほぼ同時にできる。また、半導体素子11の信号電極11cに接合される信号配線15aがフレキシブル基板15に形成されるので、実装部品15bなどをフレキシブル基板15上で半導体素子11の直近に配置可能となり信号配線15aの寄生インダクタンスを低減できる。
In addition, since the
さらに、フレキシブル基板15が取り付けられたリードフレーム14が半導体素子11の第1の電極11aおよび第1の電極端子12に接合されるので、フレキシブル基板15を単独で接合する場合のように別途の加圧・加熱部材を用いなくても、リードフレーム14を加圧・加熱部材としてフレキシブル基板15を接合できる。また、半導体素子11の信号電極11cに接合される信号配線15aが形成されたフレキシブル基板15の一端が封止樹脂部16の一端から露出するので、半導体素子11から半導体装置の外部に至る信号配線15aをフレキシブル基板15に一体化できる。また、第1の電極端子12の電位がフレキシブル基板15に実装された実装部品15bの基準電位に等しいので、実装部品15bのノイズ耐性を向上できる。
Furthermore, since the
つぎに、図2および図3を参照して、半導体装置の第1および第2の変形例について説明する。図2および図3は、半導体装置の第1および第2の変形例をそれぞれに示す断面図である。 Next, first and second modifications of the semiconductor device will be described with reference to FIGS. 2 and 3 are cross-sectional views showing first and second modifications of the semiconductor device, respectively.
図2に示すように、第1の変形例に係る半導体装置では、図1に示した半導体装置において、リードフレーム14に代えて、第1の電極端子22が導電部材として機能する。つまり、第1の電極端子22は、フレキシブル基板15を取り付けると共に、半導体素子11の第1の電極11aに接合される。第1の電極端子22は、プリント回路基板15よりも高い剛性を伴う。なお、第1の電極端子22には、配線端子22aの一端が接続される。
As shown in FIG. 2, in the semiconductor device according to the first modification, in the semiconductor device shown in FIG. 1, the first electrode terminal 22 functions as a conductive member instead of the
第1の電極端子22の下面には、フレキシブル基板15の配置空間を確保するためのスペーサとして機能する凸部22bが設けられる。よって、半導体装置では、第2の電極端子13が接合部17bを介して半導体素子11の第2の電極11bに接合され、第1の電極端子22の凸部22bが接合部17eを介して半導体素子11の第1の電極11aに接合される。よって、半導体素子11は、第1および第2の電極端子22、13と電気的に接続される。そして、フレキシブル基板15は、フレキシブル基板15を半導体素子11の第1の電極11aに接合する際に、配線回路15aが半導体素子11の信号電極11cに接合するように、第1の電極端子22の(凸部22b以外の)下面に取り付けられている。よって、第1の電極端子22に取り付けられたフレキシブル基板15は、信号接合部17dを介して半導体素子11と電気的に接続される。
On the lower surface of the first electrode terminal 22, a
半導体装置の製造に際して、フレキシブル基板15は、第1の電極端子22(の凸部22b)を半導体素子11の第1の電極11aに接合する際に、信号配線15aが半導体素子11の信号電極11cに接合するように第2の電極端子22に取り付けられている。このため、フレキシブル基板15の接合に際して、半導体素子11の第1の電極11aに対する第2の電極端子22の位置決めを通じて、半導体装置の信号電極11cに対するフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。
When manufacturing the semiconductor device, the
図3に示すように、第2の変形例に係る半導体装置は、半導体素子11の第1の電極11aに接合される第1の電極端子12、22を有していない半導体装置である。第2の変形例に係る半導体装置では、図2に示した半導体装置において、第2の電極端子22に代えて、リードフレーム24が導電部材として機能する。つまり、リードフレーム24は、フレキシブル基板15を取り付けると共に、半導体素子11の第1の電極11aに接合される。リードフレーム24は、プリント回路基板15よりも高い剛性を伴う。
As shown in FIG. 3, the semiconductor device according to the second modification is a semiconductor device that does not have the
リードフレーム24の下面には、フレキシブル基板15の配置空間を確保するためのスペーサとして機能する凸部24aが設けられる。よって、半導体装置では、第2の電極端子13が接合部17bを介して半導体素子11の第2の電極11bに接合され、リードフレーム24の凸部24aが接合部17fを介して半導体素子11の第1の電極11aに接合される。よって、半導体素子11は、第2の電極端子13およびリードフレーム24と電気的に接続される。そして、フレキシブル基板15は、信号配線15aが接合部17dを介して半導体素子11の信号電極11cに接合されるようにリードフレーム24の(凸部24a以外の)下面に取り付けられている。よって、リードフレーム24に取り付けられたフレキシブル基板15は、信号接合部17dを介して半導体素子11と電気的に接続される。
On the lower surface of the
半導体装置の製造に際して、フレキシブル基板15は、リードフレーム24(の凸部24a)を半導体素子11の第1の電極11aに接合する際に、信号配線15aが半導体素子11の信号電極11cに接合するようにリードフレーム24に取り付けられている。このため、フレキシブル基板15の接合に際して、半導体素子11の第1の電極11aに対するリードフレーム24の位置決めを通じて、半導体装置の信号電極11cに対するフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。
When manufacturing the semiconductor device, the
以上説明したように、本発明の実施形態に係る半導体装置によれば、フレキシブル基板15は、少なくとも信号配線15aが形成されると共に、導電部材(リードフレーム14、24、第1の電極端子22)を第1の電極11aに接合する際に、信号配線15aが信号電極11cに接合するように、導電部材(リードフレーム14、24、第1の電極端子22)に取り付けられている。これにより、フレキシブル基板15の接合に際して、導電部材(リードフレーム14、24、第1の電極端子22)の位置決めを通じてフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。よって、半導体装置の製造工程を簡略化できる。
As described above, according to the semiconductor device of the embodiment of the present invention, at least the
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明は、前述した実施形態に係る半導体装置に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。 The preferred embodiments of the present invention have been described in detail above with reference to the accompanying drawings. However, the present invention is not limited to the semiconductor device according to the above-described embodiments. It is obvious that a person having ordinary knowledge in the technical field to which the present invention pertains can come up with various changes or modifications within the scope of the technical idea described in the claims. Of course, it is understood that these also belong to the technical scope of the present invention.
11…半導体素子、11a…第1の電極、11b…第2の電極、11c…信号電極、12、22…第1の電極端子、13…第2の電極端子、14、24…リードフレーム、15…フレキシブル基板、15a…信号配線、16…封止樹脂部、14a、22b、24a…凸部
DESCRIPTION OF
Claims (5)
前記第1の電極に接合されるリードフレームと、
少なくとも信号配線が形成されると共に、前記リードフレームを前記第1の電極に接合する際に、前記信号配線が前記信号電極に接合するように、前記リードフレームに取り付けられているフレキシブル基板と、を備え、
前記第1の電極と前記信号電極は、前記半導体素子における同一方向に向く面にそれぞれ形成されており、
前記リードフレームには、前記半導体素子と前記リードフレームとの間に前記フレキシブル基板を配置するための空間を形成するために、前記第1の電極の側に突出した凸部が設けられる、半導体装置。 A semiconductor element provided with a first electrode and a signal electrode;
A lead frame joined to the first electrode;
A flexible substrate attached to the lead frame such that at least the signal wiring is formed and the signal wiring is joined to the signal electrode when the lead frame is joined to the first electrode; Prepared,
The first electrode and the signal electrode are respectively formed on surfaces facing in the same direction in the semiconductor element ,
A semiconductor device, wherein the lead frame is provided with a protruding portion protruding toward the first electrode in order to form a space for disposing the flexible substrate between the semiconductor element and the lead frame. .
前記信号電極に接合される前記信号配線が形成された前記フレキシブル基板の一端が、前記封止樹脂部の一端から露出する、請求項1または2に記載の半導体装置。 A sealing resin portion for sealing at least the periphery of the semiconductor element;
The semiconductor device according to claim 1, wherein one end of the flexible substrate on which the signal wiring bonded to the signal electrode is formed is exposed from one end of the sealing resin portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206551A JP5742623B2 (en) | 2011-09-21 | 2011-09-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206551A JP5742623B2 (en) | 2011-09-21 | 2011-09-21 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069809A JP2013069809A (en) | 2013-04-18 |
JP5742623B2 true JP5742623B2 (en) | 2015-07-01 |
Family
ID=48475171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206551A Expired - Fee Related JP5742623B2 (en) | 2011-09-21 | 2011-09-21 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5742623B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5975789B2 (en) * | 2012-08-20 | 2016-08-23 | 日立オートモティブシステムズ株式会社 | Power semiconductor module |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6171649A (en) * | 1984-09-17 | 1986-04-12 | Seiko Instr & Electronics Ltd | Ic package |
JPH04146659A (en) * | 1990-10-08 | 1992-05-20 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
JP3279842B2 (en) * | 1994-09-29 | 2002-04-30 | オリジン電気株式会社 | Power semiconductor device |
JP3204142B2 (en) * | 1997-01-17 | 2001-09-04 | 日立電線株式会社 | Semiconductor device manufacturing method and lead frame |
JP2006005612A (en) * | 2004-06-17 | 2006-01-05 | Shinko Electric Ind Co Ltd | Imaging module |
JP4459883B2 (en) * | 2005-04-28 | 2010-04-28 | 三菱電機株式会社 | Semiconductor device |
JP2007201251A (en) * | 2006-01-27 | 2007-08-09 | Seiko Instruments Inc | Semiconductor package, and manufacturing method thereof |
JP5233340B2 (en) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
-
2011
- 2011-09-21 JP JP2011206551A patent/JP5742623B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013069809A (en) | 2013-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5277755B2 (en) | Electronic components | |
US9379047B2 (en) | Semiconductor device | |
EP2717310A1 (en) | Semiconductor device and wiring substrate | |
US10163752B2 (en) | Semiconductor device | |
JP2019192751A (en) | Semiconductor device | |
JPH09260550A (en) | Semiconductor device | |
JP2014204006A (en) | Power semiconductor device | |
JP2009158999A (en) | Piezoelectric device | |
JP5458517B2 (en) | Electronic components | |
WO2013153920A1 (en) | Semiconductor device | |
JP5742623B2 (en) | Semiconductor device | |
JP5381251B2 (en) | Semiconductor device | |
JP2022143167A (en) | Semiconductor device | |
JP2012253118A (en) | Semiconductor device | |
JP2012248774A (en) | Semiconductor device and manufacturing method therefor | |
JP2016004792A (en) | Semiconductor device, method of manufacturing the same, and equipment | |
JP5804762B2 (en) | Piezoelectric device | |
JP2014103270A (en) | Semiconductor module | |
WO2021200138A1 (en) | Semiconductor device | |
JP2009218783A (en) | Piezoelectric device | |
JP2007201251A (en) | Semiconductor package, and manufacturing method thereof | |
JP2005175512A (en) | Semiconductor device | |
WO2013157172A1 (en) | Semiconductor package and method for producing same, semiconductor module, and semiconductor device | |
JP4246598B2 (en) | Power semiconductor device | |
JP2022143168A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150420 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5742623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |