JP2012253118A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2012253118A
JP2012253118A JP2011123200A JP2011123200A JP2012253118A JP 2012253118 A JP2012253118 A JP 2012253118A JP 2011123200 A JP2011123200 A JP 2011123200A JP 2011123200 A JP2011123200 A JP 2011123200A JP 2012253118 A JP2012253118 A JP 2012253118A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
heat sink
circuit board
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011123200A
Other languages
Japanese (ja)
Other versions
JP5601282B2 (en
Inventor
Shinji Ota
真治 太田
Shigenobu Inaba
重信 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011123200A priority Critical patent/JP5601282B2/en
Publication of JP2012253118A publication Critical patent/JP2012253118A/en
Application granted granted Critical
Publication of JP5601282B2 publication Critical patent/JP5601282B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To perform electric connection between an upper surface of a semiconductor element and one surface side of a circuit substrate and heat radiation from the upper surface of the semiconductor element, while preventing adhesion of resin burrs on a heat sink, in a semiconductor device which electrically connects the circuit substrate and the upper surface of the semiconductor element mounted on the circuit substrate via a connection member and in which the heat sink, which radiates heat, is provided on the upper surface of the semiconductor element.SOLUTION: The connection member is a plate-shaped lead frame 30. The lead frame 30 includes one end portion 31 electrically connected to a peripheral portion of an upper surface 21 of a semiconductor element 20, and the other end portion 32 extending to one surface 11 of the circuit substrate 10 and electrically connected to the side of the one surface 11 of the circuit substrate 10. The heat sink 30 is connected to a central part of the upper surface 21 of the semiconductor element 20 and an upper surface 30b on the side of the one end portion 31 of the lead frame 30 via a heat-radiation connection member 50.

Description

本発明は、回路基板上に搭載された半導体素子の上面と回路基板とを接続部材を介して電気的に接続するとともに、半導体素子の上面に放熱用のヒートシンクを設けてなる半導体装置に関する。   The present invention relates to a semiconductor device in which an upper surface of a semiconductor element mounted on a circuit board and a circuit board are electrically connected via a connecting member, and a heat sink for heat dissipation is provided on the upper surface of the semiconductor element.

従来より、この種の半導体装置としては、特許文献１に記載のものが提案されている。このものは、回路基板と、回路基板の一面上に搭載された半導体素子と、半導体素子の上面と回路基板の一面側とを結線して電気的に接続するボンディングワイヤと、半導体素子の上面にてボンディングワイヤを避けた位置に接続されて半導体素子の熱を放熱するヒートシンクと、ボンディングワイヤを封止するモールド樹脂とを備えて構成されているものである。   Conventionally, as this type of semiconductor device, one described in Patent Document 1 has been proposed. This circuit board, a semiconductor element mounted on one surface of the circuit board, a bonding wire for connecting and electrically connecting the upper surface of the semiconductor element and one surface side of the circuit board, and an upper surface of the semiconductor element The heat sink for dissipating the heat of the semiconductor element connected to the position avoiding the bonding wire and the mold resin for sealing the bonding wire.

特許第３８５４０５４号公報Japanese Patent No. 3854054

上記のように、従来のこの種の半導体装置では、半導体素子の上面と回路基板の一面側とを電気的に接続する接続部材として、機械的強度の低いボンディングワイヤを採用しているため、そのボンディングワイヤを保護する等の目的で、ボンディングワイヤをモールド樹脂で封止している。   As described above, this type of conventional semiconductor device employs a bonding wire having a low mechanical strength as a connection member that electrically connects the upper surface of the semiconductor element and one surface side of the circuit board. The bonding wire is sealed with a mold resin for the purpose of protecting the bonding wire.

ここで、このモールド樹脂による封止工程において、ヒートシンクの上面に余分なモールド樹脂、つまり樹脂バリが付着するのを避けるべく、ヒートシンクの上面を確実に金型に密着させる必要がある。そのために、金型をヒートシンクに押し付ける力を大きくすることになり、ヒートシンクの下面に接続されている半導体素子にダメージが発生する恐れがある。   Here, in the sealing step using the mold resin, it is necessary to ensure that the upper surface of the heat sink is in close contact with the mold in order to avoid excessive mold resin, that is, resin burrs from adhering to the upper surface of the heat sink. For this reason, the force for pressing the mold against the heat sink is increased, and there is a risk of damage to the semiconductor elements connected to the lower surface of the heat sink.

また、仮に上記樹脂バリがヒートシンクの上面に付着した場合、この樹脂バリを除去するためには、たとえばヒートシンクの上面の樹脂バリを切削して除去することが必要になる。しかしながら、このような樹脂バリの除去においては、切削等による力がヒートシンクに対して加わるため、ヒートシンクの下面に接続されている半導体素子にダメージが発生する恐れがある。   In addition, if the resin burr adheres to the upper surface of the heat sink, it is necessary to remove the resin burr on the upper surface of the heat sink, for example, by cutting it. However, in removing such resin burrs, a force due to cutting or the like is applied to the heat sink, so that there is a possibility that damage is caused to the semiconductor element connected to the lower surface of the heat sink.

本発明は、上記問題に鑑みてなされたものであり、回路基板上に搭載された半導体素子の上面と回路基板とを接続部材を介して電気的に接続するとともに、半導体素子の上面に放熱用のヒートシンクを設けてなる半導体装置において、ヒートシンクの樹脂バリ付着を防止しつつ、半導体素子の上面と回路基板の一面側との電気的接続、および、半導体素子の上面からの放熱を適切に行えるようにすることを目的とする。   The present invention has been made in view of the above problems, and electrically connects the upper surface of a semiconductor element mounted on a circuit board and the circuit board via a connecting member, and also dissipates heat on the upper surface of the semiconductor element. In the semiconductor device provided with the heat sink, the electrical connection between the upper surface of the semiconductor element and the one surface side of the circuit board and the heat radiation from the upper surface of the semiconductor element can be appropriately performed while preventing the resin burr from adhering to the heat sink. The purpose is to.

上記目的を達成するため、請求項１に記載の発明では、回路基板（１０）と、
回路基板（１０）の一面（１１）上に搭載された半導体素子（２０）と、
半導体素子（２０）の上面（２１）と回路基板（１０）の前記一面（１１）側とを電気的に接続する接続部材（３０）と、
半導体素子（２０）の上面（２１）に接続されて半導体素子（２０）の熱を放熱するヒートシンク（４０）と、を備える半導体装置において、
接続部材は、板状をなすリードフレーム（３０）であり、
リードフレーム（３０）は、一端部（３１）側が半導体素子（２０）の上面（２１）の周辺部に電気的に接続され、他端部（３２）側が回路基板（１０）の一面（１１）まで延びて当該他端部（３２）が回路基板（１０）の一面（１１）側に電気的に接続されたものであり、
ヒートシンク（４０）は、半導体素子（２０）の上面（２１）の中央部、および、リードフレーム（３０）の一端部（３１）側の上面（３０ｂ）に放熱性接続材（５０〜５２）を介して接続されていることを特徴とする。 In order to achieve the above object, in the invention according to claim 1, a circuit board (10),
A semiconductor element (20) mounted on one surface (11) of the circuit board (10);
A connection member (30) for electrically connecting the upper surface (21) of the semiconductor element (20) and the one surface (11) side of the circuit board (10);
In a semiconductor device comprising: a heat sink (40) connected to the upper surface (21) of the semiconductor element (20) to dissipate heat of the semiconductor element (20);
The connecting member is a plate-like lead frame (30),
The lead frame (30) has one end (31) side electrically connected to the peripheral portion of the upper surface (21) of the semiconductor element (20), and the other end (32) side is one surface (11) of the circuit board (10). The other end portion (32) is electrically connected to the one surface (11) side of the circuit board (10),
The heat sink (40) has a heat-dissipating connecting material (50-52) on the central portion of the upper surface (21) of the semiconductor element (20) and the upper surface (30b) on the one end (31) side of the lead frame (30). It is characterized by being connected via.

それによれば、板状のリードフレーム（３０）を、半導体素子（２０）の上面（２１）と回路基板（１０）の一面（１１）側とを電気的に接続する接続部材としているから、当該接続部材をモールド樹脂で封止することが不要となり、そもそも樹脂バリの問題は生じない。   According to this, the plate-like lead frame (30) is used as a connecting member that electrically connects the upper surface (21) of the semiconductor element (20) and the one surface (11) side of the circuit board (10). It becomes unnecessary to seal the connecting member with the mold resin, and the problem of resin burrs does not occur in the first place.

また、半導体素子（２０）の上面（２１）側にて、ヒートシンク（４０）を半導体素子（２０）だけでなく、リードフレーム（３０）にも接続しているから、ヒートシンク（４０）をリードフレーム（３０）まで覆う大きなものにすることができ、半導体素子（２０）の上面（２１）側にてリードフレーム（３０）からもヒートシンク（４０）への放熱が行える。   Further, since the heat sink (40) is connected not only to the semiconductor element (20) but also to the lead frame (30) on the upper surface (21) side of the semiconductor element (20), the heat sink (40) is connected to the lead frame. (30) can be made large, and heat can be radiated from the lead frame (30) to the heat sink (40) on the upper surface (21) side of the semiconductor element (20).

よって、本発明によれば、ヒートシンク（４０）の樹脂バリ付着を防止しつつ、半導体素子（２０）の上面（２１）と回路基板（１０）の一面（１１）側との電気的接続、および、半導体素子（２０）の上面（２１）からの放熱を適切に行うことができる。   Therefore, according to the present invention, the electrical connection between the upper surface (21) of the semiconductor element (20) and the one surface (11) side of the circuit board (10), while preventing the resin burr from adhering to the heat sink (40), and The heat radiation from the upper surface (21) of the semiconductor element (20) can be appropriately performed.

また、請求項２に記載の発明では、請求項１に記載の半導体装置において、半導体素子（２０）の上面（２１）の中央部とヒートシンク（４０）とは、放熱性を有する板材（６０）を介して、接続されていることを特徴とする。   Further, in the invention according to claim 2, in the semiconductor device according to claim 1, the central portion of the upper surface (21) of the semiconductor element (20) and the heat sink (40) have a heat radiating plate (60). It is characterized by being connected via.

それによれば、半導体素子（２０）の上面（２１）上におけるリードフレーム（３０）の厚さ分の段差を、板材（６０）の厚さにより調整できるから、ヒートシンク（４０）が、当該ヒートシンク（４０）における半導体素子（２０）の上面（２１）との対向面である下面（４１）を平坦面とした構成であっても、半導体素子（２０）およびリードフレーム（３０）とヒートシンク（４０）とを適切に接続しやすくなる。   According to this, since the step corresponding to the thickness of the lead frame (30) on the upper surface (21) of the semiconductor element (20) can be adjusted by the thickness of the plate (60), the heat sink (40) 40) Even if the lower surface (41) opposite to the upper surface (21) of the semiconductor element (20) is a flat surface, the semiconductor element (20), the lead frame (30), and the heat sink (40) And it will be easier to connect properly.

さらに、請求項３に記載の発明では、請求項２に記載の半導体装置において、板材（６０）とリードフレーム（３０）とは同一の厚さであることを特徴とする。   Furthermore, in the invention described in claim 3, in the semiconductor device described in claim 2, the plate member (60) and the lead frame (30) have the same thickness.

それによれば、板材（６０）とリードフレーム（３０）とが同一厚さであるから、半導体素子（２０）の上面（２１）上におけるリードフレーム（３０）の厚さ分の段差を、より調整しやすい。   According to this, since the plate member (60) and the lead frame (30) have the same thickness, the step corresponding to the thickness of the lead frame (30) on the upper surface (21) of the semiconductor element (20) is further adjusted. It's easy to do.

さらに、請求項４に記載の発明では、請求項３に記載の半導体装置において、板材（６０）とリードフレーム（３０）とは、同一材料よりなることを特徴とする。   Furthermore, in the invention described in claim 4, in the semiconductor device described in claim 3, the plate material (60) and the lead frame (30) are made of the same material.

それによれば、板材（６０）を、リードフレーム（３０）のアイランドなどにより構成することができ、板材（６０）およびリードフレーム（３０）の形成が容易になる。   According to this, the plate member (60) can be constituted by the island of the lead frame (30), and the formation of the plate member (60) and the lead frame (30) is facilitated.

また、請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の半導体装置において、リードフレーム（３０）よりもヒートシンク（４０）の方が熱伝導性に優れた材料よりなることを特徴とする。それによれば、放熱性向上の点で好ましい。   Further, in the invention according to claim 5, in the semiconductor device according to any one of claims 1 to 4, the heat sink (40) is more excellent in heat conductivity than the lead frame (30). It is characterized by becoming. According to that, it is preferable at the point of heat dissipation improvement.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

本発明の第１実施形態に係る半導体装置の概略断面図である。1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 第１実施形態の他の例としての半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device as another example of 1st Embodiment. 本発明の第２実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 6th Embodiment of this invention. 第６実施形態の他の例としての半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device as another example of 6th Embodiment. 本発明の第７実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 7th Embodiment of this invention. 本発明の第８実施形態に係る半導体装置の製造方法の第１の方法を示す工程図である。It is process drawing which shows the 1st method of the manufacturing method of the semiconductor device which concerns on 8th Embodiment of this invention. 図１０に続く第１の方法を示す工程図である。It is process drawing which shows the 1st method following FIG. 第８実施形態に係る半導体装置の製造方法の第２の方法を示す工程図である。It is process drawing which shows the 2nd method of the manufacturing method of the semiconductor device which concerns on 8th Embodiment. 図１２に続く第１の方法を示す工程図である。FIG. 13 is a process diagram illustrating a first method following FIG. 12. 図１３に続く第１の方法を示す工程図である。It is process drawing which shows the 1st method following FIG.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置Ｓ１の概略断面構成を示す図である。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S1 according to the first embodiment of the present invention.

本実施形態の半導体装置Ｓ１は、大きくは、回路基板１０と、回路基板１０の一面１１上に搭載された半導体素子２０と、半導体素子２０の上面２１と回路基板１０の一面１１側とを電気的に接続する接続部材としてのリードフレーム３０と、半導体素子２０の上面２１に接続されて半導体素子２０の熱を放熱するヒートシンク４０と、を備えて構成されている。   In general, the semiconductor device S1 of the present embodiment electrically connects the circuit board 10, the semiconductor element 20 mounted on the one surface 11 of the circuit board 10, the upper surface 21 of the semiconductor element 20, and the one surface 11 side of the circuit board 10. A lead frame 30 as a connecting member to be connected in general, and a heat sink 40 connected to the upper surface 21 of the semiconductor element 20 to dissipate heat of the semiconductor element 20 are provided.

回路基板１０は、一方の板面１１を半導体素子２０が搭載される素子搭載面である一面１１とする板状のもので、プリント基板などの樹脂基板やセラミック基板などよりなる。このような回路基板１０は、典型的には矩形板状をなす。   The circuit board 10 is a plate-like one having one plate surface 11 as one surface 11 that is an element mounting surface on which the semiconductor element 20 is mounted, and is made of a resin substrate such as a printed circuit board or a ceramic substrate. Such a circuit board 10 typically has a rectangular plate shape.

また、ここでは、回路基板１０はインターポーザとして機能するものである。具体的には、回路基板１０の他方の板面１２である他面１２側には、はんだなどよりなるバンプ１３が設けられており、回路基板１０は、このバンプ１３を介して、図示しない別の基板に電気的および機械的に接続されるようになっている。   Here, the circuit board 10 functions as an interposer. Specifically, bumps 13 made of solder or the like are provided on the other surface 12 side, which is the other plate surface 12 of the circuit board 10, and the circuit board 10 is not shown in the figure via the bumps 13. It is electrically and mechanically connected to the substrate.

半導体素子２０は、シリコン半導体などよりなり、下面２２を回路基板１０の一面１１に対向させつつ上面２１を回路基板１０の一面１１の上方に向けた状態で、回路基板１０の一面１１上に搭載されている。このような半導体素子２０としては、ベアチップでもよいし、ＣＳＰ（チップサイズパッケージ）などであってもよい。   The semiconductor element 20 is made of a silicon semiconductor or the like, and is mounted on the one surface 11 of the circuit board 10 with the lower surface 22 facing the one surface 11 of the circuit board 10 and the upper surface 21 facing the upper surface 11 of the circuit board 10. Has been. Such a semiconductor element 20 may be a bare chip or a CSP (chip size package).

ここでは、半導体素子２０は矩形板状のベアチップである。また、ここでは、半導体素子２０は、表裏の関係にある上下面２１、２２の両方に図示しない電極を有し、当該両面２１、２２側から電気的な取り出しを行うもの、いわゆる両面電極タイプのＩＣチップとして構成されている。   Here, the semiconductor element 20 is a rectangular plate-shaped bare chip. In addition, here, the semiconductor element 20 has electrodes (not shown) on both the upper and lower surfaces 21 and 22 that are in a front-back relationship, and performs electrical extraction from the both surfaces 21 and 22 side, a so-called double-sided electrode type. It is configured as an IC chip.

そして、半導体素子２０は、下面２２側の当該電極に対応する位置にて、フリップチップ接続部２３を介して、回路基板１０の一面１１に電気的および機械的に接続されている。ここで、フリップチップ接続部２３は、たとえば、はんだ、バンプあるいは導電性接着剤などの導電性材料よりなる。   The semiconductor element 20 is electrically and mechanically connected to the one surface 11 of the circuit board 10 via the flip chip connecting portion 23 at a position corresponding to the electrode on the lower surface 22 side. Here, the flip chip connecting portion 23 is made of, for example, a conductive material such as solder, bump, or conductive adhesive.

接続部材としてのリードフレーム３０は、４２アロイやＣｕ合金などの導電性金属よりなる一般的な板状をなすリードフレーム３０であり、典型的には一端部３１から他端部３２に延びる矩形の短冊形状をなすものである。   The lead frame 30 as a connection member is a lead frame 30 having a general plate shape made of a conductive metal such as a 42 alloy or a Cu alloy, and typically has a rectangular shape extending from one end 31 to the other end 32. It has a strip shape.

ここで、リードフレーム３０は、複数個設けられており、個々のリードフレーム３０は、回路基板１０の一面１１に対して、一方の板面である下面３０ａを対向させつつ、他方の板面である上面３０ｂを回路基板１０の一面１１の上方に向けた状態で、回路基板１０の一面１１上に配置されている。   Here, a plurality of lead frames 30 are provided, and each lead frame 30 is arranged on the other plate surface while the lower surface 30a which is one plate surface is opposed to one surface 11 of the circuit board 10. The upper surface 30 b is arranged on the one surface 11 of the circuit board 10 with the upper surface 30 b facing the upper surface 11 of the circuit board 10.

そして、リードフレーム３０は、一端部３１側の下面３０ａが半導体素子２０の上面２１の周辺部に対向して電気的に接続され、中間部が半導体素子２０の外郭からはみだして回路基板１０側にディプレス加工により曲げられている。そして、リードフレーム３０の他端部３２側が回路基板１０の一面１１まで延び、当該他端部３２の下面３０ａが回路基板１０の一面１１に対向して電気的に接続されている。   The lead frame 30 is electrically connected so that the lower surface 30 a on the one end portion 31 side faces the peripheral portion of the upper surface 21 of the semiconductor element 20, and the intermediate portion protrudes from the outline of the semiconductor element 20 to the circuit board 10 side. It is bent by pressing. The other end portion 32 side of the lead frame 30 extends to the one surface 11 of the circuit board 10, and the lower surface 30 a of the other end portion 32 faces and electrically connects to the one surface 11 of the circuit board 10.

ここで、リードフレーム３０の一端部３１側と半導体素子２０の上面２１の周辺部に備えられている図示しない電極との間は、導電性接着剤やはんだなどの導電性接続材２４を介して電気的に接続されている。   Here, a gap between the one end 31 side of the lead frame 30 and an electrode (not shown) provided on the periphery of the upper surface 21 of the semiconductor element 20 is interposed via a conductive connecting material 24 such as a conductive adhesive or solder. Electrically connected.

また、リードフレーム３０の他端部３２側と回路基板１０の一面１１の図示しない電極との間も、図示しないけれども、同じく上記導電性接続材２４を介して電気的に接続されている。なお、このリードフレーム３０の他端部３２側と回路基板１０の一面１１側との電気的接続は、回路基板１０の一面１１から他面１２に貫通するビアに、リードフレーム３０の他端部３２側を挿入することにより行ってもよい。   Further, the other end 32 side of the lead frame 30 and an electrode (not shown) on the one surface 11 of the circuit board 10 are also electrically connected through the conductive connecting member 24, although not shown. The electrical connection between the other end portion 32 side of the lead frame 30 and the one surface 11 side of the circuit board 10 is made through a via penetrating from the one surface 11 to the other surface 12 of the circuit board 10 at the other end portion of the lead frame 30. It may be performed by inserting the 32 side.

ヒートシンク４０は、当該ヒートシンク４０の下面４１を半導体素子２０の上面２１に対向させた状態で、半導体素子２０の上に搭載されている。ヒートシンク４０は、下面４１側から半導体素子２０の熱を受け取り、下面４１とは反対側の放熱面である上面４２側から放熱するものである。   The heat sink 40 is mounted on the semiconductor element 20 with the lower surface 41 of the heat sink 40 facing the upper surface 21 of the semiconductor element 20. The heat sink 40 receives heat from the semiconductor element 20 from the lower surface 41 side and radiates heat from the upper surface 42 side, which is a heat radiating surface opposite to the lower surface 41.

ここでは、ヒートシンク４０は、上下面４１、４２を表裏の板面として、半導体素子２０よりも一回り大きく、回路基板１０よりは小さい矩形板状を成すものである。また、ここでは、半導体素子２０の上面２１に対向するヒートシンク４０の下面４１は、平坦面とされている。   Here, the heat sink 40 has a rectangular plate shape that is slightly larger than the semiconductor element 20 and smaller than the circuit board 10 with the upper and lower surfaces 41 and 42 as front and back plate surfaces. Here, the lower surface 41 of the heat sink 40 facing the upper surface 21 of the semiconductor element 20 is a flat surface.

このようなヒートシンク４０は、Ｃｕ合金やアルミ等の金属やＡｌＮ等のセラミックからなるが、放熱性向上の点で、リードフレーム３０よりも、ヒートシンク４０の方が熱伝導性に優れた材料よりなることが望ましい。たとえばリードフレーム３０が４２アロイである場合に、ヒートシンク４０をＣｕよりなるものにすればよい。   Such a heat sink 40 is made of a metal such as a Cu alloy or aluminum, or a ceramic such as AlN, but the heat sink 40 is made of a material having a higher thermal conductivity than the lead frame 30 in terms of improving heat dissipation. It is desirable. For example, when the lead frame 30 is 42 alloy, the heat sink 40 may be made of Cu.

そして、ヒートシンク４０は、その下面４１にて、半導体素子２０の上面２１の中央部、および、リードフレーム３０の一端部３１側の上面３０ｂに、放熱性接続材５０を介して接続されている。   The heat sink 40 is connected to the central portion of the upper surface 21 of the semiconductor element 20 and the upper surface 30 b on the one end portion 31 side of the lead frame 30 via the heat dissipating connecting material 50 at the lower surface 41.

ここでは、放熱性接続材５０は、樹脂中に熱伝導性に優れたセラミックなどのフィラーやビーズを分散してなる一般的な電気絶縁性の放熱シート５０よりなる。この放熱シート５０は、ヒートシンク４０と実質同一の平面サイズを有し、ヒートシンク４０の下面４１の全体に貼り付けられた平面矩形の単一シートである。   Here, the heat-dissipating connecting member 50 is made of a general electrically insulating heat-dissipating sheet 50 in which fillers and beads such as ceramics having excellent thermal conductivity are dispersed in a resin. The heat radiating sheet 50 has a plane size substantially the same as that of the heat sink 40 and is a flat rectangular single sheet attached to the entire lower surface 41 of the heat sink 40.

これにより、リードフレーム３０とヒートシンク４０とは放熱シート５０を介して、電気的に絶縁しつつ熱伝達が可能な状態で接続されている。そのため、各リードフレーム３０同士は、ヒートシンク４０を介して電気的に導通することはない。   Thereby, the lead frame 30 and the heat sink 40 are connected via the heat radiating sheet 50 in a state where heat can be transferred while being electrically insulated. Therefore, the lead frames 30 are not electrically connected via the heat sink 40.

一方、半導体素子２０の上面２１の中央部とヒートシンク４０とは、さらに放熱性を有する板材６０を介して、接続されている。具体的には、板材６０は、当該板材６０の板面を半導体素子２０の上面２１と平行にした状態で、放熱シート４０と半導体素子２０の上面２１との間に介在している。   On the other hand, the central part of the upper surface 21 of the semiconductor element 20 and the heat sink 40 are further connected via a plate member 60 having heat dissipation properties. Specifically, the plate member 60 is interposed between the heat dissipation sheet 40 and the upper surface 21 of the semiconductor element 20 with the plate surface of the plate member 60 parallel to the upper surface 21 of the semiconductor element 20.

この板材６０は、リードフレーム３０よりも内周側の半導体素子２０の中央部に配置されるもので、たとえば半導体素子２０よりも一回り小さい矩形平板状を成す。ここで、板材６０と半導体素子２０の上面２１とは、上記リードフレーム３０の一端部３１と同様の導電性接続材２４により接続されている。   The plate member 60 is disposed in the central portion of the semiconductor element 20 on the inner peripheral side with respect to the lead frame 30 and has, for example, a rectangular flat plate shape that is slightly smaller than the semiconductor element 20. Here, the plate member 60 and the upper surface 21 of the semiconductor element 20 are connected by the conductive connecting member 24 similar to the one end portion 31 of the lead frame 30.

そして、板材６０とヒートシンク４０とは、放熱シート５０を介して、電気的に絶縁しつつ熱伝達が可能な状態で接続されている。なお、板材６０と半導体素子２０との接続については、導電性接続材２４に代えて、一般的な電気絶縁性の接着剤で行ってもよい。   The plate member 60 and the heat sink 40 are connected via the heat dissipation sheet 50 in a state in which heat transfer is possible while being electrically insulated. Note that the connection between the plate member 60 and the semiconductor element 20 may be performed with a general electrically insulating adhesive instead of the conductive connecting member 24.

つまり、本実施形態では、半導体素子２０の上面２１側にて、半導体素子２０およびリードフレーム３０は、共通の単一のヒートシンク３０に接続されている。そして、これにより半導体素子２０からの熱は、リードフレーム３０を介在しない第１の経路と、リードフレーム３０を介在する第２の経路とにより、ヒートシンク４０に伝わるようになっている。   That is, in the present embodiment, the semiconductor element 20 and the lead frame 30 are connected to a common single heat sink 30 on the upper surface 21 side of the semiconductor element 20. Thus, heat from the semiconductor element 20 is transmitted to the heat sink 40 through a first path not including the lead frame 30 and a second path including the lead frame 30.

このような本実施形態の半導体装置Ｓ１は、回路基板１０の一面１１上に、半導体素子２０を搭載し、リードフレーム３０および板材６０の接続を行い、さらに放熱シート５０を介してヒートシンク４０を搭載することにより製造される。   In the semiconductor device S1 of this embodiment, the semiconductor element 20 is mounted on the one surface 11 of the circuit board 10, the lead frame 30 and the plate material 60 are connected, and the heat sink 40 is mounted via the heat dissipation sheet 50. It is manufactured by doing.

ところで、本実施形態によれば、板状のリードフレーム３０を、半導体素子２０の上面２１と回路基板１０の一面１１側とを電気的に接続する接続部材としているから、当該接続部材をモールド樹脂で封止することが不要となり、そもそもヒートシンク４０に樹脂が付着することはなく、従来構成にて発生するような樹脂バリの問題は生じない。   By the way, according to the present embodiment, the plate-like lead frame 30 is used as a connection member that electrically connects the upper surface 21 of the semiconductor element 20 and the one surface 11 side of the circuit board 10. Therefore, the resin does not adhere to the heat sink 40 in the first place, and the problem of the resin burr that occurs in the conventional configuration does not occur.

また、半導体素子２０の上面２１側にて、ヒートシンク４０を半導体素子２０だけでなく、リードフレーム３０にも接続しているから、ヒートシンク４０をリードフレーム３０まで覆う大きなものにすることができ、半導体素子２０の上面２１側にてリードフレーム３０からもヒートシンク４０への放熱が行える。   Further, since the heat sink 40 is connected not only to the semiconductor element 20 but also to the lead frame 30 on the upper surface 21 side of the semiconductor element 20, the heat sink 40 can be made large enough to cover the lead frame 30. Heat can be radiated from the lead frame 30 to the heat sink 40 on the upper surface 21 side of the element 20.

よって、本実施形態によれば、ヒートシンク４０の樹脂バリ付着を防止しつつ、半導体素子２０の上面２１と回路基板１０の一面１１との電気的接続、および、半導体素子２０の上面２１からの放熱を適切に行うことができる。   Therefore, according to the present embodiment, while preventing the resin burr from adhering to the heat sink 40, the electrical connection between the upper surface 21 of the semiconductor element 20 and the one surface 11 of the circuit board 10, and the heat dissipation from the upper surface 21 of the semiconductor element 20. Can be performed appropriately.

また、本実施形態では、半導体素子２０の上面２１の中央部とヒートシンク４０とは、放熱性を有する板材６０を介して、接続されているため、半導体素子２０の上面２１上におけるリードフレーム３０の厚さ分の段差を、板材６０の厚さにより調整できる。そのため、ヒートシンク４０が、下面４１を平坦面とした構成であっても、半導体素子２０およびリードフレーム３０とヒートシンク４０とを適切に接続しやすくなる。   In the present embodiment, the central portion of the upper surface 21 of the semiconductor element 20 and the heat sink 40 are connected via the heat-dissipating plate member 60, so that the lead frame 30 on the upper surface 21 of the semiconductor element 20 is connected. The step corresponding to the thickness can be adjusted by the thickness of the plate member 60. Therefore, even if the heat sink 40 has a configuration in which the lower surface 41 is a flat surface, the semiconductor element 20 and the lead frame 30 and the heat sink 40 can be easily connected appropriately.

さらに、この場合、板材６０とリードフレーム３０とは、厚さが異なっていても、たとえば導電性接続材２４の厚さにより、その厚さの差異は吸収可能であるが、できるならば同一の厚さであることが望ましい。   Furthermore, in this case, even if the plate member 60 and the lead frame 30 are different in thickness, the difference in thickness can be absorbed by the thickness of the conductive connecting member 24, for example, but the same if possible. Thickness is desirable.

それによれば、板材６０とリードフレーム３０とが同一厚さであるから、半導体素子２０の上面２１上におけるリードフレーム３０の厚さ分の段差が、板材６０により吸収されやすく、当該段差の調整がより行いやすくなる。   According to this, since the plate member 60 and the lead frame 30 have the same thickness, a step corresponding to the thickness of the lead frame 30 on the upper surface 21 of the semiconductor element 20 is easily absorbed by the plate member 60, and the adjustment of the step is possible. It becomes easier to do.

また、板材６０とリードフレーム３０とは、異種材料であってもよいが、同一材料よりなることが望ましい。たとえば、ともに４２アロイまたはＣｕ合金よりなるものとする。それによれば、板材６０を、リードフレーム３０のアイランドなどにより構成することができ、板材６０およびリードフレーム３０の形成が容易になる。   The plate member 60 and the lead frame 30 may be made of different materials, but are preferably made of the same material. For example, both are made of 42 alloy or Cu alloy. According to this, the plate material 60 can be constituted by the islands of the lead frame 30, and the formation of the plate material 60 and the lead frame 30 is facilitated.

さらに言うならば、板材６０は、放熱性を有するものであればリードフレーム３０となるリードフレーム素材とは別体のものよりなるものであってもよいが、同一材料とすることで、同一のリードフレーム素材から、板材６０およびリードフレーム３０を形成することができ、製造工程の簡素化が図れる．
たとえば、板材６０をアイランド、リードフレーム３０をリード部とするリードフレーム素材を用いて、これら板材６０、リードフレーム３０を形成する場合、典型的なリードフレーム素材と同様に、矩形板状のアイランド６０の各辺の外側に、複数個のリード部３０が放射状に配置されたリードフレーム素材を用いる。 Furthermore, the plate member 60 may be made of a material separate from the lead frame material used as the lead frame 30 as long as it has heat dissipation properties. The plate material 60 and the lead frame 30 can be formed from the lead frame material, and the manufacturing process can be simplified.
For example, when the plate material 60 and the lead frame 30 are formed using a lead frame material having the plate material 60 as an island and the lead frame 30 as a lead portion, the rectangular plate-like island 60 is formed in the same manner as a typical lead frame material. A lead frame material in which a plurality of lead portions 30 are radially arranged outside each side is used.

なお、図１の例では、放熱シート５０は、ヒートシンク４０と実質同一の平面サイズを有する単一シートであったが、複数個の放熱シート５０を、ヒートシンク４０のうち板材６０および個々のリードフレーム３０と対向する部分にのみ配置してもよい。   In the example of FIG. 1, the heat radiating sheet 50 is a single sheet having substantially the same plane size as the heat sink 40, but the plurality of heat radiating sheets 50 are composed of the plate material 60 and individual lead frames of the heat sink 40. You may arrange | position only in the part facing 30.

図２は、本第１実施形態の他の例としての半導体装置Ｓ２の概略断面構成を示す図である。本例の半導体装置Ｓ２のように、両面電極タイプの半導体素子２０の下面２２と回路基板１０の一面１１との間に、エポキシ樹脂などよりなるアンダーフィル７０を充填し、フリップチップ接続部２３による接続の補強を行ってもよい。   FIG. 2 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S2 as another example of the first embodiment. As in the semiconductor device S <b> 2 of this example, an underfill 70 made of epoxy resin or the like is filled between the lower surface 22 of the double-sided electrode type semiconductor element 20 and the one surface 11 of the circuit board 10, and the flip chip connection portion 23 Connection reinforcement may be performed.

（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置Ｓ３の概略断面構成を示す図である。ここでは、本実施形態と上記第１実施形態との相違点を中心に述べることとする。 (Second Embodiment)
FIG. 3 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S3 according to the second embodiment of the present invention. Here, the difference between the present embodiment and the first embodiment will be mainly described.

上記第１実施形態では、上記図１に示されるように、ヒートシンク４０と、板材６０およびリードフレーム３０とを、放熱性接続材としての単一の放熱シート５０を介して熱的に接続していた。   In the first embodiment, as shown in FIG. 1, the heat sink 40, the plate material 60 and the lead frame 30 are thermally connected via a single heat radiating sheet 50 as a heat radiating connection material. It was.

それに対して、図３に示されるように、本実施形態では、ヒートシンク４０と板材６０との接続、および、ヒートシンク４０とリードフレーム３０との接続を別体の放熱性接続材５１、５２を用いて行っている。つまり、板材６０接続用の放熱性接続材５１と、リードフレーム３０接続用の放熱性接続材５２とは、分離して配置されている。   On the other hand, as shown in FIG. 3, in this embodiment, separate heat dissipating connecting members 51 and 52 are used for connection between the heat sink 40 and the plate member 60 and between the heat sink 40 and the lead frame 30. Is going. That is, the heat dissipating connecting member 51 for connecting the plate member 60 and the heat dissipating connecting member 52 for connecting the lead frame 30 are arranged separately.

この場合、リードフレーム３０接続用の放熱性接続材５２は、リードフレーム３０とヒートシンク４０との電気的絶縁を確保するために電気絶縁性である必要がある。そのため、このリードフレーム３０接続用の放熱性接続材５２は、上記放熱シート５０であってもよいが、ここでは、電気絶縁性且つ熱伝導性の樹脂部材５２よりなる。   In this case, the heat dissipating connecting member 52 for connecting the lead frame 30 needs to be electrically insulating in order to ensure electrical insulation between the lead frame 30 and the heat sink 40. Therefore, the heat dissipating connecting member 52 for connecting the lead frame 30 may be the heat dissipating sheet 50, but here, it is made of an electrically insulating and heat conductive resin member 52.

この樹脂部材５２には、具体的には、シリカ、アルミナなどの電気絶縁性のフィラーを含有するエポキシ樹脂などよりなるポッティング樹脂が用いられる。また、図３に示されるように、この樹脂部材５２は、リードフレーム３０の一端部３１とヒートシンク４０との間に介在するだけでなく、さらに、リードフレーム３０全体を封止して、リードフレーム３０を保護するようにしてもよい。   Specifically, a potting resin made of an epoxy resin containing an electrically insulating filler such as silica or alumina is used for the resin member 52. Further, as shown in FIG. 3, the resin member 52 is not only interposed between the one end portion 31 of the lead frame 30 and the heat sink 40, but further, the entire lead frame 30 is sealed to form the lead frame. 30 may be protected.

一方、板材６０接続用の放熱性接続材５１は、樹脂部材５２とは離れており電気的に絶縁されているから、導電性でも電気絶縁性でもよい。それゆえ、この板材６０接続用の放熱性接続材５１は、上記放熱シート５０であってもよいが、ここでは、導電性接続材２４と同様の材料よりなるものとされている。   On the other hand, the heat-dissipating connecting member 51 for connecting the plate member 60 is electrically isolated from the resin member 52 and may be electrically conductive or electrically insulating. Therefore, the heat dissipating connecting member 51 for connecting the plate member 60 may be the heat dissipating sheet 50, but here, it is made of the same material as the conductive connecting member 24.

このような本実施形態の半導体装置Ｓ３は、半導体素子２０の搭載、リードフレーム３０および板材６０の接続後、樹脂部材５２によるリードフレーム３０の封止を行い、その後は、ヒートシンク４０の搭載を行うことにより製造される。   In the semiconductor device S3 of this embodiment, the semiconductor element 20 is mounted, the lead frame 30 and the plate material 60 are connected, the lead frame 30 is sealed with the resin member 52, and then the heat sink 40 is mounted. It is manufactured by.

そして、本実施形態によっても、上記同様、ヒートシンク４０の樹脂バリ付着を防止しつつ、半導体素子２０の上面２１と回路基板１０の一面１１との電気的接続、および、半導体素子２０の上面２１からの放熱を適切に行うことができる。   Also in the present embodiment, as described above, while preventing the resin burr from adhering to the heat sink 40, the electrical connection between the upper surface 21 of the semiconductor element 20 and the one surface 11 of the circuit board 10, and the upper surface 21 of the semiconductor element 20 Can be appropriately radiated.

（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置Ｓ４の概略断面構成を示す図である。ここでは、本実施形態と上記第１実施形態との相違点を中心に述べることとする。 (Third embodiment)
FIG. 4 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S4 according to the third embodiment of the present invention. Here, the difference between the present embodiment and the first embodiment will be mainly described.

図４に示されるように、本実施形態では、リードフレーム３０の他端部３２側と回路基板１０の一面１１側との電気的接続は、回路基板１０の一面１１から他面１２に貫通する図示しないビアに、リードフレーム３０の他端部３２側を挿入することにより行われている。   As shown in FIG. 4, in this embodiment, the electrical connection between the other end 32 side of the lead frame 30 and the one surface 11 side of the circuit board 10 penetrates from the one surface 11 to the other surface 12. This is done by inserting the other end 32 side of the lead frame 30 into a via (not shown).

さらに、本実施形態では、このリードフレーム３０の他端部３２を回路基板１０の他面１２より突出させている。この場合、回路基板１０を他面１２側にて別の基板に接続した場合に、この突出するリードフレーム３０の他端部３２を当該別の基板に電気的に接続することが可能となる。   Further, in the present embodiment, the other end 32 of the lead frame 30 is protruded from the other surface 12 of the circuit board 10. In this case, when the circuit board 10 is connected to another board on the other surface 12 side, the projecting other end portion 32 of the lead frame 30 can be electrically connected to the other board.

なお、本実施形態においても、上記第２実施形態のように、ヒートシンク４０と板材６０との接続、および、ヒートシンク４０とリードフレーム３０との接続を別体の放熱性接続材５１、５２を用いて行ってもよい。   Also in this embodiment, as in the second embodiment, separate heat-dissipating connection members 51 and 52 are used for the connection between the heat sink 40 and the plate member 60 and the connection between the heat sink 40 and the lead frame 30. You may go.

（第４実施形態）
図５は、本発明の第４実施形態に係る半導体装置Ｓ５の概略断面構成を示す図である。ここでは、本実施形態と上記第１実施形態との相違点を中心に述べることとする。 (Fourth embodiment)
FIG. 5 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S5 according to the fourth embodiment of the present invention. Here, the difference between the present embodiment and the first embodiment will be mainly described.

上記第１実施形態では、回路基板１０の一面１１上に直接、半導体素子２０を搭載したが、本実施形態の図５に示されるように、回路基板１０の一面１１と半導体素子２０との間に、再配線用部材８０を介して、半導体素子２０の搭載を行ってもよい。   In the first embodiment, the semiconductor element 20 is mounted directly on the one surface 11 of the circuit board 10. However, as shown in FIG. 5 of the present embodiment, between the one surface 11 of the circuit board 10 and the semiconductor element 20. In addition, the semiconductor element 20 may be mounted via the rewiring member 80.

この再配線用部材８０は、半導体素子２０と回路基板１０とを電気的に接続する再配線の機能を果たすものであり、たとえば、上記第１実施形態に示したインターポーザとしての回路基板と同様の構成を有するものとして構成される。   The rewiring member 80 performs a rewiring function for electrically connecting the semiconductor element 20 and the circuit board 10. For example, the rewiring member 80 is the same as the circuit board as the interposer shown in the first embodiment. It is configured as having a configuration.

つまり、半導体素子２０と再配線用部材８０とは、フリップチップ接続部２３を介して電気的に接続され、再配線用部材８０と回路基板１０とは、バンプ８１を介して電気的および機械的に接続されている。そして、ここでは、回路基板１０はプリント基板やセラミック基板などよりなり、たとえばマザーボードとして機能するものである。   That is, the semiconductor element 20 and the rewiring member 80 are electrically connected via the flip chip connecting portion 23, and the rewiring member 80 and the circuit board 10 are electrically and mechanically connected via the bump 81. It is connected to the. Here, the circuit board 10 is formed of a printed board, a ceramic board, or the like, and functions as a mother board, for example.

なお、本実施形態は、回路基板１０の一面１１と半導体素子２０との間に、さらに再配線用部材８０を介在させたものであるから、上記第２実施形態および上記第３実施形態とも組み合わせることが可能であることはもちろんである。   In this embodiment, since the rewiring member 80 is further interposed between the one surface 11 of the circuit board 10 and the semiconductor element 20, it is combined with the second embodiment and the third embodiment. Of course it is possible.

（第５実施形態）
図６は、本発明の第５実施形態に係る半導体装置Ｓ６の概略断面構成を示す図である。上記各実施形態では、リードフレーム３０の中間部は、ディプレス加工により曲げられた形状とされていたが、本実施形態のように、リードフレーム３０はエッチングにより形成され、このエッチングにより当該曲げられた形状を形成しているものでもよい。 (Fifth embodiment)
FIG. 6 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S6 according to the fifth embodiment of the present invention. In each of the embodiments described above, the intermediate portion of the lead frame 30 is bent by depressing. However, as in the present embodiment, the lead frame 30 is formed by etching and bent by this etching. It may be formed in a different shape.

この場合、エッチング加工の典型的な形状として、曲げ部分が曲線状ではなく角部とされて曲げられた形状とされている。   In this case, as a typical shape of the etching process, the bent portion is not a curved shape but a corner portion and is bent.

（第６実施形態）
図７は、本発明の第６実施形態に係る半導体装置Ｓ７の概略断面構成を示す図である。ここでは、本実施形態と上記第１実施形態との相違点を中心に述べることとする。 (Sixth embodiment)
FIG. 7 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S7 according to the sixth embodiment of the present invention. Here, the difference between the present embodiment and the first embodiment will be mainly described.

上記第１実施形態では、図１に示されるように、板材６０は平板形状のものであったが、本実施形態の図７に示されるように、ディプレス加工により曲げられることで平板のものに比べて実質的な高さを大きくした板材６０であってもよい。   In the first embodiment, as shown in FIG. 1, the plate member 60 has a flat plate shape. However, as shown in FIG. 7 of the present embodiment, the plate member 60 is flat by being bent by pressing. The board | plate material 60 which enlarged the substantial height compared with may be sufficient.

また、図８は、本第６実施形態に係る他の例としての半導体装置Ｓ８の概略断面構成を示す図である。上記第１実施形態の図１では、板材６０はリードフレーム３０と同じ厚さの平板であったが、この図８に示されるように、板材６０は、リードフレーム３０よりも厚い平板とされたものでもよい。   FIG. 8 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S8 as another example according to the sixth embodiment. In FIG. 1 of the first embodiment, the plate member 60 is a flat plate having the same thickness as the lead frame 30, but as shown in FIG. 8, the plate member 60 is a flat plate thicker than the lead frame 30. It may be a thing.

これら図７および図８に示される板材６０は、リードフレーム３０と同じリードフレーム素材のアイランドとして構成されたものであって、当該アイランドにディプレス加工を施したものや、もともと当該アイランドの方が厚い一般的な異形フレームを用いて形成される。また、これら板材６０は、リードフレーム３０とは別部材より形成されたものであってもよいことは、上記第１実施形態と同様である。   The plate member 60 shown in FIGS. 7 and 8 is configured as an island of the same lead frame material as that of the lead frame 30, and is obtained by applying a depression process to the island, or originally from the island. It is formed using a thick general profile frame. Further, the plate member 60 may be formed of a member different from the lead frame 30 as in the first embodiment.

本実施形態によれば、ヒートシンク４０と板材６０との距離に比べて、ヒートシンク４０とリードフレーム３０の一端部３１側との距離を大きくできるから、ヒートシンク４０とリードフレーム３０との電気的な短絡の防止に好適である。   According to the present embodiment, since the distance between the heat sink 40 and the one end portion 31 side of the lead frame 30 can be made larger than the distance between the heat sink 40 and the plate member 60, an electrical short circuit between the heat sink 40 and the lead frame 30 is possible. It is suitable for prevention.

なお、図７、図８では、ヒートシンク４０と板材６０との接続、および、ヒートシンク４０とリードフレーム３０との接続を、上記第２実施形態と同様に、別体の放熱性接続材５１、５２を用いて行っていたが、本実施形態においても、上記第１実施形態と同様に、ヒートシンク４０と板材６０およびリードフレーム３０とを、単一の放熱シート５０を介して熱的に接続してもよい。   7 and 8, the connection between the heat sink 40 and the plate member 60 and the connection between the heat sink 40 and the lead frame 30 are separated from each other as in the second embodiment. In this embodiment, the heat sink 40, the plate member 60, and the lead frame 30 are thermally connected via the single heat radiating sheet 50 as in the first embodiment. Also good.

この場合、板材６０では、リードフレーム３０よりも放熱シート５０の凹み度合を大きくすることで、対応が可能となることはもちろんである。また、本実施形態は、板材６０の形状や厚さを変えるだけのものであるから、第１および第２実施形態以外の上記各実施形態とも組み合わせ可能であることは言うまでもない。   In this case, in the case of the plate member 60, it is of course possible to cope with the problem by increasing the degree of depression of the heat dissipation sheet 50 compared to the lead frame 30. In addition, since the present embodiment merely changes the shape and thickness of the plate member 60, it is needless to say that the present embodiment can be combined with the above-described embodiments other than the first and second embodiments.

（第７実施形態）
図９は、本発明の第７実施形態に係る半導体装置Ｓ９の概略断面構成を示す図である。上記各実施形態では、半導体素子２０の上面２１の中央部とヒートシンク４０とは板材６０を介して接続されていた。 (Seventh embodiment)
FIG. 9 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S9 according to the seventh embodiment of the present invention. In each of the above embodiments, the central portion of the upper surface 21 of the semiconductor element 20 and the heat sink 40 are connected via the plate material 60.

それに対して、図９に示されるように、本実施形態では、板材６０に代えて、ヒートシンク４０の下面４１に凸部４０ａを設けることにより、当該板材６０が無い分、凸部４０ａの厚さで吸収するようにしている。   On the other hand, as shown in FIG. 9, in this embodiment, instead of the plate material 60, by providing the convex portion 40 a on the lower surface 41 of the heat sink 40, the thickness of the convex portion 40 a is reduced by the absence of the plate material 60. I try to absorb it.

このような凸部４０ａは、プレス加工などにより形成できる。そして、本実施形態は、ヒートシンク４０に凸部４０ａを設けて、板材６０を省略したものであるから、上記各実施形態と組み合わせて適用が可能であることはもちろんである。   Such a convex portion 40a can be formed by press working or the like. And this embodiment provides the convex part 40a in the heat sink 40, and abbreviate | omitted the board | plate material 60, Therefore Of course, it can apply in combination with said each embodiment.

（第８実施形態）
本発明の第８実施形態では、上記図１に示した半導体装置Ｓ１の製造方法について、より具体的な方法を示すものである。ここでは、回路基板１０およびリードフレーム素材として多連状態のものを用い、これらを組み付けた後、最終的に分断して、半導体装置Ｓ１を製造する方法を提供する。 (Eighth embodiment)
The eighth embodiment of the present invention shows a more specific method for manufacturing the semiconductor device S1 shown in FIG. Here, there is provided a method of manufacturing the semiconductor device S1 by using the circuit board 10 and the lead frame material in multiple states, assembling them, and finally dividing them.

図１０、図１１は、本実施形態に係る半導体装置Ｓ１の製造方法の第１の方法を示す工程図であり、図１０および図１１において、それぞれ（ａ）、（ｃ）は概略平面図、（ｂ）は（ａ）の概略断面図、（ｄ）は（ｃ）の概略断面図である。   10 and 11 are process diagrams showing a first method of manufacturing the semiconductor device S1 according to the present embodiment. In FIGS. 10 and 11, (a) and (c) are schematic plan views, respectively. (B) is a schematic sectional drawing of (a), (d) is a schematic sectional drawing of (c).

なお、図１０、図１１および後述する図１２〜図１４中の平面図においては、リードフレーム３０のうち当該平面図中の破線に重なる部位が曲げられた部位を示している。また、これら図１０〜図１４においては、半導体装置Ｓ１の細部を省略している。   10 and 11 and FIGS. 12 to 14 to be described later, the portions of the lead frame 30 that overlap the broken lines in the plan views are shown. 10 to 14, details of the semiconductor device S1 are omitted.

［図１０（ａ）、（ｂ）の工程］
まず、個々の回路基板１０が連結された多連状態の回路基板１０を用意し、その一面１１上に半導体素子２０を搭載する（半導体素子搭載工程）。 [Steps of FIGS. 10A and 10B]
First, a multiple circuit board 10 in which individual circuit boards 10 are connected is prepared, and a semiconductor element 20 is mounted on one surface 11 (semiconductor element mounting process).

［図１０（ｃ）、（ｄ）の工程］
次に、矩形板状のアイランドとしての板材６０とリード部としてのリードフレーム３０とが、吊りリードを含むフレーム部１０１により一体に連結されたリードフレーム素材１００を用意し、このリードフレーム素材１００を、回路基板１０の一面１１上にて導電性接続材２４を介して、半導体素子２０の上面２１の上に搭載する（リードフレーム接続工程）。 [Steps of FIGS. 10C and 10D]
Next, a lead frame material 100 in which a plate material 60 as a rectangular plate-shaped island and a lead frame 30 as a lead portion are integrally connected by a frame portion 101 including a suspension lead is prepared. Then, it is mounted on the upper surface 21 of the semiconductor element 20 via the conductive connecting material 24 on the one surface 11 of the circuit board 10 (lead frame connecting step).

［図１１（ａ）、（ｂ）の工程］
次に、半導体素子２０の上面２１上にて、板材６０およびリードフレーム３０の上に、放熱シート５０を介してヒートシンク４０を搭載し、放熱シート５０の接合力によりヒートシンク４０を固定する（ヒートシンク搭載工程）。また、半田ボールなどを用いてバンプ１３を形成する。 [Steps of FIGS. 11A and 11B]
Next, on the upper surface 21 of the semiconductor element 20, the heat sink 40 is mounted on the plate material 60 and the lead frame 30 via the heat radiating sheet 50, and the heat sink 40 is fixed by the joining force of the heat radiating sheet 50 (heat sink mounting). Process). Further, bumps 13 are formed using solder balls or the like.

［図１１（ｃ）、（ｄ）の工程］
次に、ダイシングカットにより、多連状態のリードフレーム素材１００および回路基板１０をカットし、半導体装置Ｓ１の単位に個片化する（カット工程）。こうして、半導体装置Ｓ１ができあがる。以上が第１の方法である。 [Steps of FIGS. 11C and 11D]
Next, the lead frame material 100 and the circuit board 10 in a multiple state are cut by dicing cut and separated into units of the semiconductor device S1 (cut process). Thus, the semiconductor device S1 is completed. The above is the first method.

また、図１２、図１３、図１４は、本実施形態に係る半導体装置Ｓ１の製造方法の第２の方法を示す工程図であり、図１２および図１３において、それぞれ（ａ）、（ｃ）は概略平面図、（ｂ）は（ａ）の概略断面図、（ｄ）は（ｃ）の概略断面図であり、図１４において、（ａ）は概略平面図、（ｂ）は（ａ）の概略断面図である。   FIGS. 12, 13, and 14 are process diagrams showing a second method of manufacturing the semiconductor device S1 according to the present embodiment. In FIGS. 12 and 13, (a) and (c), respectively. Is a schematic plan view, (b) is a schematic cross-sectional view of (a), (d) is a schematic cross-sectional view of (c), and in FIG. 14, (a) is a schematic plan view, and (b) is (a). FIG.

［図１２（ａ）、（ｂ）の工程］
この第２の方法では、まず、多連状態のリードフレーム素材１００に対して、導電性接続材２４を介して、半導体素子２０の上面２１を接続する（リードフレーム接続工程）。 [Steps of FIGS. 12A and 12B]
In this second method, first, the upper surface 21 of the semiconductor element 20 is connected to the lead frame material 100 in a multiple state via the conductive connecting material 24 (lead frame connecting step).

［図１２（ｃ）、（ｄ）の工程］
次に、プレス加工などにより、リードフレーム素材１００を個々の半導体装置Ｓ１の単位にカットする（リードフレームカット工程）。 [Steps of FIGS. 12C and 12D]
Next, the lead frame material 100 is cut into units of individual semiconductor devices S1 by a press process or the like (lead frame cutting step).

［図１３（ａ）、（ｂ）の工程］
その後、個々の半導体装置Ｓ１の単位にて半導体素子２０と板材６０およびリードフレーム３０とが組み付けられたワークを、多連状態の回路基板１０の一面１１上に搭載する（半導体素子搭載工程）。 [Steps of FIGS. 13A and 13B]
Thereafter, a work in which the semiconductor element 20, the plate member 60, and the lead frame 30 are assembled in units of individual semiconductor devices S1 is mounted on the one surface 11 of the circuit board 10 in a multiple state (semiconductor element mounting step).

［図１３（ｃ）、（ｄ）の工程］
次に、半導体素子２０の上面２１上にて、板材６０およびリードフレーム３０の上に、放熱シート５０を介してヒートシンク４０を搭載し、放熱シート５０の接合力によりヒートシンク４０を固定する（ヒートシンク搭載工程）。また、半田ボールなどを用いてバンプ１３を形成する。 [Steps of FIGS. 13C and 13D]
Next, on the upper surface 21 of the semiconductor element 20, the heat sink 40 is mounted on the plate material 60 and the lead frame 30 via the heat radiating sheet 50, and the heat sink 40 is fixed by the joining force of the heat radiating sheet 50 (heat sink mounting). Process). Further, bumps 13 are formed using solder balls or the like.

［図１４（ｃ）、（ｄ）の工程］
次に、ダイシングカットにより、多連状態の回路基板１０をカットし、半導体装置Ｓ１の単位に個片化する（回路基板カット工程）。こうして、半導体装置Ｓ１ができあがる。以上が第２の方法である。 [Steps of FIGS. 14C and 14D]
Next, the circuit board 10 in a multiple state is cut by dicing cutting, and is singulated into units of the semiconductor device S1 (circuit board cutting step). Thus, the semiconductor device S1 is completed. The above is the second method.

上記第１の方法では、カット工程においてリードフレーム素材１００および回路基板１０の両方を一括してダイシングカットするため、特にリードフレーム素材１００の方がダンシングしにくい場合がある。しかし、の第２の方法によれば、リードフレーム素材１００をプレスなどの一般的な方法で予めカットするため、回路基板１０のカットをスムーズに行いやすくなる。   In the first method, since both the lead frame material 100 and the circuit board 10 are diced and cut together in the cutting step, the lead frame material 100 is particularly difficult to dance. However, according to the second method, since the lead frame material 100 is cut in advance by a general method such as pressing, the circuit board 10 can be easily cut smoothly.

また、上記第１実施形態の半導体装置Ｓ１以外の上記各実施形態の半導体装置についても、本実施形態の製造方法を準用することによって容易に製造できることはもちろんである。   Of course, the semiconductor devices of the respective embodiments other than the semiconductor device S1 of the first embodiment can be easily manufactured by applying the manufacturing method of the present embodiment.

（他の実施形態）
なお、上記各実施形態では、半導体素子２０は、両面電極タイプのＩＣチップとして構成されていたが、上面２１のみに電極を有し、上面２１側からのみ電気的な取り出しを行う、いわゆる片面電極タイプのものであってもよい。この場合には、半導体素子２０の下面２２とこれに対向する回路基板１０の一面１１とは、非導電性の接着剤を介して接続されたものにできる。 (Other embodiments)
In each of the above-described embodiments, the semiconductor element 20 is configured as a double-sided electrode type IC chip. However, a so-called single-sided electrode that has an electrode only on the upper surface 21 and performs electrical extraction only from the upper surface 21 side. It may be of a type. In this case, the lower surface 22 of the semiconductor element 20 and the one surface 11 of the circuit board 10 facing the lower surface 22 can be connected via a non-conductive adhesive.

１０ 回路基板
１１ 回路基板の一面
２０ 半導体素子
２１ 半導体素子の上面
３０ 接続部材としてのリードフレーム
３０ｂ リードフレームの上面
３１ リードフレームの一端部
３２ リードフレームの他端部
４０ ヒートシンク
５０ 放熱性接続材としての放熱シート
５１ 板材接続用の放熱性接続材
５２ 放熱性接続材としての樹脂部材
６０ 板材 DESCRIPTION OF SYMBOLS 10 Circuit board 11 One surface of a circuit board 20 Semiconductor element 21 Upper surface of a semiconductor element 30 Lead frame as a connecting member 30b Upper surface of a lead frame 31 One end part of a lead frame 32 Other end part of a lead frame 40 Heat sink 50 Heat-dissipating connection material Heat-dissipating sheet 51 Heat-dissipating connecting material for connecting plate material 52 Resin member as heat-dissipating connecting material 60

Claims (5)

回路基板（１０）と、
前記回路基板（１０）の一面（１１）上に搭載された半導体素子（２０）と、
前記半導体素子（２０）の上面（２１）と前記回路基板（１０）の一面（１１）側とを電気的に接続する接続部材（３０）と、
前記半導体素子（２０）の上面（２１）に接続されて前記半導体素子（２０）の熱を放熱するヒートシンク（４０）と、を備える半導体装置において、
前記接続部材は、板状をなすリードフレーム（３０）であり、
前記リードフレーム（３０）は、一端部（３１）側が前記半導体素子（２０）の上面（２１）の周辺部に電気的に接続され、他端部（３２）側が前記回路基板（１０）の一面（１１）まで延びて当該他端部（３２）が前記回路基板（１０）の一面（１１）側に電気的に接続されたものであり、
前記ヒートシンク（４０）は、前記半導体素子（２０）の上面（２１）の中央部、および、前記リードフレーム（３０）の一端部（３１）側の上面（３０ｂ）に放熱性接続材（５０〜５２）を介して接続されていることを特徴とする半導体装置。 A circuit board (10);
A semiconductor element (20) mounted on one surface (11) of the circuit board (10);
A connection member (30) for electrically connecting the upper surface (21) of the semiconductor element (20) and the one surface (11) side of the circuit board (10);
A heat sink (40) connected to the upper surface (21) of the semiconductor element (20) and dissipating heat of the semiconductor element (20);
The connection member is a lead frame (30) having a plate shape,
The lead frame (30) has one end (31) side electrically connected to the peripheral portion of the upper surface (21) of the semiconductor element (20), and the other end (32) side is one surface of the circuit board (10). (11) and the other end (32) is electrically connected to the one surface (11) side of the circuit board (10),
The heat sink (40) is provided with a heat-dissipating connecting material (50- 52) connected through the semiconductor device 52). 前記半導体素子（２０）の上面（２１）の中央部と前記ヒートシンク（４０）とは、放熱性を有する板材（６０）を介して、接続されていることを特徴とする請求項１に記載の半導体装置。   The center part of the upper surface (21) of the said semiconductor element (20) and the said heat sink (40) are connected via the board | plate material (60) which has heat dissipation. Semiconductor device. 前記板材（６０）と前記リードフレーム（３０）とは同一の厚さであることを特徴とする請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein the plate member (60) and the lead frame (30) have the same thickness. 前記板材（６０）と前記リードフレーム（３０）とは、同一材料よりなることを特徴とする請求項３に記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the plate member (60) and the lead frame (30) are made of the same material. 前記リードフレーム（３０）よりも前記ヒートシンク（４０）の方が熱伝導性に優れた材料よりなることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the heat sink (40) is made of a material having higher thermal conductivity than the lead frame (30).
JP2011123200A 2011-06-01 2011-06-01 Semiconductor device Expired - Fee Related JP5601282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011123200A JP5601282B2 (en) 2011-06-01 2011-06-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123200A JP5601282B2 (en) 2011-06-01 2011-06-01 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2012253118A true JP2012253118A (en) 2012-12-20
JP5601282B2 JP5601282B2 (en) 2014-10-08

Family

ID=47525684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123200A Expired - Fee Related JP5601282B2 (en) 2011-06-01 2011-06-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5601282B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014167973A (en) * 2013-02-28 2014-09-11 Toshiba Corp Semiconductor device and manufacturing method of the same
KR101694657B1 (en) * 2016-08-04 2017-01-09 제엠제코(주) Semiconductor chip package having improved heating structure
WO2021192245A1 (en) * 2020-03-27 2021-09-30 太陽誘電株式会社 High heat-dissipation module structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144971A (en) * 1991-11-18 1993-06-11 Nec Corp Structure of chip carrier
JPH05315481A (en) * 1992-05-14 1993-11-26 Nec Corp Film carrier semiconductor device and manufacturing method thereof
JP2003086737A (en) * 2001-09-11 2003-03-20 Toshiba Corp Semiconductor device
JP2004349347A (en) * 2003-05-20 2004-12-09 Rohm Co Ltd Semiconductor device
JP2006261519A (en) * 2005-03-18 2006-09-28 Sharp Corp Semiconductor device and its manufacturing method
JP2009518875A (en) * 2005-12-09 2009-05-07 フェアチャイルド・セミコンダクター・コーポレーション Top and bottom exposed packaged semiconductor device and assembly method
JP2009231743A (en) * 2008-03-25 2009-10-08 Shindengen Electric Mfg Co Ltd Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144971A (en) * 1991-11-18 1993-06-11 Nec Corp Structure of chip carrier
JPH05315481A (en) * 1992-05-14 1993-11-26 Nec Corp Film carrier semiconductor device and manufacturing method thereof
JP2003086737A (en) * 2001-09-11 2003-03-20 Toshiba Corp Semiconductor device
JP2004349347A (en) * 2003-05-20 2004-12-09 Rohm Co Ltd Semiconductor device
JP2006261519A (en) * 2005-03-18 2006-09-28 Sharp Corp Semiconductor device and its manufacturing method
JP2009518875A (en) * 2005-12-09 2009-05-07 フェアチャイルド・セミコンダクター・コーポレーション Top and bottom exposed packaged semiconductor device and assembly method
JP2009231743A (en) * 2008-03-25 2009-10-08 Shindengen Electric Mfg Co Ltd Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014167973A (en) * 2013-02-28 2014-09-11 Toshiba Corp Semiconductor device and manufacturing method of the same
KR101694657B1 (en) * 2016-08-04 2017-01-09 제엠제코(주) Semiconductor chip package having improved heating structure
US10438873B2 (en) 2016-08-04 2019-10-08 Jmj Korea Co., Ltd. Semiconductor chip package having heat dissipating structure
WO2021192245A1 (en) * 2020-03-27 2021-09-30 太陽誘電株式会社 High heat-dissipation module structure

Also Published As

Publication number Publication date
JP5601282B2 (en) 2014-10-08

Similar Documents

Publication Publication Date Title
US9153519B2 (en) Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
KR101643332B1 (en) Clip -bonded semiconductor chip package using ultrasonic welding and the manufacturing method thereof
US8981550B2 (en) Semiconductor package with alternating thermal interface and adhesive materials and method for manufacturing the same
TW201411788A (en) Hybrid thermal interface material for IC packages with integrated heat spreader
WO2012165045A1 (en) Semiconductor device and wiring substrate
KR20180040493A (en) Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet
JP2019071412A (en) Chip package
JP2008141140A (en) Semiconductor device
JP2006261519A (en) Semiconductor device and its manufacturing method
JP5845634B2 (en) Semiconductor device
JP6048238B2 (en) Electronic equipment
JP5601282B2 (en) Semiconductor device
JP6150866B2 (en) Power semiconductor device
WO2011083703A1 (en) Led module device and method for manufacturing same
WO2014188632A1 (en) Semiconductor device having heat dissipation structure and laminate of semiconductor devices
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2007281201A (en) Semiconductor device
JP5621712B2 (en) Semiconductor chip
JP2013258354A (en) Mold package and manufacturing method of the same
TW201220444A (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JP2010206132A (en) Semiconductor device, and method of manufacturing semiconductor device
JP2017028131A (en) Package mounting body
JP4237116B2 (en) Semiconductor device and manufacturing method thereof
JP5987665B2 (en) Semiconductor device
JP2007201251A (en) Semiconductor package, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R151 Written notification of patent or utility model registration

Ref document number: 5601282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees