JP2007201251A - Semiconductor package, and manufacturing method thereof - Google Patents

Semiconductor package, and manufacturing method thereof Download PDF

Info

Publication number
JP2007201251A
JP2007201251A JP2006019109A JP2006019109A JP2007201251A JP 2007201251 A JP2007201251 A JP 2007201251A JP 2006019109 A JP2006019109 A JP 2006019109A JP 2006019109 A JP2006019109 A JP 2006019109A JP 2007201251 A JP2007201251 A JP 2007201251A
Authority
JP
Japan
Prior art keywords
semiconductor package
flexible substrate
semiconductor element
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006019109A
Other languages
Japanese (ja)
Inventor
Motoyoshi Minbeda
源佳 民部田
Keiichiro Hayashi
恵一郎 林
Hitoshi Takeuchi
均 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006019109A priority Critical patent/JP2007201251A/en
Publication of JP2007201251A publication Critical patent/JP2007201251A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin semiconductor package excelling in its heat radiating property which has a high quality and is manufactured without any large labor and cost. <P>SOLUTION: The semiconductor package 1 has a semiconductor element 2 having external electrodes 2a; a pad 3 for mounting thereon and fastening thereto the semiconductor element 2; lead electrodes 4 disposed oppositely to each other in the state of interposing the pad between them, and capable of being connected electrically with the external; a flexible substrate 5 so formed as to cover the whole top surface of the semiconductor element, and as to have such a size that both its ends overlap with the lead electrodes; substrate electrodes 6 patterned in the rear surface of the flexible substrate in each of which one end and the other end are connected electrically respectively with the external and lead electrodes, and which join integrally to each other the flexible substrate, the semiconductor element, and the lead electrodes; and an insulating molding resin 7 for so sealing the semiconductor element as to be buried in its inside. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＩＣチップ等の半導体素子を有する半導体パッケージ及び該半導体パッケージの製造方法に関するものである。   The present invention relates to a semiconductor package having a semiconductor element such as an IC chip and a method for manufacturing the semiconductor package.

従来より、ＩＣチップ等の半導体素子を内部に封止した半導体パッケージとして、様々なものが提供されている。半導体素子のパッケージングには、多種多様のものが存在するが、構造が簡単で安価に作製できる点からリードフレームを用いたパッケージングが広く使用されている。   Conventionally, various semiconductor packages in which a semiconductor element such as an IC chip is sealed are provided. There are various types of semiconductor element packaging, but packaging using a lead frame is widely used because of its simple structure and low cost production.

ここで、リードフレームを利用した一般的な半導体パッケージを、図２４を参照して簡単に説明する。半導体パッケージ５０は、図２４に示すように、ＩＣチップ等の半導体素子５１がリードフレームのダイパッド５２上にダイボンド剤５３を介して接着されており、半導体素子５１とリードフレームのリード電極５４とがボンディングワイヤ５５を介して電気的に接続されている。また、半導体素子５１、ダイパッド５２及びボンディングワイヤ５５を、エポキシ樹脂等からなるモールド樹脂部５６で内部に封止している。これにより、半導体素子５１、ダイパッド５２及びボンディングワイヤ５５が、外部に露出しない状態で確実に固定されて保護されている。   Here, a general semiconductor package using a lead frame will be briefly described with reference to FIG. In the semiconductor package 50, as shown in FIG. 24, a semiconductor element 51 such as an IC chip is bonded onto a die pad 52 of a lead frame via a die bonding agent 53, and the semiconductor element 51 and the lead electrode 54 of the lead frame are connected. They are electrically connected via bonding wires 55. Further, the semiconductor element 51, the die pad 52, and the bonding wire 55 are sealed inside by a mold resin portion 56 made of epoxy resin or the like. Thus, the semiconductor element 51, the die pad 52, and the bonding wire 55 are securely fixed and protected without being exposed to the outside.

また、リードフレームを利用した他の半導体パッケージの一例として、ワイヤボンディングを用いないものも知られている（例えば、特許文献１参照）。
この半導体パッケージは、半導体素子（半導体チップ）がリード配線を有するテープキャリアに支持されていると共に、リード配線に対して電気的に接続されている。即ち、ボンディングワイヤを用いずに、リード配線に直接電気的に接続されている。なお、このリード配線は、インナーリード及びアウターリードの両方の機能を兼ねるものであり、リードフレームの役割を担っている。 As another example of a semiconductor package using a lead frame, one that does not use wire bonding is known (see, for example, Patent Document 1).
In this semiconductor package, a semiconductor element (semiconductor chip) is supported by a tape carrier having a lead wiring, and is electrically connected to the lead wiring. That is, it is directly electrically connected to the lead wiring without using a bonding wire. The lead wiring also functions as both an inner lead and an outer lead, and serves as a lead frame.

また、テープキャリアは、絶縁性接着剤を介して窒化アルミニウム基板に固定されている。また、この窒化アルミニウム基板の裏面側に、半導体素子が接合されている。つまり、半導体素子は、テープキャリアと窒化アルミニウム基板との間に固定されている状態となっている。更に、半導体素子はポッティング樹脂等によりテープキャリア側から封止されて保護されている。
特開平８−１５３７４９号公報 The tape carrier is fixed to the aluminum nitride substrate with an insulating adhesive. A semiconductor element is bonded to the back side of the aluminum nitride substrate. That is, the semiconductor element is fixed between the tape carrier and the aluminum nitride substrate. Further, the semiconductor element is sealed and protected from the tape carrier side with a potting resin or the like.
JP-A-8-153749

しかしながら、上述した従来の半導体パッケージには、以下の課題が残されている。
始めに、近年の半導体集積製造技術の飛躍的な進歩によって、半導体パッケージの高集積化が急速に進んでいる。また、それに伴い、半導体パッケージの放熱性の向上や薄型化が求められている。
ここで、半導体パッケージの一般的な熱の流れを、図２４を参照して説明する。半導体素子５１から発せられた熱は、３つのルートを経由して放熱されている。即ち、半導体素子５１から直接ダイパッド５２及びリード電極５４を介して回路基板等に放熱される第１のルートと、半導体素子５１からボンディングワイヤ５５及びリード電極５４を介して回路基板等に放熱される第２のルートと、半導体素子５１からモールド樹脂部５６を介して大気に放熱される第３のルートとからなる３つのルートである。 However, the following problems remain in the conventional semiconductor package described above.
First, the recent progress in semiconductor integrated manufacturing technology has led to a rapid increase in semiconductor package integration. Accordingly, there is a demand for improvement in heat dissipation and thinning of the semiconductor package.
Here, a general heat flow of the semiconductor package will be described with reference to FIG. The heat generated from the semiconductor element 51 is dissipated through three routes. That is, heat is radiated from the semiconductor element 51 directly to the circuit board or the like via the die pad 52 and the lead electrode 54, and from the semiconductor element 51 to the circuit board or the like via the bonding wire 55 and the lead electrode 54. There are three routes including a second route and a third route that radiates heat from the semiconductor element 51 through the mold resin portion 56 to the atmosphere.

ところが、図２４に示す従来の半導体パッケージ５０は、線径が、例えばφ２５μｍと非常に細く、一般的に使用されているボンディングワイヤ５５を用いているので、放熱性が低く、上述した第２のルートからの放熱を期待することができないものであった。つまり、ボンディングワイヤ（例えば、銅等）５５自体の熱伝導率は優れているが、上述したように線径が細く断面積が非常に小さいので、熱抵抗が大きかった。そのため、第２のルート経由での放熱性が期待できなかった。   However, the conventional semiconductor package 50 shown in FIG. 24 has a very thin wire diameter of, for example, φ25 μm, and uses a commonly used bonding wire 55, so that it has low heat dissipation and the above-described second semiconductor package 50. The heat dissipation from the route could not be expected. That is, although the thermal conductivity of the bonding wire (for example, copper) 55 itself is excellent, the thermal resistance is large because the wire diameter is small and the cross-sectional area is very small as described above. For this reason, heat dissipation via the second route could not be expected.

また、半導体素子５１の周囲は、広範囲に亘ってモールド樹脂部５６に覆われている。このモールド樹脂部５６は、一般的に熱伝導率が０．６〜０．７Ｗ／ｍｋと低く、高放熱タイプのモールド樹脂部を利用したとしても、熱伝導率が１〜２Ｗ／ｍｋ程度と依然低いものであった。そのため、上述した第３のルートからの放熱も期待できるものではなかった。
このように３つのルートのうち、２つのルートを経由した放熱に期待をすることができず、結果的に放熱性に優れたものではなかった。よって、半導体素子５１が発する熱が内部に篭る可能性があり、該半導体素子５１の性能に悪影響を与える恐れがあった。 Further, the periphery of the semiconductor element 51 is covered with the mold resin portion 56 over a wide range. The mold resin portion 56 generally has a low thermal conductivity of 0.6 to 0.7 W / mk, and even if a high heat dissipation type mold resin portion is used, the thermal conductivity is about 1 to 2 W / mk. It was still low. For this reason, heat dissipation from the third route described above could not be expected.
As described above, it was impossible to expect heat dissipation via two routes out of the three routes, and as a result, the heat dissipation was not excellent. Therefore, there is a possibility that the heat generated by the semiconductor element 51 is scattered inside, which may adversely affect the performance of the semiconductor element 51.

更に、モールド樹脂部５６は、長さのあるボンディングワイヤ５５が外部に露出しないように封止する必要があるので、大きなサイズにならざるを得なかった。そのため、全体のサイズも大きくなってしまい、薄型化を図ることが困難であった。   Furthermore, since it is necessary to seal the mold resin portion 56 so that the long bonding wire 55 is not exposed to the outside, the mold resin portion 56 has to be large in size. As a result, the overall size also increases, making it difficult to reduce the thickness.

一方、特許文献１等に記載されている半導体パッケージは、ボンディングワイヤを使用せずに、直接半導体素子とリード配線とを電気的に接続しているため、上述した第２のルート経由の放熱性の問題がない。つまり、半導体素子が発する熱を、直接リード配線及びテープキャリアを介して回路基板等に放熱できるので、放熱性に優れている。
また、半導体素子は、周囲が完全にモールド樹脂に覆われているのではなく、片面が窒化アルミニウム基板に接合されているので、第３のルートを経由する前に、窒化アルミニウム基板を介して積極的に大気に放熱することができる。特に、窒化アルミニウム基板は、熱導電率が優れているので、高放熱を期待することができる。 On the other hand, since the semiconductor package described in Patent Document 1 and the like directly connects the semiconductor element and the lead wiring without using a bonding wire, the heat dissipation property via the second route described above. There is no problem. That is, the heat generated by the semiconductor element can be radiated to the circuit board or the like directly through the lead wiring and the tape carrier, so that the heat dissipation is excellent.
In addition, the semiconductor element is not completely covered with the mold resin, but one side is bonded to the aluminum nitride substrate. Therefore, the semiconductor element is actively passed through the aluminum nitride substrate before going through the third route. Heat can be released to the atmosphere. In particular, since the aluminum nitride substrate has excellent thermal conductivity, high heat dissipation can be expected.

このように、ボンディングワイヤを使用せず、また、窒化アルミニウム基板を用いた、従来の半導体パッケージによれば、放熱性を高めることができる。特に、窒化アルミニウム基板を介した放熱ルートが、高い放熱性を実現している。
しかしながら、この窒化アルミニウム基板は、高い熱伝導率を有する反面、加工性が悪くて扱い難い上、製品コストが高く高価なものである。特に従来の半導体パッケージは、この窒化アルミニウム基板に半導体素子を固定する必要があるので、該窒化アルミニウム基板を必須の構成部材としている。そのため、半導体パッケージのコスト自体も高くなってしまう不都合があった。また、加工し難いので、製造に手間がかかってしまい、この点からも製造コストがかかる恐れがあった。
しかも半導体パッケージは、電子機器に必要不可欠なものである上、多量に使用されるものであるので、低コスト化は必須の条件とされている。従って、高価なアルミニウム基板を使用することは、現実的に難しいものであった。 Thus, according to the conventional semiconductor package which does not use a bonding wire and uses an aluminum nitride substrate, heat dissipation can be improved. In particular, the heat dissipation route through the aluminum nitride substrate realizes high heat dissipation.
However, this aluminum nitride substrate has high thermal conductivity, but it is difficult to handle due to poor workability, and the product cost is high and expensive. Particularly in the conventional semiconductor package, since it is necessary to fix the semiconductor element to the aluminum nitride substrate, the aluminum nitride substrate is an indispensable constituent member. For this reason, there is a disadvantage that the cost of the semiconductor package itself increases. Further, since it is difficult to process, it takes time to manufacture, and there is a possibility that the manufacturing cost is increased from this point.
In addition, the semiconductor package is indispensable for electronic equipment and is used in large quantities, so that cost reduction is an indispensable condition. Therefore, it is practically difficult to use an expensive aluminum substrate.

本発明は、このような事情に考慮してなされたもので、その目的は、製造に手間やコストがかからず、薄型で放熱性に優れた高品質な半導体パッケージ、及び、該半導体パッケージの製造方法を提供することである。   The present invention has been made in view of such circumstances, and the object thereof is a high-quality semiconductor package that is thin and excellent in heat dissipation without requiring labor and cost for manufacturing, and the semiconductor package. It is to provide a manufacturing method.

本発明は、前記課題を解決するために以下の手段を提供する。
本発明の半導体パッケージは、上面に複数の外部電極を有する半導体素子と、該半導体素子を、下面が面接触した状態で載置固定する板状のパッド部と、該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、前記半導体素子の上面全体を覆うと共に、前記複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板と、該フレキシブル基板の下面にパターニングされ、一端が前記複数の外部電極に対してそれぞれ電気的に接続されると共に、他端が前記複数のリード電極に対してそれぞれ電気的に接続されて、フレキシブル基板と前記半導体素子と前記リード電極とを一体的に接合する複数の基板電極とを備え、前記半導体素子が、上面及び下面を除く領域が露出していることを特徴とするものである。 The present invention provides the following means in order to solve the above problems.
The semiconductor package of the present invention includes a semiconductor element having a plurality of external electrodes on the upper surface, a plate-like pad portion on which the semiconductor element is placed and fixed in a state where the lower surface is in surface contact, and the pad portion sandwiched therebetween. A plurality of lead electrodes that are opposed to each other and can be electrically connected to the outside, and a flexible substrate that covers the entire top surface of the semiconductor element and has a size that overlaps with the plurality of lead electrodes. The flexible substrate is patterned on the lower surface of the flexible substrate, and one end is electrically connected to the plurality of external electrodes and the other end is electrically connected to the plurality of lead electrodes. And a plurality of substrate electrodes for integrally joining the semiconductor element and the lead electrode, wherein the semiconductor element is exposed in a region excluding an upper surface and a lower surface. Is shall.

また、本発明の半導体パッケージの製造方法は、上面に複数の外部電極を有する半導体素子と、該半導体素子を載置する板状のパッド部と、該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、複数の基板電極が下面にパターニングされ、半導体素子の上面全体を覆うと共に複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板とを備えた半導体パッケージを製造する方法であって、前記半導体素子を、下面が面接触した状態で前記パッド部に載置固定する載置工程と、前記複数の外部電極と前記複数の基板電極の一端とをそれぞれ電気的に接続した状態で、半導体素子と前記フレキシブル基板とを接合する第１の接合工程と、前記載置工程及び前記第１の接合工程後、前記複数のリード電極と前記基板電極の他端とをそれぞれ電気的に接続した状態で、リード電極と前記フレキシブル基板とを接合する第２の接合工程とを備えていることを特徴とするものである。   Also, the semiconductor package manufacturing method of the present invention includes a semiconductor element having a plurality of external electrodes on the upper surface, a plate-like pad portion on which the semiconductor element is placed, and an opposing arrangement with the pad portion sandwiched therebetween. The plurality of lead electrodes that can be electrically connected to the outside and the plurality of substrate electrodes are patterned on the lower surface to cover the entire upper surface of the semiconductor element and have a size that overlaps the plurality of lead electrodes. A method of manufacturing a semiconductor package including a flexible substrate, wherein the semiconductor element is placed and fixed on the pad portion in a state where the lower surface is in surface contact, the plurality of external electrodes, and the plurality of external electrodes A first joining step of joining the semiconductor element and the flexible substrate in a state in which one end of the substrate electrode is electrically connected; and after the placing step and the first joining step, The other end of the lead electrode and the substrate electrode while electrically connected, is characterized in that it comprises a second bonding step of bonding the lead electrode flexible substrate.

この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、まず、載置工程及び第１の接合工程を行って、半導体素子とパッド部とフレキシブル基板とを胃体的に接合する。なお、この際、載置工程を先に行っても構わないし、第１の接合工程を先に行っても構わない。載置工程を先に行う場合で説明すると、半導体素子の下面側をパッド部側に向けた状態で、該パッド部上に載置する。この際、ダイボンド剤等を利用して、パッド部と半導体素子とを接着する。これにより、半導体素子とパッド部とを載置固定する。   In the semiconductor package and the semiconductor package manufacturing method according to the present invention, first, the mounting step and the first bonding step are performed, and the semiconductor element, the pad portion, and the flexible substrate are bonded together in the stomach. At this time, the placing step may be performed first, or the first bonding step may be performed first. In the case where the mounting step is performed first, the semiconductor element is mounted on the pad portion with the lower surface side facing the pad portion side. At this time, the pad portion and the semiconductor element are bonded using a die bond agent or the like. Thereby, a semiconductor element and a pad part are mounted and fixed.

次に、第１の接合工程を行う。即ち、複数の外部電極を上にして載置固定されている半導体素子に対して、複数の基板電極がパターニングされている下面側を対向させてフレキシブル基板を被せる。この際、複数の基板電極の一端側が、外部電極上に重なるようにフレキシブル基板を被せる。なお、フレキシブル基板を被せた際に、該フレキシブル基板の端部は、パッド部を間に挟んだ状態で対向配置された複数のリード電極にも重なっている状態となっている。
そして、外部電極と基板電極の一端とを、例えば、はんだ接合等により電気的に接続する。これにより、半導体素子とフレキシブル基板とが電気的に接続されると共に、機械的に接合した状態となる。 Next, a first joining process is performed. That is, the flexible substrate is covered with the semiconductor element mounted and fixed with the plurality of external electrodes facing upward, with the lower surface side on which the plurality of substrate electrodes are patterned facing each other. At this time, the flexible substrate is covered so that one end side of the plurality of substrate electrodes overlaps with the external electrode. When the flexible substrate is covered, the end portion of the flexible substrate is also overlapped with a plurality of lead electrodes arranged to face each other with the pad portion interposed therebetween.
Then, the external electrode and one end of the substrate electrode are electrically connected by, for example, solder bonding. Thereby, while a semiconductor element and a flexible substrate are electrically connected, it will be in the state joined mechanically.

上記、載置工程及び第１の接合工程が終了した後、リード電極とフレキシブル基板とを接合する第２の接合工程を行う。即ち、リード電極と基板電極の他端とを、例えば、はんだ接合等により電気的に接続する。これにより、リード電極に重なっているフレキシブル基板が、該リード電極と機械的に接合した状態となる。
上述した各工程の結果、半導体パッケージを製造することができる。また、この半導体パッケージは、リード電極を介して、例えば、回路基板等の外部部品に電気的に接続されて使用される。 After the mounting step and the first bonding step are finished, a second bonding step is performed for bonding the lead electrode and the flexible substrate. That is, the lead electrode and the other end of the substrate electrode are electrically connected by, for example, solder bonding. As a result, the flexible substrate overlapping the lead electrode is mechanically joined to the lead electrode.
As a result of each step described above, a semiconductor package can be manufactured. The semiconductor package is used by being electrically connected to an external component such as a circuit board via a lead electrode.

このように製造された半導体パッケージは、ＩＣチップ等の半導体素子が発する熱の一部が、外部電極、フレキシブル基板の基板電極（例えば、銅等の金属膜からなる）及びリード電極を介して外部に放熱される。特に、従来のような細径のボンディングワイヤを経由するのではなく、フレキシブル基板の下面にパターニングされた基板電極を経由するので、より幅広の通路を介して熱を逃がすことができる。ここで、熱の移動は、断面積に比例し、線路長に反比例するので、仮に従来のボンディングワイヤと基板電極とが同じ長さだとしても、ボンディングワイヤより容易に幅広に形成できる基板電極を利用することで、熱を従来よりも効率良く放熱することができる。   In the semiconductor package manufactured in this way, a part of heat generated by a semiconductor element such as an IC chip is externally provided via an external electrode, a substrate electrode (for example, a metal film such as copper) of a flexible substrate, and a lead electrode. Heat is dissipated. In particular, since the substrate electrode patterned on the lower surface of the flexible substrate is used instead of the conventional thin bonding wire, heat can be released through a wider passage. Here, since the heat transfer is proportional to the cross-sectional area and inversely proportional to the line length, even if the conventional bonding wire and the substrate electrode have the same length, a substrate electrode that can be easily formed wider than the bonding wire is used. By doing so, heat can be radiated more efficiently than before.

また、半導体素子からフレキシブル基板の基板電極に伝わった熱は、該基板電極を介してリード電極に逃げるだけでなく、薄いシート状のフレキシブル基板からも放熱される。特に、半導体素子は、片面が露出しているフレキシブル基板の下面に略面接触している状態であるので、半導体素子の上面全体から発する熱が、速やかにフレキシブル基板に伝わって放熱される。また、半導体素子の下面は、パッド部に面接触した状態で載置されているで、下面全体から発する熱がパッド部に速やかに伝り、該パッド部を介して外部に放熱される。
このように、半導体素子の上下面は、従来のモールド樹脂部に覆われていた場合とは異なり、フレキシブル基板及びパッド部に面接触しているので、熱を効率良く放熱することができる。 Further, the heat transferred from the semiconductor element to the substrate electrode of the flexible substrate not only escapes to the lead electrode via the substrate electrode, but is also radiated from the thin sheet-like flexible substrate. In particular, since the semiconductor element is in a state of being substantially in surface contact with the lower surface of the flexible substrate on which one side is exposed, heat generated from the entire upper surface of the semiconductor element is quickly transmitted to the flexible substrate and dissipated. Further, since the lower surface of the semiconductor element is placed in surface contact with the pad portion, the heat generated from the entire lower surface is quickly transmitted to the pad portion and is radiated to the outside through the pad portion.
Thus, unlike the case where the upper and lower surfaces of the semiconductor element are covered with the conventional mold resin portion, the upper and lower surfaces are in surface contact with the flexible substrate and the pad portion, so that heat can be efficiently radiated.

更に、半導体素子の上下面を除く側面は、露出して状態となっている。よって、空気の対流が生じる大気内に置かれた状態となっている。よって、半導体素子の側面から発せられた熱を、効果的に大気に逃がし放熱させることができる。
上述したように半導体素子は、上下面がフレキシブル基板及びパッド部に面接触していると共に側面が露出しており、また、外部電極が従来のボンディングワイヤではなく、フレキシブル基板の基板電極を利用してリードフレームに電気的に接続されているので、熱を効果的に外部に放熱することができ、放熱性を高めることができる。 Further, the side surfaces except the upper and lower surfaces of the semiconductor element are exposed. Therefore, it is in a state where it is placed in the atmosphere where air convection occurs. Therefore, the heat generated from the side surface of the semiconductor element can be effectively released to the atmosphere and radiated.
As described above, the upper and lower surfaces of the semiconductor element are in surface contact with the flexible substrate and the pad portion, and the side surfaces are exposed, and the external electrode is not a conventional bonding wire but uses the substrate electrode of the flexible substrate. Since the lead frame is electrically connected to the lead frame, heat can be effectively radiated to the outside, and heat dissipation can be improved.

また、ボンディングワイヤを用いずに、薄いシート状のフレキシブル基板を利用して外部電極とリード電極とを電気的に接続しているので、ボンディングワイヤの高さを考慮する必要がない。よって、高さを最小限に抑えることができ、薄型化を容易に図ることができる。
更に、従来のように加工性が悪く、高価な窒化アルミニウム基板ではなく、可撓性を有する一般的なフレキシブル基板を利用しているので、扱い易く、設計の自由度を向上することができる上、低コスト化を図ることができる。 Further, since the external electrode and the lead electrode are electrically connected using a thin sheet-like flexible substrate without using the bonding wire, it is not necessary to consider the height of the bonding wire. Therefore, the height can be minimized and the thickness can be easily reduced.
In addition, since a general flexible substrate having flexibility is used instead of an expensive aluminum nitride substrate as in the prior art, it is easy to handle and the degree of freedom in design can be improved. Cost reduction can be achieved.

上述したように、本発明の半導体パッケージ及び半導体パッケージの製造方法によれば、製造に手間やコストがかからず、薄型で放熱性を高めて高品質化を図ることができる。   As described above, according to the semiconductor package and the method for manufacturing the semiconductor package of the present invention, it is possible to reduce the manufacturing time and cost, and to improve the quality by reducing the thickness and improving the heat dissipation.

また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記半導体素子を内部に埋没するように封止して、該半導体素子と前記フレキシブル基板と前記パッド部と前記リード電極とを一体的に固定する絶縁性のモールド樹脂部を備えていることを特徴とするものである。   In the semiconductor package of the present invention, the semiconductor element is sealed so as to be buried therein, and the semiconductor element, the flexible substrate, the pad portion, and the lead electrode are integrated. Insulating mold resin portions that are fixed to each other are provided.

また、本発明の半導体パッケージは、上記本発明の半導体パッケージの製造方法において、前記第２の接合工程後、前記半導体素子を内部に埋没させるようにペースト状の樹脂を前記フレキシブル基板の下面側に流し込んだ後硬化させ、硬化したモールド樹脂部によりフレキシブル基板と半導体素子と前記パッド部と前記リード電極とを一体的に固定する封止工程を備えていることを特徴とするものである。   In the semiconductor package manufacturing method of the present invention, a paste-like resin is applied to the lower surface side of the flexible substrate so that the semiconductor element is buried inside after the second bonding step. It is characterized by comprising a sealing step in which the flexible substrate, the semiconductor element, the pad portion, and the lead electrode are integrally fixed by the mold resin portion that has been poured and cured, and has been cured.

この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、第２の接合工程後、フレキシブル基板の下面側に金型等を利用してペースト状の樹脂を流し込み、一定時間経過させて該樹脂を硬化させ、モールド樹脂部を形成する封止工程を行う。この封止工程により、半導体素子は、モールド樹脂部内に封止される。
特に、このモールド樹脂部によって、半導体素子とフレキシブル基板とパッド部とリード電極とが一体的に固定されるので、全体が強固になり、製品の信頼性を向上することができる。また、半導体素子が、外気に触れることなく、モールド樹脂部内に封止されるので、腐食等の劣化を防止することができる。このことからも製品の信頼性を向上することができる。
なお、半導体素子の上下面は、フレキシブル基板及びパッド部に面接触している状態であるので、モールド樹脂部によって放熱性が損なわれる恐れはない。また、空気の対流が生じ難い場所に半導体素子を設置したとしても、空気よりは熱伝導率の良いモールド樹脂部を介して、半導体素子の側面から発する熱を放熱できるので、放熱性を向上することができる。 In the semiconductor package and the semiconductor package manufacturing method according to the present invention, after the second bonding step, a paste-like resin is poured into the lower surface side of the flexible substrate using a mold or the like, and the resin is allowed to pass for a predetermined time. A sealing step of curing and forming a mold resin portion is performed. By this sealing step, the semiconductor element is sealed in the mold resin portion.
In particular, since the semiconductor element, the flexible substrate, the pad portion, and the lead electrode are integrally fixed by the mold resin portion, the whole becomes strong and the reliability of the product can be improved. Further, since the semiconductor element is sealed in the mold resin portion without being exposed to the outside air, deterioration such as corrosion can be prevented. This also improves the reliability of the product.
In addition, since the upper and lower surfaces of the semiconductor element are in surface contact with the flexible substrate and the pad portion, there is no possibility that the heat dissipation is impaired by the mold resin portion. Moreover, even if the semiconductor element is installed in a place where air convection is unlikely to occur, the heat generated from the side surface of the semiconductor element can be radiated through the mold resin portion having better thermal conductivity than air, thus improving the heat dissipation. be able to.

また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記複数の基板電極が、それぞれの間が絶縁した状態で、前記フレキシブル基板の下面全体に亘って形成されていることを特徴とするものである。   The semiconductor package of the present invention is characterized in that, in the above-mentioned semiconductor package of the present invention, the plurality of substrate electrodes are formed over the entire lower surface of the flexible substrate in a state in which they are insulated from each other. To do.

この発明に係る半導体パッケージにおいては、複数の基板電極が、それぞれの間が絶縁した状態でフレキシブル基板の下面全体に亘る大きさで、即ち、パターニング可能な最大限の大きさで形成されているので、各基板電極をより幅広に形成することができる。よって、半導体素子から基板電極を介してリード電極に逃げる熱の移動量をより向上することができる。従って、放熱性をより高めることができる。   In the semiconductor package according to the present invention, the plurality of substrate electrodes are formed in a size covering the entire lower surface of the flexible substrate in a state of being insulated from each other, that is, a maximum size that can be patterned. Each substrate electrode can be formed wider. Therefore, the amount of heat transferred from the semiconductor element to the lead electrode via the substrate electrode can be further improved. Therefore, heat dissipation can be further improved.

また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記フレキシブル基板の上面には、金属材料からなる導電性膜が形成されていることを特徴とするものである。   The semiconductor package of the present invention is characterized in that, in any of the semiconductor packages of the present invention, a conductive film made of a metal material is formed on the upper surface of the flexible substrate.

この発明に係る半導体パッケージにおいては、フレキシブル基板の上面、即ち、露出面に銅等の金属材料からなる導電性膜が形成されている。これにより、半導体素子からフレキシブル基板に伝わった熱を、熱導電率に優れた導電性膜を介して効率良く大気に放熱することができる。よって、放熱性をより高めることができる。   In the semiconductor package according to the present invention, a conductive film made of a metal material such as copper is formed on the upper surface of the flexible substrate, that is, the exposed surface. Thereby, the heat transmitted from the semiconductor element to the flexible substrate can be efficiently radiated to the atmosphere through the conductive film having excellent thermal conductivity. Therefore, heat dissipation can be further improved.

また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記導電性膜が、前記複数の基板電極に対してそれぞれ対向するように電気的に切り離された状態で複数に分割されており、前記フレキシブル基板には、分割された前記複数の導電性膜と該導電性膜に対向する前記基板電極との間に貫通孔が形成され、該貫通孔を介して導電性膜と基板電極とが電気的に接続されていることを特徴とするものである。   Further, the semiconductor package of the present invention is divided into a plurality of parts in the semiconductor package of the present invention, wherein the conductive film is electrically separated so as to face each of the plurality of substrate electrodes. In the flexible substrate, a through hole is formed between the divided conductive films and the substrate electrode facing the conductive film, and the conductive film and the substrate electrode are interposed through the through hole. Are electrically connected.

この発明に係る半導体パッケージにおいては、分割された導電性膜と、分割された各導電成膜に対向する位置関係にある基板電極とがそれぞれ、貫通孔を介して電気的に接続されているので、半導体素子の外部電極から基板電極に伝わった熱を、リード電極に逃がすだけでなく、フレキシブル基板を通さずに導電性膜側に積極的に伝えて、効率良く大気に放熱することができる。よって、放熱性をさらに高めることができる。
特に、半導体素子の熱が発生し易い外部電極から、熱伝導率の高いルート、即ち、基板電極から導電性膜を経由するルートで放熱できるので、効果的な放熱を期待できる。 In the semiconductor package according to the present invention, the divided conductive film and the substrate electrode in a positional relationship facing each divided conductive film are electrically connected through the through holes, respectively. The heat transmitted from the external electrode of the semiconductor element to the substrate electrode is not only released to the lead electrode but also actively transmitted to the conductive film side without passing through the flexible substrate, and can be efficiently radiated to the atmosphere. Therefore, heat dissipation can be further enhanced.
In particular, since heat can be radiated from an external electrode where the heat of the semiconductor element is likely to be generated through a route having high thermal conductivity, that is, a route from the substrate electrode through the conductive film, effective heat radiation can be expected.

また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記導電性膜上に固定され、該導電性膜に伝わった熱を外部に放熱する放熱体を備えていることを特徴とするものである。   The semiconductor package of the present invention is characterized in that in the semiconductor package of the present invention, the semiconductor package includes a radiator that is fixed on the conductive film and dissipates heat transmitted to the conductive film to the outside. Is.

この発明に係る半導体パッケージは、導電性膜にヒートシンク等の放熱体が固定されているので、導電性膜に伝わってきた熱を、大きな表面積を有するヒートシンク等の放熱体を介して放熱させることができる。よって、放熱性をさらに高めることができる。   In the semiconductor package according to the present invention, since the heat sink such as a heat sink is fixed to the conductive film, the heat transmitted to the conductive film can be dissipated through the heat sink such as a heat sink having a large surface area. it can. Therefore, heat dissipation can be further enhanced.

また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記パッド部が、前記モールド樹脂部の外方に突出するサイズに形成されていることを特徴とするものである。   The semiconductor package of the present invention is characterized in that, in any of the semiconductor packages of the present invention, the pad portion is formed in a size protruding outward from the mold resin portion.

この発明に係る半導体パッケージにおいては、パッド部がモールド樹脂部を突き抜けて、外方に突出するサイズに形成されている。よって、半導体素子からパッド部に伝わった熱を、熱伝導率に劣るモールド樹脂部を極力介さずに直接大気に放熱することができる。そのため、放熱性をさらに高めることができる。   In the semiconductor package according to the present invention, the pad portion penetrates the mold resin portion and is sized to protrude outward. Therefore, the heat transmitted from the semiconductor element to the pad portion can be directly radiated to the atmosphere without going through the mold resin portion having inferior thermal conductivity as much as possible. Therefore, heat dissipation can be further enhanced.

また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記パッド部には、前記半導体素子の側面及び前記フレキジブル基板の下面に接する側壁が設けられていることを特徴とするものである。   The semiconductor package of the present invention is characterized in that, in any of the semiconductor packages of the present invention, the pad portion is provided with a side wall that contacts the side surface of the semiconductor element and the lower surface of the flexible substrate. Is.

この発明に係る半導体パッケージにおいては、パッド部には、半導体素子の側面及びフレキシブル基板の下面に接する側壁が形成されているので、半導体素子から発せられた熱を、熱伝導率に劣るモールド樹脂部を極力介さずに側壁から直接大気に放熱したり、フレキシブル基板に逃がしたりすることができる。そのため、放熱性をさらに高めることができる。   In the semiconductor package according to the present invention, the pad portion is formed with the side wall in contact with the side surface of the semiconductor element and the lower surface of the flexible substrate. Therefore, the mold resin portion inferior in heat conductivity to the heat generated from the semiconductor element. Can be directly radiated from the side wall to the atmosphere without being passed through as much as possible, or escape to the flexible substrate. Therefore, heat dissipation can be further enhanced.

また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記複数のリード電極及び前記パッド部がフレームに連結されたリードフレームを利用して前記各工程を行い、全ての工程が終了した後、各リード電極及びパッド部を切断してフレームからそれぞれ切り離す切断工程を備えていることを特徴とするものである。   Further, the semiconductor package manufacturing method of the present invention is the above-described semiconductor package manufacturing method of the present invention, wherein each of the steps is performed using a lead frame in which the plurality of lead electrodes and the pad portion are connected to a frame. After all the steps are completed, a cutting step is provided in which each lead electrode and the pad portion are cut and separated from the frame.

この発明に係る半導体パッケージの製造方法によれば、リードフレームを利用することで、一度に複数の半導体素子をパッド部とフレキシブル基板との間に接合することができる。そして、切断工程により、フレームからリード電極及びパッド部をそれぞれ切り離すことで、複数の半導体パッケージを効率良く製造することができる。よって、短時間で効率良く半導体パッケージを製造することができる。   According to the semiconductor package manufacturing method of the present invention, a plurality of semiconductor elements can be bonded at a time between the pad portion and the flexible substrate by using the lead frame. And a several semiconductor package can be efficiently manufactured by isolate | separating a lead electrode and a pad part from a flame | frame by a cutting process, respectively. Therefore, a semiconductor package can be manufactured efficiently in a short time.

本発明に係る半導体パッケージ及び半導体パッケージの製造方法によれば、製造に手間やコストがかからず、薄型で放熱性を高めて高品質化を図ることができる。   According to the semiconductor package and the method for manufacturing a semiconductor package according to the present invention, it is possible to reduce the manufacturing time and cost, and to improve the quality by reducing the thickness and improving the heat dissipation.

以下、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の一実施形態を、図１から図１０を参照して説明する。
本実施形態の半導体パッケージ１は、図１及び図２に示すように、上面に４つ（複数）の外部電極２ａを有するＩＣチップ（半導体素子）２と、該ＩＣチップ２を載置固定するダイパッド（パッド部）３と、該ダイパッド３を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極４と、ＩＣチップ２の上面全体を覆うと共に、複数のリード電極４に端部が重なる大きさに形成されたフレキシブル基板５と、該フレキシブル基板５の下面にパターニングされた基板電極６と、ＩＣチップ２を内部に埋没した状態で封止するモールド樹脂部７とを備えている。 Hereinafter, an embodiment of a semiconductor package and a method for manufacturing the semiconductor package according to the present invention will be described with reference to FIGS.
As shown in FIGS. 1 and 2, the semiconductor package 1 of this embodiment has an IC chip (semiconductor element) 2 having four (plural) external electrodes 2 a on the upper surface, and the IC chip 2 is mounted and fixed. The die pad (pad portion) 3 is opposed to the die pad 3 with the die pad 3 interposed therebetween, and a plurality of lead electrodes 4 that can be electrically connected to the outside, covers the entire top surface of the IC chip 2, and A flexible substrate 5 formed to have a size overlapping with the lead electrode 4, a substrate electrode 6 patterned on the lower surface of the flexible substrate 5, and a mold resin portion for sealing the IC chip 2 in an embedded state 7.

上記ＩＣチップ２は、ダイパッド３上に下面が面接触した状態で、ダイボンド剤１０により接着されることで載置固定されている。また、リード電極４は、ダイパッド３を間に挟んだ状態で左右（紙面に対して左右方向）に配置されており、外部電極２ａの数に合わせて片側に２つずつ合計４つ配置されている。また、これらリード電極４は、ダイパッド３上にＩＣチップ２を載置したときに、該ＩＣチップ２の上面と略同じ高さになるように、厚みが設定されている。また、このリード電極４は、下面が図示しない回路基板上に載置されて、回路基板の配線パターンに電気的に接続することができるようになっている。   The IC chip 2 is mounted and fixed by being bonded to the die pad 3 by a die bonding agent 10 in a state where the lower surface is in surface contact. In addition, the lead electrodes 4 are arranged on the left and right (left and right direction with respect to the paper surface) with the die pad 3 sandwiched therebetween, and a total of four lead electrodes 4 are arranged on each side according to the number of external electrodes 2a. Yes. Further, the thicknesses of the lead electrodes 4 are set so that when the IC chip 2 is placed on the die pad 3, the lead electrodes 4 have substantially the same height as the upper surface of the IC chip 2. Further, the lower surface of the lead electrode 4 is placed on a circuit board (not shown) so that it can be electrically connected to the wiring pattern of the circuit board.

上述したダイパッド３及びリード電極４は、図３に示すように、リードフレーム１１のフレーム１２に連結されていたものである。即ち、このリードフレーム１１は、金属材料により略平板状に形成されたものであり、フレーム１２と、該フレーム１２の内側に吊りリード１３を介して連結されたダイパッド３と、フレーム１２の内側に連結されたリード電極４とから構成されている。   The die pad 3 and the lead electrode 4 described above are connected to the frame 12 of the lead frame 11 as shown in FIG. That is, the lead frame 11 is formed of a metal material in a substantially flat plate shape, and includes a frame 12, a die pad 3 connected to the inside of the frame 12 via a suspension lead 13, and an inside of the frame 12. The lead electrode 4 is connected.

上記フレキシブル基板５は、図２に示すように、長方形状に形成されており、上述したようにＩＣチップ２の上面全体を覆うと共に、ＩＣチップ２の左右に配置されたリード電極４に端部が重なる大きさに形成されている。
そして、このフレキシブル基板５の下面に、銅等の金属材料からなる上記基板電極６がパターニングされている。この際、基板電極６は、外部電極２ａの数に合わせて４つパターニングされており、各外部電極２ａと各リード電極４とを最短距離の直線で結ぶように、幅広のライン状に形成されている。本実施形態では、例えば厚みが１８μｍ、パターン幅７５μｍでパターニングされている。 As shown in FIG. 2, the flexible substrate 5 is formed in a rectangular shape, covers the entire top surface of the IC chip 2 as described above, and has end portions on the lead electrodes 4 disposed on the left and right sides of the IC chip 2. Are formed to overlap.
The substrate electrode 6 made of a metal material such as copper is patterned on the lower surface of the flexible substrate 5. At this time, four substrate electrodes 6 are patterned in accordance with the number of external electrodes 2a, and are formed in a wide line shape so that each external electrode 2a and each lead electrode 4 are connected by a straight line with the shortest distance. ing. In the present embodiment, patterning is performed with a thickness of 18 μm and a pattern width of 75 μm, for example.

そして、基板電極６は、一端が各外部電極２ａにそれぞれ図示しない半田等により電気的に接続されており、他端が各リード電極４にそれぞれ図示しない半田等により電気的に接続されている。これにより、外部電極２ａと基板電極６とリード電極４とが、それぞれ電気的に接続された状態になっていると共に、ＩＣチップ２とリード電極４とフレキシブル基板５とが一体的に接合された状態となっている。   One end of the substrate electrode 6 is electrically connected to each external electrode 2a by solder (not shown), and the other end is electrically connected to each lead electrode 4 by solder (not shown). As a result, the external electrode 2a, the substrate electrode 6 and the lead electrode 4 are in an electrically connected state, and the IC chip 2, the lead electrode 4 and the flexible substrate 5 are integrally joined. It is in a state.

上記モールド樹脂部７は、図１に示すように、フレキシブル基板５の下面側に流し込まれたペースト状の樹脂が硬化したものであり、ＩＣチップ２を埋没させて内部に封止すると共に、フレキシブル基板５の下面、リード電極４の側面、ダイパッド３の上面及び側面に接触している。これにより、ＩＣチップ２とダイパッド３とフレキシブル基板５とリード電極４とが、一体的に固定された状態になっている。
なお、モールド樹脂部７は、ＩＣチップ２の上面、即ち、各外部電極２ａの隙間に入り込んでいるが、その厚みは非常に薄く無視できる範囲である。従って、実質的にＩＣチップ２の上面は、フレキシブル基板５の下面に面接触した状態となっている。 As shown in FIG. 1, the mold resin portion 7 is obtained by curing a paste-like resin poured into the lower surface side of the flexible substrate 5. The bottom surface of the substrate 5, the side surface of the lead electrode 4, and the top surface and side surface of the die pad 3 are in contact with each other. Thereby, the IC chip 2, the die pad 3, the flexible substrate 5, and the lead electrode 4 are integrally fixed.
The mold resin portion 7 enters the upper surface of the IC chip 2, that is, the gap between the external electrodes 2a, but its thickness is very thin and negligible. Accordingly, the upper surface of the IC chip 2 is substantially in surface contact with the lower surface of the flexible substrate 5.

次に、上述したように構成された半導体パッケージ１を、リードフレーム１１を利用して一度に複数製造する場合について以下に説明する。
本実施形態の半導体パッケージ１の製造方法は、ＩＣチップ２を下面が面接触した状態でダイパッド３に載置固定する載置工程と、各外部電極２ａと各基板電極６の一端とをそれぞれ電気的に接続した状態で、ＩＣチップ２とフレキシブル基板５とを接合する第１の接合工程と、載置工程及び第１の接合工程後、各リード電極４と各基板電極６の他端とをそれぞれ電気的に接続した状態で、リード電極４とフレキシブル基板５とを接合する第２の接合工程と、該第２の接合工程後、ＩＣチップ２を内部に埋没させるようにペースト状の樹脂をフレキシブル基板５の下面側に流し込んだ後硬化させ、硬化したモールド樹脂部７によりフレキシブル基板５とＩＣチップ２とダイパッド３とリード電極４とを一体的に固定する封止工程と、これら各工程が終了した後、リード電極４及びダイパッド３を切断してフレーム１２からそれぞれ切り離す切断工程とを備えている。
なお、本実施形態では、第１の接合工程を行った後に、載置工程を行う場合について説明する。 Next, a case where a plurality of semiconductor packages 1 configured as described above are manufactured at once using the lead frame 11 will be described.
In the manufacturing method of the semiconductor package 1 of the present embodiment, the mounting step of mounting and fixing the IC chip 2 on the die pad 3 in a state where the lower surface is in surface contact, and each external electrode 2a and one end of each substrate electrode 6 are electrically connected. After connecting the IC chip 2 and the flexible substrate 5 with each other, the lead electrode 4 and the other end of the substrate electrode 6 are connected to each other after the mounting step and the first bonding step. A second bonding step for bonding the lead electrode 4 and the flexible substrate 5 with each being electrically connected, and after the second bonding step, a paste-like resin is embedded so that the IC chip 2 is buried inside. A sealing process in which the flexible substrate 5, the IC chip 2, the die pad 3, and the lead electrode 4 are fixed integrally with the cured mold resin portion 7 after being poured into the lower surface side of the flexible substrate 5 and cured. After extent is completed, and a cutting step to separate each from the frame 12 by cutting the lead electrode 4 and the die pad 3.
In the present embodiment, a case where the placement process is performed after the first bonding process is described.

まず、図４に示すように、ＩＣチップ２とフレキシブル基板５とを接合させる第１の接合工程を行う。即ち、基板電極６がパターニングされたフレキシブル基板５に対して、外部電極２ａをフレキシブル基板５側に向けた状態で載置する。この際、４つの外部電極２ａが４つの基板電極６の一端上に位置するように載置する。そして、この状態で外部電極２ａと基板電極６とを、例えば、半田接合により電気的に接続させる。なお、半田接合に限られず、ＵＳ、ＡＣＰ、ＡＣＦ等の方法により接合して構わない。これにより、図５に示すように、ＩＣチップ２とフレキシブル基板５とが、機械的にも接合した状態となる。
なお、リードフレーム１１のダイパッド３の数に合わせて、この第１の接合工程を行って、ＩＣチップ２とフレキシブル基板５とを接合したものを複数用意する。 First, as shown in FIG. 4, a first joining process for joining the IC chip 2 and the flexible substrate 5 is performed. That is, the external electrode 2a is placed on the flexible substrate 5 on which the substrate electrode 6 is patterned with the external electrode 2a facing the flexible substrate 5 side. At this time, the four external electrodes 2 a are placed so as to be positioned on one end of the four substrate electrodes 6. In this state, the external electrode 2a and the substrate electrode 6 are electrically connected by, for example, solder bonding. In addition, it is not restricted to solder joining, You may join by methods, such as US, ACP, and ACF. Thereby, as shown in FIG. 5, the IC chip 2 and the flexible substrate 5 are mechanically joined.
The first bonding step is performed according to the number of die pads 3 of the lead frame 11 to prepare a plurality of bonded IC chips 2 and flexible substrates 5.

次いで、上記載置工程を行う。まず、図６に示すように、リードフレーム１１の複数のダイパッド３上に、絶縁性接着剤等のダイボンド剤１０を塗布する。そして、フレキシブル基板５に接合されたＩＣチップ２を、図５に示す状態から裏返しにして、即ち、ＩＣチップ２の下面をダイパッド３側に向けた状態で該ダイパッド３上に載置して接着させる。これにより、図７に示すように、リードフレーム１１の各ダイパッド３上に、それぞれフレキシブル基板５に接合されたＩＣチップ２が載置固定される。   Next, the above placement step is performed. First, as shown in FIG. 6, a die bond agent 10 such as an insulating adhesive is applied on the plurality of die pads 3 of the lead frame 11. Then, the IC chip 2 bonded to the flexible substrate 5 is turned over from the state shown in FIG. 5, that is, the IC chip 2 is placed on the die pad 3 and bonded with the lower surface of the IC chip 2 facing the die pad 3 side. Let Thereby, as shown in FIG. 7, the IC chip 2 bonded to the flexible substrate 5 is placed and fixed on each die pad 3 of the lead frame 11.

また、この際、ＩＣチップ２の上面と略同じ高さになるようにリード電極４の厚みが調整されているので、図７に示すように、フレキシブル基板５は平板状態でリード電極４上に重なった状態となる。また、図８に示すように、フレキシブル基板５にパターニングされた基板電極６の他端は、リード電極４上に重なった状態となっている。
この載置工程が終了した後、第２の接合工程を行う。即ち、図７に示す状態において、例えば、フレキシブル基板５の上面からヒータ等を当てて、基板電極６の他端とリード電極４とを半田接合により電気的に接続する。なお、半田接合に限られず、ＵＳ、ＡＣＰ、ＡＣＦ等の方法により接合して構わない。これにより、フレキシブル基板５とリード電極４とが、機械的にも接合した状態となる。 At this time, since the thickness of the lead electrode 4 is adjusted so as to be substantially the same height as the upper surface of the IC chip 2, the flexible substrate 5 is flat on the lead electrode 4 as shown in FIG. Overlapping state. Further, as shown in FIG. 8, the other end of the substrate electrode 6 patterned on the flexible substrate 5 is in a state where it overlaps the lead electrode 4.
After this placement process is completed, a second bonding process is performed. That is, in the state shown in FIG. 7, for example, a heater or the like is applied from the upper surface of the flexible substrate 5, and the other end of the substrate electrode 6 and the lead electrode 4 are electrically connected by solder bonding. In addition, it is not restricted to solder joining, You may join by methods, such as US, ACP, and ACF. As a result, the flexible substrate 5 and the lead electrode 4 are mechanically joined.

第２の接合工程終了後、フレキシブル基板５の下面側に図示しない金型等を利用して、ペースト状の樹脂を流し込む。そして、一定時間経過させて樹脂を硬化させた後、金型を取り外すことで、図９に示すように、モールド樹脂部７を形成することができる。この封止工程を行うことで、ＩＣチップ２は、モールド樹脂部７内に封止される。また、ＩＣチップ２とフレキシブル基板５とダイパッド３とリード電極４とが、一体的に接着により固定された状態となる。   After completion of the second bonding step, a paste-like resin is poured into the lower surface side of the flexible substrate 5 using a mold (not shown). Then, after allowing the resin to harden for a certain period of time, the mold resin portion 7 can be formed as shown in FIG. 9 by removing the mold. By performing this sealing step, the IC chip 2 is sealed in the mold resin portion 7. Further, the IC chip 2, the flexible substrate 5, the die pad 3, and the lead electrode 4 are integrally fixed by adhesion.

そして、この封止工程後、リードフレーム１１のリード電極４、及び、ダイパッド３を連結している吊りリード１３を、モールド樹脂部７の近傍でそれぞれ切断する切断工程を行う。これにより、図１及び図２に示す半導体パッケージ１を、一度の製造工程で複数製造することができる。よって、短時間で効率良く複数の半導体パッケージ１を製造することができる。   Then, after this sealing step, a cutting step for cutting the lead electrode 4 of the lead frame 11 and the suspension lead 13 connecting the die pad 3 in the vicinity of the mold resin portion 7 is performed. Thereby, a plurality of semiconductor packages 1 shown in FIGS. 1 and 2 can be manufactured in a single manufacturing process. Therefore, a plurality of semiconductor packages 1 can be manufactured efficiently in a short time.

上述した製造方法により製造された半導体パッケージ１においては、ＩＣチップ２の発する熱の一部が、外部電極２ａ、フレキシブル基板５の基板電極６及びリード電極４を経由して外部に放熱される。特に、従来のような細径のボンディングワイヤを経由するのではなく、基板電極６を経由するので、より幅広な通路を介して熱を逃がすことができる。ここで、熱の移動は、断面積に比例し、線路長に反比例するので、仮に従来のボンディングワイヤと基板電極６とが同じ長さだとしても、ボンディングワイヤより幅広に形成された基板電極６を利用することで、熱を従来よりも効率良く放熱することができる。   In the semiconductor package 1 manufactured by the manufacturing method described above, part of the heat generated by the IC chip 2 is radiated to the outside via the external electrode 2a, the substrate electrode 6 of the flexible substrate 5, and the lead electrode 4. In particular, since it passes through the substrate electrode 6 instead of passing through a thin bonding wire as in the prior art, heat can be released through a wider passage. Here, since the heat transfer is proportional to the cross-sectional area and inversely proportional to the line length, even if the conventional bonding wire and the substrate electrode 6 have the same length, the substrate electrode 6 formed wider than the bonding wire By utilizing, heat can be radiated more efficiently than before.

具体的には、従来のボンディングワイヤＷは、図１０に示すように、一般的に線径が２５μｍであるので、断面積は“約４９１×１０−６ｍｍ２”となる。一方、本実施形態の基板電極６は、厚みが１８μｍ、パターン幅が７５μｍであるので、断面積は“１３５０×１０−６ｍｍ２”となる。つまり、基板電極６の断面積は、ボンディングワイヤの断面積の約２．７５倍となる。熱の移動量もこれに比例するので、結果的に熱の移動量も２．７５倍向上したことになる。従って、従来と比較して効率良く放熱を行わせることができる。 Specifically, as shown in FIG. 10, the conventional bonding wire W generally has a wire diameter of 25 μm, and thus the cross-sectional area is “about 491 × 10 −6 mm 2 ”. On the other hand, since the substrate electrode 6 of this embodiment has a thickness of 18 μm and a pattern width of 75 μm, the cross-sectional area is “1350 × 10 −6 mm 2 ”. That is, the cross-sectional area of the substrate electrode 6 is about 2.75 times the cross-sectional area of the bonding wire. Since the amount of heat transfer is proportional to this, as a result, the amount of heat transfer is also improved by 2.75 times. Therefore, it is possible to efficiently dissipate heat compared to the conventional case.

また、ＩＣチップ２からフレキシブル基板５の基板電極６に伝わった熱は、該基板電極６を介してリード電極４に逃げるだけでなく、薄いシート状のフレキシブル基板５からも放熱される。特に、ＩＣチップ２は、片面が露出しているフレキシブル基板５の下面に略面接触している状態であるので、ＩＣチップ２の上面から発する熱が速やかにフレキシブル基板５に伝わり、大気に放熱される。加えてＩＣチップ２の下面も、ダイパッド３に面接触した状態で載置されているので、下面全体から発する熱がダイパッド３に速やかに伝わり、該ダイパッド３を介して外部に放熱される。
このように、ＩＣチップ２の上下面は、従来とは異なり、フレキシブル基板５及びダイパッド３に面接触しているので、熱を上下面から効果的に放熱することができる。その結果、放熱性を高めることができる。 Further, the heat transmitted from the IC chip 2 to the substrate electrode 6 of the flexible substrate 5 not only escapes to the lead electrode 4 via the substrate electrode 6 but is also radiated from the thin sheet-like flexible substrate 5. In particular, since the IC chip 2 is in a state of being substantially in surface contact with the lower surface of the flexible substrate 5 with one side exposed, heat generated from the upper surface of the IC chip 2 is quickly transmitted to the flexible substrate 5 and radiated to the atmosphere. Is done. In addition, since the lower surface of the IC chip 2 is also placed in surface contact with the die pad 3, heat generated from the entire lower surface is quickly transmitted to the die pad 3 and is radiated to the outside through the die pad 3.
Thus, unlike the conventional case, the upper and lower surfaces of the IC chip 2 are in surface contact with the flexible substrate 5 and the die pad 3, so that heat can be effectively radiated from the upper and lower surfaces. As a result, heat dissipation can be improved.

特に、熱導電率が悪いモールド樹脂部７は、ＩＣチップ２の上下面に存在せず、ＩＣチップ２の側面付近にのみ設けられた状態となっている。このことからも、ＩＣチップ２からの熱を効率良く外部に放熱することができる。   In particular, the mold resin portion 7 having poor thermal conductivity does not exist on the upper and lower surfaces of the IC chip 2 and is provided only near the side surface of the IC chip 2. Also from this, the heat from the IC chip 2 can be efficiently radiated to the outside.

また、本実施形態の半導体パッケージ１は、ボンディングワイヤを用いずに、薄いシート状のフレキシブル基板５を利用して外部電極２ａとリード電極４とを電気的に接続しているので、従来必要とされていたボンディングワイヤの保護スペース（例えば、０．２５〜０．５ｍｍ以上の空間）を、ＩＣチップ２上に確保する必要がない。よって、全体の高さを最小限に抑えることができ、薄型化を容易に図ることができる。
更に、従来のように加工性が悪く、高価な窒化アルミニウム基板ではなく、可撓性を有する一般的なフレキシブル基板５を利用しているので、扱い易く、設計の自由度を向上することができる上、低コスト化を図ることができる。 In addition, the semiconductor package 1 of the present embodiment uses the thin sheet-like flexible substrate 5 to electrically connect the external electrode 2a and the lead electrode 4 without using a bonding wire. It is not necessary to secure a protective space (for example, a space of 0.25 to 0.5 mm or more) of the bonding wire that has been provided on the IC chip 2. Therefore, the overall height can be minimized, and the thickness can be easily reduced.
Furthermore, the conventional flexible substrate 5 having flexibility is used instead of the expensive aluminum nitride substrate as in the prior art, so that it is easy to handle and the degree of freedom in design can be improved. In addition, the cost can be reduced.

更に、モールド樹脂部７によって、ＩＣチップ２とフレキシブル基板５とダイパッド３とリード電極４とが一体的に固定されているので、全体が強固になり、製品の信頼性を向上することができる。加えて、ＩＣチップ２が外気に触れることなく、モールド樹脂部７内に封止されているので、腐食等の劣化を防止することができる。このことからも、製品の信頼性を向上することができる。   Furthermore, since the IC chip 2, the flexible substrate 5, the die pad 3, and the lead electrode 4 are integrally fixed by the mold resin portion 7, the whole becomes strong and the reliability of the product can be improved. In addition, since the IC chip 2 is sealed in the mold resin portion 7 without touching the outside air, deterioration such as corrosion can be prevented. Also from this, the reliability of the product can be improved.

上述したように、本実施形態の半導体パッケージ１によれば、製造に手間やコストがかからず、薄型で放熱性を高めて高品質化を図ることができる。   As described above, according to the semiconductor package 1 of the present embodiment, it is possible to reduce the manufacturing time and cost, and to improve the quality by reducing the thickness and improving the heat dissipation.

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。   The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.

例えば、上記実施形態では、先に第１の接合工程を行って、その後、載置工程を行ったが、この場合に限定されず、先に載置工程を行って、その後、第１の接合工程を行っても構わない。また、第２の接合工程を行う際に、リード電極４に予め導電性接着剤等を塗布しておき、フレキシブル基板５をリード電極４に重ねたときに、基板電極６の他端とリード電極４とを電気的に接続しても構わない。こうすることで、製造時間の短縮化を図ることができる。   For example, in the above-described embodiment, the first joining process is performed first, and then the placing process is performed. However, the present invention is not limited to this case, and the placing process is performed first, and then the first joining process is performed. You may perform a process. Further, when the second bonding step is performed, a conductive adhesive or the like is applied to the lead electrode 4 in advance, and when the flexible substrate 5 is overlaid on the lead electrode 4, the other end of the substrate electrode 6 and the lead electrode 4 may be electrically connected. By doing so, the manufacturing time can be shortened.

また、上記実施形態において、フレキシブル基板５の基板電極６を、図１１に示すように、それぞれの間が絶縁した状態でフレキシブル基板５の下面全体に亘ってパターニングしても構わない。即ち、各基板電極６を、パターニング可能な最大限の大きさで形成する。これにより、各基板電極６のパターニング幅をより幅広に形成することができ、断面積をさらに増加することができる。よって、ＩＣチップ２から基板電極６を介してリード電極４に逃げる熱の移動量を、より向上することができる。その結果、放熱性をさらに高めることができる。   Moreover, in the said embodiment, as shown in FIG. 11, you may pattern the board | substrate electrode 6 of the flexible substrate 5 over the whole lower surface of the flexible substrate 5 in the state which insulated each. That is, each substrate electrode 6 is formed with a maximum size that can be patterned. Thereby, the patterning width of each substrate electrode 6 can be formed wider, and the cross-sectional area can be further increased. Therefore, the amount of heat transferred from the IC chip 2 to the lead electrode 4 via the substrate electrode 6 can be further improved. As a result, heat dissipation can be further enhanced.

また、上記実施形態において、図１２に示すように、フレキシブル基板５の上面、即ち、露出面に銅等の金属材料からなる導電性膜２０を形成しても構わない。これにより、ＩＣチップ２からフレキシブル基板５に伝わった熱を、熱導電率に優れた導電性膜２０を介して効率良く大気に放熱することができる。よって、放熱性をより高めることができる。   Moreover, in the said embodiment, as shown in FIG. 12, you may form the electroconductive film 20 which consists of metal materials, such as copper, on the upper surface of the flexible substrate 5, ie, an exposed surface. Thereby, the heat transmitted from the IC chip 2 to the flexible substrate 5 can be efficiently radiated to the atmosphere via the conductive film 20 having excellent thermal conductivity. Therefore, heat dissipation can be further improved.

また、上記導電性膜２０を形成した場合において、該導電性膜２０を、図１３に示すように、４つの基板電極６に対してそれぞれ対向するように、電気的に切り離した状態で４つの領域２１に分割し、分割した各領域２１と対向する外部電極２ａとをスルーホール（貫通孔）２２を介して電気的に接続しても構わない。この際、フレキシブル基板５に形成するスルーホール２２は、図１３に示すように、１つの領域２１に複数形成しても構わないし、１つだけ形成しても構わない。   Further, when the conductive film 20 is formed, the conductive film 20 is electrically separated from the four substrate electrodes 6 so as to face the four substrate electrodes 6 as shown in FIG. It may be divided into regions 21, and each divided region 21 and the external electrode 2 a facing each other may be electrically connected via a through hole (through hole) 22. At this time, a plurality of through holes 22 formed in the flexible substrate 5 may be formed in one region 21 as shown in FIG. 13, or only one may be formed.

この場合においては、分割された導電性膜２０の各領域２１と基板電極６とがスルーホール２２を介して、電気的に接続されているので、ＩＣチップ２の外部電極２ａから基板電極６に伝わった熱を、フレキシブル基板５を通さずに導電性膜２０に積極的に伝えて、効率良く大気に放熱することができる。よって、放熱性をさらに高めることができる。特に、ＩＣチップ２の熱が発生し易い外部電極２ａから、熱導電率の高いルート、即ち、基板電極６から導電性膜２０を経由するルートで積極的に放熱できるので、効果的な放熱を期待できる。   In this case, each region 21 of the divided conductive film 20 and the substrate electrode 6 are electrically connected via the through hole 22, so that the external electrode 2 a of the IC chip 2 is connected to the substrate electrode 6. The transmitted heat can be positively transmitted to the conductive film 20 without passing through the flexible substrate 5 and efficiently radiated to the atmosphere. Therefore, heat dissipation can be further enhanced. In particular, since heat can be actively released from the external electrode 2a where the heat of the IC chip 2 is likely to be generated through a route having high thermal conductivity, that is, a route from the substrate electrode 6 through the conductive film 20, effective heat dissipation is achieved. I can expect.

更に、導電性膜２０を形成した場合において、図１４に示すように、該導電性膜２０上に固定され、導電性膜２０に伝わった熱を外部に放熱するヒートシンク（放熱体）２３を設けても構わない。こうすることで、導電性膜２０に伝わってきた熱を、大きな表面積を有するヒートシンク２３を介して放熱させることができる。よって、放熱性をさらに高めることができる。なお、放熱体としては、ヒートシンク２３に限られるものではない。   Further, when the conductive film 20 is formed, as shown in FIG. 14, a heat sink (heat radiator) 23 is provided which is fixed on the conductive film 20 and dissipates the heat transmitted to the conductive film 20 to the outside. It doesn't matter. By doing so, the heat transmitted to the conductive film 20 can be dissipated through the heat sink 23 having a large surface area. Therefore, heat dissipation can be further enhanced. Note that the heat radiator is not limited to the heat sink 23.

また、上記実施形態において、図１５に示すように、ダイパッド３をモールド樹脂部７の外方に突出するサイズに形成しても構わない。
この場合には、ダイパッド３がモールド樹脂部７を突き抜けて外方に突出しているので、ＩＣチップ２からダイパッド３に伝わった熱を、熱伝導率が劣るモールド樹脂部７を極力介さずに直接大気に放熱することができる。よって、放熱性をさらに高めることができる。 Moreover, in the said embodiment, as shown in FIG. 15, you may form the die pad 3 in the size which protrudes outside the mold resin part 7. As shown in FIG.
In this case, since the die pad 3 penetrates the mold resin portion 7 and protrudes outward, the heat transferred from the IC chip 2 to the die pad 3 is directly transmitted without passing through the mold resin portion 7 having a low thermal conductivity as much as possible. It can dissipate heat to the atmosphere. Therefore, heat dissipation can be further enhanced.

また、上記実施形態において、図１６に示すように、ダイパッド３に、ＩＣチップ２の側面及びフレキシブル基板５の下面に接する側壁３ａを設けても構わない。この側壁３ａは、図１７に示すように、ダイパッド３の端部を９０度折曲して形成しても構わないし、板状のダイパッド３に別途側壁３ａ部分を取り付けても構わない。
こうすることで、ＩＣチップ２から発せられた熱を、熱伝導率が劣るモールド樹脂部７を極力介さずに側壁３ａから直接大気に放熱したり、フレキシブル基板５に逃がしたりすることができる。そのため、放熱性をさらに高めることができる。 Moreover, in the said embodiment, as shown in FIG. 16, you may provide the side surface 3a which touches the side surface of the IC chip 2, and the lower surface of the flexible substrate 5 in the die pad 3. As shown in FIG. As shown in FIG. 17, the side wall 3 a may be formed by bending the end portion of the die pad 3 by 90 degrees, or a side wall 3 a portion may be separately attached to the plate-like die pad 3.
By doing so, the heat generated from the IC chip 2 can be radiated directly from the side wall 3a to the atmosphere without passing through the mold resin portion 7 having a poor thermal conductivity as much as possible, or can be released to the flexible substrate 5. Therefore, heat dissipation can be further enhanced.

また、上記実施形態では、ＩＣチップ２の上面と略同じ厚みのリード電極４を用いた場合を説明したが、このような形状のリード電極４に限定されるものではない。
例えば、図１８に示すように、ダイパッド３と同じ厚みのリード電極３１を用いても構わない。また、このリード電極３１は、先端に向かう途中で略９０度ずつ２回折曲されて、断面視Ｚ型になるように最終的に形成されている。そして、先端が図示しない回路基板の配線パターン等に電気的に接続して使用されるようになっている。 In the above embodiment, the case where the lead electrode 4 having substantially the same thickness as the upper surface of the IC chip 2 is used has been described. However, the lead electrode 4 is not limited to such a shape.
For example, as shown in FIG. 18, a lead electrode 31 having the same thickness as that of the die pad 3 may be used. Further, the lead electrode 31 is finally formed so as to be bent twice by approximately 90 degrees on the way to the tip, and to be Z-shaped in cross section. The tip is used by being electrically connected to a wiring pattern or the like of a circuit board (not shown).

このようにダイパッド３と同じ厚みのリード電極３１を使用して、半導体パッケージ３０を製造する場合について簡単に説明する。
まず、上述した製造方法と同様にＩＣチップ２とフレキシブル基板５とを接合する第１の接合工程を行った後、図１９に示すように、ＩＣチップ２を、下面を下にした状態でダイパッド３上に載置する。なお、この時点では、リード電極３１は断面視略Ｚ型にまだ形成されておらず、リードフレーム１１としては平板状である。 A case where the semiconductor package 30 is manufactured using the lead electrode 31 having the same thickness as the die pad 3 will be briefly described.
First, after performing the 1st joining process which joins IC chip 2 and flexible substrate 5 like the manufacturing method mentioned above, as shown in Drawing 19, IC chip 2 is a die pad in the state where the undersurface was turned down. 3 is mounted. At this time, the lead electrode 31 has not been formed in a substantially Z shape in cross section, and the lead frame 11 has a flat plate shape.

次いで、図２０に示すように、ＩＣチップ２をダイパッド３上にダイボンド剤１０により接着して載置固定した後、可撓性を有するフレキシブル基板５を、図２１に示すように屈曲させる。これにより、ＩＣチップ２の上面とリード電極３１の上面との高さが異なっていたとしても、フレキシブル基板５の外部電極２ａとリード電極３１とを確実に接触させることができる。
その後、第２の接合工程を行うと共に、図２２に示すように、封止工程を行ってモールド樹脂部７を形成する。そして、最後に、リードフレーム１１のフレーム１２から、リード電極３１を断面視略Ｚ型になるように、フォーミングしながら打ち抜いて切断する切断工程を行う。その結果、図１８に示す半導体パッケージ３０を製造することができる。 Next, as shown in FIG. 20, after the IC chip 2 is bonded and fixed on the die pad 3 by the die bonding agent 10, the flexible substrate 5 having flexibility is bent as shown in FIG. As a result, even if the top surface of the IC chip 2 and the top surface of the lead electrode 31 are different, the external electrode 2a of the flexible substrate 5 and the lead electrode 31 can be reliably brought into contact with each other.
Then, while performing a 2nd joining process, as shown in FIG. 22, a sealing process is performed and the mold resin part 7 is formed. Finally, a cutting step is performed in which the lead electrode 31 is punched and cut from the frame 12 of the lead frame 11 while forming so that the lead electrode 31 is substantially Z-shaped in cross section. As a result, the semiconductor package 30 shown in FIG. 18 can be manufactured.

このように、可撓性を有した扱い易いフレキシブル基板５を利用しているので、様々な形状のリード電極３１を有する半導体パッケージ３０を容易に製造することができる。よって、設計の自由度を向上することができる。   Thus, since the flexible flexible substrate 5 having flexibility is used, the semiconductor package 30 having the lead electrodes 31 of various shapes can be easily manufactured. Therefore, the degree of freedom in design can be improved.

また、上記実施形態では、第２の接合工程後、封止工程を行ってＩＣチップ２をモールド樹脂部７内に封止したが、図２３に示すようにモールド樹脂部７がない半導体パッケージ４０でも構わない。
この場合の半導体パッケージ４０のＩＣチップ２は、上面及び下面を除く領域が露出している状態になっている。つまり、ＩＣチップ２の側面は、空気の対流が生じている大気内に置かれた状態となっている。よって、この場合であっても、ＩＣチップ２の側面から発せられた熱を、空気の対流に乗せて効果的に大気に放熱することができ、高い放熱性を確保することができる。
なお、この場合の半導体パッケージ４０においては、全体の剛性を確保するため、ダイパッド３と各リード電極３１とを絶縁性の樹脂等で連結したり、若干厚みがあって剛性が高いフレキシブル基板５を用いたりすると良い。 In the above embodiment, the IC chip 2 is sealed in the mold resin portion 7 by performing a sealing step after the second bonding step, but the semiconductor package 40 without the mold resin portion 7 as shown in FIG. It doesn't matter.
In this case, the IC chip 2 of the semiconductor package 40 is in a state where the regions other than the upper surface and the lower surface are exposed. That is, the side surface of the IC chip 2 is placed in the atmosphere where air convection occurs. Therefore, even in this case, the heat generated from the side surface of the IC chip 2 can be effectively radiated to the atmosphere by being put on the convection of the air, and high heat dissipation can be ensured.
In the semiconductor package 40 in this case, in order to ensure the overall rigidity, the die pad 3 and each lead electrode 31 are connected with an insulating resin or the like, or the flexible substrate 5 having a slight thickness and high rigidity is provided. It is good to use.

また、上記実施形態では、外部電極を４つとして説明したが、４つに限られるものではない。例えば、外部電極を６つ有するＩＣチップを用いても構わない。この場合には、外部電極の数に応じて、基板電極を６つパターニングしたフレキシブル基板を使用すると共に、１つのダイパッドに対して６つのリード電極が配置されたリードフレームを使用すれば構わない。   Moreover, although the said embodiment demonstrated the external electrode as four, it is not restricted to four. For example, an IC chip having six external electrodes may be used. In this case, a flexible substrate in which six substrate electrodes are patterned may be used according to the number of external electrodes, and a lead frame in which six lead electrodes are arranged for one die pad may be used.

本発明に係る半導体パッケージの一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the semiconductor package which concerns on this invention. 図１に示す半導体パッケージの上面図である。It is a top view of the semiconductor package shown in FIG. 図１に示す半導体パッケージのリード電極及びダイパッドを有するインナーリードを示す斜視図である。It is a perspective view which shows the inner lead which has the lead electrode and die pad of the semiconductor package shown in FIG. 図１に示す半導体パッケージの製造方法を示した工程図であって、フレキシブル基板とＩＣチップとを接合する直前の状態を示す斜視図である。It is process drawing which showed the manufacturing method of the semiconductor package shown in FIG. 1, Comprising: It is a perspective view which shows the state just before joining a flexible substrate and an IC chip. 図１に示す半導体パッケージの製造方法を示した工程図であって、図４に示す状態の後、フレキシブル基板とＩＣチップとが接合した状態を示す斜視図である。FIG. 5 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 1, and is a perspective view illustrating a state in which a flexible substrate and an IC chip are joined after the state illustrated in FIG. 4. 図１に示す半導体パッケージの製造方法を示した工程図であって、図５でフレキシブル基板に接合したＩＣチップを裏返して、ダイボンド剤が塗布されたダイパッド上に載置させる直前の状態を示す斜視図である。FIG. 6 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 1, and is a perspective view illustrating a state immediately before the IC chip bonded to the flexible substrate in FIG. 5 is turned over and placed on a die pad coated with a die bond agent. FIG. 図１に示す半導体パッケージの製造方法を示した工程図であって、図６に示す状態の後、ダイパッド上にＩＣチップを固定した状態を示す斜視図である。FIG. 7 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 1, and is a perspective view illustrating a state in which an IC chip is fixed on a die pad after the state illustrated in FIG. 6. 図１に示す半導体パッケージの製造方法を示した工程図であって、図７に示す状態において、基板電極の位置関係を示した斜視図である。FIG. 8 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 1, and is a perspective view illustrating a positional relationship of substrate electrodes in the state illustrated in FIG. 7. 図１に示す半導体パッケージの製造方法を示した工程図であって、図７に示す状態の後、ＩＣチップを内部に封止するようにモールド樹脂部を形成した状態を示す斜視図である。FIG. 8 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 1, and is a perspective view illustrating a state in which a mold resin portion is formed so as to seal an IC chip inside after the state illustrated in FIG. 7. 図１に示す半導体パッケージの基板電極の作用を説明するための比較図であり、ＩＣチップの外部電極とリード電極とをボンディングワイヤで電気的に接続した従来の接続図である。FIG. 2 is a comparative view for explaining the operation of a substrate electrode of the semiconductor package shown in FIG. 1, and is a conventional connection diagram in which an external electrode and a lead electrode of an IC chip are electrically connected by a bonding wire. 図１に示す半導体パッケージの変形例を示した図であって、より幅広の基板電極を有する半導体パッケージの上面図である。FIG. 8 is a view showing a modification of the semiconductor package shown in FIG. 1, and is a top view of the semiconductor package having a wider substrate electrode. 図１に示す半導体パッケージの変形例を示した図であって、上面に導電性膜が形成されたフレキシブル基板を利用して、製造を行っている最中の斜視図である。FIG. 8 is a view showing a modification of the semiconductor package shown in FIG. 1, and is a perspective view during manufacturing using a flexible substrate having a conductive film formed on the upper surface. 図１に示す半導体パッケージの変形例を示した図であって、図１２に示す導電性膜が基板電極に合わせて区分けされており、スルーホールを介して電気的に接続されたフレキシブル基板を利用して製造を行っている最中の斜視図である。FIG. 13 is a view showing a modification of the semiconductor package shown in FIG. 1, and uses a flexible substrate in which the conductive film shown in FIG. 12 is divided according to the substrate electrode and electrically connected through a through hole. It is a perspective view in the middle of manufacturing. 図１に示す半導体パッケージの変形例を示した図であって、図１２に示す導電性膜上にヒートシンクが固定された半導体パッケージの断面図である。FIG. 13 is a view showing a modification of the semiconductor package shown in FIG. 1, and is a cross-sectional view of the semiconductor package in which a heat sink is fixed on the conductive film shown in FIG. 12. 図１に示す半導体パッケージの変形例を示した図であって、モールド樹脂部から外方に突出するサイズに形成されたダイパッドを利用して、製造を行っている最中の斜視図である。FIG. 8 is a view showing a modification of the semiconductor package shown in FIG. 1, and is a perspective view during manufacturing using a die pad formed in a size protruding outward from a mold resin portion. 図１に示す半導体パッケージの変形例を示した図であって、側壁を有するダイパッドを利用して、製造を行っている最中の斜視図である。It is the figure which showed the modification of the semiconductor package shown in FIG. 1, Comprising: It is a perspective view in the middle of manufacturing using the die pad which has a side wall. 図１６に示すダイパッドの斜視図である。FIG. 17 is a perspective view of the die pad shown in FIG. 16. 図１に示す半導体パッケージの変形例を示した図であって、ダイパッドと同じ厚みのダイパッドを利用して製造された半導体パッケージの断面図である。FIG. 8 is a view showing a modification of the semiconductor package shown in FIG. 1, and is a cross-sectional view of a semiconductor package manufactured using a die pad having the same thickness as the die pad. 図１８に示す半導体パッケージの製造方法を示した工程図であって、図５でフレキシブル基板に接合したＩＣチップをダイボンド剤が塗布されたダイパッド上に載置させる直前の状態を示す斜視図である。FIG. 19 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 18, and is a perspective view illustrating a state immediately before the IC chip bonded to the flexible substrate illustrated in FIG. 5 is placed on a die pad to which a die bond agent is applied. . 図１８に示す半導体パッケージの製造方法を示した工程図であって、図１９に示す状態の後、ダイパッド上にＩＣチップを固定した状態を示す斜視図である。FIG. 20 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 18, and is a perspective view illustrating a state in which an IC chip is fixed on a die pad after the state illustrated in FIG. 19. 図１８に示す半導体パッケージの製造方法を示した工程図であって、図２０に示す状態の後、フレキシブル基板を屈曲させて、フレキシブル基板の下面をリード電極に接触させた状態を示す斜視図である。FIG. 19 is a process diagram illustrating a method of manufacturing the semiconductor package illustrated in FIG. 18, and is a perspective view illustrating a state where the flexible substrate is bent and the lower surface of the flexible substrate is brought into contact with the lead electrode after the state illustrated in FIG. 20. is there. 図１８に示す半導体パッケージの製造方法を示した工程図であって、図２１に示す状態の後、ＩＣチップを内部に封止するようにモールド樹脂部を形成した状態を示す斜視図である。FIG. 22 is a process diagram showing a method of manufacturing the semiconductor package shown in FIG. 18, and is a perspective view showing a state in which a mold resin portion is formed so as to seal the IC chip inside after the state shown in FIG. 21. 図１に示す半導体パッケージの変形例を示した図であって、モールド樹脂部がない半導体パッケージの断面図である。It is the figure which showed the modification of the semiconductor package shown in FIG. 1, Comprising: It is sectional drawing of the semiconductor package without a mold resin part. 従来の半導体パッケージの一例を示す断面図である。It is sectional drawing which shows an example of the conventional semiconductor package.

符号の説明Explanation of symbols

１、３０、４０ 半導体パッケージ
２ ＩＣチップ（半導体素子）
２ａ 外部電極
３ ダイパッド（パッド部）
３ａ 側壁
４、３１ リード電極
５ フレキシブル基板
６ 基板電極
７ モールド樹脂部
１１ リードフレーム
１２ フレーム
２０ 導電性膜
２２ スルーホール（貫通孔）
２３ ヒートシンク（放熱体）



1, 30, 40 Semiconductor package 2 IC chip (semiconductor element)
2a External electrode 3 Die pad (pad part)
3a Side wall 4, 31 Lead electrode 5 Flexible substrate 6 Substrate electrode 7 Mold resin part 11 Lead frame 12 Frame 20 Conductive film 22 Through hole (through hole)
23 Heat sink (heat radiator)



Claims (11)

上面に複数の外部電極を有する半導体素子と、
該半導体素子を、下面が面接触した状態で載置固定する板状のパッド部と、
該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、
前記半導体素子の上面全体を覆うと共に、前記複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板と、
該フレキシブル基板の下面にパターニングされ、一端が前記複数の外部電極に対してそれぞれ電気的に接続されると共に、他端が前記複数のリード電極に対してそれぞれ電気的に接続されて、フレキシブル基板と前記半導体素子と前記リード電極とを一体的に接合する複数の基板電極とを備え、
前記半導体素子は、上面及び下面を除く領域が露出していることを特徴とする半導体パッケージ。 A semiconductor element having a plurality of external electrodes on the upper surface;
A plate-like pad portion for mounting and fixing the semiconductor element in a state where the lower surface is in surface contact;
A plurality of lead electrodes that are arranged opposite to each other with the pad portion interposed therebetween and capable of electrical connection with the outside;
A flexible substrate that covers the entire top surface of the semiconductor element and is formed in a size such that ends overlap the plurality of lead electrodes;
The flexible substrate is patterned on the lower surface, and one end is electrically connected to each of the plurality of external electrodes and the other end is electrically connected to each of the plurality of lead electrodes. A plurality of substrate electrodes that integrally bond the semiconductor element and the lead electrode;
In the semiconductor device, a region excluding an upper surface and a lower surface is exposed. 請求項１に記載の半導体パッケージにおいて、
前記半導体素子を内部に埋没するように封止して、該半導体素子と前記フレキシブル基板と前記パッド部と前記リード電極とを一体的に固定する絶縁性のモールド樹脂部を備えていることを特徴とする半導体パッケージ。 The semiconductor package according to claim 1,
The semiconductor element is sealed so as to be buried therein, and includes an insulating mold resin portion that integrally fixes the semiconductor element, the flexible substrate, the pad portion, and the lead electrode. A semiconductor package. 請求項１又は２に記載の半導体パッケージにおいて、
前記複数の基板電極は、それぞれの間が絶縁した状態で、前記フレキシブル基板の下面全体に亘って形成されていることを特徴とする半導体パッケージ。 The semiconductor package according to claim 1 or 2,
The plurality of substrate electrodes are formed over the entire lower surface of the flexible substrate in a state where the substrate electrodes are insulated from each other. 請求項１から３のいずれか１項に記載の半導体パッケージにおいて、
前記フレキシブル基板の上面には、金属材料からなる導電性膜が形成されていることを特徴とする半導体パッケージ。 The semiconductor package according to any one of claims 1 to 3,
A semiconductor package, wherein a conductive film made of a metal material is formed on an upper surface of the flexible substrate. 請求項４に記載の半導体パッケージにおいて、
前記導電性膜は、前記複数の基板電極に対してそれぞれ対向するように電気的に切り離された状態で複数に分割されており、
前記フレキシブル基板には、分割された前記複数の導電性膜と該導電性膜に対向する前記基板電極との間に貫通孔が形成され、該貫通孔を介して導電性膜と基板電極とが電気的に接続されていることを特徴とする半導体パッケージ。 The semiconductor package according to claim 4,
The conductive film is divided into a plurality of pieces in a state of being electrically separated so as to face the plurality of substrate electrodes, respectively.
The flexible substrate has a through hole formed between the plurality of divided conductive films and the substrate electrode facing the conductive film, and the conductive film and the substrate electrode are interposed through the through hole. A semiconductor package characterized by being electrically connected. 請求項４又は５に記載の半導体パッケージにおいて、
前記導電性膜上に固定され、該導電性膜に伝わった熱を外部に放熱する放熱体を備えていることを特徴とする半導体パッケージ。 The semiconductor package according to claim 4 or 5,
A semiconductor package, comprising: a heat dissipating member fixed on the conductive film and dissipating the heat transmitted to the conductive film to the outside. 請求項２から６のいずれか１項に記載の半導体パッケージにおいて、
前記パッド部は、前記モールド樹脂部の外方に突出するサイズに形成されていることを特徴とする半導体パッケージ。 The semiconductor package according to any one of claims 2 to 6,
The semiconductor package according to claim 1, wherein the pad portion is formed in a size that protrudes outward from the mold resin portion. 請求項２から７のいずれか１項に記載の半導体パッケージにおいて、
前記パッド部には、前記半導体素子の側面及び前記フレキジブル基板の下面に接する側壁が設けられていることを特徴とする半導体パッケージ。 The semiconductor package according to any one of claims 2 to 7,
A side surface of the semiconductor element and a side wall in contact with the lower surface of the flexible substrate are provided in the pad portion. 上面に複数の外部電極を有する半導体素子と、該半導体素子を載置する板状のパッド部と、該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、複数の基板電極が下面にパターニングされ、半導体素子の上面全体を覆うと共に複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板とを備えた半導体パッケージを製造する方法であって、
前記半導体素子を、下面が面接触した状態で前記パッド部に載置固定する載置工程と、
前記複数の外部電極と前記複数の基板電極の一端とをそれぞれ電気的に接続した状態で、半導体素子と前記フレキシブル基板とを接合する第１の接合工程と、
前記載置工程及び前記第１の接合工程後、前記複数のリード電極と前記基板電極の他端とをそれぞれ電気的に接続した状態で、リード電極と前記フレキシブル基板とを接合する第２の接合工程とを備えていることを特徴とする半導体パッケージの製造方法。 A semiconductor element having a plurality of external electrodes on the upper surface, a plate-like pad portion on which the semiconductor element is placed, and a plurality of electrodes that are opposed to each other with the pad portion interposed therebetween, and can be electrically connected to the outside. Of manufacturing a semiconductor package comprising: a plurality of lead electrodes; and a flexible substrate having a plurality of substrate electrodes patterned on the lower surface, covering the entire upper surface of the semiconductor element, and having a size overlapping the plurality of lead electrodes. Because
A mounting step of mounting and fixing the semiconductor element on the pad portion in a state where the lower surface is in surface contact;
A first joining step of joining the semiconductor element and the flexible substrate in a state where the plurality of external electrodes and one end of the plurality of substrate electrodes are electrically connected to each other;
After the placing step and the first joining step, a second joining for joining the lead electrode and the flexible substrate in a state where the plurality of lead electrodes and the other end of the substrate electrode are electrically connected respectively. And a process for producing a semiconductor package. 請求項９に記載の半導体パッケージの製造方法において、
前記第２の接合工程後、前記半導体素子を内部に埋没させるようにペースト状の樹脂を前記フレキシブル基板の下面側に流し込んだ後硬化させ、硬化したモールド樹脂部によりフレキシブル基板と半導体素子と前記パッド部と前記リード電極とを一体的に固定する封止工程を備えていることを特徴とする半導体パッケージの製造方法。 In the manufacturing method of the semiconductor package of Claim 9,
After the second bonding step, a paste-like resin is poured into the lower surface side of the flexible substrate so as to bury the semiconductor element therein, and then cured, and the flexible substrate, the semiconductor element, and the pad are cured by the cured mold resin portion. A method of manufacturing a semiconductor package, comprising: a sealing step for integrally fixing the portion and the lead electrode. 請求項９又は１０に記載の半導体パッケージの製造方法において、
前記複数のリード電極及び前記パッド部がフレームに連結されたリードフレームを利用して前記各工程を行い、全ての工程が終了した後、各リード電極及びパッド部を切断してフレームからそれぞれ切り離す切断工程を備えていることを特徴とする半導体パッケージの製造方法。



In the manufacturing method of the semiconductor package according to claim 9 or 10,
Cutting each of the plurality of lead electrodes and the pad portion using a lead frame connected to a frame, and cutting each lead electrode and pad portion from the frame after all the steps are completed. A method for manufacturing a semiconductor package, comprising: a step.



JP2006019109A 2006-01-27 2006-01-27 Semiconductor package, and manufacturing method thereof Withdrawn JP2007201251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006019109A JP2007201251A (en) 2006-01-27 2006-01-27 Semiconductor package, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006019109A JP2007201251A (en) 2006-01-27 2006-01-27 Semiconductor package, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007201251A true JP2007201251A (en) 2007-08-09

Family

ID=38455514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006019109A Withdrawn JP2007201251A (en) 2006-01-27 2006-01-27 Semiconductor package, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007201251A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069809A (en) * 2011-09-21 2013-04-18 Toyota Motor Corp Semiconductor device
JP7145190B2 (en) 2020-07-23 2022-09-30 朋程科技股▲ふん▼有限公司 Chip packaging structure and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069809A (en) * 2011-09-21 2013-04-18 Toyota Motor Corp Semiconductor device
JP7145190B2 (en) 2020-07-23 2022-09-30 朋程科技股▲ふん▼有限公司 Chip packaging structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US20180240731A1 (en) Semiconductor package having double-sided heat dissipation structure
JP3238004B2 (en) Method for manufacturing semiconductor device
US20050205973A1 (en) Board-on-chip packages
JP5149854B2 (en) Semiconductor device
JP2006196709A (en) Semiconductor device and manufacturing method thereof
JP2008141140A (en) Semiconductor device
JP6043049B2 (en) Semiconductor device mounting structure and semiconductor device mounting method
JP2010272556A (en) Mold package, and method for manufacturing the same
KR102511000B1 (en) Clip structure for semiconductor package and semiconductor package including the same
JP4975584B2 (en) Semiconductor device and manufacturing method of semiconductor device.
WO2013150890A1 (en) Semiconductor device
JP2007201251A (en) Semiconductor package, and manufacturing method thereof
JP5601282B2 (en) Semiconductor device
US8772912B2 (en) Electronic device
JP2006286679A (en) Semiconductor device and method of manufacturing it
JPS63190363A (en) Power package
JP2006294729A (en) Semiconductor device
JP2009010208A (en) Compound lead frame and semiconductor device using compound lead frame
JP2017028131A (en) Package mounting body
JP2009016380A (en) Semiconductor apparatus and manufacturing method thereof
JP2007150044A (en) Semiconductor device
JP5385438B2 (en) Semiconductor device
JP6179003B2 (en) Semiconductor device
JP2012248774A (en) Semiconductor device and manufacturing method therefor
JP2009158825A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407