JP3204142B2 - Semiconductor device manufacturing method and lead frame - Google Patents
Semiconductor device manufacturing method and lead frameInfo
- Publication number
- JP3204142B2 JP3204142B2 JP00639597A JP639597A JP3204142B2 JP 3204142 B2 JP3204142 B2 JP 3204142B2 JP 00639597 A JP00639597 A JP 00639597A JP 639597 A JP639597 A JP 639597A JP 3204142 B2 JP3204142 B2 JP 3204142B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- wiring board
- ball
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置製造方
法およびリードフレームに関し、特にリードフレーム
(LF)−BGA(Ball Grid Array)
用パッケージの製造に関する。The present invention relates to a method for manufacturing a semiconductor device and a lead frame, and more particularly to a lead frame (LF) -BGA (Ball Grid Array).
Related to the manufacture of packaging for electronic devices.
【0002】[0002]
【従来の技術】近年、LF−BGAの開発が行われてい
る。図4は、従来例のLF−BGAの平面図である。図
5は、従来例のLF−BGAの断面図である。これらの
図において、LF−BGAは、リードフレーム9と配線
基板2とを連結した構造である。通常、従来のリードフ
レームを用いて半導体パッケージを組み立てしていた半
導体メーカでは、このような構造が便利なため、LF−
BGAを広く使用しつつある。すなわち、リードフレー
ム9の中央に配線基板2を接着剤11で張り付けてある
ために、ワイヤボンディングに通常のワイヤボンダーを
そのまま使用することができる。2. Description of the Related Art In recent years, LF-BGA has been developed. FIG. 4 is a plan view of a conventional LF-BGA. FIG. 5 is a cross-sectional view of a conventional LF-BGA. In these figures, the LF-BGA has a structure in which a lead frame 9 and a wiring board 2 are connected. Usually, in a semiconductor maker who has assembled a semiconductor package using a conventional lead frame, such a structure is convenient.
BGA is being widely used. That is, since the wiring board 2 is attached to the center of the lead frame 9 with the adhesive 11, a normal wire bonder can be used for wire bonding as it is.
【0003】銅などによる配線パターン10がすでに形
成されたポリイミドフィルムテープ6は、通常エポキシ
系の接着剤11によってリードフレーム9に接着されて
いた。なお、このリードフレーム9は、通常、Fe−4
2重量%Ni合金:42アロイでできている。図4にお
いては、リードフレーム9に4個のBGAを連結した形
になっているが、この半導体素子搭載済みのリードフレ
ーム9から切り離した状態を図5に示している。A polyimide film tape 6 on which a wiring pattern 10 made of copper or the like has already been formed is usually bonded to a lead frame 9 with an epoxy-based adhesive 11. The lead frame 9 is usually made of Fe-4
2 wt% Ni alloy: made of 42 alloy. In FIG. 4, four BGAs are connected to the lead frame 9, but FIG. 5 shows a state in which the four BGAs are separated from the lead frame 9 on which the semiconductor element is mounted.
【0004】従来、LF−BGAのリードフレームは、
半導体素子搭載後にボール端子5が取り付けられてい
た。また、半導体素子搭載用の接着剤22は、半導体素
子搭載用のダイマウンター内で搭載直前にディスペンサ
ーによって付けられていた。Conventionally, the lead frame of LF-BGA is
The ball terminal 5 was attached after mounting the semiconductor element. Further, the adhesive 22 for mounting a semiconductor element was applied by a dispenser immediately before mounting in a die mounter for mounting a semiconductor element.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上述の
ような製造工程での問題点として、半導体素子搭載組み
立て後のボール端子5の形成のための加熱によって、リ
ードフレーム9とポリイミドフィルムテープ6との間の
接着剤11における界面剥離と、封止樹脂3とポリイミ
ドフィルムテープ6との間の界面剥離と、封止樹脂3の
クラックの発生とがある。However, a problem in the above-described manufacturing process is that the heating for forming the ball terminals 5 after mounting the semiconductor element causes the lead frame 9 and the polyimide film tape 6 to be in contact with each other. There are interfacial peeling of the adhesive 11 between them, interfacial peeling between the sealing resin 3 and the polyimide film tape 6, and generation of cracks in the sealing resin 3.
【0006】LF−BGAでは、リードフレームの一部
がスティフナとダイパッドになり、最終的にパッケージ
完成後にリードフレームから一個単位に切り離され製品
となる。従来、半田のボール端子は、半導体素子搭載お
よび樹脂封止の後、リードフレーム9から個片切断前、
あるいは個片切断の後に形成されていた。いずれの場合
にも半田のボール端子5の形成のためリフローを経るた
め上述の界面剥離やクラックの問題は深刻であった。In the LF-BGA, a part of the lead frame becomes a stiffener and a die pad, and is finally cut off from the lead frame one by one after the package is completed to be a product. Conventionally, a solder ball terminal is mounted on a semiconductor device and sealed with a resin, before cutting individual pieces from the lead frame 9,
Alternatively, it was formed after cutting individual pieces. In each case, the above-mentioned problems of interface peeling and cracking were serious because the reflow was performed to form the solder ball terminals 5.
【0007】このようなことから、リードフレームにた
とえば配線基板や端子や半導体素子などを取り付け、樹
脂封止して半導体装置を製造する場合に、半導体素子に
熱ストレスを与えず、配線基板の剥離や、封止樹脂の界
面剥離やクラックなどが発生しないようにする半導体装
置製造方法およびリードフレームの実現が要請されてい
る。For this reason, when a semiconductor device is manufactured by attaching a wiring board, a terminal, a semiconductor element, or the like to a lead frame and sealing it with a resin, a thermal stress is not applied to the semiconductor element, and the wiring board is peeled off. In addition, there is a demand for a method of manufacturing a semiconductor device and a lead frame that prevent the occurrence of interface peeling or cracking of a sealing resin.
【0008】[0008]
【課題を解決するための手段】そこで、本発明の半導体
装置製造方法は、リードフレームに、配線基板と、ボー
ル端子と、半導体素子とを取り付け、樹脂封止して半導
体装置を製造する方法において、上記リードフレーム
に、半導体素子と配線基板とを取り付ける前に、ボール
端子を配線基板に取り付ける。SUMMARY OF THE INVENTION Accordingly, a method of manufacturing a semiconductor device according to the present invention is directed to a method of manufacturing a semiconductor device by mounting a wiring board, a ball terminal, and a semiconductor element on a lead frame and sealing the resin with a resin. , Above lead frame
Then, before attaching the semiconductor element and the wiring board, the ball terminals are attached to the wiring board.
【0009】これによって、半導体素子と配線基板とを
リードフレームに取り付ける前に、ボール端子を配線基
板(たとえば、ポリイミド樹脂、エポキシ樹脂、セラミ
ックなどのいずれかを使用したプリント回路基板、TA
Bテープまたはフレキシブルプリント回路板)に加熱処
理などで取り付けるので、このときの熱が半導体素子に
対する熱ストレスとならず、さらに上記熱がリードフレ
ームと配線基板との間の接着の剥離の原因にもならず、
封止樹脂に対しても熱ストレスを与えないので封止樹脂
の界面剥離やクラックの発生が起きない。また、半導体
素子を取り付けていない状態でボール端子を取り付ける
ので、取り付けが容易である。Thus, before the semiconductor element and the wiring board are attached to the lead frame, the ball terminals are connected to the wiring board (for example, a printed circuit board using any one of polyimide resin, epoxy resin, ceramic, etc. , TA
(B tape or a flexible printed circuit board) by heat treatment or the like, so that the heat at this time does not cause thermal stress on the semiconductor element, and the heat also causes peeling of the adhesive between the lead frame and the wiring board. Not
Since no thermal stress is applied to the sealing resin, no interface peeling or cracking of the sealing resin occurs. In addition, since the ball terminals are attached without attaching the semiconductor element, the attachment is easy.
【0010】また、本発明のリードフレームは、半導体
素子を取り付ける前のリードフレームであって、既にボ
ール端子が取り付けられている配線基板を取り付けた。The lead frame according to the present invention is a lead frame before a semiconductor element is mounted, and has a wiring board on which ball terminals are already mounted.
【0011】ここで、配線基板をリードフレームに取り
付ける前にボール端子を取り付けることが必要であっ
て、これによって、配線基板とリードフレームとの間の
剥離をなくすことができ、ボール端子を加熱処理などで
取り付けるときの熱で半導体素子を損傷させることがな
く、しかも封止樹脂の界面剥離やクラックが起きる心配
もない。また、半導体素子が取り付けられていない状態
でボール端子を取り付けるため、取り付けが容易であ
る。さらに、このリードフレームに、半導体素子を取り
付けるための接着剤を付けておくことで、半導体素子メ
ーカーは、半導体素子を取り付けるときに接着剤を付け
る煩わしさから解放される。Here, it is necessary to attach the ball terminals before attaching the wiring board to the lead frame, whereby the peeling between the wiring board and the lead frame can be eliminated, and the ball terminals can be heat treated. The semiconductor element is not damaged by heat at the time of attachment, and there is no fear that interface peeling or cracking of the sealing resin occurs. In addition, since the ball terminals are attached in a state where the semiconductor element is not attached, the attachment is easy. Furthermore, by attaching an adhesive for attaching the semiconductor element to the lead frame, the semiconductor element maker is released from the trouble of attaching the adhesive when attaching the semiconductor element.
【0012】さらに、本発明の参考例としての半導体装
置製造方法は、ボール端子を取り付ける代わりに、配線
パターンを形成するための金属箔を部分的に突出して突
起端子を形成した。これによって、突起端子の形成のた
めに加熱処理を行う必要がないため、製造工程が非常に
簡単になり、半導体素子に熱ストレスを与えず、配線基
板の剥離や、封止樹脂の界面剥離やクラックなどが発生
しない。Further, in the method of manufacturing a semiconductor device according to a reference example of the present invention, instead of mounting a ball terminal, a metal foil for forming a wiring pattern is partially protruded to form a protruding terminal. This eliminates the need for heat treatment for forming the protruding terminals, which greatly simplifies the manufacturing process, does not apply thermal stress to the semiconductor element, peels off the wiring substrate, peels off the interface of the sealing resin, There are no cracks.
【0013】さらにまた、本発明の参考例としてのリー
ドフレームは、ボール端子に代えて、配線パターンを形
成するための金属箔からなる突起端子が取り付けられて
いる。これによって、突起端子の形成のために加熱処理
を行う必要がなく、機械的な加工だけで突起端子を形成
することができるので、製造が容易になり、剥離やクラ
ックの問題も起きない。Further, in the lead frame as a reference example of the present invention, a protruding terminal made of a metal foil for forming a wiring pattern is attached instead of the ball terminal. Thus, it is not necessary to perform a heat treatment for forming the protruding terminals, and the protruding terminals can be formed only by mechanical processing. Therefore, the production becomes easy, and the problem of peeling or cracking does not occur.
【0014】[0014]
【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。本実施の形態は、半田のボール
端子を半導体素子搭載前にリードフレームを取り付けて
おく。このようにすることによって、一切のパッケージ
クラックと界面剥離との問題を解消する。従来、この考
え方は、後の組み立て工程で、半田のボール端子が汚染
されることや、熱的損傷を懸念して実行されなかった。
しかしながら、半導体素子の組み立て条件を最適化する
ことによって、この考え方が可能になった。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a preferred embodiment of the present invention will be described with reference to the drawings. In the present embodiment, a lead frame is attached before solder ball terminals are mounted on a semiconductor element. By doing so, the problem of any package cracks and interfacial delamination is eliminated. Heretofore, this concept has not been implemented due to concerns about contamination of solder ball terminals and thermal damage in later assembly steps.
However, this concept has been made possible by optimizing the assembly conditions of the semiconductor device.
【0015】なぜなら、図2において、リードフレーム
は、金型などのパンチング抜き加工でインナリード13
とアウタリード12とが形成されており、インナリード
13とアウタリード12とは、リードフレーム自体に前
もって形成されている。アウタリード12は、BGAの
ボール端子に相当し、インナリード13はBGAの配線
基板に相当するからである。ただし、BGAの場合、半
田のボール端子を先に付けておくためには、次のような
配慮が必要である。In FIG. 2, the lead frame is formed by punching and punching a die or the like.
And the outer leads 12 are formed, and the inner leads 13 and the outer leads 12 are formed in advance on the lead frame itself. This is because the outer leads 12 correspond to BGA ball terminals, and the inner leads 13 correspond to BGA wiring boards. However, in the case of the BGA, the following considerations are required to attach solder ball terminals first.
【0016】(1)半田のボール端子形成時のリフロー
でテープの金メッキを汚染させない工夫が必要である。
テープのインナリードには、半導体素子のアルミ蒸着配
線からなる電極と接続するために0.5μm程度の厚さ
のニッケルメッキ下地の上に、金メッキが1.0μm程
度の厚さに施されている。これが事前の半田のボール端
子形成の加熱工程で汚染されると、半導体素子のアルミ
蒸着配線からなる電極とのワイヤボンディング接続で障
害が起こる。(1) It is necessary to take measures to prevent the gold plating of the tape from being contaminated by reflow when forming the ball terminals of the solder.
Gold plating is applied to the inner lead of the tape to a thickness of about 1.0 μm on a nickel plating base of a thickness of about 0.5 μm for connection with an electrode formed of aluminum vapor-deposited wiring of the semiconductor element. . If this is contaminated in the heating step of forming the solder ball terminals in advance, a failure occurs in the wire bonding connection with the electrode formed of the aluminum deposited wiring of the semiconductor element.
【0017】しかしこれは、半田のボール端子の取り付
けに使用したフラックスの洗浄工程において、フラック
スの蒸気で汚染されたメッキは、完全にクリーン化でき
ることが判明した。すなわち、フラックス中に包含され
ている成分は、ロジン、高級アルコール、ワックス、石
油系溶剤、パラフィン系炭化水素、界面活性剤、アミン
系キレート活性剤および微量の塩素化合物である。した
がって、発生蒸気は、幾分腐食性であり、また有機揮発
成分を含むので、金メッキ面を汚染させる。しかし、こ
れらの洗浄には、使用したフラックスに応じて十分洗浄
できる水系あるいは溶剤系の洗浄剤を選定することによ
って汚染膜は除去されることが判明した。However, it has been found that, in the step of cleaning the flux used for mounting the solder ball terminals, the plating contaminated by the vapor of the flux can be completely cleaned. That is, the components included in the flux are rosin, higher alcohol, wax, petroleum-based solvent, paraffin-based hydrocarbon, surfactant, amine-based chelate activator and a trace amount of chlorine compound. Thus, the generated vapor is somewhat corrosive and contains organic volatile components, thus contaminating the gold-plated surface. However, it has been found that a contaminant film can be removed by selecting an aqueous or solvent-based cleaning agent that can sufficiently wash in accordance with the used flux.
【0018】(2)また、ワイヤボンディングにおい
て、ボンディング時の温度で半田のボール端子が溶融し
ないことが必要である。この課題は、半田のボール端子
に共晶組成(Sn−37重量%Pb;融点180℃)で
はなく、3.5Ag−Sn(融点220℃)など高温半
田のボール端子を用いることによって解消される。ま
た、共晶半田のボール端子を用いた場合でもワイヤボン
ディング温度を180℃未満とすることによって問題は
解消される。(2) In wire bonding, it is necessary that the solder ball terminals do not melt at the bonding temperature. This problem is solved by using a high-temperature solder ball terminal such as 3.5 Ag-Sn (melting point 220 ° C.) instead of a eutectic composition (Sn—37 wt% Pb; melting point 180 ° C.) for the solder ball terminal. . Further, even when a eutectic solder ball terminal is used, the problem can be solved by setting the wire bonding temperature to less than 180 ° C.
【0019】(3)さらに、ワイヤボンディング後の封
止における半田のボール端子の溶融が起きないように配
慮する必要がある。しかし、この課題は、通常のエポキ
シ系の封止樹脂を120℃で硬化させるため全く問題は
ない。また、ボール端子と共に半導体素子搭載用の接着
剤を予めリードフレームの段階で付けておくことによっ
て、半導体組立メーカーでは、材料である接着剤を取り
扱う煩わしさから解放される。(3) Further, it is necessary to take care that melting of the solder ball terminals does not occur in sealing after wire bonding. However, this problem has no problem at all because the usual epoxy-based sealing resin is cured at 120 ° C. Also, by attaching the adhesive for mounting the semiconductor element together with the ball terminals in advance at the stage of the lead frame, the semiconductor assembly maker is released from the trouble of handling the adhesive as a material.
【0020】本実施の形態の要点は、リードフレームと
配線基板とを張り合わせたワイヤボンディング構造のB
GAにおいて、組み立て前に配線基板にボール端子を形
成させておくことにある。このことによって、界面剥離
とパッケージクラックとの問題を解決する。さらに、ボ
ール端子を配線基板に加熱処理で取り付けた後にこの配
線基板をリードフレームに接着して取り付けることで、
上記熱によってリードフレームと配線基板との間の接着
が剥離することを防止する。The main point of this embodiment is that the wire bonding structure B in which the lead frame and the wiring board are bonded to each other is used.
In GA, a ball terminal is formed on a wiring board before assembly. This solves the problem of interface delamination and package cracking. Furthermore, after attaching the ball terminals to the wiring board by heat treatment, this wiring board is adhered and attached to the lead frame,
This prevents the adhesion between the lead frame and the wiring substrate from being peeled off by the heat.
【0021】「第1の実施の形態」:図1は、第1の実
施の形態のLF−BGAの断面図である。TAB(Ta
peAutomated Bonding)テープの製
造ラインで製造した400ピンのフレキシブル配線基板
をリードフレーム9に張り付けた。TABテープの製造
ラインは、連続巻取り方式で微細配線を形成することが
でき、最近フレキシブル配線基板の多方面に応用されて
いる。FIG. 1 is a cross-sectional view of an LF-BGA according to a first embodiment. TAB (Ta
A 400-pin flexible wiring board manufactured on a peAutomated Bonding tape manufacturing line was attached to the lead frame 9. The TAB tape production line can form fine wiring by a continuous winding method, and has recently been applied to various fields of flexible wiring substrates.
【0022】ポリイミドフィルムテープ6の材質は、5
0μmの厚さのポリイミド樹脂フィルムであり、TAB
テープには広く実用されている。また配線パターン10
を形成する銅箔には、18μmの厚さの電解銅箔を使用
した。配線パターン10は、ホトケミカルエッチングに
よって形成されたその後、ソルダーレジスト23をワイ
ヤボンディングする配線部分とボール端子を形成する部
分とを除いて全面に印刷する。さらに、ニッケル下地
0.5μmの上に1.0μmの厚さの金メッキを、ワイ
ヤボンディングするリードの部分とボール端子とを形成
する部分に施した。The material of the polyimide film tape 6 is 5
0 μm thick polyimide resin film, TAB
Widely used for tape. Wiring pattern 10
Was used as an electrolytic copper foil having a thickness of 18 μm. After the wiring pattern 10 is formed by photochemical etching, the wiring pattern 10 is printed on the entire surface except for a wiring portion for wire bonding the solder resist 23 and a portion for forming a ball terminal. Further, gold plating having a thickness of 1.0 μm was applied on a nickel base layer of 0.5 μm to a portion for forming a lead portion to be wire-bonded and a portion for forming a ball terminal.
【0023】本実施の形態では、リードフレーム9に
0.2mm厚さの42アロイ(Fe−42重量%Ni)を
選定して製作した。リードフレーム9は、金型によるパ
ンチング加工によって製造したが、半導体素子1を搭載
するダイパッドを半導体素子の厚さの半分押し下げ加工
した。これは、ワイヤボンディングをしやすくするため
である。In the present embodiment, the lead frame 9 is manufactured by selecting 42 alloy (Fe-42 wt% Ni) having a thickness of 0.2 mm. The lead frame 9 was manufactured by punching using a die, but the die pad on which the semiconductor element 1 was mounted was pressed down by half the thickness of the semiconductor element. This is to facilitate wire bonding.
【0024】また、接着剤11には、エポキシ接着剤を
用いた。その後Sn−37重量%Pbの共晶半田のボー
ル端子5をポリイミドフィルムテープ6のボール端子を
形成するためのパッドに搭載してから、235℃のリフ
ロー炉に5分間入れて形成した。実際のポリイミドフィ
ルムテープ6の温度は、230℃であり、またこの5分
間には予熱時間を含んでいるため実温度230℃での加
熱時間は30秒である。この間に半田は溶融して、ボー
ル端子5がパッドと半田付けされる。このパッドには、
予めロジン系のフラックスが塗布されており、半田のボ
ール端子5とパッドとは、フラックスの作用で濡れ広が
り接続が達成される。ボール端子形成後、ポリイミドフ
ィルムテープ6を界面活性剤を含んだ水系洗浄剤で洗浄
した。この洗浄によってフラックスの蒸発などで一部汚
染されたポリイミドフィルムテープ6のワイヤボンディ
ング用の配線パターン10は洗浄されてワイヤボンディ
ング性に全く問題ないことが明らかになった。As the adhesive 11, an epoxy adhesive was used. Thereafter, the ball terminals 5 of eutectic solder of Sn-37% by weight Pb were mounted on pads for forming ball terminals of the polyimide film tape 6, and then placed in a 235 ° C. reflow furnace for 5 minutes. The actual temperature of the polyimide film tape 6 is 230 ° C., and the heating time at the actual temperature of 230 ° C. is 30 seconds because the 5 minutes include the preheating time. During this time, the solder melts and the ball terminals 5 are soldered to the pads. This pad has
A rosin-based flux is applied in advance, and the solder ball terminals 5 and the pads are wet-spread and connected by the action of the flux. After forming the ball terminals, the polyimide film tape 6 was washed with an aqueous detergent containing a surfactant. By this washing, the wiring pattern 10 for wire bonding of the polyimide film tape 6 which was partially contaminated by evaporation of the flux was washed, and it became clear that there was no problem in the wire bonding property.
【0025】この半田のボール端子形成後、半導体素子
搭載用のダイパッドに予め100μmの厚さのテープ状
に成形したエポキシ系の接着剤22を半導体素子の面積
形状に金型でパンチング加工して張り付けた。張り付け
温度は150℃で、時間は1秒である。この接着剤22
には、腐食性が比較的に少ないビスフェノールA型のベ
ースポリマーを用い、且つ潜在硬化剤としてジシアンジ
アミドを持つテープであり、硬化開始温度は170℃で
ある。この接着剤22の接着反応維持有効保存期間は6
ヶ月であるために接着テープの張り付け後この半導体素
子1を接着搭載すればよい。After the formation of the solder ball terminals, an epoxy adhesive 22 previously formed into a tape having a thickness of 100 μm is punched on a die pad for mounting the semiconductor element on a die pad for forming the area of the semiconductor element using a die. Was. The application temperature is 150 ° C. and the time is 1 second. This adhesive 22
Is a tape using a bisphenol A type base polymer having relatively low corrosiveness and having dicyandiamide as a latent curing agent, and the curing initiation temperature is 170 ° C. The effective storage period for maintaining the adhesive reaction of the adhesive 22 is 6
Since this is a month, the semiconductor element 1 may be adhesively mounted after the adhesive tape is attached.
【0026】このリードフレーム9に、半田のボール端
子が取り付けられた接着剤付きポリイミドフィルムテー
プ6を接着し、接着剤22が付けられている半導体素子
搭載用のダイパッドに400ピンの半導体素子1を搭載
して半導体パッケージを完成させた。接着剤22の硬化
開始温度は170℃であることから、このリードフレー
ム9を175℃のステージに載せ半導体素子1を搭載し
てから加圧して5秒間保持した。このことによってエポ
キシ樹脂は、硬化反応を開始しながら、半導体素子1を
リードフレーム9のダイパッドに接着した。この後エポ
キシ樹脂を完全に硬化させるために、175℃のオーブ
ンに入れて1時間保存した。A polyimide film tape 6 with an adhesive to which a solder ball terminal is attached is adhered to the lead frame 9, and the 400-pin semiconductor element 1 is mounted on a semiconductor element mounting die pad to which an adhesive 22 is attached. The semiconductor package was completed by mounting. Since the curing start temperature of the adhesive 22 was 170 ° C., the lead frame 9 was placed on a stage at 175 ° C., and after mounting the semiconductor element 1, the pressure was maintained for 5 seconds. As a result, the epoxy resin adhered the semiconductor element 1 to the die pad of the lead frame 9 while starting the curing reaction. Thereafter, in order to completely cure the epoxy resin, it was stored in an oven at 175 ° C. for 1 hour.
【0027】次に、175℃のステージ温度で25μm
の直径の金のボンディングワイヤ4で、半導体素子1の
アルミ電極とポリイミドフィルムテープ6の金メッキの
配線パターン10とをボンディングした。175℃のた
め融点180℃の共晶組成の半田のボール端子5は全く
溶融しない。ただし、通常の温度190℃より30℃低
い温度条件のためボンディングツールに付加する超音波
出力を従来の1.5倍とした。Next, at a stage temperature of 175 ° C., 25 μm
The aluminum electrode of the semiconductor element 1 was bonded to the gold-plated wiring pattern 10 of the polyimide film tape 6 with a gold bonding wire 4 having a diameter of 5 mm. Since the temperature is 175 ° C., the solder ball terminal 5 having a eutectic composition having a melting point of 180 ° C. does not melt at all. However, since the temperature condition is lower by 30 ° C. than the normal temperature of 190 ° C., the ultrasonic output applied to the bonding tool is set to 1.5 times the conventional one.
【0028】次に、液状エポキシ系の封止樹脂3を用い
て封止を行った。この封止には、ディスペンサーを用い
た。液状の封止樹脂3の硬化温度は150℃で、硬化時
間は2時間であることから、半田の溶融は起こらなかっ
た。従来では、この後半田のボール端子を形成していた
が、本実施の形態においては、既に半導体素子搭載前に
ボール端子が形成されているためこれで完成品となる。Next, sealing was performed using a liquid epoxy-based sealing resin 3. A dispenser was used for this sealing. Since the curing temperature of the liquid sealing resin 3 was 150 ° C. and the curing time was 2 hours, no melting of the solder occurred. Conventionally, solder ball terminals were formed after this. However, in the present embodiment, since the ball terminals have already been formed before the semiconductor element is mounted, this is a completed product.
【0029】「第2の実施の形態」:本第2の実施の形
態は、上述の第1の実施の形態の構成において、リード
フレーム9にFe0.5%含有の銅合金を用いた。この
場合銅は変色しやすいためニッケルメッキを全体に2μ
mの厚さに施した。[Second Embodiment] In the second embodiment, a copper alloy containing 0.5% of Fe is used for the lead frame 9 in the configuration of the above-described first embodiment. In this case, nickel is easily discolored, so nickel plating is applied
m.
【0030】「第3の実施の形態」:本第3の実施の形
態は、半導体素子を取り付ける接着剤22に銀の粒子を
含有させて導電性を持たせた接着フィルムを用いた。こ
の接着剤22は、銀含有ペーストを張り付け加工しやす
いようにテープ加工したものであり、市販されているも
のを使用した。[Third Embodiment] In the third embodiment, an adhesive film having silver particles contained in an adhesive 22 for attaching a semiconductor element and having conductivity is used. This adhesive 22 was tape-processed so that the silver-containing paste could be easily pasted, and a commercially available adhesive was used.
【0031】「第4の実施の形態」:本第4の実施の形
態は、上述の第1の実施の形態の構成において、ポリイ
ミドフィルムテープに代えて、プリント回路基板製造工
程で製作したPCB(Printed Circuit
Board)を用いた。この配線基板は、0.2mm厚
さのガラスエポキシ樹脂基板であり、18μm厚さの銅
箔層を持っている。"Fourth Embodiment": The fourth embodiment is different from the first embodiment in that, instead of the polyimide film tape, a PCB (PCB) manufactured in a printed circuit board manufacturing process is used. Printed Circuit
Board). This wiring board is a glass epoxy resin substrate having a thickness of 0.2 mm, and has a copper foil layer having a thickness of 18 μm.
【0032】「第5の実施の形態」:本第5の実施の形
態は、上述の第1の実施の形態の構成において、フレキ
シブル配線層をFPC(Flexible Print
ed Circuit)の造工程を用いて製造した。こ
の場合には、TABラインと異なり、広幅のテープ材料
を選定して製造でき、低価格化が図れる利点がある。T
ABラインは、70mm幅が限界であるが、FPCライン
では通常200mm幅で製造される。Fifth Embodiment: The fifth embodiment is different from the first embodiment in that the flexible wiring layer is formed by using an FPC (Flexible Print).
ed Circuit). In this case, unlike the TAB line, there is an advantage that a wide tape material can be selected and manufactured, and the price can be reduced. T
The AB line has a limit of 70 mm width, but the FPC line is usually manufactured with a width of 200 mm.
【0033】「第6の実施の形態」:本第6の実施の形
態は、上述の第1の実施の形態の構成において、ボール
端子に銅の金属球を用いた。ボール端子の接続には、P
b−10重量%のフラックス含有の半田ペーストをポリ
イミドフィルムテープ6のボール取り付けランドにメタ
ルマスクを用いて部分印刷してから銅金属球を取り付
け、これを260℃の温度に保持されたリフロー炉に通
した。この銅ボール端子は、フラックスと半田ペースト
との作用でポリイミドフィルムテープ6の銅配線ランド
に接続された。"Sixth Embodiment": In the sixth embodiment, a copper metal ball is used for a ball terminal in the configuration of the first embodiment. To connect the ball terminals, use P
(b) A solder paste containing 10% by weight of a flux is partially printed on a ball mounting land of the polyimide film tape 6 using a metal mask, and then a copper metal ball is mounted, and this is placed in a reflow furnace maintained at a temperature of 260 ° C. I passed. This copper ball terminal was connected to the copper wiring land of the polyimide film tape 6 by the action of the flux and the solder paste.
【0034】「第7の実施の形態」:本第7の実施の形
態は、上述の第1の実施の形態の構成において、半導体
素子取り付け接着用の接着剤22に、フッ素変性エポキ
シ樹脂を使用した。このエポキシ樹脂は、VitonG
Fのフッ素エラストマーをエポキシ樹脂に混合したもの
であり、この樹脂に強靱性を持たせるために開発された
ものであり、接着接合の耐熱耐久性に優れている。"Seventh Embodiment": In the seventh embodiment, a fluorine-modified epoxy resin is used as the adhesive 22 for attaching the semiconductor element in the structure of the first embodiment. did. This epoxy resin is VitonG
It is a compound obtained by mixing a fluorine elastomer of F with an epoxy resin, and has been developed to impart toughness to the resin, and has excellent heat resistance and durability in adhesive bonding.
【0035】「第8の実施の形態」:本第8の実施の形
態は、上述の第1の実施の形態の構成において、接着剤
11、22に熱可塑性のポリイミドを使用した。このポ
リイミドは熱可塑性であるために、硬化剤を必要とせず
何回でも可逆的に接着できる特徴がある。熱可塑性ポリ
イミドには、通常の線状ポリイミドのTgをジアミンの
組成によって270℃まで下げたものを使用した。具体
的には、三井東圧製のTPI(商品名)などである。ポ
リイミドフィルムテープ6への張り付け温度は280℃
であり、したがって、ボール端子は銅金属球とした。こ
の場合銅金属球の接続にはPb−5重量%Snの高温半
田を使用した。この半田系では、固相線温度は300℃
であり十分な耐熱性を持っている。Eighth Embodiment: In the eighth embodiment, thermoplastic polyimide is used for the adhesives 11 and 22 in the configuration of the first embodiment. Since this polyimide is thermoplastic, it has the characteristic that it can be reversibly bonded any number of times without the need for a curing agent. As the thermoplastic polyimide, one obtained by lowering the Tg of a normal linear polyimide to 270 ° C. depending on the composition of the diamine was used. Specifically, it is TPI (trade name) manufactured by Mitsui Toatsu. The bonding temperature to the polyimide film tape 6 is 280 ° C.
Therefore, the ball terminal was a copper metal ball. In this case, a high-temperature solder of Pb-5% by weight Sn was used to connect the copper metal balls. In this solder system, the solidus temperature is 300 ℃
It has sufficient heat resistance.
【0036】「第9の実施の形態」:本第9の実施の形
態は、上述の第1の実施の形態の構成において、半田の
ボール端子として、Sn−3.5Ag重量%の高温半田
球を使用した。この半田球は、固相線225℃の耐熱性
を持っており、200℃でワイヤボンディングを行うこ
とができた。"Ninth Embodiment": In the ninth embodiment, a high-temperature solder ball of Sn-3.5 Ag weight% is used as the solder ball terminal in the configuration of the first embodiment. It was used. The solder balls had a heat resistance of 225 ° C. of solidus, and could be wire-bonded at 200 ° C.
【0037】「第10の実施の形態」:本第10の実施
の形態は、フリップチップBGAの例であり、図3はフ
リップチップBGAの構造図である。400ピンの金マ
イクロバンプ付きフリップチップを製作し、ボール端子
が事前に形成された配線基板に搭載した。すなわち、半
導体素子1には、電気メッキ方式によって20μmの高
さのバンプ25を形成した。これは、半導体素子1の表
面に形成された、ポリイミド樹脂からなる不働体膜から
露出しているアルミ電極に、層間拡散反応制御のための
UBM(Under Barrier Metal)を
介して、メッキ液を吹き付けながら金の電気メッキを行
い突起を形成する方法である。[Tenth Embodiment] The tenth embodiment is an example of a flip chip BGA, and FIG. 3 is a structural diagram of the flip chip BGA. A flip chip with gold micro-bumps of 400 pins was manufactured and mounted on a wiring board on which ball terminals were formed in advance. That is, a bump 25 having a height of 20 μm was formed on the semiconductor element 1 by an electroplating method. This is because a plating solution is sprayed onto an aluminum electrode formed on a surface of the semiconductor element 1 and exposed from a passive film made of a polyimide resin via a UBM (Under Barrier Metal) for controlling an interlayer diffusion reaction. This is a method of forming protrusions by performing electroplating of gold while gold.
【0038】このバンプ25の位置に位置対向する配線
基板2(Sn−37重量%Pbの半田のボール端子を既
に取り付けた配線基板)の配線パターン10の先端にエ
ポキシ樹脂系の導電性ペーストを多点ディスペンサーに
よって塗布した。エポキシ樹脂は、ビスフェノールA型
にジシアンジアミンを潜在硬化剤として持ち、さらに導
電性を持たせるために50μm径の銀粒子を混在させた
導電性エポキシ樹脂である。この状態で1ヶ月保管した
のち、金バンプを形成した半導体素子1を、バンプ25
側を下にして配線基板2の導電性ペースト26の塗布部
分に搭載した。搭載方法は、バンプ25の位置と配線基
板2の導電性ペースト塗布部分を互いに認識するCCD
カメラを装備したフリップチップマウンターによった。A large amount of epoxy resin-based conductive paste is applied to the tip of the wiring pattern 10 of the wiring board 2 (wiring board on which a solder ball terminal of Sn-37% by weight Pb is already mounted) facing the position of the bump 25. Coated by point dispenser. The epoxy resin is a conductive epoxy resin in which dicyandiamine is used as a latent curing agent in bisphenol A type and silver particles having a diameter of 50 μm are mixed in order to impart conductivity. After storing for one month in this state, the semiconductor element 1 on which the gold bump was formed was
The printed circuit board was mounted on the wiring board 2 with the conductive paste 26 applied side down. The mounting method is such that the positions of the bumps 25 and the conductive paste applied portion of the wiring board 2 are mutually recognized by a CCD.
According to a flip chip mounter equipped with a camera.
【0039】半導体素子搭載の後、配線基板2全体を1
70℃の恒温槽に入れて導電性ペースト26を硬化させ
た。配線基板2には、Sn−Pbの63/37共晶半田
のボール端子が取り付けられているが、半田のボール端
子の溶融は起こらなかった。 「第11の実施の形態」:本第11の実施の形態は、上
述の第2の実施の形態の構成において、配線基板2にセ
ラミック配線を用いた。セラミックは、プラスチック配
線基板と比較して耐熱性に優れ、また多層配線が容易に
作れる特徴がある。After mounting the semiconductor element, the entire wiring board 2 is
The conductive paste 26 was cured by placing it in a constant temperature bath at 70 ° C. Although the ball terminal of the 63/37 eutectic solder of Sn-Pb was attached to the wiring board 2, the melting of the solder ball terminal did not occur. "Eleventh embodiment": In the eleventh embodiment, ceramic wiring is used for the wiring board 2 in the configuration of the above-described second embodiment. Ceramics have features of being superior in heat resistance as compared with plastic wiring boards, and of easily forming multilayer wiring.
【0040】「第12の実施の形態」:本第12の実施
の形態は、上述の第1の実施の形態の構成において、半
田のボール端子を半田ペーストの印刷リフロー法で形成
した。この方法は、半田のボール端子を使用することな
く、半田ペーストを半田のボール端子を形成する配線パ
ターンの円形ランドに厚く印刷し、その後半田ペースト
をリフロー溶融することによってボール端子を作る方法
である。半田ペーストは、0.3mm厚さのメタルマスク
を用いて印刷した。リフローは、250℃で5分間行っ
た。"Twelfth Embodiment": In the twelfth embodiment, the solder ball terminals are formed by a solder paste printing reflow method in the configuration of the first embodiment. In this method, a ball terminal is formed by printing a solder paste thickly on a circular land of a wiring pattern forming a solder ball terminal without using a solder ball terminal, and then reflow-melting the solder paste. . The solder paste was printed using a metal mask having a thickness of 0.3 mm. Reflow was performed at 250 ° C. for 5 minutes.
【0041】(本発明の実施の形態の効果):以上の本
発明の実施の形態によれば、ポリイミドフィルムテープ
6の配線パターンに加熱処理で半田のボール端子5を取
り付けた後に、接着剤11が付けられているリードフレ
ーム9にポリイミドフィルムテープ6を接着し、接着剤
22が付けられているリードフレーム9に半導体素子1
を取り付け、ワイヤボンディングを行い樹脂封止してい
るので、ボール端子5の取り付け時の熱によって半導体
素子1に熱ストレスを与えることがなく、この熱がポリ
イミドフィルムテープ6とリードフレーム9との間の接
着の剥離の原因にもならず、しかも封止樹脂3にも熱ス
トレスを与えることがないので、従来の封止樹脂3の界
面剥離とクラックの発生をなくすことができる。(Effect of Embodiment of the Present Invention): According to the above embodiment of the present invention, after the solder ball terminals 5 are attached to the wiring pattern of the polyimide film tape 6 by heat treatment, the adhesive 11 The polyimide film tape 6 is bonded to the lead frame 9 to which the semiconductor element 1 is attached.
, And wire sealing is performed to seal the resin, so that heat during the mounting of the ball terminals 5 does not give thermal stress to the semiconductor element 1, and this heat is applied between the polyimide film tape 6 and the lead frame 9. Does not cause peeling of the adhesive, and does not give thermal stress to the sealing resin 3, so that the conventional interface peeling of the sealing resin 3 and generation of cracks can be eliminated.
【0042】また、リードフレーム搭載のフリップチッ
プBGAの製造においても、配線基板2に予めボール端
子5を加熱処理で取り付けておき、その後半導体素子1
を配線基板2に取り付けているので、ボール端子5の取
り付け時の熱によって半導体素子1に熱ストレスを与え
ることがなく、しかもアンダーフィル材24、導電性ペ
ースト26にも熱ストレスを与えることがないので、界
面剥離やクラックの発生が起きない。Also, in manufacturing a flip chip BGA mounted on a lead frame, ball terminals 5 are attached to the wiring board 2 in advance by heat treatment, and then the semiconductor element 1 is mounted.
Is attached to the wiring board 2, so that the heat generated when the ball terminals 5 are attached does not give thermal stress to the semiconductor element 1, and also does not give thermal stress to the underfill material 24 and the conductive paste 26. Therefore, there is no occurrence of interface peeling or cracking.
【0043】以上のような効果によって、ボール端子5
の取り付け加工の生産性が向上し、BGAパッケージの
歩留まり損が減少し、BGAパッケージの信頼性も向上
させることができる。With the above effects, the ball terminal 5
The productivity of the mounting process can be improved, the yield loss of the BGA package can be reduced, and the reliability of the BGA package can be improved.
【0044】(他の実施の形態):なお、半導体素子を
取り付けるための接着剤22をリードフレーム9の半導
体素子1を取り付ける前にリードフレームの段階で予め
付けておくことで、半導体素子組立メーカーでは、材料
である接着剤を取り扱う煩わしさから解放される。(Other Embodiments) It is to be noted that an adhesive 22 for attaching a semiconductor element is attached in advance at the stage of the lead frame before attaching the semiconductor element 1 of the lead frame 9, so that a semiconductor element assembly manufacturer Then, the trouble of handling the adhesive as a material is released.
【0045】また、半田のボール端子5を取り付ける代
わりに、配線基板の配線パターンを形成するための金属
箔(たとえば、銅箔)を部分的に突出して突起端子を形
成することもできる。これには、たとえば、配線基板の
銅箔を基板の突起加工穴から押し込んで、基板の外へ突
出させ突起端子を形成させたり、銅箔を曲げ加工して突
起端子を形成することもできる。これによれば、端子形
成のために加熱処理を行う必要がないので熱ストレスの
影響がなく、製造工程も簡単になる。Instead of mounting the solder ball terminals 5, a protruding terminal may be formed by partially projecting a metal foil (for example, a copper foil) for forming a wiring pattern of a wiring board. For this purpose, for example, a copper foil of the wiring board may be pushed into the projection processing hole of the board and protruded out of the substrate to form a projection terminal, or the copper foil may be bent to form a projection terminal. According to this, since it is not necessary to perform a heat treatment for forming the terminals, there is no influence of thermal stress, and the manufacturing process is simplified.
【0046】さらに、配線基板として、TABテープを
使用する場合に、このテープの補強のために別途スティ
フナを張り付けることも好ましい。さらにまた、上述の
リードフレームに搬送用の送り穴を形成しておくこと
で、機械搬送を行う場合に容易に行うことができる。ま
た、ボール端子は、プラスチックのボールに銅や錫など
でメッキ加工した導電性ボール端子でもよい。さらに、
配線は、銅および銅合金からなる金属箔、蒸着薄膜導電
回路でもよい。[0046] Furthermore, as a wiring board, when using TAB tape, it is also preferable pasting separately stiffener for reinforcement of the tape. Further, by forming a feed hole for conveyance in the above-described lead frame, it is possible to easily perform mechanical conveyance. The ball terminal may be a conductive ball terminal formed by plating a plastic ball with copper, tin, or the like. further,
The wiring may be a metal foil made of copper and a copper alloy, or a vapor-deposited thin-film conductive circuit.
【0047】[0047]
【発明の効果】以上述べたように本発明の半導体装置製
造方法は、リードフレームに半導体素子と配線基板とを
取り付ける前に、ボール端子を配線基板に取り付けるこ
とで、ボール端子を加熱処理などで取り付ける場合の熱
によって、リードフレームと配線基板との間の剥離を防
止し、封止樹脂の界面剥離を起こさせたりクラックを起
こさせたりすることがなくなる。As described above, according to the method of manufacturing a semiconductor device of the present invention, the ball terminals are attached to the wiring board before the semiconductor element and the wiring board are attached to the lead frame, so that the ball terminals can be heated or the like. The heat at the time of attachment prevents peeling between the lead frame and the wiring board, and does not cause interface peeling or cracking of the sealing resin.
【0048】また、本発明のリードフレームは、ボール
端子が取り付けられている配線基板を取り付けているこ
とで、ボール端子の取り付けを容易に行うことができ、
後に半導体素子を取り付けたり樹脂封止した場合も界面
剥離やクラックの発生も起こらない。In the lead frame of the present invention, since the wiring board on which the ball terminals are mounted is mounted, the ball terminals can be easily mounted.
Even when a semiconductor element is later attached or resin-sealed, no interface peeling or cracking occurs.
【図1】本発明の第1の実施の形態のLF−BGAの断
面図である。FIG. 1 is a sectional view of an LF-BGA according to a first embodiment of the present invention.
【図2】本実施の形態を説明するためのリードフレーム
の構造図である。FIG. 2 is a structural diagram of a lead frame for explaining the present embodiment.
【図3】第10の実施の形態に係るフリップチップBG
Aの構造図である。FIG. 3 is a flip chip BG according to a tenth embodiment;
It is a structural diagram of A.
【図4】従来例のLF−BGAの構造図である。FIG. 4 is a structural diagram of a conventional LF-BGA.
【図5】従来例のLF−BGAの断面図である。FIG. 5 is a cross-sectional view of a conventional LF-BGA.
1 半導体素子 2 配線基板 3 封止樹脂 4 ボンディングワイヤ 5 ボール端子 6 ポリイミドフィルムテープ 9 リードフレーム 10 配線パターン 11、22 接着剤 14 ダイパッド 23 ソルダレジスト 24 アンダーフィル材 25 バンプ REFERENCE SIGNS LIST 1 semiconductor element 2 wiring board 3 sealing resin 4 bonding wire 5 ball terminal 6 polyimide film tape 9 lead frame 10 wiring pattern 11, 22 adhesive 14 die pad 23 solder resist 24 underfill material 25 bump
フロントページの続き (72)発明者 新沢 正治 茨城県土浦市木田余町3550番地 日立電 線株式会社アドバンスリサーチセンタ内 (72)発明者 幡野 和久 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (72)発明者 亀山 康晴 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (56)参考文献 特開 平7−283336(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 23/12 Continued on the front page (72) Inventor Shoji Niizawa 3550 Kida Yomachi, Tsuchiura City, Ibaraki Prefecture Inside the Hitachi Research Co., Ltd. (72) Inventor Kazuhisa 3550 Kida Yomachi, Tsuchiura City, Ibaraki Prefecture Hitachi Cable, Ltd. Inside the System Materials Research Laboratory (72) Inventor Yasuharu Kameyama 3550 Kida Yomachi, Tsuchiura-shi, Ibaraki Hitachi Systems, Ltd. System Materials Research Laboratory (56) References JP-A-7-283336 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 23/50 H01L 23/12
Claims (6)
子と、半導体素子とを取り付け、樹脂封止して半導体装
置を製造する方法において、上記リードフレームに、上
記半導体素子と、配線基板とを取り付ける前に、上記ボ
ール端子を上記配線基板に取り付けることを特徴とする
半導体装置製造方法。1. A method of manufacturing a semiconductor device by mounting a wiring board, a ball terminal, and a semiconductor element on a lead frame and sealing the resin with a resin, wherein the semiconductor element and the wiring board are mounted on the lead frame. A method of manufacturing a semiconductor device, comprising: attaching the ball terminals to the wiring board before attaching.
ムであって、既にボール端子が取り付けられている配線
基板が取り付けられていることを特徴とするリードフレ
ーム。2. A lead frame before mounting a semiconductor element, wherein the wiring has ball terminals already mounted.
A lead frame to which a substrate is attached.
さらに半導体素子を取り付けるための接着剤が付けられ
ていることを特徴とするリードフレーム。3. Oite the lead frame according to claim 2, wherein,
A lead frame further provided with an adhesive for attaching a semiconductor element.
おいて、さらに上記配線基板を補強するための補強材の
取り付け、または搬送用の送り穴の形成がされているこ
とを特徴とするリードフレーム。4. The lead frame according to claim 2, wherein
Oite, lead frame can be characterized being further the wiring installation of reinforcing member for reinforcing the substrate or formation of the feed holes for conveyance,.
フレームにおいて、上記配線基板がポリイミド樹脂、エ
ポキシ樹脂、セラミックのいずれかを使用したプリント
回路基板、またはTABテープ若しくはフレキシブルプ
リント回路板であることを特徴とするリードフレーム。5. The lead frame according to claim 2 , wherein said wiring board is a printed circuit board using any one of polyimide resin, epoxy resin and ceramic , or a TAB tape or a flexible printed circuit board. A lead frame, comprising:
フレームにおいて、上記ボール端子が、Sn−Pb系の
共晶半田ボール端子、Pb−Sn系の高温半田ボール端
子、Sn−Ag系の高温半田ボール端子、プラスチック
にメッキ加工した導電性ボール端子のいずれかであるこ
とを特徴とするリードフレーム。6. The lead frame according to claim 2 , wherein said ball terminals are Sn-Pb-based eutectic solder ball terminals, Pb-Sn-based high-temperature solder ball terminals, and Sn-Ag-based. A lead frame, which is one of a high-temperature solder ball terminal and a conductive ball terminal plated with plastic.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00639597A JP3204142B2 (en) | 1997-01-17 | 1997-01-17 | Semiconductor device manufacturing method and lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00639597A JP3204142B2 (en) | 1997-01-17 | 1997-01-17 | Semiconductor device manufacturing method and lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209363A JPH10209363A (en) | 1998-08-07 |
JP3204142B2 true JP3204142B2 (en) | 2001-09-04 |
Family
ID=11637192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00639597A Expired - Lifetime JP3204142B2 (en) | 1997-01-17 | 1997-01-17 | Semiconductor device manufacturing method and lead frame |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3204142B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5742623B2 (en) * | 2011-09-21 | 2015-07-01 | トヨタ自動車株式会社 | Semiconductor device |
-
1997
- 1997-01-17 JP JP00639597A patent/JP3204142B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10209363A (en) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100545008B1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
JP2589239B2 (en) | Thermosetting adhesive and electrical component assembly using the same | |
KR100724030B1 (en) | Semiconductor module | |
US6774497B1 (en) | Flip-chip assembly with thin underfill and thick solder mask | |
US5136365A (en) | Anisotropic conductive adhesive and encapsulant material | |
US6821878B2 (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
TWI549204B (en) | Manufacturing method of semiconductor device | |
WO2005093817A1 (en) | Semiconductor device and process for manufacturing the same | |
WO2006101155A1 (en) | Electronic component mounting method and electronic circuit device | |
US20120162958A1 (en) | Bond package and approach therefor | |
KR20120102803A (en) | Lead-free solder joint structure and solder ball | |
JP3868766B2 (en) | Semiconductor device | |
JP2009009994A (en) | Semiconductor device, and manufacturing method thereof | |
JP3204142B2 (en) | Semiconductor device manufacturing method and lead frame | |
JP5541157B2 (en) | Mounting substrate, substrate, and manufacturing method thereof | |
JPH063821B2 (en) | Double-sided protective coat type TAB tape carrier | |
JP3344254B2 (en) | Semiconductor device manufacturing method | |
JP3312580B2 (en) | Flip chip BGA tape having ball terminals and stiffeners, method of manufacturing this BGA tape, semiconductor device having flip chip structure using this BGA tape, and method of manufacturing the same | |
JP3275793B2 (en) | Highly flexible tape carrier for mounting semiconductor element and semiconductor device using the same | |
JPH11135533A (en) | Electrode structure, silicon semiconductor element provided with the electrode, its manufacture, circuit board mounting the element and its manufacture | |
JP3287250B2 (en) | Method for manufacturing semiconductor device | |
JP4668729B2 (en) | Manufacturing method of semiconductor device | |
JP2001313459A (en) | Device with electronic components, electronic circuit module, electronic circuit device and manufacturing method of the same | |
JP2004320064A (en) | Manufacturing method of semiconductor device | |
JPH0766362A (en) | Element mounting substrate and semiconductor device using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010529 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |