JP2009253014A - Method of manufacturing electronic device - Google Patents

Method of manufacturing electronic device Download PDF

Info

Publication number
JP2009253014A
JP2009253014A JP2008099130A JP2008099130A JP2009253014A JP 2009253014 A JP2009253014 A JP 2009253014A JP 2008099130 A JP2008099130 A JP 2008099130A JP 2008099130 A JP2008099130 A JP 2008099130A JP 2009253014 A JP2009253014 A JP 2009253014A
Authority
JP
Japan
Prior art keywords
lead frame
heat treatment
resin
tape
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008099130A
Other languages
Japanese (ja)
Other versions
JP5125702B2 (en
Inventor
Shinji Ota
真治 太田
Masahiro Honda
本田　　匡宏
Shoki Asai
昭喜 浅井
Shigenobu Inaba
重信 稲葉
Yukihiro Maeda
幸宏 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008099130A priority Critical patent/JP5125702B2/en
Publication of JP2009253014A publication Critical patent/JP2009253014A/en
Application granted granted Critical
Publication of JP5125702B2 publication Critical patent/JP5125702B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To minimize the generation of resin burrs on a tape coating surface of a lead frame by preventing a tape and the lead frame from peeling off in a method of manufacturing an electronic device in which the lead frame mounted on a component on one surface side is sealed with a mold resin and the other surface of the lead frame is exposed from the resin. <P>SOLUTION: The method of manufacturing the electronic device includes a process of heat-treating the leaf frame 10 on which the tape 200 is stuck before sealing the lead frame with the resin. In this heat treating process, the heat treatment is carried out at a temperature of 200°C or higher for one hour or more. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、一面側に部品を搭載したリードフレームを樹脂で封止するとともに、リードフレームの他面を樹脂から露出させてなる電子装置の製造方法に関する。   The present invention relates to a method for manufacturing an electronic device in which a lead frame having components mounted on one surface side is sealed with a resin and the other surface of the lead frame is exposed from the resin.

従来より、この種の電子装置としては、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）構造が提案されている（たとえば、特許文献１等参照）。これは、この構造は、ＳＯＰ、ＱＦＰなどガルウイング形状のパッケージのアウターリード部を無くし、ハーフモールドをした構造であり、電子機器の小型化・高密度化に伴うパッケージの小型化のニーズに答えるものである。   Conventionally, as this type of electronic device, a QFN (Quad Flat Non-Leaded Package) structure has been proposed (see, for example, Patent Document 1). This is a half-molded structure that eliminates the outer leads of gull-wing shaped packages such as SOP and QFP, and responds to the need for smaller packages as electronic devices become smaller and more dense. It is.

このようなＱＦＮは、リードフレームの一面側に部品を搭載し、リードフレームの他面にテープを貼り付けて当該他面をテープで被覆した後、部品とともにリードフレームを樹脂で封止し、次に、リードフレームからテープを剥がすことにより、リードフレームの他面を樹脂から露出させることにより製造される（たとえば、特許文献２、特許文献３、特許文献４等参照）。   In such a QFN, a part is mounted on one side of a lead frame, a tape is attached to the other side of the lead frame, the other side is covered with the tape, and then the lead frame is sealed with resin together with the part. Further, it is manufactured by exposing the other surface of the lead frame from the resin by peeling the tape from the lead frame (see, for example, Patent Document 2, Patent Document 3, Patent Document 4, etc.).

ここでＱＦＮは、ハーフモールド構造のため、モールド時にリードフレームの他面に樹脂バリが発生するなどの問題がある。そこで、従来では、この樹脂バリを防止するために、テープを露出面となるリードフレームの他面に貼り付けた状態で、モールド成形を実施するようにしている。
特許第３４２８５９１号公報 特開２００３−３３６０１５号公報 特開２００５−１６６９４３号公報 特開２００６−３１９０８７号公報 Here, since QFN has a half mold structure, there is a problem that a resin burr is generated on the other surface of the lead frame during molding. Therefore, conventionally, in order to prevent this resin burr, the molding is performed with the tape attached to the other surface of the lead frame as the exposed surface.
Japanese Patent No. 3428591 JP 2003-336015 A Japanese Patent Laid-Open No. 2005-166943 JP 2006-319087 A

しかし、上記従来の製造方法では、テープを貼り付けたリードフレームを用いても、リードフレームにおけるモールド樹脂からの露出面である他面では、特に端子部などでは、上記樹脂バリの発生を十分に抑制することは、困難であった。   However, in the above conventional manufacturing method, even if a lead frame with a tape attached is used, the resin burrs are sufficiently generated on the other surface of the lead frame that is exposed from the mold resin, particularly in the terminal portion. It was difficult to suppress.

また、この樹脂バリは、リードフレームにおける端子部の長さが長くなると、端子部の先端で極端に発生頻度が増加するものである。たとえば、端子部が０．６ｍｍ以上に長くなったり、端子部における長さと幅との比率が４：１以上になったりすると、樹脂バリが問題となってくる。   Further, the frequency of occurrence of this resin burr extremely increases at the tip of the terminal portion as the length of the terminal portion in the lead frame increases. For example, if the terminal portion becomes longer than 0.6 mm or the ratio of length to width in the terminal portion becomes 4: 1 or more, resin burrs become a problem.

また、パッケージサイズが大きくなったり（たとえば１辺が１０ｍｍ以上）、パッケージにおける長辺と短辺の長さの差が大きくなったり（たとえば長辺／短辺比：１．２以上）、あるいは、端子部を接続するダムバー部にハーフエッチングがされたりする場合などにおいても、樹脂バリが発生しやすくなる傾向がみられる。   Further, the package size is increased (for example, one side is 10 mm or more), the difference between the lengths of the long side and the short side in the package is increased (for example, the long side / short side ratio is 1.2 or more), or Even when the dam bar portion connecting the terminal portions is half-etched, resin burrs tend to be easily generated.

これは、パッケージが大きくなったり、ダムバー部が細くなったりすると、モールド時の温度による熱応力やリードフレームを押さえつける力により、ダムバー及び端子部が変形を受け、この変形による力がリードフレーム先端に加わり、テープとリードフレームにおけるテープ被覆面としての他面との間で剥離を発生させるためである。   This is because when the package becomes larger or the dam bar section becomes thinner, the dam bar and the terminal section are deformed by the thermal stress due to the molding temperature and the force pressing the lead frame, and the force due to this deformation is applied to the tip of the lead frame. In addition, peeling occurs between the tape and the other surface as the tape coating surface of the lead frame.

本発明は、上記問題に鑑みてなされたものであり、一面側に部品を搭載したリードフレームを樹脂で封止するとともに、リードフレームの他面を樹脂から露出させてなる電子装置の製造方法において、テープとリードフレームとの剥離を防止してリードフレームのテープ被覆面における樹脂バリの発生を極力防止することを目的とする。   The present invention has been made in view of the above problems, and in a method for manufacturing an electronic device in which a lead frame having components mounted on one surface side is sealed with a resin and the other surface of the lead frame is exposed from the resin. An object of the present invention is to prevent the occurrence of resin burrs on the tape-coated surface of the lead frame as much as possible by preventing the tape and the lead frame from peeling off.

上記目的を達成するため、請求項１に記載の発明では、樹脂（３０）による封止を行う前に、テープ（２００）を貼り付けたリードフレーム（１０）を熱処理する工程を備え、この熱処理工程では、２００℃以上の温度での熱処理を１時間以上行うことを特徴としている。   In order to achieve the above object, the invention according to claim 1 includes a step of heat-treating the lead frame (10) to which the tape (200) is attached before sealing with the resin (30). The process is characterized by performing heat treatment at a temperature of 200 ° C. or higher for 1 hour or longer.

本発明は、本発明者が実験的に見出したものであり、樹脂（３０）による封止を行う前にテープ（２００）付きのリードフレーム（１０）を２００℃以上の温度で１時間以上、熱処理すれば、後述する図３に示されるように、樹脂バリの発生率の大幅な低減が図れる。よって、本発明によれば、テープ（２００）とリードフレーム（１０）との剥離を防止してリードフレーム（１０）のテープ被覆面における樹脂バリの発生を極力防止することができる。   The present invention has been found experimentally by the present inventor, and before performing sealing with the resin (30), the lead frame (10) with the tape (200) is placed at a temperature of 200 ° C. or more for 1 hour or more. If heat treatment is performed, the generation rate of resin burrs can be significantly reduced as shown in FIG. Therefore, according to the present invention, it is possible to prevent peeling of the tape (200) and the lead frame (10) and to prevent the occurrence of resin burrs on the tape-coated surface of the lead frame (10) as much as possible.

ここで、請求項２に記載の発明のように、２００℃以上の温度での熱処理を、１．５時間以上行うことが好ましい。   Here, as in the invention described in claim 2, it is preferable to perform the heat treatment at a temperature of 200 ° C. or more for 1.5 hours or more.

また、請求項３に記載の発明のように、熱処理する工程では、２００℃以上の温度での熱処理以外に、１５０℃以上２００℃未満の温度での熱処理を１時間以上行うことが、より好ましい。   Further, as in the third aspect of the invention, in the heat treatment step, it is more preferable to perform the heat treatment at a temperature of 150 ° C. or higher and lower than 200 ° C. for 1 hour or more in addition to the heat treatment at a temperature of 200 ° C. or higher. .

この場合、さらに、請求項４に記載の発明のように、熱処理する工程を、樹脂（３０）による封止を行う前の１２時間以内に行うことが好ましい。   In this case, as in the invention described in claim 4, it is preferable that the heat treatment step is performed within 12 hours before sealing with the resin (30).

また、請求項５に記載の発明のように、テープ（２００）としては、ポリイミドを基材とし貼り付け面にシリコーン系接着剤を有するものを採用できる。また、請求項６に記載の発明のように、リードフレーム（１０）としては、銅の表面に、当該銅側よりＮｉ、Ｐｄ、Ａｕが順次積層されてなる３層のメッキが施されたものを採用できる。   Moreover, like invention of Claim 5, as a tape (200), what has a silicone type adhesive agent on a sticking surface can be employ | adopted as a base material. Further, as in the sixth aspect of the invention, the lead frame (10) is obtained by plating three layers of Ni, Pd, and Au sequentially laminated on the copper surface from the copper side. Can be adopted.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図１は、本発明の実施形態に係る電子装置１００の概略断面構成を示す図である。この電子装置１００は、一般的なＱＦＮ（クワッドフラットノンリードパッケージ）と同様の構成を有するものである。   FIG. 1 is a diagram showing a schematic cross-sectional configuration of an electronic device 100 according to an embodiment of the present invention. This electronic device 100 has the same configuration as a general QFN (quad flat non-lead package).

すなわち、本実施形態の電子装置１００は、大きくは、リードフレーム１０のアイランド部１１と、アイランド部１１の一面側に搭載された部品としての半導体素子２０と、アイランド部１１の周囲に配置され半導体素子２０と電気的に接続されたリードフレーム１０のリード部１２と、これらリードフレーム１０および半導体素子２０を封止するモールド樹脂３０とを備えて構成されている。   That is, the electronic device 100 according to the present embodiment is roughly divided into an island portion 11 of the lead frame 10, a semiconductor element 20 as a component mounted on one surface side of the island portion 11, and a semiconductor disposed around the island portion 11. The lead portion 10 of the lead frame 10 electrically connected to the element 20 and a mold resin 30 for sealing the lead frame 10 and the semiconductor element 20 are provided.

アイランド部１１とリード部１２とは、１枚のリードフレーム１０から分離形成されたものである。ここで、リードフレーム１０は、基材としてのＣｕの表面に当該Ｃｕ側よりＮｉ、Ｐｄ、Ａｕの３層よりなるＮｉ／Ｐｄ／Ａｕメッキが施されてなるものであり、リードフレーム１０に対してプレスやエッチング加工などを行うことによって、アイランド部１１とリード部１２とのパターンが形成されたものである。   The island part 11 and the lead part 12 are formed separately from one lead frame 10. Here, the lead frame 10 is obtained by applying Ni / Pd / Au plating composed of three layers of Ni, Pd, and Au from the Cu side to the surface of Cu as a base material. The pattern of the island portion 11 and the lead portion 12 is formed by performing pressing or etching.

たとえば、アイランド部１１は矩形板状のものであり、リード部１２は、アイランド部１１の４辺の外周において複数本の短冊状のものが配列されている。そして、半導体素子２０は、アイランド部１１の一面側（図１の上面側）に、Ａｇペーストや導電性接着剤などよりなる図示しないダイマウント材を介して搭載され、接着されている。   For example, the island part 11 has a rectangular plate shape, and the lead part 12 has a plurality of strips arranged on the outer periphery of the four sides of the island part 11. The semiconductor element 20 is mounted and bonded to one surface side (the upper surface side in FIG. 1) of the island portion 11 via a die mount material (not shown) made of Ag paste, conductive adhesive, or the like.

この半導体素子２０は、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたＩＣチップなどである。そして、図１に示されるように、半導体素子２０と各リード部１２の一面（図１の上面）とは、Ａｕ（金）やアルミニウムなどからなるボンディングワイヤ４０を介して結線されて互いに電気的に接続されている。ここで、半導体素子２０およびワイヤ４０は、リードフレーム１０の一面（図１の上面）側に搭載された部品として構成されている。   The semiconductor element 20 is an IC chip or the like formed by a semiconductor process using a semiconductor substrate such as a silicon semiconductor. As shown in FIG. 1, the semiconductor element 20 and one surface (the upper surface in FIG. 1) of each lead portion 12 are connected via a bonding wire 40 made of Au (gold), aluminum, or the like and are electrically connected to each other. It is connected to the. Here, the semiconductor element 20 and the wire 40 are configured as components mounted on one surface (the upper surface in FIG. 1) side of the lead frame 10.

そして、モールド樹脂３０は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成されるものであり、このモールド樹脂３０によって、アイランド部１１、リード部１２、半導体素子２０およびボンディングワイヤ４０が包み込むように封止されている。   The mold resin 30 is formed by a transfer molding method or the like using a normal mold material such as an epoxy resin, and the island resin 11, the lead part 12, the semiconductor element 20, and the bonding are formed by the mold resin 30. The wire 40 is sealed so as to be wrapped.

また、図１においてモールド樹脂３０の下面では、アイランド部１１の他面（図１中の下面）およびリード部１２の他面（図１中の下面）、すなわちリードフレーム１０の他面が露出している。   1, the other surface of the island portion 11 (the lower surface in FIG. 1) and the other surface of the lead portion 12 (the lower surface in FIG. 1), that is, the other surface of the lead frame 10 are exposed on the lower surface of the mold resin 30. ing.

また、リード部１２は、モールド樹脂３０の下面における周辺部にて露出しており、さらに、リード部１２はモールド樹脂３０の外周端面より突出しておらず、本実施形態では、リードレス構造を有するＱＦＮ構造のパッケージとなっている。   Further, the lead portion 12 is exposed at the peripheral portion on the lower surface of the mold resin 30, and the lead portion 12 does not protrude from the outer peripheral end surface of the mold resin 30, and has a leadless structure in this embodiment. The package has a QFN structure.

そして、本実施形態の電子装置１００は、たとえば、図示しない配線基板に搭載され、モールド樹脂３０の下面から露出するアイランド部１１の他面およびリード部１２の他面にて、はんだなどを介して接合されるようになっている。   The electronic device 100 of the present embodiment is mounted on a wiring board (not shown), for example, on the other surface of the island portion 11 and the other surface of the lead portion 12 exposed from the lower surface of the mold resin 30 via solder or the like. It comes to be joined.

次に、本実施形態の電子装置１００の製造方法について、図２を参照して述べる。図２は、本製造方法におけるモールド樹脂３０による封止工程を示す概略断面図である。   Next, a method for manufacturing the electronic device 100 of this embodiment will be described with reference to FIG. FIG. 2 is a schematic cross-sectional view showing a sealing step with the mold resin 30 in the present manufacturing method.

本製造方法では、まず、リードフレーム１０において部品２０、４０が搭載される一面とは反対の他面、すなわちリードフレーム１０におけるテープ被覆面に、テープ２００を貼り付け（図２参照）、リードフレーム１０の他面をテープ２００で被覆する。   In this manufacturing method, first, the tape 200 is attached to the other surface of the lead frame 10 opposite to the surface on which the components 20 and 40 are mounted, that is, the tape coating surface of the lead frame 10 (see FIG. 2). The other surface of 10 is covered with tape 200.

このテープ２００は、フィルム状のポリイミドを基材とし、その貼り付け面にシリコーン系接着剤を有するものである。厚さなどの寸法を特に限定するものではないが、基材の厚さは、たとえば２５μｍ、接着剤の厚さは、たとえば５μｍである。   This tape 200 has a film-like polyimide as a base material and has a silicone-based adhesive on its attachment surface. Although the dimensions such as the thickness are not particularly limited, the thickness of the base material is, for example, 25 μm, and the thickness of the adhesive is, for example, 5 μm.

そして、この接着剤を介してリードフレーム１０の他面にテープ２００を貼り付ける。なお、この接着剤によるリードフレーム１０への密着力をピール試験による相対値として表すと、一般の方法で貼り付けを行った状態ではＮｉ／Ｐｄ／Ａｕメッキに対して０．３７であり、Ｃｕに対しては０．４３である。   And the tape 200 is affixed on the other surface of the lead frame 10 through this adhesive. In addition, when the adhesion force to the lead frame 10 by this adhesive is expressed as a relative value by a peel test, it is 0.37 with respect to Ni / Pd / Au plating in a state where it is pasted by a general method, and Cu Is 0.43.

こうしてリードフレーム１０の他面にテープ２００を貼り付けた後、このテープ２００付きのリードフレーム１０をオーブンなどに入れ、熱処理する。ここでは、２００℃以上の温度での熱処理を１時間以上、好ましくは１．５時間以上行う。以下、このリードフレーム１０に対する２００℃以上の温度での熱処理を第１の熱処理工程という。なお、この第１の熱処理工程の温度の上限は、テープ２００の耐熱温度である。この耐熱温度は、具体的にはメーカーの保証温度である。   After the tape 200 is attached to the other surface of the lead frame 10 in this way, the lead frame 10 with the tape 200 is put in an oven or the like and heat treated. Here, heat treatment at a temperature of 200 ° C. or higher is performed for 1 hour or longer, preferably 1.5 hours or longer. Hereinafter, the heat treatment of the lead frame 10 at a temperature of 200 ° C. or higher is referred to as a first heat treatment step. The upper limit of the temperature of the first heat treatment step is the heat resistant temperature of the tape 200. This heat-resistant temperature is specifically the manufacturer's guaranteed temperature.

この後、リードフレーム１０の一面側に部品２０、４０を搭載する（部品搭載工程）。この工程では、まず、アイランド部１１の一面に上記ダイマウント材を介して半導体素子２０を搭載し固定する。次に、半導体素子２０とリード部１２の一面との間でワイヤボンディングを行い、ボンディングワイヤ４０による結線を行う。   Thereafter, the components 20 and 40 are mounted on one surface side of the lead frame 10 (component mounting step). In this step, first, the semiconductor element 20 is mounted and fixed on one surface of the island portion 11 via the die mount material. Next, wire bonding is performed between the semiconductor element 20 and one surface of the lead portion 12, and connection is performed using the bonding wire 40.

ここで、半導体素子２０を搭載する工程では、上記ダイマウント材を硬化させるために、１５０℃以上２００℃未満で１時間以上の熱処理を行う。この熱処理は、同時にテープ２００付きのリードフレーム１０に対する熱処理にもなる。以下、このリードフレーム１０に対する１５０℃以上２００℃未満の温度での熱処理を第２の熱処理工程という。   Here, in the step of mounting the semiconductor element 20, heat treatment is performed at 150 ° C. or higher and lower than 200 ° C. for 1 hour or longer in order to cure the die mount material. This heat treatment is also a heat treatment for the lead frame 10 with the tape 200 at the same time. Hereinafter, the heat treatment of the lead frame 10 at a temperature of 150 ° C. or higher and lower than 200 ° C. is referred to as a second heat treatment step.

こうして、部品搭載工程を終えた後、部品２０、４０とともにリードフレーム１０をモールド樹脂３０で封止する（樹脂封止工程）。この樹脂封止工程は、図２に示されるように、金型Ｋ１にワークを投入し、トランスファーモールド法により行う。このとき、リードフレーム１０の他面、つまりアイランド部１１およびリード部１２の他面は、テープ２００で被覆されているので、モールド樹脂３０は密着しない。   Thus, after finishing the component mounting process, the lead frame 10 is sealed with the mold resin 30 together with the components 20 and 40 (resin sealing step). As shown in FIG. 2, this resin sealing step is performed by transferring a workpiece into a mold K1 and using a transfer molding method. At this time, the other surface of the lead frame 10, that is, the other surfaces of the island portion 11 and the lead portion 12 is covered with the tape 200, so the mold resin 30 does not adhere.

次に、金型Ｋ１からワークを取り出し、リードフレーム１０の他面からテープ２００を剥がす。そうすることにより、リードフレーム１０の他面をモールド樹脂３０から露出させる。   Next, the work is taken out from the mold K1, and the tape 200 is peeled off from the other surface of the lead frame 10. By doing so, the other surface of the lead frame 10 is exposed from the mold resin 30.

なお、ここまでの工程は、通常、多連のリードフレーム１０の状態で行われるものであり、この後、リードフレーム１０をモールド樹脂３０とともにカットすることで、個片化すれば、個片化されたものが、電子装置１００としてできあがる。   The steps up to here are usually performed in the state of the multiple lead frames 10. After that, if the lead frame 10 is cut into pieces by cutting with the mold resin 30, it is cut into pieces. As a result, the electronic device 100 is completed.

上記した製造方法においては、モールド樹脂３０による封止を行う前に、テープ２００付きのリードフレーム１０に対して、２００℃以上の温度での熱処理である第１の熱処理工程を１時間以上行い、さらに、１５０℃以上２００℃未満の温度での熱処理である第２の熱処理工程を１時間以上行うが、この根拠について述べる。   In the manufacturing method described above, before the sealing with the mold resin 30, the lead frame 10 with the tape 200 is subjected to a first heat treatment step that is a heat treatment at a temperature of 200 ° C. or more for 1 hour or more. Further, the second heat treatment step, which is a heat treatment at a temperature of 150 ° C. or higher and lower than 200 ° C., is performed for one hour or longer. The basis for this will be described.

本発明者は、本実施形態に示したテープ２００付きのリードフレーム１００について、２００℃の温度での熱処理を行った後、１５０℃の温度での熱処理を行い、その２時間後に樹脂封止を行うという流れで、各熱処理の時間を変えていき、樹脂バリの発生試験を行った。   The inventor performs heat treatment at a temperature of 200 ° C. on the lead frame 100 with the tape 200 shown in the present embodiment, then heat-treats at a temperature of 150 ° C., and seals the resin after 2 hours. The heat treatment time was changed according to the flow of performing the resin burr generation test.

２００℃の温度での熱処理時間については、０、０．１時間、１時間、１．５時間と変えていき、１５０℃の温度での熱処理時間については、０、１時間、２時間と変えていき、これら各時間の組合せにより試験を行った。   The heat treatment time at a temperature of 200 ° C. is changed to 0, 0.1 hour, 1 hour, and 1.5 hours, and the heat treatment time at a temperature of 150 ° C. is changed to 0, 1 hour, and 2 hours. The test was conducted by combining these times.

樹脂バリについては、３０個のテープ付きリードフレームについて、樹脂封止後にリードフレーム１０の他面からテープ２００を剥がし、当該他面にモールド樹脂が残存するかどうかを調べた。そして、樹脂が残存するものの個数を３０で除した百分率として、これをバリ不良率（単位：％）とした。   Regarding the resin burrs, for the 30 lead frames with tape, after the resin sealing, the tape 200 was peeled off from the other surface of the lead frame 10, and it was examined whether mold resin remained on the other surface. Then, as a percentage obtained by dividing the number of the remaining resin by 30, this was defined as a defective burr rate (unit:%).

図３は、この樹脂バリの発生試験の結果を示す図であり、２００℃の温度での熱処理時間を変えたものについて、縦軸に１５０℃の温度での熱処理時間（単位：時間）、横軸にバリ不良率を表し、これらの関係を示している。   FIG. 3 is a diagram showing the results of this resin burr generation test. In the case where the heat treatment time at a temperature of 200 ° C. is changed, the heat treatment time (unit: hours) at a temperature of 150 ° C. is plotted on the vertical axis. The axis shows the burr defect rate and shows these relationships.

この図３に示されるように、２００℃の温度での熱処理および１５０℃の温度での熱処理がともに０時間、つまり、これら両熱処理をまったく行わない場合には、バリ不良率は９０％近くであり、非常に高い値を示した。   As shown in FIG. 3, both the heat treatment at a temperature of 200 ° C. and the heat treatment at a temperature of 150 ° C. are 0 hour, that is, when neither of these heat treatments is performed, the burr defect rate is close to 90%. There was a very high value.

それに対して、２００℃の温度での熱処理を１時間行えば、１５０℃の温度での熱処理を行わなくても、バリ不良率は２５％近くまで大幅に低減された。さらに、２００℃の温度での熱処理時間を１時間以上で増やしていけば、バリ不良率が減少していくことが確認され、１．５時間ならば、１５０℃の温度での熱処理を行わなくても、バリ不良率が０％となった。   On the other hand, if the heat treatment at a temperature of 200 ° C. was performed for 1 hour, the burr defect rate was significantly reduced to nearly 25% without the heat treatment at a temperature of 150 ° C. Furthermore, it is confirmed that if the heat treatment time at a temperature of 200 ° C. is increased by 1 hour or more, the burr defect rate decreases, and if 1.5 hours, the heat treatment at a temperature of 150 ° C. is not performed. Even so, the burr defect rate was 0%.

また、図３に示されるように、２００℃の温度での熱処理を１時間行い、さらに、１５０℃の温度での熱処理を１時間行えば、バリ不良率は０％となり、まったく樹脂バリが発生しない状態を実現できた。   In addition, as shown in FIG. 3, if the heat treatment is performed at a temperature of 200 ° C. for 1 hour and further the heat treatment at a temperature of 150 ° C. is performed for 1 hour, the burr defect rate becomes 0%, and resin burrs are generated at all. I was able to realize the state that did not.

さらに、１５０℃の温度での熱処理時間を１時間以上で増やしていけば、バリ不良率が減少していくことが確認される。これは、テープ２００付きのリードフレーム１０に対して上記したような適度の温度および時間にて熱処理を行うことによって、テープ２００の密着力が向上し、樹脂封止中に剥離しにくくなったためと考えられる。   Further, it is confirmed that if the heat treatment time at a temperature of 150 ° C. is increased over 1 hour, the burr defect rate decreases. This is because the lead frame 10 with the tape 200 is heat-treated at an appropriate temperature and time as described above, thereby improving the adhesion of the tape 200 and making it difficult to peel off during resin sealing. Conceivable.

この図３に示される結果から、本実施形態の製造方法においては、モールド樹脂３０による封止を行う前に、テープ２００付きのリードフレーム１０に対して、２００℃以上の温度での第１の熱処理工程を１時間以上、好ましくは、１．５時間以上行うようにしている。   From the results shown in FIG. 3, in the manufacturing method of the present embodiment, before the sealing with the mold resin 30, the first lead frame 10 with the tape 200 is subjected to the first temperature at a temperature of 200 ° C. or higher. The heat treatment step is performed for 1 hour or longer, preferably 1.5 hours or longer.

また、本実施形態の製造方法では、モールド樹脂３０による封止を行う前に、テープ２００付きのリードフレーム１０に対して、上記第１の熱処理工程に加えて、１５０℃以上の温度での第２の熱処理工程を１時間以上行うが、これも上記図３に示される結果に基づいている。つまり、図３に示されるように、上記第１の熱処理工程を１時間以上行うとともに、１５０℃での第２の熱処理工程を１時間以上行えば、バリ不良率は０％となる。   In the manufacturing method of the present embodiment, the lead frame 10 with the tape 200 is subjected to the first heat treatment at a temperature of 150 ° C. or higher in addition to the first heat treatment step before sealing with the mold resin 30. The heat treatment step 2 is performed for 1 hour or longer, which is also based on the result shown in FIG. That is, as shown in FIG. 3, if the first heat treatment step is performed for 1 hour or longer and the second heat treatment step at 150 ° C. is performed for 1 hour or longer, the burr defect rate becomes 0%.

この図３に示される結果からわかるように、本実施形態の製造方法では、樹脂封止前に、テープ２００付きリードフレーム１０を熱処理する工程としては、上記第１の熱処理工程のみでもよいが、さらに第２の熱処理工程を行うことで、バリ不良率をより低減するようにしている。   As can be seen from the results shown in FIG. 3, in the manufacturing method of the present embodiment, the step of heat-treating the lead frame 10 with the tape 200 before the resin sealing may be only the first heat treatment step. Furthermore, the burr defect rate is further reduced by performing the second heat treatment step.

こうして、本実施形態の製造方法によれば、テープ２００とリードフレーム１０との剥離を防止してリードフレーム１０のテープ被覆面における樹脂バリの発生を極力防止することができる。   Thus, according to the manufacturing method of the present embodiment, it is possible to prevent the tape 200 and the lead frame 10 from being peeled and to prevent the occurrence of resin burrs on the tape-coated surface of the lead frame 10 as much as possible.

なお、１５０℃の温度での熱処理を行った後、２００℃の温度での熱処理を行うという流れで、上記同様の樹脂バリ発生試験を行った場合にも、上記図３と同様の結果が得られている。   Note that the same result as in FIG. 3 was obtained when the same resin burr generation test was performed in the flow of performing the heat treatment at a temperature of 200 ° C. after performing the heat treatment at a temperature of 150 ° C. It has been.

また、上記した樹脂バリの発生試験において、２００℃以上の温度での熱処理と、１５０℃以上２００℃未満の温度での熱処理とを、ともに１時間以上行う場合について、これら両方の熱処理の直後から樹脂封止までの室温での放置時間と、バリ不良率との関係について調査した。その結果を図４に示す。   Further, in the above-described resin burr generation test, when heat treatment at a temperature of 200 ° C. or higher and heat treatment at a temperature of 150 ° C. or higher and lower than 200 ° C. are both performed for one hour or longer, immediately after both of these heat treatments. The relationship between the standing time at room temperature until resin sealing and the defect rate of burrs was investigated. The result is shown in FIG.

図４は、２００℃以上の温度での熱処理と、１５０℃以上２００℃未満の温度での熱処理とを、ともに１時間行ったときに、当該両方の熱処理後から樹脂封止までの放置時間（単位：時間）とバリ不良率（単位：％）との関係を調査した結果を示す図である。   FIG. 4 shows a case in which a heat treatment at a temperature of 200 ° C. or higher and a heat treatment at a temperature of 150 ° C. or higher and lower than 200 ° C. are both performed for 1 hour, and the standing time after both the heat treatments until the resin sealing ( It is a figure which shows the result of having investigated the relationship between a unit (time) and a burr | failure defect rate (unit:%).

この図４においても、上記両方の熱処理を両方ともまったく行わない場合のバリ不良率の結果（図４中の白丸プロット）を並記してある。この図４から、当該放置時間が増加するほど、バリ不良率が大きくなっていき、室温放置によって、加熱によるテープ２００の密着力向上の効果が薄れていくことがわかる。   Also in FIG. 4, the result of the burr defect rate when both the heat treatments are not performed at all (white circle plot in FIG. 4) is shown side by side. As can be seen from FIG. 4, as the standing time increases, the burr defect rate increases, and the effect of improving the adhesive strength of the tape 200 due to heating decreases with standing at room temperature.

そして、図４に示されるように、当該放置時間が１２時間以内までならば、バリ不良率：０％を実現できることが確認される。それゆえ、本製造方法においては、２００℃以上の温度での熱処理と、１５０℃以上２００℃未満の温度での熱処理とを、ともに１時間以上行熱処理する工程を、樹脂封止前の１２時間以内に行うことが好ましい。   Then, as shown in FIG. 4, it is confirmed that the burr defect rate: 0% can be realized if the standing time is within 12 hours. Therefore, in the present manufacturing method, the heat treatment at a temperature of 200 ° C. or higher and the heat treatment at a temperature of 150 ° C. or higher and lower than 200 ° C. are both performed in a row heat treatment for 1 hour or more for 12 hours before resin sealing. It is preferable to perform within.

（他の実施形態）
なお、上記実施形態では、２００℃での第１の熱処理工程を部品搭載工程前に行っているが、この第１の熱処理工程は、樹脂封止工程の前に行えばよく、その実行のタイミングは、上記実施形態に限定されない。 (Other embodiments)
In the above-described embodiment, the first heat treatment process at 200 ° C. is performed before the component mounting process. However, the first heat treatment process may be performed before the resin sealing process, and the timing of the execution. Is not limited to the above embodiment.

また、第１の熱処理工程に加えて、１５０℃での第２の熱処理工程を行う場合には、これら両熱処理工程の実行順序は問わない。また、上記実施形態では、当該第２の熱処理工程は、半導体素子２０の搭載工程におけるダイマウント材の熱硬化により行われたが、これに限定されるものではない。   Further, in the case where the second heat treatment step at 150 ° C. is performed in addition to the first heat treatment step, the execution order of both the heat treatment steps is not limited. Moreover, in the said embodiment, although the said 2nd heat treatment process was performed by the thermosetting of the die-mount material in the mounting process of the semiconductor element 20, it is not limited to this.

たとえば、当該ダイマウント材が紫外線照射により硬化するものである場合には、樹脂封止工程前の任意の時期に、好ましくは樹脂封止工程前の１２時間以内に、別途、第２の熱処理工程を行えばよい。なお、部品搭載後に、第１の熱処理工程、第２の熱処理工程を行う場合には、部品の耐熱温度などについても留意する必要がある。   For example, when the die mount material is cured by ultraviolet irradiation, the second heat treatment step is separately performed at an arbitrary time before the resin sealing step, preferably within 12 hours before the resin sealing step. Can be done. Note that when the first heat treatment step and the second heat treatment step are performed after the components are mounted, it is necessary to pay attention to the heat-resistant temperature of the components.

また、リードフレームは、上記実施形態に示した材質以外にも、４２アロイなどの通常のリードフレーム材料からなるものであってもよい。また、テープについても、上記実施形態以外に、この種のテープとして採用可能な材質よりなるものを用いてよい。   The lead frame may be made of a normal lead frame material such as 42 alloy in addition to the materials shown in the above embodiment. Further, a tape made of a material that can be adopted as this type of tape may be used in addition to the above embodiment.

本発明の実施形態に係る電子装置の概略断面図である。It is a schematic sectional drawing of the electronic device which concerns on embodiment of this invention. 実施形態の電子装置の製造方法における樹脂封止工程を示す概略断面図である。It is a schematic sectional drawing which shows the resin sealing process in the manufacturing method of the electronic device of embodiment. 樹脂バリの発生試験の結果を示す図である。It is a figure which shows the result of the generation | occurrence | production test of a resin burr | flash. 熱処理後の放置時間とバリ不良率との関係を調査した結果を示す図である。It is a figure which shows the result of having investigated the relationship between the leaving time after heat processing, and the burr | flash defect rate.

符号の説明Explanation of symbols

１０ リードフレーム
２０ 半導体素子
３０ モールド樹脂
４０ ボンディングワイヤ
２００ テープ DESCRIPTION OF SYMBOLS 10 Lead frame 20 Semiconductor element 30 Mold resin 40 Bonding wire 200 Tape

Claims (6)

リードフレーム（１０）の一面側に部品（２０、４０）を搭載し、前記リードフレーム（１０）の他面に当該他面を被覆するテープ（２００）を貼り付けた後、
前記部品（２０、４０）とともに前記リードフレーム（１０）を樹脂（３０）で封止し、
次に、前記リードフレーム（１０）から前記テープ（２００）を剥がすことにより、前記リードフレーム（１０）の前記他面を前記樹脂（３０）から露出させるようにした電子装置の製造方法において、
前記樹脂（３０）による封止を行う前に、前記テープ（２００）を貼り付けた前記リードフレーム（１０）を熱処理する工程を備え、この熱処理工程では、２００℃以上の温度での熱処理を１時間以上行うことを特徴とする電子装置の製造方法。 After mounting the components (20, 40) on one side of the lead frame (10) and attaching the tape (200) covering the other side to the other side of the lead frame (10),
Sealing the lead frame (10) together with the parts (20, 40) with a resin (30),
Next, in the method of manufacturing an electronic device, the other surface of the lead frame (10) is exposed from the resin (30) by peeling the tape (200) from the lead frame (10).
Before the sealing with the resin (30), the lead frame (10) to which the tape (200) is attached is heat-treated. In this heat treatment step, heat treatment at a temperature of 200 ° C. or higher is performed. A method for manufacturing an electronic device, wherein the method is performed for more than an hour. 前記２００℃以上の温度での熱処理を、１．５時間以上行うことを特徴とする請求項１に記載の電子装置の製造方法。   The method for manufacturing an electronic device according to claim 1, wherein the heat treatment at a temperature of 200 ° C. or higher is performed for 1.5 hours or longer. 前記熱処理する工程では、前記２００℃以上の温度での熱処理以外に、１５０℃以上２００℃未満の温度での熱処理を１時間以上行うことを特徴とする請求項１または２に記載の電子装置の製造方法。   3. The electronic device according to claim 1, wherein, in the heat treatment step, heat treatment at a temperature of 150 ° C. or higher and lower than 200 ° C. is performed for one hour or longer in addition to the heat treatment at a temperature of 200 ° C. or higher. Production method. 前記熱処理する工程を、前記樹脂（３０）による封止を行う前の１２時間以内に行うことを特徴とする請求項３に記載の電子装置の製造方法。   4. The method of manufacturing an electronic device according to claim 3, wherein the heat treatment step is performed within 12 hours before sealing with the resin (30). 前記テープ（２００）は、ポリイミドを基材とし貼り付け面にシリコーン系接着剤を有するものであることを特徴とする請求項１ないし４のいずれか１つに記載の電子装置の製造方法。   The method for manufacturing an electronic device according to any one of claims 1 to 4, wherein the tape (200) has polyimide as a base material and a silicone-based adhesive on a sticking surface. 前記リードフレーム（１０）は、銅の表面に、当該銅側よりＮｉ、Ｐｄ、Ａｕが順次積層されてなる３層のメッキが施されたものであることを特徴とする請求項１ないし５のいずれか１つに記載の電子装置の製造方法。   6. The lead frame (10) according to claim 1, wherein the lead frame (10) has a copper surface plated with three layers of Ni, Pd, and Au sequentially laminated from the copper side. The manufacturing method of the electronic device as described in any one.
JP2008099130A 2008-04-07 2008-04-07 Manufacturing method of electronic device Expired - Fee Related JP5125702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008099130A JP5125702B2 (en) 2008-04-07 2008-04-07 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008099130A JP5125702B2 (en) 2008-04-07 2008-04-07 Manufacturing method of electronic device

Publications (2)

Publication Number Publication Date
JP2009253014A true JP2009253014A (en) 2009-10-29
JP5125702B2 JP5125702B2 (en) 2013-01-23

Family

ID=41313432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008099130A Expired - Fee Related JP5125702B2 (en) 2008-04-07 2008-04-07 Manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP5125702B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294580A (en) * 1999-04-12 2000-10-20 Nitto Denko Corp Resin sealing method of semiconductor chip and adhesive tape for sticking of lead frame, etc.
JP2003249617A (en) * 1999-11-10 2003-09-05 Hitachi Chem Co Ltd Adhesive film for semiconductor
JP2005294443A (en) * 2004-03-31 2005-10-20 Sony Corp Semiconductor device and its manufacturing method
WO2007010902A1 (en) * 2005-07-20 2007-01-25 Hitachi Chemical Co., Ltd. Thermoplastic resin composition for semiconductor, adhesive film, lead frame or semiconductor device compirisng the same, and method for manufacture of semiconductor device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294580A (en) * 1999-04-12 2000-10-20 Nitto Denko Corp Resin sealing method of semiconductor chip and adhesive tape for sticking of lead frame, etc.
JP2003249617A (en) * 1999-11-10 2003-09-05 Hitachi Chem Co Ltd Adhesive film for semiconductor
JP2005294443A (en) * 2004-03-31 2005-10-20 Sony Corp Semiconductor device and its manufacturing method
WO2007010902A1 (en) * 2005-07-20 2007-01-25 Hitachi Chemical Co., Ltd. Thermoplastic resin composition for semiconductor, adhesive film, lead frame or semiconductor device compirisng the same, and method for manufacture of semiconductor device using the same

Also Published As

Publication number Publication date
JP5125702B2 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
CN107644862B (en) Rugged leadframe with silver nanolayers
JP5689462B2 (en) Semiconductor device and manufacturing method thereof
US7608916B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
JP4984253B2 (en) Manufacturing method of semiconductor device and manufacturing method of substrate for semiconductor device
JP2010080889A (en) Lead frame and method of manufacturing the same
JP2000077596A (en) Lead frame, manufacturing method therefor, and resin sealed semiconductor device and manufacturing method therefor
JP2009099871A (en) Lead frame and manufacturing method thereof, and resin-sealed semiconductor device and manufacturing method thereof
JP5125702B2 (en) Manufacturing method of electronic device
JP2006191143A (en) Semiconductor device
JP3869693B2 (en) Manufacturing method of semiconductor device
JP2001210776A (en) Semiconductor device, its manufacturing method, lead frame and its manufacturing method
JP5299411B2 (en) Lead frame manufacturing method
KR20160102994A (en) Method for treating a leadframe surface and device having a treated leadframe surface
JPH09116045A (en) Resin-sealed semiconductor device of bga type using lead frame and its manufacture
JP2012182392A (en) Semiconductor device manufacturing method
JP2002110884A (en) Lead frame laminate
JP4308698B2 (en) Semiconductor device
KR20070103591A (en) Semiconductor package having insulator interposed between leads and method of fabricating semiconductor device having the same
JP2002226794A (en) Heat-resistant pressure-sensitive adhesive tape and method of manufacturing semiconductor device
JP2002164497A (en) Semiconductor device and method for manufacturing the same
JP5807815B2 (en) Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof
JP2000252404A (en) Semiconductor package and its manufacture
JP2013026411A (en) Manufacturing method of semiconductor device
JP2011238770A (en) Lead frame, semiconductor device, and method of manufacturing semiconductor device
JP5403435B2 (en) Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees