JP2009252964A - テープキャリア、半導体装置及び位置ずれ判定方法 - Google Patents

テープキャリア、半導体装置及び位置ずれ判定方法 Download PDF

Info

Publication number
JP2009252964A
JP2009252964A JP2008098382A JP2008098382A JP2009252964A JP 2009252964 A JP2009252964 A JP 2009252964A JP 2008098382 A JP2008098382 A JP 2008098382A JP 2008098382 A JP2008098382 A JP 2008098382A JP 2009252964 A JP2009252964 A JP 2009252964A
Authority
JP
Japan
Prior art keywords
tape
hole
arrow
punched
indicating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008098382A
Other languages
English (en)
Other versions
JP5108594B2 (ja
Inventor
Minoru Yamaguchi
実 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008098382A priority Critical patent/JP5108594B2/ja
Publication of JP2009252964A publication Critical patent/JP2009252964A/ja
Application granted granted Critical
Publication of JP5108594B2 publication Critical patent/JP5108594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】不良品打ち抜き穴の位置ずれを目視により判定すること。
【解決手段】打ち抜き穴26をベースフィルム16の長さ方向(矢印Aの方向)に平行な2辺及びベースフィルム16の幅方向(矢印Bの方向)に平行な2辺からなる細長四角形の形状とし、打ち抜き穴26を穿設すべき正しい位置を基準として、矢印Aの方向の外側の限界を示す辺201a、矢印Aの方向の内側の限界を示す辺202a、矢印Bの方向の外側の限界を示す辺203a、及び矢印Bの方向の内側の限界を示す辺204aからなる四角形の位置ずれ認識パターン20を、打ち抜き穴26の正しい位置における矢印B方向の辺の両端に位置するように、回路パターンと共にテープキャリア14のベースフィルム16に形成する。
【選択図】図2

Description

本発明は、テープキャリア、半導体装置及び位置ずれ判定方法に関するものである。
従来、テープキャリアに半導体素子を実装したTCP(Tape Carrier Package)パッケージやCOF(Chip On Film)パッケージの半導体装置の不良品検査において、半導体装置が複数形成されたテープキャリアを検査装置に搬送して各半導体装置の試験を行い、試験の結果、不良品であると判定された半導体装置をテープキャリアに打ち抜き穴を穿設することにより除去することが行われている。
この打ち抜き穴の穿設位置にずれが生じると、テープキャリア上に隣接して形成された半導体装置部分にまで打ち抜き穴が及んでしまい、良品の半導体装置が破損する可能性があるという問題があった。そこで、打ち抜き穴を撮像した画像データから打ち抜き穴の絶対座標または所定のパーフォレーションに対する相対座標を取得し、打ち抜き穴の基準位置情報と比較することで位置不良を検出する打ち抜き穴不良検出方法が提案されている(例えば、特許文献1)。
特開2006−186395号公報
しかしながら、上記打ち抜き穴不良検出方法では、撮像された打ち抜き穴の画像データから打ち抜き穴の位置を絶対座標で検出しているため、撮像位置に搬送されるテープキャリア自体に位置ずれを生じている場合には、打ち抜き穴の位置ずれを正確に検出することができない、という問題がある。また、打ち抜き穴の位置を所定のパーフォレーションに対する相対座標で検出する場合は、所定のパーフォレーションの位置と打ち抜き穴との位置を一定に保つことが困難である、という問題がある。さらに、目視により打ち抜き穴の位置ずれ検出を行う場合で、特に位置ずれ公差が小さい場合には、実際に位置ずれ量が許容範囲内に収まっているか否かを判定することが困難である、という問題がある。
本発明は、上記の問題点を解決するためになされたもので、不良品打ち抜き穴の位置ずれを目視により判定することができるテープキャリア、半導体装置及び位置ずれ判定方法を提供することを目的とする。
上記目的を達成するために、本発明のテープキャリアは、テープ基材と、前記テープ基材に形成された回路パターンと、前記回路パターンと共に前記テープ基材に形成され、検査対象物が不良品であることを示す打ち抜き穴が正しい位置に穿設されたか否かを確認するための位置ずれ認識用パターンと、を含んで構成されている。この位置ずれ認識用パターンは、検査対象物が不良品であることを示す打ち抜き穴が正しい位置に穿設された際に、予め定められた領域が前記打ち抜き穴によって打ち抜かれ、前記打ち抜き穴が前記正しい位置からずれて穿設された際に、前記予め定められた領域以外の部分が前記打ち抜き穴によって打ち抜かれる位置に形成されている。
このように、本発明のテープキャリアによれば、位置ずれ認識用パターンは、回路パターンと共にテープ基材に形成される。そして、位置ずれ認識用パターンは、検査対象物が不良品であることを示す打ち抜き穴が正しい位置に穿設された際に、予め定められた領域が打ち抜き穴によって打ち抜かれ、打ち抜き穴が正しい位置からずれて穿設された際に、予め定められた領域以外の部分が打ち抜き穴によって打ち抜かれる位置に形成される。
このため、打ち抜き穴が穿設された後のテープキャリア上の位置ずれ認識用パターンの予め定められた領域が打ち抜き穴によって打ち抜かれ、予め定められた領域以外の部分が打ち抜き穴によって打ち抜かれていなければ、打ち抜き穴は正しい位置に穿設されていると判定できる。また、打ち抜き穴の位置は、テープキャリア上に搭載された半導体素子や回路パターンの位置に対して決定されるため、位置ずれ認識用パターンが回路パターンと共に形成されることにより、位置ずれ認識用パターンに対する打ち抜き穴の正しい位置が一定に保たれる。
また、本発明のテープキャリアは、前記位置ずれ認識用パターンを、前記打ち抜き穴の長さに対応した間隔を隔てて配置された2つの四角形で構成するようにしている。さらに、前記打ち抜き穴の形状を矩形状とし、前記位置ずれ認識用パターンを構成する2つの四角形の各々を、前記打ち抜き穴を穿設すべき正しい位置を基準として、前記テープ基材の長さ方向の外側限界を示す第1の外側辺、前記テープ基材の長さ方向内側の限界を示す第1の内側辺、前記テープ基材の幅方向外側の限界を示す第2の外側辺、及び前記テープ基材の幅方向内側の限界を示す第2の内側辺を備えるものとしている。
本発明のテープキャリアによれば、四角形で構成された位置ずれ認識用パターンの各辺は、縦長四角形状の打ち抜き穴の穿設すべき正しい位置を基準として、テープ基材の長さ方向外側の限界、テープ基材の長さ方向内側の限界、テープ基材の幅方向外側の限界、及びテープ基材の幅方向内側の限界を示しているため、位置ずれ認識用パターンの状態を目視で確認することによって、位置ずれを判定することができる。また、位置ずれ認識用パターンを打ち抜き穴の長さに対応した間隔を隔てて配置することにより、打ち抜き穴のテープ基材の長さ方向及び幅方向に対する位置ずれだけでなく、斜めに回転した位置ずれも判定することができる。
また、本発明の半導体装置は、上記テープキャリアに半導体素子を実装したものである。
また、本発明の位置ずれ判定方法は、テープキャリアに穿設された前記打ち抜き穴により打ち抜かれた後に残った前記位置ずれ認識用パターンの形状から前記打ち抜き穴が正しい位置に穿設されたか否かを判定するものである。
このように、打ち抜き穴で打ち抜かれた後に残った位置ずれ認識用パターンの形状から、目視等により容易に打ち抜き穴が正しい位置に穿設されているか否かを判定することができる。
また、本発明の位置ずれ判定方法は、上記テープキャリアに穿設された前記打ち抜き穴の前記テープ基材の幅方向に沿った辺が、前記第1の外側辺と前記第1の内側辺との間に位置し、かつ、前記打ち抜き穴の前記テープ基材の長さ方向に沿った辺が、前記第2の外側辺と前記第2の内側辺との間に位置する場合に、前記打ち抜き穴が正しい位置に穿設されていると判定するものである。
本発明の位置ずれ判定方法によれば、細長四角形の打ち抜き穴のテープ基材の幅方向に沿った辺が、位置ずれ認識用パターンのテープ基材の長さ方向の外側の限界を示す辺と内側の限界を示す辺との間に位置し、打ち抜き穴のテープ基材の長さ方向に沿った辺が、位置ずれ認識用パターンのテープ基材の幅方向の外側の限界を示す辺と内側の限界を示す辺との間に位置するかを判定することにより、打ち抜き穴が正しい位置に穿設されているかを目視等により容易に判定することができる。
以上説明したように、本発明のテープキャリア、半導体装置及び位置ずれ判定方法によれば、不良品打ち抜き穴の位置ずれを目視等により容易に判定することができる、という効果が得られる。
以下、図面を参照して本発明の実施の形態を説明する。
図1に、本実施の形態に係る半導体装置10の平面図を示す。
半導体装置10は、半導体素子12がテープキャリア14の裏面から実装される形態をとる。テープキャリア14は、ポリイミドなどからなるベースフィルム(テープ状部材)16と、ベースフィルム16の表面に形成され、半導体素子12とバンプを介して電気的に接続されるインナーリードを含む回路パターン18と、回路パターン18と共に形成され、後述する方法により不良品打ち抜き穴の位置ずれを判定するための位置ずれ認識用パターン20と、インナーリードを保護するように形成されるソルダーレジスト22(絶縁層)とを含んで構成される。図1では、長尺状のテープキャリアの一部分(1つの半導体装置分)を示している。
位置ずれ認識用パターン20は、半導体装置10が複数形成されたテープキャリア14を検査装置に搬送して各半導体装置10の試験を行い、試験の結果、不良品であると判定された半導体装置10をテープキャリア14に打ち抜き穴を穿設することにより除去するための打ち抜き穴が正しい位置に穿設されているか否かを判定するためのものである。
図2に示すように、打ち抜き穴26は、ベースフィルム16の長さ方向(矢印Aの方向)に平行な2辺及びベースフィルム16の幅方向(矢印Bの方向)に平行な2辺からなる矩形状(本実施の形態では細長四角形の形状)である。打ち抜き穴26を穿設すべき正しい位置は、同図(A)中の破線24で示す半導体素子12の周辺を囲む位置である。位置ずれ認識用パターン20a、20bは、打ち抜き穴26の正しい位置における矢印Bの方向の辺の両端に位置する。なお、図2では、インナーリード以外の回路パターン18の部分の図示を省略している。
図3に、図2の位置ずれ認識用パターン20a周辺の拡大図を示す。位置ずれ認識用パターン20aは、打ち抜き穴26を穿設すべき正しい位置を基準として、矢印Aの方向の外側の限界を示す辺201a、矢印Aの方向の内側の限界を示す辺202a、矢印Bの方向の外側の限界を示す辺203a、及び矢印Bの方向の内側の限界を示す辺204aからなる四角形である。
次に、上記位置ずれ認識用パターン20を備えたテープキャリア14の製造方法について説明する。
まず、絶縁性接着剤の下面にカバーテープが貼着されたベースフィルム16に、金型あるいはエッチングで必要なホールを開口する。このホールとは、インナーリードと電極パッドとを接続するためのボンディングホール、及びベースフィルム16の位置決めや搬送に使用するパーフォレーションホール28等である。
次に、カバーテープを剥離し、絶縁性接着剤に銅箔を貼り付ける。引き続き、銅箔の下面に感光レジストを塗布し、銅箔の上面にバックコート材を塗布する。
次に、感光レジストに、回路パターン18及び位置ずれ認識用パターン20を焼き付けたマスクを介して露光・現像すると、感光レジストの所定部分が現像液により溶かされて、パターン(凹部)が形成される。さらに、エッチングを施すことで銅箔の露出部分が加工され、感光レジスト及びバックコート材を剥離すると、回路パターン18及び位置ずれ認識用パターン20が形成される。
ここで、位置ずれ認識用パターン20は、図4に示すように、回路パターン18に含まれる半導体素子12に接続される信号配線に接していない(同図中破線部)。このため、打ち抜きを行わない良品に対して位置ずれ認識用パターン20が残っていても半導体装置10への影響はない。
さらに、回路パターン18の一部に、例えばスクリーン印刷などの方法によりソルダーレジスト22を塗布する。以上でテープキャリア14が完成する。
次に、位置ずれ認識用パターン20を用いた打ち抜き穴位置ずれ判定方法について説明する。
図2(B)に、不良品であると判定されて、打ち抜き穴26が穿設されたテープキャリア14を示す。図2(B)の例では、打ち抜き穴26は正しい位置に穿設されており、位置ずれ認識用パターン20の一部が欠けた状態となっている。
打ち抜き穴26が正しい位置に穿設されているか否かは、図5(A)に示すように、打ち抜き穴26の矢印Bの方向に平行な辺が、位置ずれ認識用パターン20の矢印Aの方向の外側の限界を示す辺201aと内側の限界を示す辺202aとの間に位置し、打ち抜き穴26の矢印Aの方向に平行な辺が、位置ずれ認識用パターン20の矢印Bの方向の外側の限界を示す辺203aと内側の限界を示す辺204aとの間に位置するかを判定することにより行う。すなわち、目視による判定では、位置ずれ認識用パターン20の矢印Aの方向の内側の限界を示す辺202aの一部と、矢印Bの方向の内側の限界を示す辺204aの一部とが打ち抜き穴26によって打ち抜かれており、矢印Aの方向の外側の限界を示す辺201aの全部と矢印Bの方向の外側の限界を示す辺203aの全部とが打ち抜き穴26によって打ち抜かれていない場合には、打ち抜き穴26は正しい位置に穿設されていると判断する。
図5(B)に示すように、矢印Aの方向の外側の限界を示す辺201aの一部が打ち抜かれている場合には、打ち抜き穴26の穿設位置が矢印Aの方向の限界を超えており、矢印Aの方向の外側に位置ずれを生じていると判定する。同様に、同図(C)に示すように、矢印Aの方向の内側の限界を示す辺202aの全部及び矢印Bの方向の内側の限界を示す辺204aの全部が残っている場合には、矢印Aの方向の内側及び矢印Bの方向の内側のいずれか、または両方に位置ずれが生じていると判定する。また、同図(D)に示すように、矢印Bの方向の外側の限界を示す辺203aの一部が打ち抜かれている場合には、矢印Bの方向の外側に位置ずれを生じていると判定する。また、同図(E)に示すように、位置ずれ認識用パターン20の全部が打ち抜かれている場合には、矢印Aの方向の外側及び矢印Bの方向の外側の両方に位置ずれが生じていると判定する。
このように、回路パターンと共に形成され、打ち抜き穴の外側及び内側の限界を示す辺により構成された位置ずれ認識用パターンをテープキャリアに設けることにより、不良品打ち抜き穴の位置ずれを目視等により容易に判定することができる。
なお、本実施の形態では、目視により位置ずれ認識用パターンの状態を確認することで打ち抜き穴の位置ずれを判定する場合について説明したが、読取センサや撮像装置と、コンピュータとを含んで構成される位置ずれ判定装置により判定するようにしてもよい。例えば、光学式の読取センサ等で打ち抜き穴穿設後の位置ずれ認識用パターンを読み取ったデータや、位置ずれ認識用パターンを撮像装置で撮像した画像データに基づいて、上述の方法と同様の方法で位置ずれを判定するプログラムをコンピュータで実行することにより位置ずれを判定してもよい。
また、本実施の形態では、四角形の位置ずれ認識パターンを細長四角形の打ち抜き穴のベースフィルムの幅方向に沿った辺の両端に配置する場合について説明したが、打ち抜き穴の形状に対応して、抜き穴が正しい位置に穿設された際に、予め定められた領域が打ち抜き穴によって打ち抜かれると共に、打ち抜き穴が前記正しい位置からずれて穿設された際に、予め定められた領域以外の部分が打ち抜き穴によって打ち抜かれる位置に形成されるものであればよい。
本実施の形態に係る半導体装置10の平面図である。 位置ずれ認識用パターン及び打ち抜き穴の位置を示す図である。 位置ずれ認識用パターンの概略図である。 位置ずれ認識用パターンと回路パターンとの関係を示す概略図である。 位置ずれ判定方法を説明するための図である。
符号の説明
10 半導体装置
12 半導体素子
14 テープキャリア
16 ベースフィルム
18 回路パターン
20 位置ずれ認識用パターン
22 ソルダーレジスト
26 打ち抜き穴

Claims (6)

  1. テープ基材と、
    前記テープ基材に形成された回路パターンと、
    前記テープ基材に形成され、検査対象物が不良品であることを示す打ち抜き穴が正しい位置に穿設されたか否かを確認するための位置ずれ認識用パターンと、
    を含むテープキャリア。
  2. 前記位置ずれ認識用パターンを、前記打ち抜き穴の長さに対応した間隔を隔てて配置された2つの四角形で構成した請求項1記載のテープキャリア。
  3. 前記打ち抜き穴の形状を矩形状とすると共に、
    前記位置ずれ認識用パターンを構成する2つの四角形の各々は、前記打ち抜き穴を穿設すべき正しい位置を基準として、前記テープ基材の長さ方向外側の限界を示す第1の外側辺、前記テープ基材の長さ方向内側の限界を示す第1の内側辺、前記テープ基材の幅方向外側の限界を示す第2の外側辺、及び前記テープ基材の幅方向内側の限界を示す第2の内側辺を備えた請求項2記載のテープキャリア。
  4. 請求項1〜請求項3のいずれか1項記載のテープキャリアに半導体素子を実装した半導体装置。
  5. 請求項2記載のテープキャリアに穿設された前記打ち抜き穴により打ち抜かれた後に残った前記位置ずれ認識用パターンの形状から前記打ち抜き穴が正しい位置に穿設されたか否かを判定する位置ずれ判定方法。
  6. 請求項3記載のテープキャリアに穿設された前記打ち抜き穴の前記テープ基材の幅方向に沿った辺が、前記第1の外側辺と前記第1の内側辺との間に位置し、かつ、前記打ち抜き穴の前記テープ基材の長さ方向に沿った辺が、前記第2の外側辺と前記第2の内側辺との間に位置する場合に、前記打ち抜き穴が正しい位置に穿設されていると判定する位置ずれ判定方法。
JP2008098382A 2008-04-04 2008-04-04 テープキャリア、半導体装置及び位置ずれ判定方法 Active JP5108594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098382A JP5108594B2 (ja) 2008-04-04 2008-04-04 テープキャリア、半導体装置及び位置ずれ判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098382A JP5108594B2 (ja) 2008-04-04 2008-04-04 テープキャリア、半導体装置及び位置ずれ判定方法

Publications (2)

Publication Number Publication Date
JP2009252964A true JP2009252964A (ja) 2009-10-29
JP5108594B2 JP5108594B2 (ja) 2012-12-26

Family

ID=41313389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098382A Active JP5108594B2 (ja) 2008-04-04 2008-04-04 テープキャリア、半導体装置及び位置ずれ判定方法

Country Status (1)

Country Link
JP (1) JP5108594B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590333A (ja) * 1991-09-25 1993-04-09 Seiko Epson Corp フイルム実装型半導体装置
JP2002043374A (ja) * 2000-07-28 2002-02-08 Advanced Display Inc フィルムキャリア

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590333A (ja) * 1991-09-25 1993-04-09 Seiko Epson Corp フイルム実装型半導体装置
JP2002043374A (ja) * 2000-07-28 2002-02-08 Advanced Display Inc フィルムキャリア

Also Published As

Publication number Publication date
JP5108594B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
TW452946B (en) Tape carrier and the manufacturing method thereof, tape carrier manufacturing device and manufacturing method for semiconductor device
KR20130127976A (ko) 워크피스들 상에 패턴들을 생성하기 위한 장치
US7358619B2 (en) Tape carrier for TAB
US20100012356A1 (en) Printed wiring board having recognition mark
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2007220729A (ja) 配線回路基板およびその製造方法
US8404410B2 (en) Method of aligning photomask with base material and method of manufacturing printed circuit board
KR100729030B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 이 필름 캐리어테이프의 최종 불량 마킹 방법
JP2006196835A (ja) 実装基板及びこれを備えたカメラモジュール
JP5108594B2 (ja) テープキャリア、半導体装置及び位置ずれ判定方法
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
TWI386129B (zh) 電路板文字漏印之檢測方法
CN113630954A (zh) 线路板
JP2008053443A (ja) 半導体装置の製造方法
JP2007311624A (ja) 半導体集積回路パッケージおよびその製造方法
JP2008116221A (ja) Icテストシステム
US7816608B2 (en) CTS and inspecting method thereof
JP2010283260A (ja) プリント配線板、およびプリント配線板への部品実装方法
JP2008101937A (ja) 基板検査装置及び基板検査方法
JP2011100771A (ja) プリント配線板
JP2010034284A (ja) 配線回路基板の製造方法
JP2007281495A (ja) 半導体基板の製造方法
JP2008026105A (ja) 接続用基板及び半導体装置の製造方法
JP2001015994A (ja) Icパッケージの実装方法
JP2007067136A (ja) フレキシブル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121005

R150 Certificate of patent or registration of utility model

Ref document number: 5108594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350