JP2009246490A - 受信装置およびビタビ復号方法 - Google Patents

受信装置およびビタビ復号方法 Download PDF

Info

Publication number
JP2009246490A
JP2009246490A JP2008088037A JP2008088037A JP2009246490A JP 2009246490 A JP2009246490 A JP 2009246490A JP 2008088037 A JP2008088037 A JP 2008088037A JP 2008088037 A JP2008088037 A JP 2008088037A JP 2009246490 A JP2009246490 A JP 2009246490A
Authority
JP
Japan
Prior art keywords
path
unit
error
information
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008088037A
Other languages
English (en)
Inventor
Takafumi Shibuya
貴文 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008088037A priority Critical patent/JP2009246490A/ja
Publication of JP2009246490A publication Critical patent/JP2009246490A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Abstract

【課題】最適なパス選択によってパスメモリ内のデータを最小限にして、メモリ消費を抑えることができる受信装置およびビタビ復号方法を提供する。
【解決手段】ACS演算部33は、軟判定部31で軟判定されて出力されたデータに基づいてトレリス線図を算出して、トレリス線図におけるパス情報をパスメモリ部34に保持する。トレースバック処理部35は、パスメモリ部34に保持された情報からパスメトリック値を算出し、パスメトリック値が最小となるパスを選択して、選択されたパスについてトレースバック処理を実行する。BERチェック部36は、選択されたパスに対応するビットの誤りの有無を判定し、パスメモリ消去制御部37は、BERチェック部36での判定の結果、判定対象のビットについて誤りが無いと判定された場合には、パスメモリ部34に保持された、選択されたパス以前のパス情報を消去させる。
【選択図】図3

Description

本発明は、畳み込み符号を用いて符号化されたデータをビタビアルゴリズムに基づいて復号する受信装置およびビタビ復号方法に関する。
デジタル無線通信の伝送路上で生じる伝送データの符号誤りを訂正する方式として、送信側で畳み込み符号を用いて符号化されたデジタル信号を、受信側でビタビアルゴリズムに基づき最尤復号するビタビ復号方式が知られている。ビタビ復号方式は、畳み込み符号に対する最尤復号方式の1つであり、送信側の畳み込み符号器で生成された符号系列の中から、ビタビアルゴリズムに基づき、受信した符号系列に最も近い系列を選択することで、受信した符号系列に誤りがある場合でも正しく復号することができる復号方式である。
このビタビ復号方式は、伝搬路で生じたランダム誤りに対する訂正能力が高いという特徴がある。また、軟判定復調方式と組み合わせると、大きな符号化利得を得ることができる。このため、デジタル無線通信等においては、誤り訂正符号として畳み込み符号が多く用いられており、その復号にビタビ復号器が用いられている。
図7は、従来のビタビ復号器を備える受信装置について説明する図である。受信装置では、畳み込み符号化された信号を受信し、受信した信号を軟判定部41において軟判定する。軟判定された信号は、ビタビ復号器42によりビタビアルゴリズムを用いて復号される。ビタビ復号器42では、ACS(Add Compare Select)演算部43によって、軟判定された信号に基づいてトレリス線図を算出し、パスメモリ部44へ各パスの情報を記録する。トレースバック処理部45は、パスメモリ部44に保存された各パスの情報を用いてトレースバック処理を行い、パスメトリックが最小となる系列を選択して復号ビット列データを出力する。
なお、従来技術として、特許文献1には、畳み込み符号について、少ないトレースバック処理の回数で正しい復号ビット列を得ることができる復号化装置が開示されている。
特開2005−294898号公報
しかしながら、上述した従来のビタビ復号器を用いた受信装置では、復号ビット列を得るために、全てのパスについてトレースバック処理を行って、全てのパスの状態遷移の情報をパスメモリ内に保存するため、メモリ消費を圧迫してしまうという問題がある。また、選択されないパスについてもトレースバック処理を行うので、演算量が増え、消費電力も多くなるという問題がある。
本発明は、このような問題点に鑑みてなされたものであり、本発明の目的は、最適なパス選択によってパスメモリ内のデータを最小限にして、メモリ消費を抑えることができ、また、演算処理も低減させることができ、消費電力の軽減にも資することができる受信装置およびビタビ復号方法を提供することにある。
上記目的を達成するため、本発明は、復調した受信信号をビタビアルゴリズムにより復号する受信装置において、前記受信信号を軟判定する軟判定部と、前記軟判定部で軟判定されて出力されたデータに基づいてトレリス線図を算出する演算部と、前記演算部で算出されたトレリス線図におけるパスの情報が保持されるパスメモリ部と、前記パスメモリ部に保持された情報からパスメトリック値を算出し、前記算出されたパスメトリック値のうち、当該値が最小となるパスを選択して、当該選択されたパスについてトレースバック処理を実行するトレースバック処理部と、前記トレースバック処理部で前記パスメトリック値が最小となるパスが選択されたとき、選択されたパスに対応するビットの誤りの有無を判定する誤り判定部と、前記誤り判定部での判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、前記パスメモリ部に保持された、前記選択されたパス以前のパスの情報を消去させるように制御するパスメモリ消去制御部と備えることを特徴とする。
前記パスメモリ部は、前記パスメモリ消去制御部での前記情報の消去後、次の前記データに対応したパスの情報を保持することが好ましい。また、前記誤り判定部での判定の結果、判定対象のビットについて誤りが有る、と判定された場合、前記トレースバック処理部は、前記選択されたパスとは別のパスを選択し、当該別のパスについてトレースバック処理を実行することが好ましい。また、前記選択されたパス以前のパスは、前記選択されたパス以前の選択されなかったパスであることが好ましい。
また、本発明は、復調した受信信号をビタビアルゴリズムにより復号するビタビ復号方法において、軟判定されたデータに基づいて、トレリス線図を算出するステップと、前記算出されたトレリス線図におけるパスの情報を保持するステップと、前記保持された情報からパスメトリック値を算出し、当該算出されたパスメトリック値のうち、当該値が最小となるパスを選択して、当該選択されたパスについてトレースバック処理を実行するステップと、前記トレースバック処理の実行にあたり、前記算出されたパスメトリック値が最小となるパスが選択されたとき、選択されたパスに対応するビットの誤りの有無を判定するステップと、前記判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、前記保持された前記選択パス以前のパスの情報を消去するステップとを含むことを特徴とする。
本発明は、選択されたパスについてビット誤りが無かった場合には、選択されたパス以前のパスの情報を消去するので、最適なパス選択によってパスメモリ内のデータを最小限にして、メモリ消費を抑えることができる。
また、演算処理も低減させることができ、消費電力の軽減にも資することができる。
本発明の実施の形態について図面を参照して説明する。図1は、本発明のビタビ復号方法が適用される通信系を説明する図である。送信装置側では、畳み込み符号器11により情報ビット列を符号化し、変調器12により変調してマルチパスフェージングや、加法性白色ガウス雑音(AWGN:Additive White Gaussian Noise)のある伝搬路上に送出する。受信装置側では、受信信号を復調器13により復調し、ビタビ復号器14によりビタビアルゴリズムに基づいて復号化を行って復号ビット列を得る。
次に、送信装置側で使用される畳み込み符号器について説明する。図2は、畳み込み符号器の一例を示す図である。説明を分かりやすくするために、符号化率1/2、拘束長3の場合で説明する。図2に示す畳み込み符号器は、2段のシフトレジスタ21と、排他的論理和ゲート23,24と、並直列変換器26とにより構成される。
この符号器の入力側に入力ビット系列が入力されると、シフトレジスタ21の各段の出力が排他的論理和ゲート23でA=1+X+Xの畳み込み符号化が行われ、排他的論理和ゲート24でB=1+Xの畳み込み符号化が行われ、並直列変換器26から2ビットの符号化出力(A、B)が得られる。
このときのシフトレジスタ21の初段目および2段目の内容は、(0,0)、(0,1)、(1,0)、(1,1)の4つの状態のいずれかとなり、それぞれ状態S、S、S、Sと呼ぶ。
次に、本発明の受信装置について説明する。図3は、復調した受信信号をビタビアルゴリズムを用いて復号する受信装置の一部を示す構成図である。受信装置は、受信信号を軟判定する軟判定部31と、軟判定された信号をビタビアルゴリズムを用いて復号するビタビ復号器32を備えている。ビタビ復号器32は、ACS(Add Compare Select)演算部33(演算部)と、パスメモリ部34と、トレースバック処理部35と、BER(Bit Error Rate)チェック部36(誤り判定部)と、パスメモリ消去制御部37を備えている。
軟判定部31は、受信信号の各変調方式に対応しており、受信信号を、理想シンボル点に対するレベルを設定し、ビット列に変換して軟判定し、ACS演算部33は、軟判定部31で軟判定されて出力されたデータに基づいてトレリス線図を算出する。
パスメモリ部34は、ACS演算部33で算出されたトレリス線図における各パスの情報を保持し、また、パスメモリ消去制御部37によるパスの情報の消去後、送信側から送られてくる次のデータに対応したトレリス線図における各パスの情報を保持する。
図4は、ACS演算部33が算出したトレリス線図の一例を示しており、受信ビット列が(0,0,1,1,0,1,1,0,0,1)の場合の時刻t0からt5におけるトレリス線図を示している。図4の各円内の数値は、状態S、S、S、Sの内容を示しており、各四角内の数値は、符号化出力(A、B)を示している。
トレースバック処理部35は、パスメモリ部34に保持された情報からパスメトリック値を算出し、算出されたパスメトリック値のうち、当該パスメトリック値が最小となるパスを選択して、選択されたパスについてトレースバック処理を実行する。
BERチェック部36は、トレースバック処理部35でパスメトリック値が最小となるパスが選択されたとき、選択されたパスに対応するビットの誤りの有無を判定する。
パスメモリ消去制御部37は、BERチェック部36での判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、パスメモリ部34に保持された、前記選択されたパス以前のパスであって選択されなかったパスの情報を消去させるように制御する。
次に、トレースバック処理部35によって実行されるトレースバック処理について、図5のトレリス線図を用いて説明する。図5は、受信ビット列が(0,0,1,1,0,1,1,0,0,0)の場合の時刻t3からt5におけるトレリス線図の一例を示している。各円内の数値は、状態S、S、S、Sの内容を示している。
トレースバック処理部35は、時刻t5における状態Sに連なるパスについてトレースバック処理を実行する。時刻t5の状態Sには時刻t4の状態Sと状態Sからのパスが合流しているが、パスメモリ部34に保持された情報からパスメトリック値を算出し、パスメトリック値が最小となるパスを選択してトレースバック処理を実行する。例えば、時刻t4の状態Sからのパスのパスメトリック値が最小である場合、状態Sからのパスを選択する。次に、BERチェック部36が、ビットエラーレートのチェック(検出)を行い、ビットエラーレートが所定値を超えた場合には、状態Sからのパスに対応するビットに誤りが有ると判定し、所定値を超えない場合には、状態Sからのパスに対応するビットに誤りが無いと判定する。BERチェック部36での判定の結果、判定対象のビットについて誤りが有る、と判定された場合には、トレースバック処理部35は、状態Sからのパスとは別のパスである状態Sからのパスを選択してトレースバック処理を実行する。
なお、BERチェック部36は、ビットエラーレートのチェックを行い、ビットエラーレートが所定値を超えるか否かでビットに誤りが有るか無いかを判定したが、本発明では、これに限定されず、単に、判定対象となるビットについてエラーの有無を判定するビットエラーチェックを行うようにしても良い。
BERチェック部36での判定の結果、選択されたパスのビットについて誤りが無い、と判定された場合には、パスメモリ消去制御部37は、パスメモリ部34に保持された、前記選択されたパス以前のパス(時刻t5以後のパス)であって選択されなかったパスの情報を消去させるように制御する。ここでは、時刻t5以後にはパス情報は存在しないので、この処理は省略される。
さらに、トレースバック処理部35は、時刻t4における状態Sに連なるパスのうち、パスメトリック値が最小となるパスを選択してトレースバック処理を実行する。例えば、時刻t3の状態Sからのパスのパスメトリック値が最小である場合、状態Sからのパスを選択する。次に、BERチェック部36が、ビットエラーレートのチェック(検出)を行って、状態Sからのパスに対応するビットの誤りの有無を判定する。BERチェック部36での判定の結果、判定対象のビットについて誤りが有る、と判定された場合は、トレースバック処理部35は、状態Sからのパスとは別のパスである状態Sからのパスを選択してトレースバック処理を実行する。
BERチェック部36での判定の結果、選択されたパスに対応するビットについて誤りが無い、と判定された場合は、パスメモリ消去制御部37は、パスメモリ部34に保持された、前記選択されたパス以前のパス(時刻t4と時刻t5との間のパス)であって選択されなかったパスの情報を消去させるように制御する。
選択されなかったパスの情報の消去後、パスメモリ部34の消去されたメモリ部分には、ACS演算部33で算出された次のデータに対応したパスの情報が順次保持される。
以降、時刻t3、t2、t1においてパスメトリック値が最小となるパスを選択し、同様の処理を繰り返して、復号ビット列を得る。図4において、太い実線は、最終的に得られた復号ビット列によるパスの状態を示している。
図6は、ビタビ復号器の動作を説明するフローチャートである。軟判定部31から軟判定されたデータが入力されると(ステップ101)、ACS演算部33では、軟判定されたデータに基づいて、トレリス線図を算出し(ステップ102)、算出されたトレリス線図におけるパスの情報をパスメモリ部34に保持する(ステップ103)。次に、トレースバック処理部35では、パスメモリ部34に保持された情報からパスメトリック値を算出し、算出されたパスメトリック値のうち、当該値が最小となるパスを選択してトレースバック処理を実行する(ステップ104)。次に、BERチェック部36により、選択されたパスに対応するビットの誤りの有無を判定し(ステップ105)、判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、パスメモリ消去制御部37は、パスメモリ部34に保持された選択パス以前のパスであって選択されなかったパスの情報を消去する(ステップ106)。
なお、上述した実施の形態において、BERチェック部36により、判定対象のビットについて誤りが無いと判定された場合には、パスメモリ消去制御部37は、パスメモリ部34に保持された選択パス以前のパスであって選択されなかったパスの情報を消去するとしたが、ビット誤りが無いと判定された判定対象のビットを復号ビット列として逐次出力して、パスメモリ部34に保持された前記選択パス以前のパスの情報(選択されたパスの情報を含む)を消去するように制御しても良い。
上述したように、本発明では、パスメトリック値が最小となるパスを選択した時点で、BERチェック部36が、選択されたパスについてビット誤りの判定を行い、ビット誤りが無いと判定された場合には、パスメモリ消去制御部37が、パスメモリ部34に保存されている、選択パス以前のパスの情報を消去するので、パスメモリ部34内のデータを最小限にすることができ、メモリ消費を抑えることが可能となる。また、最小限の演算処理が可能となり、演算量の軽減、および消費電力の軽減も可能となる。
また、消去したパスメモリ部34に、次のデータのトレリス線図における各パスの情報を順次保存するので、演算時間の高速化にも繋がる。更に、ビット誤りが有ると判定された場合には、もう一方のパスを選択することでエラーを軽減させることができる。
本発明のビタビ復号方法が実施される通信系を説明する図である。 畳み込み符号器の一例を示す図である。 復調した受信信号をビタビアルゴリズムを用いて復号する受信装置の一部を示す構成図である。 ACS演算部が算出したトレリス線図の一例を示す図である。 トレースバック処理部によって実行されるトレースバック処理について説明する図である。 ビタビ復号器の動作を説明するフローチャートである。 従来のビタビ復号器を備える受信装置について説明する図である。
符号の説明
11 畳み込み符号器
12 変調器
13 復調器
14 ビタビ復号器
21 シフトレジスタ
23,24 排他的論理和ゲート
26 並直列変換器
31,41 軟判定部
32,42 ビタビ復号器
33,43 ACS演算部
34,44 パスメモリ部
35,45 トレースバック処理部
36 BERチェック部
37 パスメモリ消去制御部

Claims (5)

  1. 復調した受信信号をビタビアルゴリズムにより復号する受信装置において、
    前記受信信号を軟判定する軟判定部と、
    前記軟判定部で軟判定されて出力されたデータに基づいてトレリス線図を算出する演算部と、
    前記演算部で算出されたトレリス線図におけるパスの情報が保持されるパスメモリ部と、
    前記パスメモリ部に保持された情報からパスメトリック値を算出し、前記算出されたパスメトリック値のうち、当該値が最小となるパスを選択して、当該選択されたパスについてトレースバック処理を実行するトレースバック処理部と、
    前記トレースバック処理部で前記パスメトリック値が最小となるパスが選択されたとき、選択されたパスに対応するビットの誤りの有無を判定する誤り判定部と、
    前記誤り判定部での判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、前記パスメモリ部に保持された、前記選択されたパス以前のパスの情報を消去させるように制御するパスメモリ消去制御部と、
    を備えることを特徴とする受信装置。
  2. 前記パスメモリ部は、前記パスメモリ消去制御部での前記情報の消去後、次の前記データに対応したパスの情報を保持する、ことを特徴とする請求項1に記載の受信装置。
  3. 前記誤り判定部での判定の結果、判定対象のビットについて誤りが有る、と判定された場合、前記トレースバック処理部は、前記選択されたパスとは別のパスを選択し、当該別のパスについてトレースバック処理を実行する、ことを特徴とする請求項1または2に記載の受信装置。
  4. 前記選択されたパス以前のパスは、前記選択されたパス以前の選択されなかったパスである、ことを特徴とする請求項1ないし3のいずれか1項に記載の受信装置。
  5. 復調した受信信号をビタビアルゴリズムにより復号するビタビ復号方法において、
    軟判定されたデータに基づいて、トレリス線図を算出するステップと、
    前記算出されたトレリス線図におけるパスの情報を保持するステップと、
    前記保持された情報からパスメトリック値を算出し、当該算出されたパスメトリック値のうち、当該値が最小となるパスを選択して、当該選択されたパスについてトレースバック処理を実行するステップと、
    前記トレースバック処理の実行にあたり、前記算出されたパスメトリック値が最小となるパスが選択されたとき、選択されたパスに対応するビットの誤りの有無を判定するステップと、
    前記判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、前記保持された前記選択パス以前のパスの情報を消去するステップと、
    を含むことを特徴とするビタビ復号方法。
JP2008088037A 2008-03-28 2008-03-28 受信装置およびビタビ復号方法 Pending JP2009246490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008088037A JP2009246490A (ja) 2008-03-28 2008-03-28 受信装置およびビタビ復号方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008088037A JP2009246490A (ja) 2008-03-28 2008-03-28 受信装置およびビタビ復号方法

Publications (1)

Publication Number Publication Date
JP2009246490A true JP2009246490A (ja) 2009-10-22

Family

ID=41307967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008088037A Pending JP2009246490A (ja) 2008-03-28 2008-03-28 受信装置およびビタビ復号方法

Country Status (1)

Country Link
JP (1) JP2009246490A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284018A (ja) * 1993-03-25 1994-10-07 Matsushita Electric Ind Co Ltd ビタビ復号方法および誤り訂正復号化装置
JP2000512090A (ja) * 1996-05-10 2000-09-12 テレフオンアクチーボラゲツト エル エム エリクソン(パブル) 固定長デシジョンウィンドウを使用するデータ信号の復号方法
JP2001331381A (ja) * 2000-03-17 2001-11-30 Nokia Corp メモリ装置及びメモリ管理方法
JP2005294898A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd ビタビ復号方法、復号化装置、移動局無線装置、基地局無線装置および移動通信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284018A (ja) * 1993-03-25 1994-10-07 Matsushita Electric Ind Co Ltd ビタビ復号方法および誤り訂正復号化装置
JP2000512090A (ja) * 1996-05-10 2000-09-12 テレフオンアクチーボラゲツト エル エム エリクソン(パブル) 固定長デシジョンウィンドウを使用するデータ信号の復号方法
JP2001331381A (ja) * 2000-03-17 2001-11-30 Nokia Corp メモリ装置及びメモリ管理方法
JP2005294898A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd ビタビ復号方法、復号化装置、移動局無線装置、基地局無線装置および移動通信システム

Similar Documents

Publication Publication Date Title
US6484285B1 (en) Tailbiting decoder and method
JPH0555932A (ja) 誤り訂正符復号化装置
JP3196835B2 (ja) ビタビ復号法及びビタビ復号器
KR100853139B1 (ko) 전송 포맷 검출 장치 및 방법
US20060168501A1 (en) Viterbi decoder for executing trace-back work in parallel and decoding method
JP2010011119A (ja) 復号方法および復号装置
JP3233847B2 (ja) ビタビ復号方法及びビタビ復号回路
JP2008118327A (ja) ビタビ復号方法
CN111224676A (zh) 一种自适应串行抵消列表极化码译码方法及系统
US20090113270A1 (en) Data processing method of decoding coded data and data processor for the same
JP3512176B2 (ja) ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法
JP2001230677A (ja) ターボ復号器
JP2004349901A (ja) ターボ復号器及びそれに用いるダイナミック復号方法
JP3823731B2 (ja) 誤り訂正復号器
JP4918059B2 (ja) 受信装置およびビタビ復号方法
JP4606852B2 (ja) ビタービデコーダーを簡素化する方法
JP2009246490A (ja) 受信装置およびビタビ復号方法
US7975212B2 (en) Sequential decoding method and apparatus thereof
JP4666646B2 (ja) 軟判定ビタビ復号装置および方法、復号装置および方法
JP2007013260A (ja) 誤り訂正回路
JP2010068083A (ja) 復号装置、および復号方法
JP5586504B2 (ja) 復号装置
US20040190651A1 (en) Decoding a signal encoded with a convolutional code
Abubeker et al. Maximum likelihood DE coding of convolutional codes using viterbi algorithm with improved error correction capability
JP2004215310A (ja) 誤り訂正ターボ符号の復号器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111014

A131 Notification of reasons for refusal

Effective date: 20111025

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120228

Free format text: JAPANESE INTERMEDIATE CODE: A02