JP2007013260A - 誤り訂正回路 - Google Patents

Abstract

【課題】 復号処理による消費電力を低減すること。
【解決手段】 今回受信された連接符号データのＲＳＳＩの平均値と、以前に受信されたエラーのない連接符号データのＲＳＳＩの平均値との差が所定閾値域以下である場合（ステップＳ９）、つまり、今回の連接符号データのビタビ復号結果のビット列にエラーがないと判定される場合に、消費電力の大きいリードソロモンデコーダの動作を停止するようにしたため（ステップＳ１０）、復号処理による消費電力を低減することができる。
【選択図】 図２

Description

本発明は、連接符号を用いた受信機に好適な誤り訂正回路に関する。

従来、この種の誤り訂正回路にあっては、受信した連接符号データに、内符号の復号処理としてビタビ復号を行い、外符号の復号処理としてリードソロモン復号を行うことで、当該連接符号データを誤り訂正するものがある（例えば、特許文献１参照）。
特開平１０−１５４９４２号公報

しかしながら、ビタビ復号及びリードソロモン復号による復号処理は、演算量が多く、当該復号処理のための回路規模が大きいため、演算時の消費電力が大きくなってしまい、その結果、携帯機器やモバイル機器への搭載が難しくなるという問題点があった。
本発明は、上記従来の技術の未解決の課題を解決することを目的とするものであって、復号処理による消費電力を低減可能な誤り訂正回路を提供することを課題とする。

上記課題を解決するために、本発明の誤り訂正回路にあっては、外符号にリードソロモン符号が用いられ、内符号に畳み込み符号が用いられた連接符号データに、ビタビ復号を行った後、リードソロモン復号を行うことで、当該連接符号データを誤り訂正する誤り訂正回路であって、前記ビタビ復号された前記連接符号データのビット列にエラーがないか否かを判定する判定手段と、エラーがないと判定された場合には前記リードソロモン復号を停止する停止手段とを備えたことを特徴とする。

また、前記連接符号データは、所定の送信機から送信されたデータであり、前記判定手段は、前記送信されたデータのＲＳＳＩが、前記ビタビ復号された連接符号データのビット列にエラーがない場合の当該連接符号データのＲＳＳＩの平均値を含む所定範囲内にある場合に、前記送信されたデータのビタビ復号後のビット列にエラーがないと判定するようにした。

さらに、前記リードソロモン復号の停止中に、前記判定手段でエラーがあると判定された場合には、前記リードソロモン復号を再開するようにした。
このような構成によれば、ビタビ復号された連接符号データのビット列にエラーがないと判定される場合に、消費電力の大きいリードソロモン復号を停止することができ、復号処理による消費電力を低減することができる。

以下、本発明の誤り訂正回路を、連接符号データを受信するデジタル信号受信機に適用した例を図面に基づいて説明する。
即ち、この誤り訂正回路は、受信した連接符号データに復調処理を行う復調部と、その復調処理された連接符号データに復号処理を行う誤り訂正回路（復号部）とを備える。そして、前記復号部により、前記復調された連接符号データにビタビ復号を行った後、リードソロモン復号を行うことで、当該連接符号データを誤り訂正する。また、ビタビ復号されたビット列にエラーがないか否かを判定し、エラーがないと判定された場合には、前記リードソロモン復号を停止することで、復号処理による消費電力を低減する。

＜誤り訂正回路の構成＞
図１は、本実施形態の復号部の内部構成を示すブロック図である。この図１に示すように、復号部１は、連接復号回路２及びＣＰＵ３を含んで構成される。

連接復号回路２は、ビタビデコーダ４、デインターリーバ５、リードソロモンデコーダ６及びクロック供給制御回路７を含んで構成される。
ビタビデコーダ４は、クロック発生器（不図示）から入力されるクロックに基づき、復調部８で復調された１パケット分の連接符号データをビタビ復号し、デインターリーバ５に出力する。また、復調部８は、前記復調された連接符号データのＲＳＳＩ(Received Signal Strength Indicator：受信信号強度表示信号)をＣＰＵ３に出力する。

デインターリーバ５は、クロック発生器から入力されるクロックに基づき、ビタビ復号された連接符号データをデインターリーブし、リードソロモンデコーダ６に出力する。
リードソロモンデコーダ６は、クロック発生器から入力されるクロックに基づき、デインターリーブされた連接符号データをリードソロモン復号化し（当該連接復号データのビタビ復号で訂正できなかったエラーを訂正し）、ＣＰＵ３に出力する。なお、リードソロモンデコーダ６は、クロック発生器からのクロックが入力されない場合には動作を停止し、デインターリーバ５から出力される連接符号データをそのままＣＰＵ３に出力する。また、リードソロモンデコーダ６は、訂正したエラービット数をＣＰＵ３に出力する。

クロック供給制御回路７は、ＣＰＵ３からハイレベル信号が出力された場合には、クロック発生器から発生されるクロックをリードソロモンデコーダ６に供給し、ローレベル信号が出力された場合には前記クロックのリードソロモンデコーダ６への供給を停止する。
ＣＰＵ３は、復調部８で復調された連接符号データをビタビデコーダ４にビタビ復号させ、リードソロモンデコーダ６にリードソロモン復号させると共に、リードソロモンデコーダ６から出力されるエラービット数及び復調部８から出力されるＲＳＳＩに基づいて、前記ビタビ復号されたビット列にエラーがないか否かを判定し、エラーがない場合には、前記リードソロモンデコーダ６の動作を停止する復号処理（後述）を実行する。

＜誤り訂正回路の動作＞
次に、ＣＰＵ３で実行される復号処理について説明する。この復号処理は、復調部８で１パケット分の連接符号データが復調されるたびに実行される処理であって、図２に示すように、まずそのステップＳ１で、復調部８から出力される前記復調された１パケット分の連接符号データのＲＳＳＩを保持する。

次にステップＳ２に移行して、復調部８で復調された１パケット分の連接符号データをビタビデコーダ３にビタビ復号させる。
次にステップＳ３に移行して、ビタビ復号されたビット列にエラーがない期間に「１」を示すＲＳ制御フラグが「０」（前記ビット列にエラーがある期間であることを示す値）であるか否かを判定する。そして、「０」である場合には（Ｙｅｓ）ステップＳ４に移行し、「１」である場合には（Ｎｏ）ステップＳ９に移行する。なお、初期状態にあっては、ＲＳ制御フラグは「０」にセットされる。

前記ステップＳ４では、クロック供給制御回路７にハイレベル信号を出力し、前記ステップＳ２でビタビ復号され、デインターリーバ５でデインターリーブされた連接符号データをリードソロモンデコーダ６にリードソロモン復号させる。
次にステップＳ５に移行して、リードソロモンデコーダ６から出力されるエラービット数に基づいて、ビタビ復号された連接符号データのＢＥＲ(Bit Error Rate)を算出する。

次にステップＳ６に移行して、前記ステップＳ５で算出されたＢＥＲが「０」であるか否かを判定する。そして、ＢＥＲが「０」である場合には（Ｙｅｓ）ステップＳ７に移行し、「０」でない場合には（Ｎｏ）ステップＳ１１に移行する。
前記ステップＳ７では、ＲＳ制御フラグを「１」にセットする。
次にステップＳ８に移行して、前記ステップＳ１で保持されたＲＳＳＩの平均値を算出し、リードソロモンデコーダ６から出力される復号データを復号結果として出力してから、この演算処理を終了する。

一方、前記ステップＳ９では、前記ステップＳ２でビタビ復号された連接符号データの元データのＲＳＳＩに基づいて、当該連接符号データのビット列にエラーがないか否かを判定する。即ち、図３に示すように、１パケットの中に、受信レベルが小さい箇所があると、当該箇所（ビット）に受信エラーが発生している可能性が高い。そのため、ここでは前記元データのＲＳＳＩが、ビタビ復号された連接符号データのビット列にエラーがない場合の当該連接符号データのＲＳＳＩの平均値を含む所定範囲内にある場合に、前記ビタビ復号後のビット列にエラーがないと判定する。

具体的には、この演算処理が前回実行されたときに前記ステップＳ８で算出されたＲＳＳＩの平均値を、前記ステップＳ１で保持されたＲＳＳＩの各値から減じた減算結果の絶対値がいずれも所定閾値以下であるか否かを判定する。そして、いずれも所定閾値以下である場合には（Ｙｅｓ）ステップＳ１０に移行し、所定閾値より大きいものがある場合には（Ｎｏ）ステップＳ４に移行する。

前記ステップＳ１０では、クロック供給制御回路７にローレベル信号を出力し、リードソロモンデコーダ６の動作を停止させてから、前記ステップＳ８に移行する。
一方、前記ステップＳ１１では、ＲＳ制御フラグを「０」にセットしてから、この演算処理を終了する。

＜誤り訂正回路の具体的動作＞
次に、本実施形態の復号部１の動作を具体的状態に基づいて詳細に説明する。
まず、図４の時刻ｔ１に示すように、デジタル信号受信機で連接符号データが受信され、復調部８で１パケット目の連接符号データが復調されたとする。すると、復号部１のＣＰＵ３で復号処理が実行され、図２に示すように、まずそのステップＳ１で、復調部８から出力される前記復調された１パケット目の連接符号データのＲＳＳＩが保持される。また、ステップＳ２で、図４の時刻ｔ２に示すように、前記復調された１パケット目の連接符号データがビタビデコーダ３でビタビ復号される。

さらに、ＲＳＳＩが初期値「０」となるため、ステップＳ３の判定が「Ｙｅｓ」となり、ステップＳ４で、クロック供給制御回路７にハイレベル信号（リードソロモンデコーダ６にクロックを供給するための信号）が出力され、前記ステップＳ２でビタビ復号された連接符号データがリードソロモンデコーダ６でリードソロモン復号される。
また、ステップＳ５で、リードソロモンデコーダ６から出力されるエラービット数に基づいて、前記ビタビ復号された連接符号データのＢＥＲが算出される。ここで、デジタル信号受信機で受信された連接符号データの強度が十分に大きいためにエラービット数が「０」であり、ＢＥＲが「０」であったとする。すると、ステップＳ６の判定が「Ｙｅｓ」となり（時刻ｔ３）、ステップＳ７で、ＲＳ制御フラグが「１」にセットされ、ステップＳ８で、前記保持されたＲＳＳＩの平均値が算出され、リードソロモン復号された連接符号データが復号部１による復号結果として出力された後（時刻ｔ４）、この演算処理を終了する。

次いで、復調部８で２パケット目の連接符号データが復調されたとする。すると、復号処理が再び実行され、前記ステップＳ１で、前記復調された２パケット目の連接符号データのＲＳＳＩが保持される。また、前記ステップＳ２で、前記復調された２パケット目の連接符号データがビタビデコーダ３でビタビ復号される。
また、ＲＳＳＩが「１」にセットされているため、ステップＳ３の判定が「Ｎｏ」となる。ここで、デジタル信号受信機で受信される連接符号データの強度が十分に大きい状態が継続されており、この演算処理が前回実行されたときに算出されたＲＳＳＩの平均値が、今回の実行で保持されたＲＳＳＩの各値から減じた減算結果の絶対値がいずれも所定閾値以下であったとする。すると、ステップＳ９の判定が「Ｙｅｓ」となり、ステップＳ１０で、クロック供給制御回路７にローレベル信号（リードソロモンデコーダ６へのクロックの供給を停止させるための信号）が出力され、リードソロモンデコーダ６の動作が停止される。そして、ビタビ復号された連接符号データが復号部１による復号結果として出力され、ステップＳ８で、前記保持されたＲＳＳＩの平均値が算出された後（ＲＳＳＩの平均値が更新された後）、この演算処理を終了する。

そして、３パケット目以降も連接符号データが復調されるたびに、上記フローが繰り返し実行され、リードソロモンデコーダ６の動作が停止された状態が維持されて、ビタビ復号された連接符号データが復号部１による復号結果として出力される。
また、上記フローが繰り返されるうちに、デジタル信号受信機で受信される連接符号データの強度が小さくなり、この演算処理が前回実行されたときに算出されたＲＳＳＩの平均値が、今回の実行で保持されたＲＳＳＩの平均値から減じた減算結果の絶対値が所定閾値より大きくなったとする。すると、前記ステップＳ９の判定が「Ｎｏ」となり、前記ステップＳ４を経て、ビタビ復号された連接符号データがリードソロモンデコーダ６でリードソロモン復号され、復号部１による復号結果として出力される。

このように、本実施形態の復号部１にあっては、今回受信された連接符号データのＲＳＳＩの平均値と、以前に受信されたエラーのない連接符号データのＲＳＳＩの平均値との差が所定閾値域以下である場合、つまり、今回受信された連接符号データのビット列にエラーがないと判定される場合に、消費電力の大きいリードソロモンデコーダ６の動作を停止するようにしたため、復号処理による消費電力を低減することができる。

以上、上記実施形態では、図１のＣＰＵ３、図２のステップＳ９が特許請求の範囲の判定手段を構成し、図１のＣＰＵ３、図２のステップＳ１０が停止手段を構成する。
なお、本発明の誤り訂正回路は、上記実施の形態の内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
上記実施形態では、リードソロモンデコーダ６の動作状態の制御（例えば、ＢＥＲの算出、クロック供給制御回路７への信号の出力）にＣＰＵ３を用いる例を示したが、これに限られるものではない。例えば、専用回路を用いるようにしてもよい。

また、クロック供給制御回路７を制御し、リードソロモンデコーダ６へのクロックの供給を制御することで、リードソロモンデコーダ６の動作・停止を制御する例を示したが、これに限られるものではない。例えば、図５に示すように、リードソロモンデコーダ６に動作の停止を支持するイネーブル信号を直接に出力するようにしてもよい。

本発明の誤り停止回路の一実施形態の内部構成を示すブロック図である 図１のＣＰＵで実行される復号処理を示すフローチャートである。 誤り停止回路の動作を説明するためのタイムチャートである。 誤り停止回路の動作を説明するためのタイムチャートである。 本発明の誤り停止回路の変形例を示すブロック図である

符号の説明

１は復号部、２は連接復号回路、３はＣＰＵ、４はビタビデコーダ、５はデインターリーバ、６はリードソロモンデコーダ、７はクロック供給制御回路、８は復調部

Claims (3)

1. 外符号にリードソロモン符号が用いられ、内符号に畳み込み符号が用いられた連接符号データに、ビタビ復号を行った後、リードソロモン復号を行うことで、当該連接符号データを誤り訂正する誤り訂正回路であって、
   前記ビタビ復号された前記連接符号データのビット列にエラーがないか否かを判定する判定手段と、エラーがないと判定された場合には前記リードソロモン復号を停止する停止手段とを備えたことを特徴とする誤り訂正回路。
2. 前記連接符号データは、所定の送信機から送信されたデータであり、
   前記判定手段は、前記送信されたデータのＲＳＳＩが、前記ビタビ復号された連接符号データのビット列にエラーがない場合の当該連接符号データのＲＳＳＩの平均値を含む所定範囲内にある場合に、前記送信されたデータのビタビ復号後のビット列にエラーがないと判定することを特徴とする請求項１に記載の誤り訂正回路。
3. 前記リードソロモン復号の停止中に、前記判定手段でエラーがあると判定された場合には、前記リードソロモン復号を再開することを特徴とする請求項１又は２に記載の誤り訂正回路。

Images