JP2009239169A - 有機薄膜トランジスタの製造方法 - Google Patents

有機薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2009239169A
JP2009239169A JP2008085964A JP2008085964A JP2009239169A JP 2009239169 A JP2009239169 A JP 2009239169A JP 2008085964 A JP2008085964 A JP 2008085964A JP 2008085964 A JP2008085964 A JP 2008085964A JP 2009239169 A JP2009239169 A JP 2009239169A
Authority
JP
Japan
Prior art keywords
electrode
film transistor
organic thin
ink
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008085964A
Other languages
English (en)
Other versions
JP5157582B2 (ja
Inventor
Mitsuyoshi Miyai
三嘉 宮井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008085964A priority Critical patent/JP5157582B2/ja
Publication of JP2009239169A publication Critical patent/JP2009239169A/ja
Application granted granted Critical
Publication of JP5157582B2 publication Critical patent/JP5157582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】有機薄膜トランジスタの個体間における特性のばらつきを低減可能な有機薄膜トランジスタの製造方法を提供する。
【解決手段】所定の基板上において、インクジェット法によってインクの液滴を、着弾によって形成されるドットの径以下の短い間隔で時間的に連続して着弾させることで、ソース電極およびドレイン電極に対応する第1および第2電極パターンのうちの少なくとも相互に対向するエッジ部の1ラインの領域を形成する。そして、インクジェット法によりインクの液滴を所定間隔で着弾させることによりドット間が離隔したドットパターンを形成した後に、該ドットパターンの各ドット間に対してインクの液滴を着弾させることで、第1および第2電極パターンのうちのエッジ部以外の少なくとも一部の領域を形成する。
【選択図】図3

Description

本発明は、有機薄膜トランジスタの製造方法に関する。
従来より、シリコンなどに代表される無機材料からなる半導体(無機半導体)を用いて薄膜トランジスタ(TFT:thin film transistor)が形成され、例えば、液晶ディスプレイ(LCD)などの各種電子機器に適用されている。
この無機半導体を用いた薄膜トランジスタ(無機TFT)を製造する場合には、一般に、半導体、電極、および絶縁膜などの成膜にいわゆる真空プロセスが多用されるとともに、いわゆるフォトリソ法を用いてパターンニングを行うためにプロセスが複雑となる。したがって、無機TFTに係る製造コストは高いものとなってしまう。また、シリコンなどの無機材料の膜は硬く、折れ曲げると割れてしまうため、無機TFTを柔軟性が求められる基板などに適用することは難しい。
これに対して、近年では、有機材料からなる半導体(有機半導体)を用いて薄膜トランジスタを製造することが盛んに研究され、種々の提案がなされている(例えば、特許文献1など)。この有機半導体を用いた薄膜トランジスタ(有機TFT)を製造する場合には、有機半導体の層を真空プロセスを用いることなる印刷などによって成膜することができるため、TFTの製造コストの低減を図ることができる。また、有機半導体は、折れ曲げても割れ難いため、有機TFTは、柔軟性を有するディスプレイなどを実現するための有力な要素技術であると期待されている。
そして、有機TFTを非常に安価に製造する方法としては、形成対象となる層を構成する素材の微粒子が溶かし込まれた特殊なインクをプリンタ技術を応用したインクジェット(IJ)法によって基板上に塗布することで、有機半導体の層および電極を描画する方法が考えられる。
例えば、図6で示すように、IJ法によって相互に隣接するラインを順次に描くことで、ゲート絶縁膜上に、ソース電極とドレイン電極またはそれらの下地となる第1および第2電極パターンを描画してソース電極およびドレイン電極を形成し、該電極の間に有機半導体を塗布して乾燥させる態様が考えられる。例えば、第1および第2電極パターンの描画では、(1)インクを吐出するヘッド(インクヘッド)を上下方向(図中太矢印方向)に走査させながらラインを描画、(2)インクヘッドを横方向にスライド、(3)インクヘッドを上下方向に走査させながらラインを描画、(4)インクヘッドを横方向にスライド、といった動作が繰り返される。
特開2005−210086号公報
しかしながら、上記IJ法による描画では、ラインとラインとの重なり部分に必要以上のインクが塗布され、何れかの場所にインクが溜まった部分(液溜まり)が発生し、この液溜まりのインクが任意方向に流れて、所望の電極パターンが崩れてしまう。すなわち、ライン同士の干渉によって電極パターンの不良が引き起こされてしまう。例えば、第1および第2電極パターンが乱れると、ソース電極およびドレイン電極の形状と、両電極間の距離とにばらつきが生じ、有機TFTの個体間における特性のばらつきが生じる。
本発明は、上記課題に鑑みてなされたものであり、有機薄膜トランジスタの個体間における特性のばらつきを低減可能な有機薄膜トランジスタの製造方法を提供することを目的とする。
上記の課題を解決するために、請求項1の発明は、有機薄膜トランジスタの製造方法であって、所定の基板上において、インクジェット法によってインクの液滴を、着弾によって形成されるドットの径以下の短い間隔で時間的に連続して着弾させることで、ソース電極およびドレイン電極に対応する第1および第2電極パターンのうちの少なくとも相互に対向するエッジ部の1ラインの領域を形成する第1領域形成工程と、インクジェット法によりインクの液滴を所定間隔で着弾させることによりドット間が離隔したドットパターンを形成した後に、該ドットパターンの各ドット間に対してインクの液滴を着弾させることで、前記第1および第2電極パターンのうちの前記エッジ部以外の少なくとも一部の領域を形成する第2領域形成工程と、を備えることを特徴とする。
また、請求項2の発明は、請求項1に記載の有機薄膜トランジスタの製造方法であって、前記少なくとも一部の領域が、前記第1および第2電極パターンのうちの前記エッジ部に隣接する領域を含むことを特徴とする。
また、請求項3の発明は、請求項1または請求項2に記載の有機薄膜トランジスタの製造方法であって、インクジェット法によって、着弾によって形成されるドットの径以下の短い間隔で時間的に連続してインクの液滴を着弾させることで形成される2以上のラインを相互に隣接させることなく、前記第1および第2電極パターンが形成されることを特徴とする。
また、請求項4の発明は、請求項1から請求項3の何れかに記載の有機薄膜トランジスタの製造方法であって、前記第1領域形成工程が行われた後に、前記第2領域形成工程が行われることを特徴とする特徴とする。
また、請求項5の発明は、請求項1から請求項4の何れかに記載の有機薄膜トランジスタの製造方法であって、前記第1および第2電極パターン上に導電性を有する第1および第2導電層をそれぞれ形成した後に、該第1および第2導電層の表面に金をめっきすることで前記ソース電極および前記ドレイン電極に相当する第1および第2電極を形成する電極形成工程、を更に備えることを特徴とする。
また、請求項6の発明は、請求項5に記載の有機薄膜トランジスタの製造方法であって、前記電極形成工程が、前記第1および第2電極パターンに対して、ニッケルまたは銅をめっきすることで前記第1および第2導電層を形成する導電層形成工程、を含むことを特徴とする。
また、請求項7の発明は、請求項1から請求項6の何れかに記載の有機薄膜トランジスタの製造方法であって、前記インクが、ナノ粒子を分散させた液であることを特徴とする。
また、請求項8の発明は、請求項1から請求項7の何れかに記載の有機薄膜トランジスタの製造方法であって、前記ソース電極および前記ドレイン電極に相当する第1および第2電極が形成された後に、前記第1電極と前記第2電極との間の空間領域に有機半導体の溶液を塗布して乾燥させることで、有機半導体層を形成する半導体層形成工程、を更に備えることを特徴とする。
請求項1から請求項8の何れに記載の発明によっても、ソース電極およびドレイン電極の相互に対向するエッジ部分が滑らかに形成されるとともに、インクの液溜まりに起因した電極パターンの崩れが抑制されるため、有機薄膜トランジスタの個体間における特性のばらつきを低減することができる。
請求項2に記載の発明によれば、ソース電極およびドレイン電極の相互に対向するエッジ部分の形状が、インクの液溜まりに起因して乱れ難くなるため、該エッジ部分をより滑らかに形成することができる。
請求項3に記載の発明によれば、インクの液溜まりの発生が抑制されるため、電極パターンの崩れがより低減される。
請求項4に記載の発明によれば、ソース電極およびドレイン電極の相互に対向するエッジ部分においてインクの液溜まりの発生が更に抑制されるため、電極パターンの崩れの低減を更に図ることができる。
請求項5および請求項6の何れに記載の発明によっても、有機薄膜トランジスタにおける移動度を高めることができる。
請求項8に記載の発明によれば、ソース電極およびドレイン電極のエッジ部分が滑らかに形成された後に、有機半導体層を塗布によって形成することで、製造コストの上昇を抑制しつつ、有機薄膜トランジスタの個体間における特性のばらつきを抑制することができる。
以下、本発明の実施形態を図面に基づいて説明する。
<有機薄膜トランジスタの構成>
図1は、本発明の実施形態に係る有機薄膜トランジスタ(有機TFT)10の構成例を示す断面模式図である。ここでは、有機TFT10が、いわゆるボトムゲート型である例を挙げて説明する。
有機TFT10は、基板1、制御電極2、絶縁膜4、第1電極5、第2電極6、および有機半導体層7を備える。詳細には、基板1上に制御電極2が形成され、該制御電極2を上から覆うように絶縁膜4が形成され、該絶縁膜4上に第1電極5と第2電極6とが離隔するように形成され、該第1電極5と第2電極6との間に有機半導体層7が形成される。
基板1は、例えば、所定種類の素材(ガラスやプラスチックスなど)によって構成され、一般的にディスプレイや半導体装置において用いられる基板であれば良い。
制御電極2は、例えば、金属などの導電性を有する素材によって構成され、いわゆるゲート電極として機能する。ここでは、制御電極2は、該制御電極2の下地を形成する非常に薄い層(制御下地層)21と、該制御下地層21上に積まれた層(制御電極本体層)22とによって構成される。
絶縁膜4は、例えば、樹脂などの導電性を有しない素材によって構成され、いわゆるゲート絶縁膜として機能する。
第1電極5および第2電極6は、例えば、金属などの導電性を有する素材によって構成され、一方の電極がいわゆるソース電極として機能する場合には、他方の電極がいわゆるドレイン電極として機能する。
そして、第1電極5は、該第1電極5の下地を形成する非常に薄い導電性を有する層(第1下地層)51と、該第1下地層51上に積まれた導電性を有する層(導電層、以下「第1電極本体層」と称する)52と、該第1電極本体層52を覆うように形成された非常に薄い導電性を有する層(第1被覆層)53とによって構成される。また、第2電極6は、該第2電極6の下地を形成する非常に薄い導電性を有する層(第2下地層)61と、該第2下地層61上に積まれた導電性を有する層(導電層、以下「第2電極本体層」と称する)62と、該第2電極本体層62を覆うように形成された非常に薄い導電性を有する層(第2被覆層)63とによって構成される。
なお、以下では、絶縁膜4上に形成される第1および第2電極5,6の模様、すなわち電極のパターンを適宜「電極パターン」と称し、本実施形態では、第1および第2下地層51,61が、第1および第2電極5,6に対応する電極パターンに相当する。
第1および第2下地層51,61は、例えば、銀(Ag)などで構成され、第1および第2電極本体層52,62は、ニッケル(Ni)やクロム(Cr)などで構成され、第1および第2被覆層53,63は、金(Au)などで構成される。
ここで、第1および第2電極5,6の最表面をAuで形成するのは、仕事関数の影響などにより有機半導体層7にキャリアが注入され易くして、第1および第2電極5,6と有機半導体層7との間の接触抵抗を低減するためである。すなわち、第1電極5と第2電極6との間で電流がスムーズに流れ易くして、有機TFT10におけるキャリア移動度を高めるためである。なお、第1および第2電極5,6全体をAuで形成することも考えられるが、Auは非常に高価であり、低コストで有機TFT10におけるキャリア移動度を高めるためには、第1および第2下地層51,61などの低抵抗の層を形成した後に、第1および第2電極5,6の表面をめっきなどによってAuで形成することが好適である。
有機半導体層7は、半導体の特性を有する有機材料によって構成され、有機TFT用の材料として知られている種々の有機材料を適用することができる。
この有機TFT10では、制御電極2に印加する電圧の大きさに応じて、有機半導体層7の抵抗が変化し、その抵抗に応じた電流が第1電極5と第2電極6との間に流れ得る。すなわち、制御電極2に印加する電圧によって、第1電極5と第2電極6との間に流れる電流が制御される。
<有機薄膜トランジスタの製造工程>
図2は、本発明の実施形態に係る有機TFT10の製造工程の概略を示す図である。図2(a)〜(h)は、有機TFT10を製造する工程A〜Hが時系列に沿って並べられたものである。以下、図2(a)〜(h)を参照しつつ、工程A〜Hについて説明する。
(工程A)図2(a)で示すように、所定サイズの基板1が準備される。
(工程B)図2(b)で示すように、基板1上のうちの制御電極2が形成されるべき領域に制御下地層21が形成される。この制御下地層21の形成は、いわゆるインクジェットプリンターで用いられているインクの吐出法(インクジェット法)を用いて、例えば、Agの微細粒子(Agナノ粒子)を溶媒に分散させたインク(Agナノインク)を、基板1上の所望の領域に着弾させることで実現される。なお、インクジェット(IJ)法によるインクの吐出を実現する装置(IJ装置)は、インクを吐出するヘッド(インクヘッド)のインクを加圧して、ノズルからインクを射出する装置であり、ノズルの開口径やインクの加圧条件の調整により、射出するインクの液滴の大きさや射出速度が制御される。また、本明細書で言う「ナノ粒子」は、粒径が1μm以下の粒子を示す。
(工程C)図2(c)で示すように、制御下地層21上に制御電極本体層22が形成されることで、制御電極2が形成される。この工程Cでは、例えば、(i)100℃による約2時間の制御下地層21の焼成、(ii)洗浄、(iii)制御下地層21上へのめっき触媒(Pd触媒)の付与、(iv)制御下地層21上へのNiのめっき処理、が順次行われる。なお、めっき触媒の付与は、例えば、めっきを行う際に触媒(めっき触媒)となる液(めっき触媒液)への浸漬によって制御下地層21上へめっき触媒が付着することで実現される。また、Niのめっき処理は、めっき液への浸漬によってめっき触媒に対して選択的にNiの膜が形成されることで実現される。
(工程D)図2(d)で示すように、基板1上および制御電極2上を覆うように、絶縁膜4が形成される。絶縁膜4の形成は、例えば、基板1上および制御電極2上に対して所定の樹脂をスピンコートなどによって付着させることで実現される。
(工程E)図2(e)で示すように、絶縁膜4上のうちの第1および第2電極5,6が形成されるべき領域に第1および第2下地層51,61が形成される。この第1および第2下地層51,61の形成は、上述した制御下地層21の形成と同様に、IJ法を用いて、例えば、Agナノインクを、絶縁膜4上の所望の領域に着弾させることで実現される。ここで、IJ法で用いられるインクとしては、例えば、Agナノインクなど、所望のパターンを形成可能な性能(描画性)およびパターン形成後の安定性が良好で、かつ安価なものが好ましく、有機半導体層7と相性の良いものが望ましい。なお、この工程EにおけるIJ法を用いた第1および第2下地層51,61の形成方法については、後に詳述する。
(工程F)図2(f)で示すように、第1および第2下地層51,61上に第1および第2電極本体層52,62が形成される。この工程Fでは、上述した工程Cと同様に、例えば、(i)100℃による約2時間の第1および第2下地層51,61の焼成、(ii)洗浄、(iii)第1および第2下地層51,61上へのめっき触媒(Pd触媒)の付与、(iv)第1および第2下地層51,61上へのNiのめっき処理、が順次行われる。なお、工程Fにおけるめっき処理で形成される第1および第2電極本体層52,62の表面形状は、第1および第2下地層51,61の表面形状を引き継いだものとなる。
(工程G)図2(g)で示すように、第1および第2電極本体層52,62を覆うように、第1および第2被覆層53,63が形成されることで、第1および第2電極5,6が形成される。第1および第2被覆層53,63の形成は、例えば、いわゆる置換Auめっき処理によって実現される。より具体的には、置換Auめっき液への浸漬により、金属(ここでは、第1および第2電極本体層52,62)の表面がAuの金属膜に置換される。
(工程H)図2(h)で示すように、第1電極5上から第2電極6上にかけて有機半導体層7が形成される。つまり、第1電極5と第2電極6との間に有機半導体層7が形成される。有機半導体層7の形成は、例えば、IJ法を用いて、TIPSペンタセン(6,13−ビストリエチルシリルエチニルペンタセン)を、所望の領域に着弾させることで実現される。
<インクジェット法を用いた電極パターンの形成方法>
図3は、本発明の実施形態に係る下地層51,61(すなわち電極パターン)の形成方法を例示する図である。図3(a)〜(c)は、IJ法を用いて下地層51,61を形成する工程a〜cが時系列に沿って並べられたものである。なお、図3(a)〜(c)では、破線40で囲んだ領域が、絶縁膜4上において第1および第2電極5,6を形成すべき領域およびその周辺領域を含む領域を示し、太矢印がインクヘッドの走査方向を示す。以下、図3(a)〜(c)を参照しつつ、工程a〜cについて説明する。
(工程a)図3(a)で示すように、絶縁膜4の上面に対し、IJ法によりインクの液滴が、着弾によって形成されるドットの径以下の短い間隔で時間的に連続して着弾させられて、第1および第2電極5,6の電極パターン(ここでは、第1および第2下地層51,61)のうちの相互に対向するエッジ部の1ラインの領域(エッジ領域)51a,61aが形成される。工程aでは、絶縁膜4上にインクの液滴が着弾して形成されるドットのパターンが連続的に繋がりながら1ラインのパターンが描かれる。このように、ドットが連続的に繋がった1ラインのパターンを形成する描画処理を以下「連続描画処理」と称する。
そして、ここでは、連続描画処理が、障害物が存在していない絶縁膜4の上面に対して行われるため、インクの液溜まりが生じない上、乾燥していないドットが順次に繋がって溶剤リッチの状態で隣接するドット同士が綺麗に1ラインのパターンを形成する。したがって、エッジ領域51a,61aが滑らかかつ凹凸の少ないものとなる。
なお、連続描画処理では、インクヘッドから射出する液滴と前回射出した液滴とを絶縁膜4上の着弾部分で干渉させることでドットのパターンが繋がって1ラインのパターンが形成されるように、インクヘッドの走査距離と液滴の射出タイミングとが適宜調整される。具体的には、インクの液滴の射出タイミング間におけるインクヘッドの走査距離(走査ピッチ)が、液滴が着弾して形成されるドットの径以下であり、且つ液滴の射出タイミングの時間間隔が液滴の溶剤が乾燥する時間よりも短く設定される。なお、エッジ領域51a,61aが形成されて乾燥した後に、次の工程bが行われる。
(工程b)図3(b)で示すように、絶縁膜4の上面に対し、IJ法によりインクの液滴が所定間隔で着弾させられて、複数のドット51b,61bからなるパターン(ドットパターン)が形成される。該ドットパターンは、時間的に連続して形成される2つのドット51b(または61b)の間が離隔したパターンとなっており、換言すれば、ドットが間引かれたパターンとなっている。なお、時間的に連続して形成されるドットとドットとが干渉しないように、インクの各射出タイミング間におけるインクヘッドの走査距離(走査ピッチ)が、着弾して形成されるドットの径以上に設定される。
(工程c)図3(c)で示すように、工程bで形成されたドットパターンのドット51b,61bとドット51b,61bとの間に対してインクの液滴が着弾させられて、ドット51b,61bの各隙間がドット51c,61cによって埋められる。具体的には、2つのドット51bの間が1つのドット51cによって順次に埋められ、2つのドット61bの間が1つのドット61cによって順次に埋められる。別の観点から見れば、工程cでは、工程bと同様に、IJ法によりインクの液滴が所定間隔で着弾させられて、複数のドット51c,61cからなるパターン(ドットパターン)が形成される。該ドットパターンは、時間的に連続して形成される2つのドット51c(または61c)の間が離隔したパターンとなっており、換言すれば、ドットが間引かれたパターンとなっている。
そして、この工程cにより、エッジ領域51aと複数のドット51bと複数のドット51cとによって、第1電極5の電極パターン(ここでは、第1下地層51)が形成され、エッジ領域61aと複数のドット61bと複数のドット61cとによって、第2電極6の電極パターン(ここでは、第2下地層61)が形成される。
このように、工程bおよび工程cでは、絶縁膜4上において、ドットが間引かれたパターンが複数回(ここでは2回)形成されることにより、第1および第2下地層51,61のうちのエッジ部以外の領域に係るパターンが描かれる。該パターンを形成する描画処理を以下「間引き描画処理」と称する。そして、この間引き描画処理では、ドットパターン同士の干渉による液溜まりが発生し難い。したがって、第1および第2下地層51,61のうちのエッジ領域51a,61a以外の領域が、間引き描画処理で形成されることで、第1および第2電極5,6の電極パターン(ここでは、下地層51,61)が乱れることなく形成される。
上述した工程a〜cにより、第1および第2下地層51,61のエッジ領域51a,61aが滑らか且つ凹凸の少ないものとなり、第1および第2電極5,6の電極パターンが乱れることなく形成される。そして、上述したように、上記工程Fにおけるめっき処理で形成される第1および第2電極本体層52,62の表面形状は、第1および第2下地層51,61の表面形状を引き継いだ表面形状となる。したがって、第1および第2電極本体層52,62の相互に対向する部分の形状、ひいては第1および第2電極5,6の相互に対向する部分の形状が、滑らか且つ凹凸の少ないものとなる。なお、第1電極5と第2電極6とが形成された後に、図3(d)で示すような位置、すなわちエッジ領域51aとエッジ領域61aとの間に有機半導体層7(破線で囲まれた領域)が形成されることになる。
ここで仮に、第1および第2下地層51,61の相互に対向するエッジ部分を間引き描画処理によって形成すると、該エッジ部分が凹凸の多いものとなる。このため、第1および第2電極5,6の相互に対向する部分の形状については、本実施形態に係る形状と比較して、凹凸が大きくなる。すなわち、対向するエッジ部分の面(すなわちテーパーを形成する面)と絶縁膜4の上面とが成す角度(以下「テーパー角度」と称する)のばらつきが大きなものとなる。テーパー角度が異なると、第1電極5と第2電極6との間の電気抵抗が異なったものになることは、本願発明者らによって確認されている。
なお、このようなテーパー形状に起因した電気抵抗が変動することについては、例えば、非特許文献(A High-Resolution Active-Matrix Liquid Crystal Display with Organic Thin-Film Transistors,日立&AIST,AM-LCD'04 (DIGEST OF TECHNICAL PAPERS) page25-26)によっても指摘されている。
このように、テーパー形状がばらついてしまう間引き描画処理で対向するエッジ部分を形成すると、TFT素子の特性もばらつく。
これに対して、本実施形態に係る有機TFT10では、第1および第2下地層51,61の相互に対向する部分の形状が、滑らか且つ凹凸の少ないものとなり、テーパー形状に起因した電気抵抗のばらつきも小さいものとなる。すなわち、有機TFTの特性のばらつきが低減される。
以上のように、本発明の実施形態に係る有機TFT10の製造方法では、電極パターンを連続描画処理と間引き描画処理との併用により、ソース電極およびドレイン電極の相互に対向するエッジ部分が滑らかに形成されるとともに、インクの液溜まりに起因した電極パターンの崩れが抑制される。このため、有機薄膜トランジスタの個体間における特性のばらつきを低減することができる。すなわち、真空装置を用いない簡便且つ歩留まりの高い有機薄膜トランジスタの製造が可能となり、得られた有機薄膜トランジスタの特性が高く且つ均一なものとなる。
また、第1および第2下地層51,61上に導電性を有する導電層(ここでは、第1および第2電極本体層52,62)が形成された後に、該導電層の表面に金がめっきされることで、ソースおよびドレイン電極に相当する第1および第2電極5,6が形成される。このため、有機TFT10におけるキャリア移動度を高めることができる。
また、第1および第2電極5,6の形成後に、第1電極5と第2電極6との間の空間領域に有機半導体の溶液がIJ法によって塗布されて乾燥されることで、有機半導体層7が形成される。すなわち、第1および第2電極5,6の相互に対向するエッジ部分が滑らかに形成された後に、有機半導体層7が塗布によって形成される。このため、有機TFT10の製造コストの上昇を抑制しつつ、有機TFT10の個体間における特性のばらつきを抑制することができる。
<その他>
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
◎例えば、上記実施形態では、第1および第2電極5,6の電極パターンのうちの相互に対向するエッジ部分のみが連続描画処理で形成され、その他の部分については間引き描画処理で形成されたが、これに限られない。例えば、第1および第2電極5,6と有機半導体層7との間の電気抵抗の低減、および該電気抵抗の個体間におけるばらつきの低減を実現するためには、第1および第2電極5,6の電極パターンのうちの相互に対向するエッジ部分については連続描画処理によって形成されなければならないが、該エッジ部分以外の少なくとも一部の領域が間引き描画処理によって形成されれば良い。
但し、第1および第2電極5,6の相互に対向するエッジ部分の形状が、インクの液溜まりに起因して乱れる現象を抑制して、該エッジ部分をより滑らかに形成するためには、第1および第2電極5,6の電極パターンのうちの相互に対向するエッジ部分の電極パターンに隣接する領域が、連続描画処理ではなく間引き描画処理によって形成されることが好ましい。
また、第1および第2電極5,6の電極パターンのうちの相互に対向するエッジ部分以外の部分については、間引き描画処理で形成される領域が大きくなれば、第1および第2電極5,6の電極パターンの形状、ひいては第1および第2電極5,6の形状が、インクの液溜まりに起因して乱れる現象が抑制される。すなわち、有機TFT10の個体間における特性のばらつきが抑制される。そして、インクの液溜まりの発生を抑制して、第1および第2電極5,6の電極パターンの崩れをより低減すためには、第1および第2電極5,6の電極パターンを形成する際に連続描画処理によって形成されるラインを相互に隣接させないことが好ましい。
更に、上記実施形態でも説明したが、第1および第2電極5,6の相互に対向するエッジ部分について、インクの液溜まりの発生を抑制して、電極パターンの崩れの低減を図るためには、該エッジ部分が連続描画処理によって形成された後に、該エッジ部分以外の少なくとも一部の領域が間引き描画処理を用いて形成されることが好ましい。
なお、第1および第2電極5,6の電極パターンの一部やそれ以外のパターンのうちで高精度なサイズが要求されていない領域については、適宜連続描画処理によって形成されても構わない。例えば、図4で示すように、第1電極5に対して信号電位を供給するバスラインBLと第1電極5とを電気的に接続する配線CLについては、配線の延設距離が短く且つ単に導通があれば良いだけであるため、高精度なサイズが要求されない。但し、配線のパターンであっても、細長い配線については、連続描画処理によって形成すると、何れかの部分にインクの液溜まりが発生して、短絡などの配線パターンの不良を引き起こす可能性がある。このため、連続描画処理だけでなく、間引き描画処理が適度に組み合わされて形成されることが好ましい。
◎また、上記実施形態では、第1および第2下地層51,61の形成時にIJ法で吐出するインクとして、Agナノインクが使用されたが、これに限られない。例えば、銀(Ag)とパラジウム(Pd)の微細粒子(AgPdナノ粒子)を溶媒に分散させたインク(AgPdナノインク)など、その他の導電性を有する金属ナノ粒子が分散された液が使用されても良いし、ポリピロールなどの有機ナノ粒子が分散された液が使用されても良い。なお、このポリピロールの液としては、例えば、アキレス社製のポリピロール液(PPy液)などが挙げられ、この液は、有機材料であり且つ導電性を有していないナノサイズのポリピロール粒子の分散液である。
◎また、上記実施形態では、第1および第2下地層51,61を、第1および第2電極5,6の電極パターンと称したが、これに限られない。例えば、第1および第2電極5,6のうち、IJ法で形成される領域を、第1および第2電極5,6の電極パターンと称しても良い。
例えば、第1下地層51および第1電極本体層52に相当する導電層をIJ法によって形成し、該導電層に対してAuのめっき処理が行われることで、第1電極5が形成され、第2下地層61および第2電極本体層62に相当する導電層をIJ法によって形成し、該導電層に対してAuのめっき処理が行われることで、第2電極6が形成されても良い。そして、この場合には、第1下地層51と第1電極本体層52とを合わせたものを第1電極5の電極パターンと称し、第2下地層61と第2電極本体層62とを合わせたものを第2電極6の電極パターンと称しても良い。
更に、例えば、IJ法でAuの微粒子を溶剤に分散させたインクを射出することで第1および第2被覆層53,63を形成しても良い。この場合には、第1電極5全体を第1電極5の電極パターンと称し、第2電極6全体を第2電極6の電極パターンと称しても良い。なお、このとき、第1電極5が、第1電極本体部52を含まず、第1下地層51と第1被覆層53とによって形成され、第2電極6が、第2電極本体部62を含まず、第2下地層61と第2被覆層63とによって形成されても良い。
◎また、上記実施形態では、有機TFT10がいわゆるボトムゲート型のものであったが、これに限られず、いわゆるトップゲート型や縦型などといったその他のタイプのものであっても良い。
◎なお、上記実施形態では、有機半導体層7を塗布によって形成したが、有機半導体層7を真空蒸着で形成する方法も考えられる。但し、真空蒸着で有機半導体層7を形成する場合には、第1および第2電極5,6の相互に対向するエッジ部の形状の影響が顕在化しない傾向にある。したがって、低コストで有機TFTを製造することを前提として有機半導体層7を塗布によって形成する手法を採用する際に、上記実施形態で示した手法によって第1および第2電極5,6の電極パターンを形成することが好適となる。
◎なお、間引き描画処理の代わりに、インクの射出タイミングの時間間隔を長して、1ドットが形成されて乾燥された後に次のドットが形成される構成を採用すれば、時間的に連続してインクが着弾して形成されるドット同士が重なるように描画しても、間引き描画処理と同様なパターンが得られる。しかしながら、このような構成では、電極パターンの形成に長時間を要するため、あまり実用的でない。
本実施例では、上記実施形態で説明した製造工程(工程A〜H)に従って有機TFT10を作製した。各種作製条件は下記の通りである。
(a)基板:PES基板(住友ベークライト社製)、
(b)Agナノインク:インクジェット回路形成用銀ナノインキ「SEINTRONICSINK」(住友電工社製)、
(c)Pd触媒液:NNPアクセラ(奥野製薬工業社製)、
(d)Niめっき液:NNPニコロンLTC(奥野製薬工業社製)、
(e)置換Auめっき液:フラッシュゴールドNC(奥野製薬工業社製)、
(f)インクヘッドのノズル径:約5μm、
(g)着弾したインクが形成するドット径:約15μm、
(h)連続描画処理におけるインクヘッドの走査ピッチ:約10μm、
(i)間引き描画処理におけるインクヘッドの走査ピッチ:約20μm、
(j)制御下地層21(Ag膜)の厚み:約20nm、
(k)制御電極本体層22(Ni膜)の厚み:約200nm、
(l)第1および第2下地層51,61(Ag膜)の厚み:約20nm、
(m)第1および第2電極本体層52,62(Ni膜)の厚み:約200nm、
(n)第1および第2被覆層53,63(Au膜)の厚み:約50nm、
(o)有機半導体層7の形成方法:IJ法による有機半導体材料の射出および形成、
(p)有機半導体の素材:TIPSペンタセン。
下表1は、実施例の有機TFT10を16個の製作し、そのキャリア移動度の平均値(平均移動度)、ならびに第1電極5と第2電極6との間を流れる電流のばらつきに係る測定結果を示している。なお、キャリア移動度の測定は、アジレントテクノロジー社製の半導体デバイス・アナライザを用いて行った。具体的には、ソース電極(例えば、第1電極5)とドレイン電極(例えば、第2電極6)間の電圧Vdsを−40Vに設定した状態で、ソース電極とゲート電極(ここでは、制御電極2)との間の電圧(ゲート電圧)Vgsを+40Vから−100Vの範囲で変化させつつ、ゲート電圧Vgs毎にソース電極とドレイン電極との間で流れる電流Idsを測定し、その測定結果に基づきキャリア移動度を算出した。一方、電流のばらつきについては、ゲート電圧Vgsを−100Vに設定した際の電流Idsに基づいて求めた。
また、下表1では、比較例として、第1および第2下地層を連続描画処理のみで形成して製作した有機TFT(比較例1)、第1および第2下地層51,61を間引き描画処理のみで形成して製作した有機TFT(比較例2)、および実施例から第1および第2被覆層53,63が除かれた有機TFT(比較例3)に係る測定結果も併せて示されている。
なお、比較例1に係る第1および第2下地層51,61の形成方法としては、図6で示したものと同様な方法を採用した。また、比較例2に係る第1および第2下地層51,61の形成方法としては、まず間引かれた複数のドット512,612からなるパターンを形成し(図5(a))、次にドットが間引かれた部分が埋められるように複数のドット513,613からなるパターンを形成することで(図5(b))、第1および第2下地層51,61を形成した。また、その後、図5(c)で示すように、第1および第2下地層51,61の間に有機半導体層7を形成した。
Figure 2009239169
上表1で示すように、平均移動度については、実施例、比較例1、および比較例2では、良好な値であるのに対して、比較例3では、極めて低い値となった。これは、ソース電極およびドレイン電極の表面にAuが被覆されていない場合には、ソース電極およびドレイン電極と有機半導体層との間で仕事関数のマッチングが悪くなり、ソース電極およびドレイン電極と有機半導体層との間における接触抵抗が上昇した結果であると考えられる。
電流のばらつきについては、実施例および比較例1では、電流のばらつきが小さく良好であるのに対して、比較例2,3では、電流のばらつきの程度が大きかった。比較例2の電流のばらつきが大きくなったのは、連続描画処理におけるインクの液溜まりに起因してソース電極およびドレインの電極パターンが乱れた結果であると考えられる。また、比較例3の電流のばらつきが大きくなったのは、間引き描画処理によってソース電極およびドレイン電極の相互に対向するエッジ部分の形状が乱れた結果であると考えられる。
以上のように、実施例では、ソース電極およびドレイン電極の電極パターンが連続描画処理と間引き描画処理との併用によって形成されることで、ソース電極およびドレイン電極の相互に対向するエッジ部分が滑らかに形成されるとともに、インクの液溜まりに起因した電極パターンの崩れが抑制される。このため、有機TFTの個体間における特性のばらつきが低減されることが分かった。また、ソース電極およびドレイン電極の表面が金で形成されていると、有機TFTのキャリア移動度が向上することが分かった。
本発明の実施形態に係る有機TFTの構成例を示す断面模式図である。 本発明の実施形態に係る有機TFTの製造工程の概略を示す図である。 本発明の実施形態に係る電極パターンの形成方法を例示する図である。 本発明の実施形態に係る配線パターンを例示する図である。 本発明の比較例に係る電極パターンの形成方法を例示する図である。 連続描画処理による電極パターンの形成方法を例示する図である。
符号の説明
1 基板
2 制御電極
4 絶縁膜
5 第1電極
6 第2電極
7 有機半導体層
10 有機薄膜トランジスタ
21 制御下地層
22 制御電極本体層
51 第1下地層
52 第1電極本体層
53 第1被覆層
61 第2下地層
62 第2電極本体層
63 第2被覆層

Claims (8)

  1. 有機薄膜トランジスタの製造方法であって、
    所定の基板上において、インクジェット法によってインクの液滴を、着弾によって形成されるドットの径以下の短い間隔で時間的に連続して着弾させることで、ソース電極およびドレイン電極に対応する第1および第2電極パターンのうちの少なくとも相互に対向するエッジ部の1ラインの領域を形成する第1領域形成工程と、
    インクジェット法によりインクの液滴を所定間隔で着弾させることによりドット間が離隔したドットパターンを形成した後に、該ドットパターンの各ドット間に対してインクの液滴を着弾させることで、前記第1および第2電極パターンのうちの前記エッジ部以外の少なくとも一部の領域を形成する第2領域形成工程と、
    を備えることを特徴とする有機薄膜トランジスタの製造方法。
  2. 請求項1に記載の有機薄膜トランジスタの製造方法であって、
    前記少なくとも一部の領域が、
    前記第1および第2電極パターンのうちの前記エッジ部に隣接する領域を含むことを特徴とする有機薄膜トランジスタの製造方法。
  3. 請求項1または請求項2に記載の有機薄膜トランジスタの製造方法であって、
    インクジェット法によって、着弾によって形成されるドットの径以下の短い間隔で時間的に連続してインクの液滴を着弾させることで形成される2以上のラインを相互に隣接させることなく、前記第1および第2電極パターンが形成されることを特徴とする有機薄膜トランジスタの製造方法。
  4. 請求項1から請求項3の何れかに記載の有機薄膜トランジスタの製造方法であって、
    前記第1領域形成工程が行われた後に、前記第2領域形成工程が行われることを特徴とする特徴とする有機薄膜トランジスタの製造方法。
  5. 請求項1から請求項4の何れかに記載の有機薄膜トランジスタの製造方法であって、
    前記第1および第2電極パターン上に導電性を有する第1および第2導電層をそれぞれ形成した後に、該第1および第2導電層の表面に金をめっきすることで前記ソース電極および前記ドレイン電極に相当する第1および第2電極を形成する電極形成工程、
    を更に備えることを特徴とする有機薄膜トランジスタの製造方法。
  6. 請求項5に記載の有機薄膜トランジスタの製造方法であって、
    前記電極形成工程が、
    前記第1および第2電極パターンに対して、ニッケルまたは銅をめっきすることで前記第1および第2導電層を形成する導電層形成工程、を含むことを特徴とする有機薄膜トランジスタの製造方法。
  7. 請求項1から請求項6の何れかに記載の有機薄膜トランジスタの製造方法であって、
    前記インクが、
    ナノ粒子を分散させた液であることを特徴とする有機薄膜トランジスタの製造方法。
  8. 請求項1から請求項7の何れかに記載の有機薄膜トランジスタの製造方法であって、
    前記ソース電極および前記ドレイン電極に相当する第1および第2電極が形成された後に、前記第1電極と前記第2電極との間の空間領域に有機半導体の溶液を塗布して乾燥させることで、有機半導体層を形成する半導体層形成工程、
    を更に備えることを特徴とする有機薄膜トランジスタの製造方法。
JP2008085964A 2008-03-28 2008-03-28 有機薄膜トランジスタの製造方法 Expired - Fee Related JP5157582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008085964A JP5157582B2 (ja) 2008-03-28 2008-03-28 有機薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008085964A JP5157582B2 (ja) 2008-03-28 2008-03-28 有機薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2009239169A true JP2009239169A (ja) 2009-10-15
JP5157582B2 JP5157582B2 (ja) 2013-03-06

Family

ID=41252736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008085964A Expired - Fee Related JP5157582B2 (ja) 2008-03-28 2008-03-28 有機薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5157582B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109560A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 有機薄膜トランジスタの製造方法及び該方法で製造された有機薄膜トランジスタ
JP2012109561A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 積層構造のソース・ドレイン電極を有する有機薄膜トランジスタ

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203364A (ja) * 1999-11-29 2001-07-27 Lucent Technol Inc 薄膜トランジスタ
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP2004000927A (ja) * 2002-04-16 2004-01-08 Seiko Epson Corp パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004146796A (ja) * 2002-09-30 2004-05-20 Seiko Epson Corp 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004158805A (ja) * 2002-11-08 2004-06-03 Asahi Kasei Corp 有機半導体素子の製造方法及び有機半導体素子
JP2004530292A (ja) * 2001-03-09 2004-09-30 セイコーエプソン株式会社 パターン化処理方法
JP2005005676A (ja) * 2003-05-16 2005-01-06 Seiko Epson Corp パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
WO2006033282A1 (ja) * 2004-09-22 2006-03-30 Konica Minolta Holdings, Inc. 薄膜トランジスタと薄膜トランジスタ素子シート、及び、薄膜トランジスタと薄膜トランジスタ素子シートの作製方法
WO2007015350A1 (ja) * 2005-08-03 2007-02-08 Konica Minolta Holdings, Inc. 薄膜トランジスタの製造方法
JP2007059893A (ja) * 2005-07-27 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007088382A (ja) * 2005-09-26 2007-04-05 Ricoh Co Ltd 膜パターン及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203364A (ja) * 1999-11-29 2001-07-27 Lucent Technol Inc 薄膜トランジスタ
JP2004530292A (ja) * 2001-03-09 2004-09-30 セイコーエプソン株式会社 パターン化処理方法
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP2004000927A (ja) * 2002-04-16 2004-01-08 Seiko Epson Corp パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004146796A (ja) * 2002-09-30 2004-05-20 Seiko Epson Corp 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004158805A (ja) * 2002-11-08 2004-06-03 Asahi Kasei Corp 有機半導体素子の製造方法及び有機半導体素子
JP2005005676A (ja) * 2003-05-16 2005-01-06 Seiko Epson Corp パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
WO2006033282A1 (ja) * 2004-09-22 2006-03-30 Konica Minolta Holdings, Inc. 薄膜トランジスタと薄膜トランジスタ素子シート、及び、薄膜トランジスタと薄膜トランジスタ素子シートの作製方法
JP2007059893A (ja) * 2005-07-27 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2007015350A1 (ja) * 2005-08-03 2007-02-08 Konica Minolta Holdings, Inc. 薄膜トランジスタの製造方法
JP2007088382A (ja) * 2005-09-26 2007-04-05 Ricoh Co Ltd 膜パターン及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109560A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 有機薄膜トランジスタの製造方法及び該方法で製造された有機薄膜トランジスタ
JP2012109561A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 積層構造のソース・ドレイン電極を有する有機薄膜トランジスタ

Also Published As

Publication number Publication date
JP5157582B2 (ja) 2013-03-06

Similar Documents

Publication Publication Date Title
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
JP4415653B2 (ja) 薄膜トランジスタの製造方法
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP6481784B2 (ja) デバイス製造方法
JP5251068B2 (ja) アクティブマトリクス基板及び電子表示装置
US9041123B2 (en) Thin film transistors and high fill factor pixel circuits and methods for forming same
JP4888043B2 (ja) 有機半導体用組成物、トランジスタの製造方法、アクティブマトリクス装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP4713818B2 (ja) 有機トランジスタの製造方法、及び有機el表示装置の製造方法
KR20070103688A (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
JP5157582B2 (ja) 有機薄膜トランジスタの製造方法
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JP2010272843A (ja) 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
KR100841284B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
TWI617030B (zh) 薄膜電晶體及其製造方法
JP5869859B2 (ja) 回路基板及び回路パターンの形成方法
JP2015005618A (ja) 有機半導体膜の製造方法、有機半導体膜、薄膜トランジスタ、アクティブマトリクス装置、電気光学装置および電子機器
JP6243821B2 (ja) トランジスタ、トランジスタアレイ、および、トランジスタの製造方法
JP2009152358A (ja) 薄膜トランジスタアレイの製造方法
JP2006281137A (ja) 膜付き基板の製造方法、および電子機器の製造方法
JP5212277B2 (ja) 配線パターンの形成方法
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
Lin et al. Top contact organic thin film transistors with ink jet printed metal electrodes
JP2016076547A (ja) 電界効果トランジスタの作製方法
JP2017033987A (ja) インクジェット印刷を用いた導体層形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5157582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees