JP2009239099A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 銅元素の半導体基板方向への拡散及び隣接した配線層間のリーク電流を抑制した半導体装置及びその製造方法を提供する。
【解決手段】 第一の絶縁膜と、第一の絶縁膜中に形成されたコンタクトプラグと、第一の絶縁膜上に形成されたリーク電流抑制層と、リーク電流抑制層上にリーク電流抑制層と積層構造をなすように形成された拡散抑制層と、拡散抑制層上に形成された第二の絶縁膜と、コンタクトプラグ上に形成される銅配線層と、を備えることを特徴とする半導体装置。
【選択図】 図１

Description

本発明は、半導体装置、特に配線層構造に関する。

近年の半導体装置の多層配線化に伴って、配線部に用いる材料として銅が盛んに用いられるようになっている。銅配線はアルミニウム配線と比較して低抵抗であり、エレクトロマイグレーション耐性が大きい等のメリットを有している。この銅配線はダマシン（Damascene）法で形成される。ダマシン法は、まず配線溝やコンタクト孔を形成し、その配線溝やコンタクト孔にバリアメタルや銅膜を埋め込んだ後、不要な部分のバリアメタルや銅膜を除去する方法である。

銅配線の銅元素は配線層が形成されるシリコン酸化膜やｌｏｗ−ｋ膜と呼ばれる低誘電率の絶縁膜中に拡散しやすく、絶縁膜中に拡散した銅元素は隣接した配線間のリーク電流を引き起こしてしまう。また、銅元素が半導体基板表面に形成された素子へ拡散することによってデバイスの特性に不良を招くことも問題となっている。このため、銅配線と、この銅配線が形成される絶縁膜との間にバリアメタルが形成されている。しかし、バリアメタルは一般的に銅と比較して電気抵抗が高いため、バリアメタルの膜厚を厚くすると配線抵抗が上昇してしまう。そこで、配線抵抗の上昇を抑え、さらに銅元素の半導体基板方向への拡散を抑制する構造が求められている。

これに対しては、シリコン酸窒化膜やシリコン炭窒化膜を層間絶縁膜及び銅配線が形成される絶縁膜中に形成することが提案されている。例えば、特許文献１に開示されている構造は銅配線が形成される絶縁膜中にエッチング阻止膜としてシリコン酸窒化膜やシリコン炭窒化膜を形成している。しかし、この構造を用いた場合、層間絶縁膜及び銅配線が形成される絶縁膜と比較してシリコン酸窒化膜やシリコン炭窒化膜の比誘電率が高いため、シリコン酸窒化膜やシリコン炭窒化膜を設けることによって隣接する銅配線間でリーク電流が発生する恐れがある。

また、特許文献２には、層間絶縁膜及び銅配線が形成される絶縁膜中に中間誘電体層を形成する構造が開示されている。この構造の場合も中間誘電体層を設けることによって隣接する銅配線間でリーク電流が発生する恐れがある。
特開２００７−２５８４５７ 特開２０００−２０８４４４

本発明は、上記の問題に鑑みなされたもので、銅元素の半導体基板方向への拡散及び隣接した配線層間のリーク電流を抑制した半導体装置及びその製造方法を提供することを目的とする。

上記目的を達成するために、本発明の一態様による半導体装置は、第一の絶縁膜と、前記第一の絶縁膜中に形成されたコンタクトプラグと、前記第一の絶縁膜上に形成されたリーク電流抑制層と、前記リーク電流抑制層上に前記リーク電流抑制層と積層構造をなすように形成された拡散抑制層と、前記拡散抑制層上に形成された第二の絶縁膜と、前記コンタクトプラグ上に形成される銅配線層と、を備えることを特徴とする。

また、本発明の一態様による半導体装置の製造方法は、第一の絶縁膜を形成する工程と、前記第一の絶縁膜中にコンタクト孔を形成する工程と、前記コンタクト孔内部にコンタクトプラグを形成する工程と、前記第一の絶縁膜及び前記コンタクトプラグ上にリーク電流抑制層を形成する工程と、前記リーク電流抑制層上に前記リーク電流抑制層と積層構造をなすように拡散抑制層を形成する工程と、前記拡散抑制層上に第二の絶縁膜を形成する工程と、少なくとも前記リーク電流抑制層、前記拡散抑制層及び前記第二の絶縁膜中に前記コンタクトプラグの上面を露出する配線溝を形成する工程と、前記配線溝内部に前記コンタクトプラグと電気的に接続される銅配線層を形成する工程と、を備えることを特徴とする。

本発明によれば、銅元素の半導体基板方向への拡散及び隣接した配線層間のリーク電流を抑制した半導体装置及びその製造方法を提供することができる。

以下、本発明の実施形態について図面を参照しながら説明する。図１は、本発明の実施形態の一態様に係る半導体装置の配線層及びコンタクトプラグの断面図である。図１は、多層配線構造の一部、特に複数のうち隣接する２つの配線層及びコンタクトプラグを示しており、素子が形成されたデバイス領域、下層の配線層及び上層の配線層は図示していない。

図１に示す半導体装置の配線層構造は、デバイス領域或いは下層配線層（図示せず）上に第一の絶縁膜１０１が約０．５μｍ〜５．０μｍの厚さで形成されている。その第一の絶縁膜１０１上には、リーク電流抑制層１０３が形成されている。リーク電流抑制層１０３は拡散抑制層１０４と積層構造をなすことにより、隣接する配線間のリーク電流を抑制するために設けられる。リーク電流抑制層１０３の厚さは任意に変更することができるため、隣接する配線間のリーク電流が最小となるような膜厚を選択することが望ましい。そのリーク電流抑制層１０３上にはリーク電流抑制層１０３と積層構造をなすように拡散抑制層１０４が約１０ｎｍ〜１００ｎｍの厚さで形成されている。拡散抑制層１０４は配線部の銅元素が半導体基板方向へ拡散することを抑制するために設けられる。その拡散抑制層１０４上には第二の絶縁膜１０５が約５０ｎｍ〜３．０μｍの厚さで形成されている。

第一の絶縁膜１０１は、配線部と下層或いは上層に形成される別の配線部との間に形成される層間絶縁膜であり、層間絶縁膜中にはコンタクト孔が形成されている。コンタクト孔内部には配線部と下層或いは上層に形成される別の配線部とを電気的に接続するコンタクトプラグ１０２が形成されている。コンタクト孔とコンタクトプラグ１０２の間にはバリア層を形成してもよく、例えば、窒化チタン膜等が考えられる。第二の絶縁膜１０５は配線溝が形成される絶縁膜の一部である。配線溝は少なくともリーク電流抑制層１０３、拡散抑制層１０４及び第二の絶縁膜１０５中に形成されている。その配線溝内部全面にバリアメタル１０６が約３ｎｍ〜５０ｎｍの厚さで形成されている。バリアメタル１０６はバリアメタル１０６上に形成される銅配線１０８からの銅元素の拡散抑制や、第二の絶縁膜１０５との密着性向上等の役割を有している。このバリアメタル１０６は、銅配線１０８とその銅配線１０８の下に形成されたコンタクトプラグ１０２との間にも形成されている。バリアメタル１０６上には銅配線１０８のシード層１０７が形成されており、そのシード層１０７上に銅配線１０８が形成されている。なお、本実施形態では、シード層１０７と銅配線１０８をまとめて配線層１０９と称する。

第一の絶縁膜１０１及び第二の絶縁膜１０５は、例えば、シリコン酸化膜、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜、またはｌｏｗ−ｋ膜と呼ばれる低誘電率絶縁膜等からなる。コンタクトプラグ１０２は、例えば、タングステン膜或いは窒化チタン膜等の導電性材料からなる。リーク電流抑制層１０３は、アルミニウム元素と酸素元素からなる絶縁膜であって、例えば、アルミナ膜等が考えられる。拡散抑制層１０４は、例えば、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜またはシリコン酸窒化膜等からなる。バリアメタル１０６は、例えば、ニオブ膜、タンタル膜、チタン膜、またはそれらの窒化物等の導電性材料からなる。

本実施形態では、拡散抑制層１０４の下にリーク電流抑制層１０３を設け、積層構造とすることによって拡散抑制層１０４を介した配線層１０９間のリーク電流を抑制している。図２は発明者がリーク電流抑制層１０３としてアルミナ層を用いて行った実験により求めた、アルミナ層１０３の厚さと隣接した配線層１０９間のリーク電流との関係を示したグラフである。横軸はアルミナ層１０３の厚さを示しており、縦軸は櫛形オープンショートＴＥＧ（Test Element Group）における隣接した配線層１０９間のリーク電流の大きさを示している。ここで、隣接した配線層１０９間の電界は４ＭＶ／ｃｍである。

図２に示すように、アルミナ層１０３の厚さが１ｎｍ以上の場合は、アルミナ層１０３を形成しない場合と比較して隣接した配線層１０９間のリーク電流を１／５以下に抑制可能であることが分かる。隣接した配線層１０９間のリーク電流は０．０１ｐＡ／ｎｍ以下に抑えることが望ましく、従って、アルミナ層１０３の膜厚は１ｎｍ以上であることが望ましい。

配線層１０９が形成される配線溝は少なくともリーク電流抑制層１０３、拡散抑制層１０４及び第二の絶縁膜１０５中に形成されており、その配線溝内部にはバリアメタル１０６を介して配線層１０９が形成されている。配線溝はリーク電流抑制層１０３、拡散抑制層１０４及び第二の絶縁膜１０５を順次エッチング加工し形成される。配線層１０９とコンタクトプラグ１０２を電気的に確実にコンタクトさせるためには、コンタクトプラグ１０２上に形成された絶縁膜をエッチングにより確実に取り除く必要がある。そのため、配線溝を形成する際に第一の絶縁膜１０１の上面を部分的にエッチングすることにより、コンタクトプラグ１０２上に形成された絶縁膜を確実に取り除くことができる。従って、配線溝は第一の絶縁膜１０１中に部分的に形成されていても構わない。

前記の理由から、配線層１０９の下面は、リーク電流抑制層１０３の下面よりも数ｎｍ程度下に形成されていても構わない。配線層１０９の下面がリーク電流抑制層１０３の下面よりも下に形成されている場合、当然配線層１０９の下面は拡散防止層１０４よりも下に形成される。しかし、拡散抑制層１０４よりも下に形成されている配線層１０９部分は非常に少量であるため、デバイス特性に悪影響を与える可能性は低いと考えられる。また、拡散抑制層１０４よりも下に形成されている配線層１０９部分のバリアメタル１０６の厚さを必要に応じて変化させることにより銅元素の拡散を抑制してもよい。ただし、バリアメタルの厚さを厚くし過ぎると配線抵抗が上昇してしまうため、配線抵抗への影響に注意する必要がある。

リーク電流抑制層１０３と拡散抑制層１０４との積層構造によって、隣接する配線層１０９間のリーク電流を抑制することができる理由の一つとして、以下のことが考えられる。

配線層１０９の下面は電界が集中する角形状部を有しており、この角形状部への電界集中は、隣接する配線層１０９間のリーク電流発生の主な原因となる。角形状部は拡散抑制層１０４の下面よりも下に形成されているため、拡散抑制層１０４を介して流れるリーク電流は拡散抑制層１０４の上部近傍よりも下部近傍を介して流れる電流の方が大きいと考えられる。従って、拡散抑制層１０４の下部にリーク電流抑制層１０３を設けることにより、隣接する配線層１０９間のリーク電流を抑制することができる。

また、リーク電流抑制層１０３は拡散抑制層１０４の下部のみならず上部にも設けても構わない。リーク電流抑制層、拡散抑制層、リーク電流抑制層の３層の積層構造としても、下部のみに設けた場合と同様の理由により隣接する配線層１０９間のリーク電流を抑制することができる。拡散抑制層１０４の上部にもリーク電流抑制層を設けることによって、下部のみに形成した場合と比較して、より効果的に配線層１０９間のリーク電流を抑制することができる。リーク電流抑制層１０３を拡散抑制層１０４の上下に形成する場合、上下のリーク電流抑制層１０３は異なる材料を用いてもよいし、同じ材料を用いて形成してもよい。

拡散抑制層１０４は、銅元素の半導体基板方向への拡散を抑制することを一因として形成される。しかし、拡散抑制層１０４として用いられるシリコン窒化膜やシリコン酸窒化膜は水素元素の拡散源となってしまう恐れがある。水素元素は、半導体基板上に形成されたＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート絶縁膜中において電荷トラップとなり、ＮＢＴＩ（Negative Bias Temperature Instability）の劣化を加速してしまうことが懸念されている。従って、シリコン窒化膜やシリコン酸窒化膜、或いは他の構造領域から発生した水素元素の半導体基板方向への拡散を抑制する必要がある。リーク電流抑制層１０３に水素の拡散を抑制する材料を用いることによって、水素元素の半導体基板方向への拡散を抑制することができる。

水素元素の拡散を抑制する材料として、例えば、アルミナ層は水素元素の拡散を抑制する効果を有しているため、リーク電流抑制層１０３としてアルミナ層を用いると水素元素の半導体基板方向への拡散を抑制することができる。リーク電流抑制層１０３と拡散抑制層１０４との積層構造で水素元素の半導体基板方向への拡散を抑制することにより、信頼性を向上させる効果も期待することができる。

なお、本実施形態では、多層配線層のうちの任意の一層における例を示したが、リーク電流抑制層１０３と拡散抑制層１０４との積層構造は一層の配線層のみに限定されるものではなく、銅元素の拡散抑制効果及び配線層間のリーク電流に応じて複数の配線層に形成されていても構わない。また、銅元素を効率良く拡散抑制するためには、多層配線構造の半導体基板に近い層に形成することが望ましい。

また、この積層構造は前記したように水素元素の半導体基板方向への拡散を抑制する効果も有しているため、半導体基板に近い層に形成することによって水素元素の拡散抑制に対しても高い効果が得られると考えられる。

続いて、本発明の実施形態の一態様に係る半導体装置の製造方法について説明する。図３乃至図６は本発明の実施形態の一態様に係る半導体装置の製造工程を模式的に示す断面図である。図３乃至図６を参照して本発明の実施形態の一態様に係る半導体装置の製造方法について順を追って説明する。

はじめに、図３（ａ）に示すように、第一の絶縁膜１０１、すなわち層間絶縁膜となるシリコン酸化膜をデバイス領域或いは下層配線層（図示せず）上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法等を用いて約０．５μｍ〜５．０μｍの厚さで形成する。第一の絶縁膜１０１を形成後、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて層間絶縁膜１０１をエッチングして平坦化しておくと、後の工程の加工精度を高めることができるため望ましい。続いて、図３（ｂ）に示すように、第一の絶縁膜１０１上に、例えば、塗布法等によりフォトレジスト１１０を塗布する。第一の絶縁膜１０１上に塗布されたフォトレジスト１１０を、図３（ｃ）に示すように、フォトリソグラフィ法により露光、現像し、フォトレジストパターンを形成する。フォトレジストパターンはコンタクト孔１１１を形成する箇所のフォトレジストを除去することにより形成される。次に、図３（ｄ）に示すように、フォトレジストパターンをマスクとしてＲＩＥ法によってコンタクト孔１１１を形成する。コンタクト孔１１１の形成後、フォトレジスト１１０を除去する。フォトレジストを除去した後、例えば、スパッタリング法またはＣＶＤ法等を用いてコンタクト孔１１１の内部全面にバリア層として窒化チタン膜等を形成しても構わない。

次いで、図４（ａ）に示すように、スパッタリング法またはＣＶＤ法等を用いてコンタクトプラグ１０２となるタングステン膜をコンタクト孔１１１内及び層間絶縁膜１０１上に形成する。タングステン膜１０２形成後、図４（ｂ）に示すように、ＣＭＰ法を用いてタングステン膜１０２及び層間絶縁膜１０１のエッチングと平坦化を行う。この際、少なくともコンタクト孔１１１上部及び層間絶縁膜１０１上のタングステン膜１０２が除去されるまで研磨を行い、コンタクト孔１１１内のタングステン膜１０２と層間絶縁膜１０１の上面が同一平面をなすように平坦化を行う。続いて、図４（ｃ）に示すように、ＡＬＤ（Atomic Layer Deposition）法またはスパッタリング法等を用いてコンタクトプラグ１０２及び層間絶縁膜１０１上にリーク電流抑制層１０３となるアルミナ層を０．５ｎｍ〜１０ｎｍ程度の厚さで形成する。アルミナ層１０３はリーク電流の抑制効果の高い１ｎｍ以上の膜厚で形成することが望ましい。アルミナ層１０３形成後、そのアルミナ層１０３上にＣＶＤ法等を用いて拡散抑制層１０４となるシリコン酸窒化膜を約１０ｎｍ〜１００ｎｍの厚さで形成する。その後、シリコン酸窒化膜１０４上にＣＶＤ法等を用いて第二の絶縁膜１０５となるＴＥＯＳ膜を約５０ｎｍ〜３．０μｍの厚さで形成し、そのＴＥＯＳ膜１０５上にフォトレジスト１１２を塗布する。

リーク電流抑制層、拡散抑制層、リーク電流抑制層の３層の積層構造とする場合には、シリコン酸窒化膜１０４上にＡＬＤ法またはスパッタリング法等によりアルミナ層を形成する。前記３層の積層構造のリーク電流抑制層は同じ材料で形成してもよいし、それぞれ別の材料に分けて形成しても構わない。

次に、図５（ａ）に示すように、フォトレジスト１１２をフォトリソグラフィ法により露光、現像し、フォトレジストパターンを形成する。フォトレジストパターンは配線溝１１３を形成する箇所のフォトレジストを除去することにより形成される。次いで、図５（ｂ）に示すように、フォトレジストパターンをマスクとしてＲＩＥ法によってＴＥＯＳ膜１０５、シリコン酸窒化膜１０４、アルミナ層１０３を、順次、異方性エッチングし、配線溝１１３を形成する。配線溝１１３を形成した後、フォトレジスト１１０を除去する。

配線溝１１３を形成する際に、配線溝１１３の一部がコンタクトプラグ１０２及び第一の絶縁膜１０１上面に達した時点でエッチングを終えると、エッチングが不十分であり、配線溝１１３とコンタクトプラグ１０２との間に部分的に絶縁膜が残留する可能性がある。配線溝１１３とコンタクトプラグ１０２との間に絶縁膜が残留すると、配線層１０９とコンタクトプラグ１０２との間に導通不良を起こす恐れがある。そのため、配線溝１１３とコンタクトプラグ１０２との間の絶縁膜を確実に取り除くため、配線溝１１３形成時にオーバーエッチングさせてコンタクトプラグ１０２及び第一の絶縁膜１０１を一部除去しても構わない。

配線溝１１３の形成に続いて、図５（ｃ）に示すように、スパッタリング法またはＣＶＤ法等を用いて配線溝１１３の内部全面及び第二の絶縁膜１０５上にバリアメタル１０６であるチタン窒化膜を形成する。バリアメタル１０６はバリアメタル１０６上に形成される銅膜からの銅元素の拡散を抑制するとともに、第二の絶縁膜１０５との密着性を向上させるために形成される。次に、チタン窒化膜１０６上に銅配線１０８のシード層１０７となる銅膜をスパッタリング法等により形成する。シード層１０７は電解めっき法による銅配線１０８の成長を促進させる効果を有している。続いて、図５（ｄ）に示すように、電解めっき法等を用いてシード層１０７上に銅配線１０８を形成する。

その後、図６（ａ）に示すように、ＣＭＰ法を用いて銅配線１０８、銅膜１０７及びチタン窒化膜１０６のエッチングと平坦化を行う。この際、チタン窒化膜１０６のエッチングレートが銅配線１０８及び銅膜１０７のエッチングレートに比べて十分に遅くなる条件で平坦化を行う。少なくとも配線溝１１３上部、チタン窒化膜１０６及び第二の絶縁膜１０５上の銅配線１０８及び銅膜１０７が除去されるまで研磨を行い、配線溝１１３内の銅配線１０８、銅膜１０７、チタン窒化膜１０６及び第二の絶縁膜１０５の上面が同一平面をなすように平坦化を行う。

続いて、図６（ｂ）に示すように、ＣＶＤ法等を用いて上層の層間絶縁層１１４を形成する。前記のコンタクト層及び配線層形成プロセスを必要な回数繰り返すことにより多層配線構造を形成することができる。

前記した本実施形態によれば、以下のような効果が得られる。すなわち、リーク電流抑制層１０３の上に拡散抑制層１０４を設け、積層構造とすることにより銅元素の半導体基板方向への拡散を抑制するとともに隣接する配線層１０９間のリーク電流を抑制することができる。特に、リーク電流抑制層１０３に水素の拡散を抑制する材料を用いると、半導体基板方向への水素元素の拡散も抑制することができ、信頼性を向上させる効果も期待することができる。

また、リーク電流抑制層１０３に膜厚１ｎｍ以上のアルミナ層を用いると、アルミナ層１０３を形成しない場合と比較して、隣接した配線層１０９間のリーク電流を１／５以下に抑制可能である。さらに、配線層１０９の下面をリーク電流抑制層１０３の下面よりも下に形成することによってンタクトプラグ１０２と配線層１０９とを確実にコンタクトさせることができる。

なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。例えば、配線溝１１３とコンタクト孔１１１を先に形成し、後からコンタクトプラグ１０２及び銅配線１０８を形成するデュアルダマシンプロセスにより製造しても構わない。

本発明の実施形態の一態様に係る半導体装置を示した断面図である。 アルミナ層の厚さと銅配線間のリーク電流の大きさとの関係を示したグラフである。 本発明の実施形態の一態様に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の実施形態の一態様に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の実施形態の一態様に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の実施形態の一態様に係る半導体装置の製造方法の一部を模式的に示した断面図である。

符号の説明

１０１、１１４ 第一の絶縁膜
１０２ コンタクトプラグ
１０３ リーク電流抑制層
１０４ 拡散抑制層
１０５ 第二の絶縁膜
１０６ バリアメタル
１０７ シード層
１０８ 銅配線
１０９ 配線層
１１０、１１２ フォトレジスト
１１１ コンタクト孔
１１３ 配線溝

Claims (5)

1. 第一の絶縁膜と、
   前記第一の絶縁膜中に形成されたコンタクトプラグと、
   前記第一の絶縁膜上に形成されたリーク電流抑制層と、
   前記リーク電流抑制層上に前記リーク電流抑制層と積層構造をなすように形成された拡散抑制層と、
   前記拡散抑制層上に形成された第二の絶縁膜と、
   前記コンタクトプラグ上に形成される銅配線層と、
   を備えることを特徴とする半導体装置。
2. 前記リーク電流抑制層は、アルミナ層であることを特徴とする請求項１記載の半導体装置。
3. 前記リーク電流抑制層の厚さは、１ｎｍ以上であることを特徴とする請求項２記載の半導体装置。
4. 前記銅配線層の下面は、前記リーク電流抑制層の下面よりも下に形成されていることを特徴とする請求項１記載の半導体装置。
5. 第一の絶縁膜を形成する工程と、
   前記第一の絶縁膜中にコンタクト孔を形成する工程と、
   前記コンタクト孔内部にコンタクトプラグを形成する工程と、
   前記第一の絶縁膜及び前記コンタクトプラグ上にリーク電流抑制層を形成する工程と、
   前記リーク電流抑制層上に前記リーク電流抑制層と積層構造をなすように拡散抑制層を形成する工程と、
   前記拡散抑制層上に第二の絶縁膜を形成する工程と、
   少なくとも前記リーク電流抑制層、前記拡散抑制層及び前記第二の絶縁膜中に前記コンタクトプラグの上面を露出する配線溝を形成する工程と、
   前記配線溝内部に前記コンタクトプラグと電気的に接続される銅配線層を形成する工程と、
   を備えることを特徴とする半導体装置の製造方法。

Images