JP2009236736A

JP2009236736A - 受信装置及び信号処理システム

Info

Publication number: JP2009236736A
Application number: JP2008084258A
Authority: JP
Inventors: Masaru Sato; 優佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-03-27
Filing date: 2008-03-27
Publication date: 2009-10-15
Also published as: US20090243919A1

Abstract

【課題】スパイク電圧の発生を防止し、応答速度の低下を防止することができる受信装置を提供することを課題とする。
【解決手段】電波を受信するアンテナ（１０１）と、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器（１１１）と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と第２の状態とを制御する状態制御部（１０２）と、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部（１１２）とを有する受信装置が提供される。
【選択図】図１

Description

本発明は、受信装置及び信号処理システムに関する。

ミリ波受信器は、物体もしくは天体から放射される微小なミリ波信号を検出する回路である。受信器の利得の時間変動、温度変動により検出されるレベルの変動をおさえるのがディッケ型受信装置である。ディッケ型受信装置は、例えば、非特許文献１、２に記載されている。

図１１はディッケ型受信装置の構成例を示す図であり、図１２（Ａ）〜（Ｄ）は入力信号がある場合の信号ＳＲ、ＳＡ、ＳＢ及びＳＣの波形図であり、図１３（Ａ）〜（Ｄ）は入力信号がない場合の信号ＳＲ、ＳＡ、ＳＢ及びＳＣの波形図である。

スイッチドライバ１１０４は、スイッチ１１０２を制御するための制御信号ＳＲを出力する。制御信号ＳＲは、例えば１００Ｈｚの信号である。アンテナ１１０１には、ミリ波無線信号が入力される。スイッチ１１０２は、制御信号ＳＲがハイレベル（例えば＋５Ｖ）のときには低雑音増幅器１１１１の入力端子をアンテナ１１０１に接続し、制御信号ＳＲがローレベル（例えば−５Ｖ）のときには低雑音増幅器１１１１の入力端子を抵抗１１０３を介して基準電位ノードに接続する。低雑音増幅器１１１１は、入力信号を増幅し、ミリ波検波器１１１２に出力する。ミリ波検波器１１１２は、高周波数のミリ波信号を検波し、直流信号（低周波数信号）ＳＡを出力する。信号ＳＡは、制御信号ＳＲがハイレベルのときには例えば１Ｖ（図１２（Ｂ））又は−０．９Ｖ（図１３（Ｂ））になり、制御信号ＳＲがローレベルのときには例えば−１Ｖになる。制御信号ＳＲがハイレベルの期間において、アンテナ１１０１がミリ波を受信する場合には信号ＳＡは＋１Ｖになり、アンテナ１１０１がミリ波を受信しない場合には信号ＳＡは−０．９Ｖになる。位相調整器１１０５は、スイッチドライバ１１０４が出力する制御信号ＳＲの位相を調整し、スイッチ１１０２の制御に対応してスイッチ１１１３を制御する。スイッチ１１１３は、位相調整器１１０５の制御に応じて、検波器１１１２の出力端子を乗算器１１１４又は１１１５の入力端子に接続する。スイッチ１１０２がアンテナ１１０１に接続されるときにはスイッチ１１１３は乗算器１１１４に接続され、スイッチ１１０２が抵抗１１０３を介して基準電位ノードに接続されるときにはスイッチ１１１３は乗算器１１１５に接続される。乗算器１１１４は、信号ＳＡを＋１倍して出力する。乗算器１１１５は、信号ＳＡを−１倍して出力する。

加算器１１１６は、乗算器１１１４及び１１１５の出力信号を加算し、信号ＳＢを出力する。具体的には、加算器１１１６は、スイッチ１１１３が乗算器１１１４に接続されているときには乗算器１１１４の出力信号を選択して信号ＳＢとして出力し、スイッチ１１１３が乗算器１１１５に接続されているときには乗算器１１１５の出力信号を選択して信号ＳＢとして出力する。ローパスフィルタ（ＬＰＦ）１１１７は、信号ＳＢの低周波数帯域の信号のみを通過させ、信号ＳＣを出力する。ローパスフィルタ１１１７の遮断周波数をさらに低くすれば、信号ＳＢがさらに平均化され、信号ＳＣは０．１Ｖ付近になる。データ計測部１１１８は、信号ＳＣの電圧値を計測する。

１サイクルの半分の時間ではスイッチ１１０２はアンテナ１１０１に接続され、その時の信号ＳＡはミリ波信号成分と増幅器１１１１の雑音成分を有する。１サイクルの残りの半分の時間ではスイッチ１１０２は抵抗１１０３に接続され、その時の信号ＳＡは増幅器１１１１の雑音成分のみを含む。スイッチ１１１３をスイッチ１１０２に同期させて切り替えることにより、雑音成分の除去及び増幅器１１１１の利得の時間・温度変化分を除去することが可能である。

図１２（Ａ）〜（Ｄ）の例では制御信号ＳＲと信号ＳＡが完全に同期していた例であるが、実際にはわずかに同期がずれる可能性がある。

図１４（Ａ）〜（Ｄ）は、図１２（Ａ）〜（Ｄ）に対応し、信号ＳＡと制御信号ＳＲの位相が５％ずれた場合の信号ＳＲ、ＳＡ、ＳＢ及びＳＣの電圧波形を示す図である。図１４（Ｃ）の信号ＳＢは、同期がずれた箇所において鋭いスパイク電圧が発生する。通常は、ローパスフィルタ１１１７により信号ＳＢの高い周波数を除去し、信号ＳＣを生成する。図１４（Ｄ）の信号ＳＣは、ローパスフィルタ１１１７の遮断周波数を約５００Ｈｚとした場合の波形である。図に示すように、信号ＳＣは、スパイク波形が急峻ではないがまだ残っている。信号ＳＣの平均電圧は０．８０６Ｖであり、本来は１Ｖ（図１２（Ｄ））であるものがスパイクに起因する誤差の影響を受けている。ローパスフィルタ１１１７の遮断周波数を１００Ｈｚ以下にすれば、信号ＳＣはほとんどスパイクがなくなるが、積分時間が長くなるため応答速度が遅くなる。したがって位相調整器１１０５により信号を完全に同期させる必要がある。

図１５（Ａ）〜（Ｄ）は、図１２（Ａ）〜（Ｄ）に対応し、制御信号ＳＲと信号ＳＡの立ち上がり時間及び立ち下がり時間が異なる場合の信号ＳＲ、ＳＡ、ＳＢ及びＳＣの電圧波形を示す図である。スイッチ１１０２を切り換えても応答時間に差があるため制御信号ＳＲと信号ＳＡとの間に立ち上がり時間及び立ち下がり時間の差が出てしまう。この現象では、立ち上がり時間を補正することは現実的には困難である。信号ＳＢ及びＳＣには、スパイクが現れている。信号ＳＣの平均電圧も０．８６Ｖと誤差を生じている。

以上のように、上記の受信装置では、信号ＳＡと制御信号ＳＲの位相を完全に一致させる必要がある。さらに、信号ＳＡの立ち上がり時間及び立ち下がり時間が制御信号ＳＲのものと異なっているため、スパイク電圧が生じ、これにより計測電圧に誤差が生じる。スパイク電圧を除去するため、ローパスフィルタ１１１７の遮断周波数を下げると、応答速度が遅くなるという問題が生じる。

M. E. Tiuri, "Radio Astronomy Receivers", IEEE Trans. On Antenna and Propagation, vol. AP, pp.930-938, Dec.1964. M. K. Joung，博士学位論文，２００４年，東北大学

本発明の目的は、スパイク電圧の発生を防止し、応答速度の低下を防止することができる受信装置、信号処理システムを提供することである。

本発明の受信装置は、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と第２の状態とを制御する状態制御部と、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部とを有することを特徴とする。

また、本発明の信号処理システムは、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部とを有することを特徴とする。

また、本発明の信号処理システムは、電波を受信するアンテナと、前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部とを有することを特徴とする。

エッジ部に対応する信号を破棄することにより、スパイク電圧の発生を減少させることができる。

（第１の実施形態）
図１は本発明の第１の実施形態によるディッケ型受信装置の構成例を示す図であり、図２（Ａ）〜（Ｄ）は入力信号がある場合の信号ＳＲ、ＳＤ、ＳＥ及びＳＦの波形図である。

スイッチドライバ１０４は、スイッチ１０２を制御するための制御信号ＳＲを出力する。制御信号ＳＲは、例えば１００Ｈｚの信号である。アンテナ１０１には、例えばミリ波無線信号（電波）が入力される。スイッチ１０２は、制御信号ＳＲがハイレベル（例えば＋５Ｖ）のときにはミリ波受信器１１１の入力端子をアンテナ１０１に接続し、制御信号ＳＲがローレベル（例えば−５Ｖ）のときにはミリ波受信器１１１の入力端子を抵抗１０３を介して基準電位ノードに接続する。

図６（Ａ）〜（Ｃ）は、ミリ波受信器１１１の３種類の構成例を示す回路図である。図６（Ａ）のミリ波受信器１１１は、ミリ波検波器６０１を有する。検波器６０１は、入力端子ＩＮの高周波数のミリ波信号を検波し、直流信号（低周波数信号）ＳＡを出力端子ＯＵＴから出力する。直流信号ＳＡは、図１２（Ｂ）の信号ＳＡと同じである。検波器６０１の回路構成は、後に図７を参照しながら説明する。

図６（Ｂ）のミリ波受信器１１１は、ミリ波検波器６０１及び低雑音増幅器６０２を有する。低雑音増幅器６０２は、入力端子ＩＮの入力信号を増幅し、ミリ波検波器６０１に出力する。検波器６０１は、増幅器６０２が出力する高周波数のミリ波信号を検波し、直流信号ＳＡを出力端子ＯＵＴから出力する。

図６（Ｃ）のミリ波受信器１１１は、検波器６０１、発振源６０３及びミキサ６０４を有する。発振源６０３は、ローカル信号ＬＯを出力する。ミキサ６０４は、入力端子ＩＮの入力信号をローカル信号ＬＯでミキシングし、中間周波数信号ＩＦを出力する。例えば、入力信号ＩＮの入力信号が１００ＧＨｚ、ローカル信号ＬＯが５０ＧＨｚの場合、中間周波数信号ＩＦは５０ＧＨｚ（＝１００−５０ＧＨｚ）になる。検波器６０１は、高周波数（例えば１００ＧＨｚ）用検波器でなく、低周波数（例えば５０ＧＨｚ）用検波器でよい。検波器６０１は、低周波数で動作するので、検波感度が向上し、コストを下げることができる。

図７は、検波器６０１の構成例を示す回路図である。容量７０１は、入力端子ＩＮ及びダイオード７０２のアノード間に接続される。ダイオード７０２のカソードは、基準電位ノードに接続される。インダクタ７０３は、ダイオード７０２のアノード及び出力端子ＯＵＴ間に接続される。抵抗７０４は、出力端子ＯＵＴ及び基準電位ノード間に接続される。検波器６０１は、ダイオード７０２を用いて整流することにより、入力端子ＩＮの交流高周波数信号を直流信号（低周波数信号）に変換し、出力端子ＯＵＴから出力することができる。

図１において、ミリ波受信器１１１は、上記のように、検波器６０１により検波された直流信号ＳＡ（図１２（Ｂ））を出力する。信号ＳＡは、制御信号ＳＲがハイレベルのときには例えば１Ｖ（図１２（Ｂ））又は−０．９Ｖ（図１３（Ｂ）参照）になり、制御信号ＳＲがローレベルのときには例えば−１Ｖになる。制御信号ＳＲがハイレベルの期間において、アンテナ１０１がミリ波を受信する場合には信号ＳＡは＋１Ｖになり、アンテナ１１０１がミリ波を受信しない場合には信号ＳＡは−０．９Ｖになる。

Ａ／Ｄ変換器１０５は、アナログ／デジタル変換器であり、スイッチドライバ１０４が出力する制御信号ＳＲをアナログからデジタルに変換し、エッジ検出部１０６に出力する。エッジ検出部１０６は、デジタルの制御信号ＳＲのエッジを検出し、スイッチ１１２を制御する。

ミリ波受信器１１１の出力端子は、端子Ｔ１に接続される。スイッチ１１２は、制御信号ＳＲのエッジ部が検出された時には端子Ｔ１を端子Ｔ２に接続し、制御信号ＳＲのエッジ部に対応する信号ＳＡを破棄する。また、スイッチ１１２は、制御信号ＳＲのエッジ部が検出されない時には端子Ｔ１を端子Ｔ３に接続し、制御信号ＳＲのエッジ部でない部分に対応する信号ＳＡのみを残す。端子Ｔ２は、抵抗を介して基準電位ノードに接続され、終端される。また、端子Ｔ２は、基準電位ノードに短絡してもよい。また、端子Ｔ２は、開放状態（ハイイピーダンス状態）にしてもよい。図２（Ｂ）の信号ＳＤは、端子Ｔ３の信号である。信号ＳＤは、制御信号ＳＲのエッジ部に対応する部分がハイインピーダンス状態になっており、信号がない状態である。

ハイレベル／ローレベル判定部１０７は、Ａ／Ｄ変換器１０５及びエッジ検出部１０６の出力信号を基に、制御信号ＳＲのハイレベル及びローレベルを判定し、スイッチ１１３を制御する。スイッチ１１３は、制御信号ＳＲがハイレベルの場合には端子Ｔ３を端子Ｔ４に接続し、制御信号ＳＲがローレベルの場合には端子Ｔ３を端子Ｔ５に接続する。端子Ｔ４は乗算器１１４の入力端子に接続され、端子Ｔ５は乗算器１１５の入力端子に接続される。

乗算器１１４は、スイッチ１１３を介して入力された信号ＳＤを＋１倍して出力する。乗算器１１５は、スイッチ１１３を介して入力された信号ＳＤを−１倍して出力する。

加算器１１６は、乗算器１１４及び１１５の出力信号を加算し、信号ＳＥを出力する。具体的には、加算器１１６は、スイッチ１１３が乗算器１１４に接続されているときには乗算器１１４の出力信号を選択して信号ＳＥとして出力し、スイッチ１１３が乗算器１１５に接続されているときには乗算器１１５の出力信号を選択して信号ＳＥとして出力する。信号ＳＥは、制御信号ＳＲのエッジ部に対応する部分がハイインピーダンス状態になっており、信号がない状態である。

Ａ／Ｄ変換器１１７は、信号ＳＥをアナログからデジタルに変換し、信号ＳＥ中の信号がない部分を削除してつめて、信号ＳＦを出力する。信号ＳＦは、信号ＳＥに対して、ハイインピーダンス状態の部分を削除してつめた信号である。

ローパスフィルタ（ＬＰＦ）１１８は、信号ＳＦの高周波数成分を除去し、信号ＳＦの低周波数帯域の信号のみを通過させ、データ計測部１１９に出力する。データ計測部１１９は、ローパスフィルタ１１８の出力信号の電圧値を計測する。なお、ローパスフィルタ１１８は必須ではなく、信号のノイズが少ない場合にはローパスフィルタ１１８を削除してもよい。

図２（Ａ）〜（Ｄ）はアンテナ１０１がミリ波を受信した場合の波形図である。アンテナ１０１がミリ波を受信しない場合には、図１３（Ａ）〜（Ｄ）の波形図において、図２（Ａ）〜（Ｄ）と同様に、制御信号ＳＲのエッジ部に対応する信号ＳＢがハイインピーダンス状態になり、信号ＳＦは信号ＳＥのハイインピーダンス状態の個所を削除してつめた信号になる。その際、ローパスフィルタ１１８の遮断周波数をさらに低くすれば、信号ＳＥがさらに平均化され、信号ＳＦは０．１Ｖ付近になる。

以上のように、まず、スイッチドライバ１０４からの制御信号ＳＲによりスイッチ１０２の切り換え動作を行う。制御信号ＳＲは、Ａ／Ｄ変換器１０５によりアナログからデジタルに変換され、エッジ検出部１０６及びハイレベル／ローレベル判定部１０７により、エッジ部にあるのか、及びハイレベルにあるか又はローレベルにあるかが判定される。制御信号ＳＲは、比較的大振幅な信号（例えば±５Ｖ）であるため判定が容易である。制御信号ＳＲのエッジ及びその近辺のタイミングであるエッジ部においては、スイッチ１１２により端子Ｔ１を端子Ｔ２に接続する。エッジ部以外のタイミングにおいては、スイッチ１１２は、端子１を端子３に接続する。さらに、制御信号ＳＲがハイレベル又はローレベルであるかにより、スイッチ１１３を切り換える。その後、加算器１１６がデータを合成して、ローパスフィルタ１１８を通過後、データ計測部１１９でデータを計測する。

図２（Ａ）〜（Ｄ）に示すように、制御信号ＳＲの立ち上がり及び立ち下がり区間のエッジ部（例えばエッジとして制御信号ＳＲが切り替わる時間の±５％）の信号ＳＡをスイッチ１１２の切り替えにより破棄するため、信号ＳＥにおいてスパイク電圧は発生しない。Ａ／Ｄ変換器１１７は、信号ＳＥをアナログからデジタルに変換後、信号がない部分をつめて信号ＳＦを出力する。信号ＳＦの平均電圧は１Ｖであり誤差がない。もちろん現実的には、信号ＳＡに雑音がのっているため誤差は生ずる。この場合は、ローパスフィルタ１１８により雑音を除去する必要がある。しかし、信号ＳＡと制御信号ＳＲとのタイミングずれに起因する雑音はない。また、本実施形態は、制御信号ＳＲと信号ＳＡの位相を完全に一致させる必要がないため、図１１の受信装置と比較すると格段に自由度が高くなる。本実施形態は、信号ＳＥのスパイクノイズを除去する必要がなく、ローパスフィルタ１１８の遮断周波数を低くする必要がないため、応答速度は速い。

以上のように、スイッチ１０２がアンテナ１０１に接続されると、その時の信号ＳＡはミリ波信号成分とミリ波受信器（増幅器）１１１の雑音成分を有する。スイッチ１０２が抵抗１０３に接続されると、その時の信号ＳＡはミリ波受信器（増幅器）１１１の雑音成分のみを含む。スイッチ１１３を切り替えることにより、雑音成分の除去及びミリ波受信器（増幅器）１１１の利得の時間・温度変化分を除去することが可能である。

なお、乗算器１１４は＋１倍する代わりに＋Ｎ倍し、乗算器１１５は−１倍する代わりに−Ｎ倍してもよい。ここで、Ｎは自然数又は小数である。

ミリ波受信装置は、物体又は天体から放射される微小なミリ波信号を検出する回路である。特に、ディッケ型ミリ波受信装置は、受信装置の利得の時間変動、温度変動により検出されるレベルの変動をおさえることができる。本実施形態は、電波天文やパッシブイメージセンサ等の微小な高周波電力を高感度で検出することができる。

（第２の実施形態）
図３は、本発明の第２の実施形態によるディッケ型受信装置の構成例を示す図である。本実施形態（図３）は、第１の実施形態（図１）に対して、スイッチ１１３、乗算器１１４，１１５、加算器１１６及びＡ／Ｄ変換器１１７を削除し、Ａ／Ｄ変換器３０１、乗算部３０２，３０３、加算部３０４を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。

Ａ／Ｄ変換器３０１は、端子Ｔ３の信号ＳＤをアナログからデジタルに変換する。ハイレベル／ローレベル判定部１０７は、Ａ／Ｄ変換器１０５及びエッジ検出部１０６の出力信号を基に、制御信号ＳＲのハイレベル及びローレベルを判定する。ハイレベル／ローレベル判定部１０７により制御信号ＳＲがハイレベルであると判定されると、そのタイミングで、乗算部３０２はＡ／Ｄ変換器３０１の出力信号を＋１倍して出力する。また、ハイレベル／ローレベル判定部１０７により制御信号ＳＲがローレベルであると判定されると、そのタイミングで、乗算部３０３はＡ／Ｄ変換器３０１の出力信号を−１倍して出力する。

加算部３０４は、乗算部３０２及び３０３の出力信号を加算し、信号がない部分を削除してつめて、信号ＳＦを出力する。具体的には、加算部３０４は、制御信号ＳＲがハイレベルであるときには乗算部３０２の出力信号を選択して信号ＳＦとして出力し、制御信号ＳＲがローレベルであるときには乗算部３０３の出力信号を選択して信号ＳＦとして出力する。ただし、加算部３０４は、制御信号ＳＲのエッジ部に対応する信号がない部分を削除して、信号ＳＦを出力する。以下、第１の実施形態と同様に、ローパスフィルタ１１８及びデータ計測部１１９の処理を行う。

なお、乗算部３０２は＋１倍する代わりに＋Ｎ倍し、乗算部３０３は−１倍する代わりに−Ｎ倍してもよい。ここで、Ｎは自然数又は小数である。

本実施形態は、Ａ／Ｄ変換器３０１をスイッチ１１２の直後に接続したものであり、図１のハードウェア的なスイッチ１１３の代わりにソフトウェア的に場合分けをすることで、第１の実施形態と同様な機能を実現させる。

（第３の実施形態）
図４は、本発明の第３の実施形態によるディッケ型受信装置の構成例を示す図である。本実施形態（図４）は、第２の実施形態（図３）に対して、スイッチ１１２及びＡ／Ｄ変換器３０１を削除し、Ａ／Ｄ変換器４０１を追加したものである。以下、本実施形態が第２の実施形態と異なる点を説明する。

Ａ／Ｄ変換器４０１は、信号ＳＡをアナログからデジタルに変換する。エッジ検出部１０６は、制御信号ＳＲのエッジ部を検出すると、そのタイミングのＡ／Ｄ変換器４０１の出力信号を破棄し、制御信号ＳＲのエッジ部を検出しない時には、そのタイミングのＡ／Ｄ変換器４０１の出力信号を乗算部３０２又は３０３に出力する。ハイレベル／ローレベル判定部１０７により制御信号ＳＲがハイレベルであると判定されると、そのタイミングで、乗算部３０２はＡ／Ｄ変換器４０１の出力信号を＋１倍して出力する。また、ハイレベル／ローレベル判定部１０７により制御信号ＳＲがローレベルであると判定されると、そのタイミングで、乗算部３０３はＡ／Ｄ変換器４０１の出力信号を−１倍して出力する。

加算部３０４は、乗算部３０２及び３０３の出力信号を加算し、信号がない部分を削除してつめて、信号ＳＦを出力する。以下、第１の実施形態と同様に、ローパスフィルタ１１８及びデータ計測部１１９の処理を行う。

本実施形態では、Ａ／Ｄ変換器４０１はミリ波受信器１１１の出力信号ＳＡをアナログからデジタルに変換する。Ａ／Ｄ変換器４０１は、応答速度の速い高性能なものが求められるが、本実施形態はスイッチ数が少なく低コスト化につながる。本実施形態の機能は第１及び第２の実施形態と同等である。

（第４の実施形態）
図５（Ａ）は本発明の第４の実施形態によるディッケ型受信装置の構成例を示す図であり、図５（Ｂ）は図５（Ａ）の装置の動作を説明するための波形図である。本実施形態（図５（Ａ））は、第３の実施形態（図４）に対して、エッジ検出部１０６及びＡ／Ｄ変換器４０１を削除し、Ａ／Ｄ変換器５０１及び微分演算部５０２を追加したものである。以下、本実施形態が第３の実施形態と異なる点を説明する。

Ａ／Ｄ変換器５０１は、ミリ波受信器１１１の出力信号ＳＡをアナログからデジタルに変換する。図５（Ｂ）に、信号ＳＡの例を示す。信号ＳＡは、現実には、ノイズを含み、ある傾きの立ち上がりエッジ及び立ち下がりエッジを有する。微分演算部５０２は、Ａ／Ｄ変換器５０１の出力信号を微分演算し、図５（Ｂ）に示す微分信号を生成する。微分信号は、信号ＳＡの立ち上がりエッジでは正値の信号になり、信号ＳＡの立ち下がりエッジでは負値の信号になり、信号ＳＡのハイレベル及びローレベルでは略０になる。微分演算部５０２は、微分信号の絶対値が閾値より大きい期間ＴＢでは、信号ＳＡのエッジ部であると判定することができ、微分信号の絶対値が閾値より小さい期間ＴＡでは、信号ＳＡのエッジ部ではないと判定することができる。微分演算部５０２は、図４のエッジ検出部１０６と同様に、信号ＳＡのエッジ部を検出することができる。

微分演算部５０２は、信号ＳＡのエッジ部を検出すると、そのタイミングのＡ／Ｄ変換器５０１の出力信号を破棄し、信号ＳＡのエッジ部を検出しない時には、そのタイミングのＡ／Ｄ変換器５０１の出力信号を乗算部３０２又は３０３に出力する。ハイレベル／ローレベル判定部１０７は、Ａ／Ｄ変換器１０５の出力信号を基に制御信号ＳＲのハイレベル及びローレベルを検出することができる。ハイレベル／ローレベル判定部１０７により制御信号ＳＲがハイレベルであると判定されると、そのタイミングで、乗算部３０２はＡ／Ｄ変換器５０１の出力信号を＋１倍して出力する。また、ハイレベル／ローレベル判定部１０７により制御信号ＳＲがローレベルであると判定されると、そのタイミングで、乗算部３０３はＡ／Ｄ変換器５０１の出力信号を−１倍して出力する。

なお、ハイレベル／ローレベル判定部１０７が制御信号ＳＲのハイレベル及びローレベルを判定する場合を例に説明したが、ハイレベル／ローレベル判定部１０７はＡ／Ｄ変換器５０１の出力信号を基に制御信号ＳＲのハイレベル及びローレベルを判定するようにしてもよい。例えば、図１２（Ｂ）の受信信号がある場合には、ミリ波受信器１１１の出力信号ＳＡが１Ｖであれば制御信号ＳＲがハイレベル、ミリ波受信器１１１の出力信号ＳＡが−１Ｖであれば制御信号ＳＲがローレベルであると判定することができる。また、図１３（Ｂ）の受信信号がない場合には、ミリ波受信器１１１の出力信号ＳＡが−０．９Ｖであれば制御信号ＳＲがハイレベル、ミリ波受信器１１１の出力信号ＳＡが−１Ｖであれば制御信号ＳＲがローレベルであると判定することができる。その場合、Ａ／Ｄ変換器１０５は不要である。ハイレベル／ローレベル判定部１０７により制御信号ＳＲがハイレベルであると判定されると、そのタイミングで、乗算部３０２はＡ／Ｄ変換器５０１の出力信号を＋１倍して出力する。また、ハイレベル／ローレベル判定部１０７により制御信号ＳＲがローレベルであると判定されると、そのタイミングで、乗算部３０３はＡ／Ｄ変換器５０１の出力信号を−１倍して出力する。それ以降は、上記の説明と同じである。

第１〜第４の実施形態は、信号ＳＡのうちのエッジ部のデータを使わず、エッジ部以外のデータを使うものである。本実施形態は、その使わないデータの時間をなるべく少なくするために、信号ＳＡのエッジ部を検出するものである。データ破棄する区間を短くすることにより、受信装置の感度を上がることができる。微分演算部５０２は、信号ＳＡを微分する。信号ＳＡのエッジ部は微分信号が変化するが、立ち上がった後又は立ち下がった後は微分信号が０となる。本実施形態は、微分信号が０となる区間のみデータを使用する。これにより、信号ＳＡのエッジ部以外のデータのみを使用することができる。

（第５の実施形態）
図９は、本発明の第５の実施形態による信号処理システムの構成例を示す図である。第３の実施形態（図４）において、Ａ／Ｄ変換器１０５及び４０１の後段のデジタル信号の処理は、ハードウェアの処理でも、ソフトウェアの処理でもよい。本実施形態（図９）は、Ａ／Ｄ変換器１０５及び４０１の後段として、第３の実施形態（図４）のエッジ検出部１０６、ハイレベル／ローレベル判定部１０７、乗算部３０２，３０３、加算部３０４、ローパスフィルタ１１８及びデータ計測部１１９をコンピュータ９０２により実現する。

本実施形態の信号処理システムは、例えばパッシブイメージセンサであり、図４の回路の組みを複数有する。具体的には、信号処理システムは、図４のアンテナ１０１、スイッチ１０２、抵抗１０３、ミリ波受信器１１１、Ａ／Ｄ変換器４０１、スイッチドライバ１０４及びデータ変換器１０５の組みを複数配置する。複数のアンテナ１０１は、２次元状に配置される。２次元状に配置された複数のアンテナ１０１がイメージセンサの画素に対応する。アンテナ１０１は、物体又は天文から放射される微小なミリ波信号を受信する。これにより、信号処理システムは、デジタルカメラのように、２次元画像を生成することができる。

Ａ／Ｄ（アナログ／デジタル）変換ボード９０１には、複数のＡ／Ｄ変換器４０１及び複数のＡ／Ｄ変換器１０５が搭載される。コンピュータ９０２は、Ａ／Ｄ変換ボード９０１内のＡ／Ｄ変換器４０１及び１０５の出力端子に接続され、複数組みの図４のエッジ検出部１０６、ハイレベル／ローレベル判定部１０７、乗算部３０２，３０３、加算部３０４、ローパスフィルタ１１８及びデータ計測部１１９の処理を行う。

なお、スイッチドライバ１０４及びデータ変換器１０５は、複数組み設けずに、共通に１個ずつ設けてもよい。その場合、Ａ／Ｄ変換ボード９０１は、複数のＡ／Ｄ変換器４０１及び１個のＡ／Ｄ変換器１０５を有する。コンピュータ９０２は、複数のＡ／Ｄ変換器４０１及び１個のＡ／Ｄ変換器１０５の出力端子に接続される。

図１０は、コンピュータ９０２のハードウェア構成例を示すブロック図である。コンピュータ９０２は、例えばパーソナルコンピュータである。バス１００１には、中央処理装置（ＣＰＵ）１００２、ＲＯＭ１００３、ＲＡＭ１００４、インタフェース１００５、入力装置１００６、出力装置１００７及び外部記憶装置１００８が接続されている。

ＣＰＵ１００２は、データの処理又は演算を行うと共に、バス１００１を介して接続された各種構成要素を制御するものである。ＲＯＭ１００３には、予めＣＰＵ１００２の制御手順（コンピュータプログラム）を記憶させておき、このコンピュータプログラムをＣＰＵ１００２が実行することにより、起動する。外部記憶装置１００８にコンピュータプログラムが記憶されており、そのコンピュータプログラムがＲＡＭ１００４にコピーされて実行される。ＲＡＭ１００４は、データの入出力、送受信のためのワークメモリ、各構成要素の制御のための一時記憶として用いられる。外部記憶装置１００８は、例えばハードディスク記憶装置やＣＤ−ＲＯＭ等であり、電源を切っても記憶内容が消えない。ＣＰＵ１００２は、ＲＡＭ１００４内のコンピュータプログラムを実行することにより、図４のエッジ検出部１０６、ハイレベル／ローレベル判定部１０７、乗算部３０２，３０３、加算部３０４、ローパスフィルタ１１８及びデータ計測部１１９の処理を行う。

インタフェース１００５は、図９のＡ／Ｄ変換器４０１及び１０５に接続するためのインタフェースであり、Ａ／Ｄ変換器４０１及び１０５の出力信号を入力する。入力装置１００６は、例えばキーボード及びマウス等であり、各種指定又は入力等を行うことができる。出力装置１００７は、ディスプレイ及びプリンタ等である。

本実施形態は、コンピュータ９０２がプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。

上記ではコンピュータ９０２を用いて第３の実施形態（図４）を実現する場合を例に説明したが、同様に、第１、第２及び第４の実施形態もコンピュータ９０２を用いて実現することができる。第１、第２及び第４の実施形態において、Ａ／Ｄ変換器１０５、１１７、３０１、４０１及び５０１の後段のデジタル信号処理は、ハードウェアの処理でも、ソフトウェアの処理でもよく、ソフトウェアの処理の場合にはコンピュータ９０２により実現することができる。

（第６の実施形態）
図８は、本発明の第６の実施形態による受信装置及び信号処理システムの構成例を示す図である。本実施形態は、第１〜第４の実施形態の受信装置及び第５の実施形態の信号処理システムのスイッチ１０２及び抵抗１０３の代わりに、チョッパ８０１を設けたものである。チョッパ８０１は、アンテナ１０１の前方に配置される。ミリ波受信器１１１は、直接、アンテナ１０１に接続される。第１〜第５の実施形態のスイッチ１０２は、高周波数部品であり、高周波数における損失が発生する。チョッパ８０１には、電波吸収体を貼り付けられている。ドライバ１０４は、第１〜第５の実施形態のスイッチドライバ１０４に対応し、制御信号ＳＲを出力する。チョッパ８０１は、制御信号ＳＲに応じて回転する。１サイクルの時間の半分はチョッパ８０１の電波吸収体がアンテナ１０１の前方にあり、１サイクルの残りの半分の時間はチョッパ８０１の電波吸収体がアンテナ１０１の前方にない。アンテナ１０１の前方にチョッパ８０１の電波吸収体があるときには、チョッパ８０１の電波吸収体が電波（ミリ波）を吸収するため、アンテナ１０１は電波を受信せず、第１〜第５の実施形態のスイッチ１０２が抵抗１０３に接続された状態と同様になる。また、アンテナ１０１の前方にチョッパ８０１の電波吸収体がないときには、アンテナ１０１が電波を受信可能になり、第１〜第５の実施形態のスイッチ１０２がミリ波受信器１１１に接続された状態と同様になる。このように、チョッパ８０１は、スイッチ１０２と同様の働きをする。チョッパ８０１は、比較的大きいという欠点があるが、高周波数における損失がないという利点がある。

なお、第１〜第６の実施形態では、ミリ波を受信する場合を例に説明したが、ミリ波以外の電波でもよい。

以上のように、第１〜第３、第５及び第６の実施形態の受信装置は、電波を受信するためのアンテナ１０１と、前記アンテナ１０１を介して受信した信号を検波して出力信号を出力するための検波器６０１とを有する。

状態制御部は、スイッチ１０２又はチョッパ８０１であり、制御信号ＳＲに応じて、前記アンテナ１０１が電波を受信可能でありかつ前記検波器６０１が前記受信した信号を入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する。図１、図３及び図４では、前記状態制御部は、前記制御信号ＳＲに応じて、前記検波器６０１の入力端子を前記アンテナ１０１又は抵抗１０３に接続する第１のスイッチ１０２である。図８では、前記状態制御部は、前記アンテナ１０１の前方に配置され、かつ電波吸収体を有し、かつ前記制御信号ＳＲに応じて回転するチョッパ８０１である。

エッジ部処理部は、エッジ検出部１０６を有し、前記制御信号ＳＲのエッジ部を検出した時には、前記制御信号ＳＲのエッジ部に対応する前記検波器６０１の出力信号ＳＡを破棄し、前記制御信号ＳＲのエッジ部を検出しない時には、前記制御信号ＳＲのエッジ部でない部分に対応する前記検波器６０１の出力信号ＳＡを残す。

ハイレベル／ローレベル処理部は、ハイレベル／ローレベル判定部１０７を有し、前記制御信号ＳＲがハイレベルである時には、前記制御信号ＳＲのハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号ＳＲがローレベルである時には、前記制御信号ＳＲのローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍する。

加算部１１６又は３０４は、前記制御信号ＳＲがハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号ＳＲがローレベルである時には前記第２の係数倍した信号を選択して出力する。

図６（Ｂ）では、増幅器６０２は、前記アンテナ１０１及び前記検波器６０１の間に接続される。また、図６（Ｃ）では、ミキサ６０４は、前記アンテナ１０１及び前記検波器６０１の間に接続され、前記受信した信号をローカル信号ＬＯでミキシングする。

また、図４では、アナログ／デジタル変換器４０１は、前記検波器６０１及び前記エッジ部処理部の間に接続され、信号をアナログからデジタルに変換する。

また、図１及び図３では、前記エッジ部処理部は、前記制御信号ＳＲのエッジ部を検出した時には、前記制御信号ＳＲのエッジ部に対応する前記検波器６０１の出力信号ＳＡを第１の端子Ｔ２に接続し、前記制御信号ＳＲのエッジ部を検出しない時には、前記制御信号ＳＲのエッジ部でない部分に対応する前記検波器６０１の出力信号ＳＡを第２の端子Ｔ３に接続する第２のスイッチ１１２を有する。前記ハイレベル／ローレベル処理部は、前記第２のスイッチ１１２の第２の端子Ｔ３に接続される。前記第２のスイッチ１１２の第１の端子Ｔ２は、終端、短絡又は開放されている。

また、図３では、アナログ／デジタル変換器３０１は、前記第２のスイッチ１１２の第２の端子Ｔ３及び前記ハイレベル／ローレベル処理部の間に接続され、信号をアナログからデジタルに変換する。

また、図１では、アナログ／デジタル変換器１１７は、前記加算部１１６の出力信号ＳＥをアナログからデジタルに変換し、信号がない部分を削除してつめる。

また、図１では、前記ハイレベル／ローレベル処理部は、前記第１の係数倍する第１の乗算部（乗算器）１１４と、前記第２の係数倍する第２の乗算部（乗算器）１１５と、前記制御信号ＳＲがハイレベルである時には、前記第２のスイッチ１１２の第２の端子Ｔ３を前記第１の乗算部１１４の入力端子に接続し、前記制御信号ＳＲがローレベルである時には、前記第２のスイッチ１１２の第２の端子Ｔ３を前記第２の乗算部１１５の入力端子に接続する第３のスイッチ１１３とを有する。

また、図１、図３及び図４では、ローパスフィルタ１１８は、前記加算部１１６又は３０４の後段に接続され、高周波数成分を除去する。

また、第５の実施形態は、電波を受信するためのアンテナ１０１と、前記アンテナ１０１を介して受信した信号を検波して出力信号を出力するための検波器６０１と、制御信号ＳＲに応じて、前記アンテナ１０１が電波を受信可能でありかつ前記検波器６０１が前記受信した信号を入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムである。

第５の実施形態の信号処理システムにおいて、エッジ部処理部は、前記制御信号ＳＲのエッジ部を検出した時には、前記制御信号ＳＲのエッジ部に対応する前記検波器６０１の出力信号ＳＡを破棄し、前記制御信号ＳＲのエッジ部を検出しない時には、前記制御信号ＳＲのエッジ部でない部分に対応する前記検波器６０１の出力信号を残す。ハイレベル／ローレベル処理部は、前記制御信号ＳＲがハイレベルである時には、前記制御信号ＳＲのハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号ＳＲがローレベルである時には、前記制御信号ＳＲのローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍する。加算部１１６又は３０４は、前記制御信号ＳＲがハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号ＳＲがローレベルである時には前記第２の係数倍した信号を選択して出力する。

また、図５の信号処理システム（受信装置）は、電波を受信するためのアンテナ１０１と、前記アンテナ１０１を介して受信した信号を検波して出力信号を出力するための検波器６０１と、制御信号ＳＲに応じて、前記アンテナ１０１が電波を受信可能でありかつ前記検波器６０１が前記受信した信号を入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する。

図５の信号処理システム（受信装置）において、エッジ部処理部は、前記検波器６０１の出力信号ＳＡのエッジ部を検出した時には、前記検波器６０１の出力信号ＳＡを破棄し、前記検波器６０１の出力信号ＳＡのエッジ部を検出しない時には、前記検波器６０１の出力信号ＳＡを残す。ハイレベル／ローレベル処理部は、前記制御信号ＳＲがハイレベルである時には、前記制御信号ＳＲのハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号ＳＲがローレベルである時には、前記制御信号ＳＲのローレベルに対応する前記エッジ部処理部により残された信号を第１の係数とは逆の正負符号の第２の係数倍する。加算部３０４は、前記制御信号ＳＲがハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号ＳＲがローレベルである時には前記第２の係数倍した信号を選択して出力する。前記ハイレベル／ローレベル処理部は、前記制御信号ＳＲを基に前記制御信号ＳＲのハイレベル及びローレベルを検出する。また、前記ハイレベル／ローレベル処理部は、前記検波器６０１の出力信号ＳＡを基に前記制御信号ＳＲのハイレベル及びローレベルを検出してもよい。

以上のように、エッジ部に対応する信号を破棄することにより、スパイク電圧の発生を防止することができる。また、ローパスフィルタによりスパイク電圧を除去する必要がないので、応答速度の低下を防止することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と第２の状態とを制御する状態制御部と、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、
前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部と
を有することを特徴とする受信装置。
（付記２）
前記状態制御部は、前記制御信号に応じて、前記検波器の入力端子を前記アンテナ又は抵抗に接続する第１のスイッチであることを特徴とする付記１記載の受信装置。
（付記３）
前記状態制御部は、前記アンテナの前方に配置され、かつ電波吸収体を有し、かつ前記制御信号に応じて回転するチョッパであることを特徴とする付記１記載の受信装置。
（付記４）
さらに、前記アンテナ及び前記検波器の間に接続される増幅器を有することを特徴とする付記１〜３のいずれか１項に記載の受信装置。
（付記５）
さらに、前記アンテナ及び前記検波器の間に接続され、前記受信した信号をローカル信号でミキシングするためのミキサを有することを特徴とする付記１〜３のいずれか１項に記載の受信装置。
（付記６）
さらに、前記検波器及び前記エッジ部処理部の間に接続され、信号をアナログからデジタルに変換するアナログ／デジタル変換器を有することを特徴とする付記１〜５のいずれか１項に記載の受信装置。
（付記７）
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第１の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第２の端子に接続する第２のスイッチを有し、
前記ハイレベル／ローレベル処理部は、前記第２のスイッチの第２の端子に接続されることを特徴とする付記１〜５のいずれか１項に記載の受信装置。
（付記８）
前記第２のスイッチの第１の端子は、終端されていることを特徴とする付記７記載の受信装置。
（付記９）
前記第２のスイッチの第１の端子は、短絡されていることを特徴とする付記７記載の受信装置。
（付記１０）
前記第２のスイッチの第１の端子は、開放されていることを特徴とする付記７記載の受信装置。
（付記１１）
さらに、前記第２のスイッチの第２の端子及び前記ハイレベル／ローレベル処理部の間に接続され、信号をアナログからデジタルに変換するアナログ／デジタル変換器を有することを特徴とする付記７〜１０のいずれか１項に記載の受信装置。
（付記１２）
さらに、前記加算部の出力信号をアナログからデジタルに変換するアナログ／デジタル変換器を有し、
前記アナログ／デジタル変換器は、信号がない部分を削除してつめることを特徴とする付記７〜１０のいずれか１項に記載の受信装置。
（付記１３）
前記ハイレベル／ローレベル処理部は、
前記第１の係数倍する第１の乗算部と、
前記第２の係数倍する第２の乗算部と、
前記制御信号がハイレベルである時には、前記第２のスイッチの第２の端子を前記第１の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第２のスイッチの第２の端子を前記第２の乗算部の入力端子に接続する第３のスイッチとを有することを特徴とする付記７〜１０のいずれか１項に記載の受信装置。
（付記１４）
さらに、前記加算部の後段に接続されるローパスフィルタを有することを特徴とする１〜１３のいずれか１項に記載の受信装置。
（付記１５）
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、
前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
（付記１６）
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第１の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第２の端子に接続する第２のスイッチを有し、
前記ハイレベル／ローレベル処理部は、前記第２のスイッチの第２の端子に接続されることを特徴とする付記１５記載の信号処理システム。
（付記１７）
前記ハイレベル／ローレベル処理部は、
前記第１の係数倍する第１の乗算部と、
前記第２の係数倍する第２の乗算部と、
前記制御信号がハイレベルである時には、前記第２のスイッチの第２の端子を前記第１の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第２のスイッチの第２の端子を前記第２の乗算部の入力端子に接続する第３のスイッチとを有することを特徴とする付記１６記載の信号処理システム。
（付記１８）
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、
前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
（付記１９）
前記ハイレベル／ローレベル処理部は、前記制御信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする付記１８記載の信号処理システム。
（付記２０）
前記ハイレベル／ローレベル処理部は、前記検波器の出力信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする付記１８記載の信号処理システム。

本発明の第１の実施形態によるディッケ型受信装置の構成例を示す図である。図２（Ａ）〜（Ｄ）は入力信号がある場合の信号の波形図である。本発明の第２の実施形態によるディッケ型受信装置の構成例を示す図である。本発明の第３の実施形態によるディッケ型受信装置の構成例を示す図である。図５（Ａ）は本発明の第４の実施形態によるディッケ型受信装置の構成例を示す図であり、図５（Ｂ）は図５（Ａ）の装置の動作を説明するための波形図である。図６（Ａ）〜（Ｃ）はミリ波受信器の３種類の構成例を示す回路図である。検波器の構成例を示す回路図である。本発明の第６の実施形態による受信装置及び信号処理システムの構成例を示す図である。本発明の第５の実施形態による信号処理システムの構成例を示す図である。コンピュータのハードウェア構成例を示すブロック図である。ディッケ型受信装置の構成例を示す図である。図１２（Ａ）〜（Ｄ）は入力信号がある場合の信号の波形図である。図１３（Ａ）〜（Ｄ）は入力信号がない場合の信号の波形図である。図１４（Ａ）〜（Ｄ）は、信号と制御信号の位相が５％ずれた場合の信号の電圧波形を示す図である。図１５（Ａ）〜（Ｄ）は、制御信号と信号の立ち上がり時間及び立ち下がり時間が異なる場合の信号の電圧波形を示す図である。

符号の説明

１０１アンテナ
１０２スイッチ
１０３抵抗
１０４スイッチドライバ
１０５，１１７Ａ／Ｄ変換器
１０６エッジ検出部
１０７ハイレベル／ローレベル判定部
１１１ミリ波受信器
１１２，１１３スイッチ
１１４，１１５乗算器
１１６加算器
１１８ローパスフィルタ
１１９データ計測部

Claims

電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と第２の状態とを制御する状態制御部と、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、
前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部と
を有することを特徴とする受信装置。
前記状態制御部は、前記制御信号に応じて、前記検波器の入力端子を前記アンテナ又は抵抗に接続する第１のスイッチであることを特徴とする請求項１記載の受信装置。
前記状態制御部は、前記アンテナの前方に配置され、かつ電波吸収体を有し、かつ前記制御信号に応じて回転するチョッパであることを特徴とする請求項１記載の受信装置。
前記エッジ部処理部は、前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を第１の端子に接続し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を第２の端子に接続する第２のスイッチを有し、
前記ハイレベル／ローレベル処理部は、前記第２のスイッチの第２の端子に接続されることを特徴とする請求項１〜３のいずれか１項に記載の受信装置。
さらに、前記加算部の出力信号をアナログからデジタルに変換するアナログ／デジタル変換器を有し、
前記アナログ／デジタル変換器は、信号がない部分を削除してつめることを特徴とする請求項４記載の受信装置。
前記ハイレベル／ローレベル処理部は、
前記第１の係数倍する第１の乗算部と、
前記第２の係数倍する第２の乗算部と、
前記制御信号がハイレベルである時には、前記第２のスイッチの第２の端子を前記第１の乗算部の入力端子に接続し、前記制御信号がローレベルである時には、前記第２のスイッチの第２の端子を前記第２の乗算部の入力端子に接続する第３のスイッチとを有することを特徴とする請求項４記載の受信装置。
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記制御信号のエッジ部を検出した時には、前記制御信号のエッジ部に対応する前記検波器の出力信号を破棄し、前記制御信号のエッジ部を検出しない時には、前記制御信号のエッジ部でない部分に対応する前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を前記第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、
前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
電波を受信するアンテナと、
前記アンテナを介して受信した信号を検波して出力信号を出力する検波器と、
制御信号に応じて、前記アンテナから受信した信号を前記検波器に入力可能な第１の状態と前記第１の状態ではない第２の状態とを制御する状態制御部とを有する受信装置から信号を入力する信号処理システムであって、
前記検波器の出力信号のエッジ部を検出した時には、前記検波器の出力信号を破棄し、前記検波器の出力信号のエッジ部を検出しない時には、前記検波器の出力信号を残すエッジ部処理部と、
前記制御信号がハイレベルである時には、前記制御信号のハイレベルに対応する前記エッジ部処理部により残された信号を第１の係数倍し、前記制御信号がローレベルである時には、前記制御信号のローレベルに対応する前記エッジ部処理部により残された信号を第１の係数とは逆の正負符号の第２の係数倍するハイレベル／ローレベル処理部と、
前記制御信号がハイレベルである時には前記第１の係数倍した信号を選択し、前記制御信号がローレベルである時には前記第２の係数倍した信号を選択して出力する加算部と
を有することを特徴とする信号処理システム。
前記ハイレベル／ローレベル処理部は、前記制御信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする請求項８記載の信号処理システム。
前記ハイレベル／ローレベル処理部は、前記検波器の出力信号を基に前記制御信号のハイレベル及びローレベルを検出することを特徴とする請求項８記載の信号処理システム。