JP2009246947A

JP2009246947A - パルス通信装置、パルス送信装置、パルス受信装置、パルス送受信装置、電子機器、パルス通信方法

Info

Publication number: JP2009246947A
Application number: JP2009000591A
Authority: JP
Inventors: Izumi Iida; 泉飯田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-03-11
Filing date: 2009-01-06
Publication date: 2009-10-22
Also published as: US20090232227A1

Abstract

【課題】ＵＷＢパルス無線通信で、同期捕捉と同期追従を正確に行う。
【解決手段】基準クロックＣＬＫに基づき基準パルスＢＰを発生する基準パルス発生部１０３と、基準クロックＣＬＫに基づき発生した基準パルスＢＰの位相を送信するデータＤＡに基づき換えてデータ変調パルスＤＭＰとして出力するｎ個のデータ変調パルス発生部１０４と、を含む送信回路１００と、送信回路１００が発生した基準パルスＢＰ及びｎ個のデータ変調パルスＤＭＰの中から１対のパルスを乗算し乗算信号ＭＯを出力するｎ個の乗算器１１３と、乗算信号からデータを復元する１つ以上の復調部１２０と、を含む受信回路１１０と、を含むパルス通信装置１。
【選択図】図１

Description

本発明は、超広帯域を利用するパルス通信装置、パルス送信装置、パルス受信装置、パルス送受信装置、電子機器、パルス通信方法に関する。

超広帯域（ＵＷＢ：Ultra-Wide Band）の通信は、非常に広い周波数帯域を利用してデータ通信を行う通信方式である。ＵＷＢの広帯域の信号を利用する通信方式には、従来のスペクトル拡散による方法や直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）などがあるが、その他に非常に短時間のパルスを利用したインパルスラジオ（ＩＲ：Impulse Radio）方式がある。特にＵＷＢ通信におけるＩＲ方式は、ＵＷＢ−ＩＲ方式と呼ばれている。ＵＷＢ−ＩＲ方式では、従来の変調によらない時間軸操作のみで変復調が可能であり回路の簡略化や低消費電力化が期待できるとされている。

ＵＷＢパルス通信においては、パルス幅がナノ秒程度と非常に狭いので同期捕捉と同期追従が重要となる。ここで言う同期とは、パルスの大まかな位置を把握するためのパルス位置同期と、パルスの波形の位相に関するパルス位相同期の２種類がある。例えば、中心周波数５ＧＨｚ、パルス幅１ｎｓのパルスの場合、前者のパルス位置同期では数１００ｐｓ程度の精度で同期が取れればよいが、後者のパルス位相同期では１０数ｐｓの精度が要求される。自乗検波などの包絡線ではパルス位置同期のみでよいが、同期検波ではパルス位置同期とパルス位相同期の両方を必要とする。

自乗検波に比べて同期検波は性能面で上回るが、パルス位相同期を実現するためにはコストやサイズが増加するという課題があった。例えば位相ずれを１０数ｐｓ以内に納めるためには位相ジッタの小さな発振器を用いる必要があり、簡易なリング発振器を用いることは難しい。また、送信側と受信側の周波数偏差が大きいと、通信途中での位相ずれの変化が大きくなりすぎて位相同期追従が困難になるため、コストが高い高精度な発振器を用いなければならない。

この問題を解決するために、例えば特許文献１には、基準パルスとデータ変調パルスを時間Ｔだけずらして送信して、受信側で遅延を補正して基準パルスとデータ変調パルスの乗算演算により相関を計算する遅延検波を用いる方法が記載されている。遅延検波は、受信側でパルス波形を再生する同期検波に比べて性能は劣るが、包絡線検波よりは品質が良い。

特開２００５−１２２７６号公報

しかしながら、従来の方法では、遅延検波に必要な遅延量を集積回路で実現することは難しいという課題がある。例えば、遅延を伝送路で実現しようとすると、パルス幅が１ｎｓと仮定した場合に受信側で必要な伝送路の長さは１０ｃｍ以上となってしまう。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］
基準クロックに基づき基準パルスを発生する基準パルス発生部と、前記基準クロックに基づき発生した前記基準パルスの位相を、送信するデータに基づき変調してデータ変調パルスとして出力するｎ個（ｎは１以上の整数）のデータ変調パルス発生部と、を含む送信回路と、前記送信回路が発生した前記ｎ個のデータ変調パルス及び前記基準パルスの中から１対のパルスを乗算し乗算信号を出力するｎ個の乗算器と、前記乗算信号から前記データを復元するｎ個の復調部と、を含む受信回路と、を含む、ことを特徴とするパルス通信装置。

この構成によれば、基準パルスとｎ個のデータ変調パルスは同一の構成であるため、パルスの中心周波数やタイミングクロックに対するパルス生成遅延は互いにほぼ一定とみなすことができるため、受信側ではバラツキや温度に依存しない安定した復調を行うことが可能となる。

［適用例２］
上記に記載のパルス通信装置において、前記データ変調パルス発生部は、前記基準パルス発生部が発生した前記基準パルスの位相を、送信するデータに基づき変調してデータ変調パルスとして出力するスイッチ回路であることを特徴とするパルス通信装置。

この構成によれば、基準パルスを発生するための基準パルス発生部だけでｎ個のデータ変調パルスを発生することができるので、ｎ個のデータ変調パルスを発生するために別のパルス発生器を設ける必要がなくなり、回路構成を縮小でき消費電力を低減できる。また、基準パルスとｎ個のデータ変調パルスの相互バラツキを更に低減することができる。

［適用例３］
上記に記載のパルス通信装置において、前記受信回路の前記ｎ個の乗算器の一方の入力は、前記送信回路が発生した前記基準パルスであることを特徴とするパルス通信装置。

［適用例４］
上記に記載のパルス通信装置において、前記受信回路の前記ｎ個の乗算器に含まれる所定の乗算器の一方の入力は、前記送信回路が発生した前記基準パルスであり、前記ｎ個の乗算器に含まれる前記所定の乗算器以外の乗算器は、前記ｎ個のデータ変調パルスの中から１対のパルスを乗算することを特徴とするパルス通信装置。

この構成によれば、基準パルスとｎ個のデータ変調パルスは同一の構成であるため、パルスの中心周波数やタイミングクロックに対するパルス生成遅延は互いにほぼ一定とみなすことができるため、受信側ではバラツキや温度に依存しない安定した復調を行うことが可能となる。また、基準パルスを分配する乗算器の数を減らすことができるため、分配能力を低く抑えることができ、回路規模や消費電力を低減することができる。

［適用例５］
上記に記載のパルス通信装置において、前記データ変調パルス発生部は、多値位相の変調を行い、前記復調部は、多値位相の復調を行うことを特徴とするパルス通信装置。

この構成によれば、多値位相のデータを同時に送受信することができる。

［適用例６］
上記に記載のパルス通信装置を備えたことを特徴とする電子機器。

この構成によれば、基準パルスとｎ個のデータ変調パルスは同一の構成であるため、パルスの中心周波数やタイミングクロックに対するパルス生成遅延は互いにほぼ一定とみなすことができるため、受信側ではバラツキや温度に依存しない安定した復調を行うことが可能な電子機器を提供できる。

［適用例７］
上記に記載のパルス通信装置に含まれる前記送信回路と、前記基準パルスを送信する第１の送信部と、前記データ変調パルスを送信する第２の送信部と、を含むことを特徴とするパルス送信装置。

［適用例８］
上記に記載のパルス通信装置に含まれる前記受信回路と、前記基準パルスを受信する第１の受信部と、前記データ変調パルスを受信する第２の受信部と、を含むことを特徴とするパルス受信装置。

［適用例９］
上記に記載のパルス通信装置に含まれる前記送信回路と、上記に記載のパルス通信装置に含まれる前記受信回路と、前記基準パルスを送受信する第１の送受信部と、前記データ変調パルスを送受信する第２の送受信部と、前記第１の送受信部及び前記第２の送受信部に前記送信回路または前記受信回路のいずれかを切り替えて接続するスイッチ回路と、を含むことを特徴とするパルス送受信装置。

［適用例１０］
上記に記載のパルス送信装置を備えたことを特徴とする電子機器。

［適用例１１］
上記に記載のパルス受信装置を備えたことを特徴とする電子機器。

［適用例１２］
上記に記載のパルス送受信装置を備えたことを特徴とする電子機器。

［適用例１３］
基準クロックに基づき基準パルスを発生する基準パルス発生工程と、前記基準クロックに基づき発生した前記基準パルスの位相を、送信するデータに基づき変調してデータ変調パルスとして出力するｎ個（ｎは１以上の整数）のデータ変調パルス発生工程と、を含む送信工程と、前記送信工程により発生した前記ｎ個のデータ変調パルス及び前記基準パルスの中から１対のパルスを乗算し乗算信号を出力するｎ個の乗算工程と、前記乗算信号から前記データを復元するｎ個の復調工程と、を含む受信工程と、を含む、ことを特徴とするパルス通信方法。

以下、パルス通信装置の実施形態について図面に従って説明する。

（第１実施形態）
＜パルス通信装置の構成＞
先ず、第１実施形態に係るパルス通信装置の構成について、図１及び図２を参照して説明する。図１は、第１実施形態に係るパルス通信装置の構成を示す回路図である。図２は、第１実施形態に係るパルス通信装置の動作を示すタイミング図である。

図１に示すように、パルス通信装置１は、送信回路１００と、受信回路１１０と、から構成されている。

送信回路１００は、発振器１０１と、制御部１０２と、基準パルス発生部（ＢＰＧ：Base Pulse Generator）１０３と、ｎ＝１個のデータ変調パルス発生部（ＤＰＧ：Data modulated Pulse Generator）１０４と、から構成されている。

制御部１０２は、発振器１０１が発生するクロックに基づき基準クロックＣＬＫを生成し、基準パルス発生部１０３とデータ変調パルス発生部１０４とに出力する。また、制御部１０２は、送信するデータＤＡをデータ変調パルス発生部１０４に出力する。

基準パルス発生部１０３は、基準クロックＣＬＫに基づき基準パルスＢＰを差動信号で発生し、コイル１０５による電磁結合で受信回路１１０に基準パルスＢＰを送信する。基準パルス発生部１０３は、図２に示すように、基準クロックＣＬＫの立ち上がりの時点で所定の周期分（図２では４周期分）の基準パルスＢＰを発生するパルス発生器（図示せず）を備えている。

データ変調パルス発生部１０４は、基準クロックＣＬＫとデータＤＡに基づきデータ変調パルスＤＭＰを差動信号で発生し、コイル１０６による電磁結合で受信回路１１０にデータ変調パルスＤＭＰを送信する。データ変調パルス発生部１０４は、基準パルス発生部１０３と同等のパルス発生器を備え、図２に示すように、データＤＡが”１”の時は基準パルスＢＰと同相のデータ変調パルスＤＭＰを発生し、データＤＡが”０”の時は基準パルスＢＰの位相を反転したデータ変調パルスＤＭＰを発生する。

受信回路１１０は、２つの差動増幅器１１１，１１２と、ｎ＝１個の乗算器１１３と、１個の復調部１２０と、制御部１１７と、発振器１１８と、から構成されている。復調部１２０は、ローパスフィルタ（ＬＰＦ：Low Pass filter）１１４と、コンパレータ１１５と、サンプルホールド（Ｓ／Ｈ：Sample Hold）回路１１６と、から構成されている。

差動増幅器１１１は、基準パルス発生部１０３が発生した基準パルスＢＰをコイル１０５による電磁結合で受信し、増幅した基準パルス信号ＲＳＣを出力する。差動増幅器１１２は、データ変調パルス発生部１０４が発生したデータ変調パルスＤＭＰをコイル１０６による電磁結合で受信し、増幅したデータ変調パルス信号ＲＳＤを出力する。乗算器１１３は、基準パルス信号ＲＳＣとデータ変調パルス信号ＲＳＤとを乗算し、図２に示す乗算信号ＭＯを出力する。

ローパスフィルタ１１４は、乗算信号ＭＯの高周波成分を濾過した図２に示す濾過信号ＬＯを出力する。コンパレータ１１５は、濾過信号ＬＯと接地電位とを比較した比較信号ＣＯを出力する。制御部１１７は、発振器１１８が発生するクロックに基づき発生したサンプリングクロックＳＣＫをサンプルホールド回路１１６に出力し、サンプルホールド回路１１６は、図２に示すように、サンプリングクロックＳＣＫが立ち上がった時点の比較信号ＣＯを保持し、復調データＤＤを制御部１１７に出力する。

図２に示すように、基準パルスＢＰとデータ変調パルスＤＭＰは、基準クロックＣＬＫに基づき発生しているので、パルスの中心周波数やパルス生成遅延は互いにほぼ一定とみなすことができる。

以上に述べた本実施形態によれば、以下の効果が得られる。

本実施形態では、基準パルスＢＰとデータ変調パルスＤＭＰは同一の構成であるため、パルスの中心周波数やタイミングクロックに対するパルス生成遅延は互いにほぼ一定とみなすことができるため、受信側ではバラツキや温度に依存しない安定した復調を行うことが可能となる。

本実施形態では基準パルスを無変調としているが、スペクトラムのピーク値を低減させて他システムへの与干渉を抑えるために、スクランブル符号で位相変調を施してもよい。その場合には、送信データにあらかじめ基準パルスと同じスクランブル符号を乗じることで、受信側の回路に変更を施すことなく正しいデータの復調が可能となる。

以上、パルス通信装置の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。
以下、変形例を挙げて説明する。

（変形例１）パルス通信装置の変形例１について説明する。前記第１実施形態では、送信回路１００の基準パルス発生部１０３及びデータ変調パルス発生部１０４は、同等のパルス発生器を備えるように説明したが、図３に示す送信回路３００のように、データ変調パルス発生部１０４をスイッチ回路３０１で構成することもできる。スイッチ回路３０１は、データＤＡが”１”の時は基準パルスＢＰと同相のデータ変調パルスＤＭＰを発生するように切り替わり、データＤＡが”０”の時は基準パルスＢＰの位相を反転したデータ変調パルスＤＭＰを発生するように切り替わる。

この構成によれば、基準パルスＢＰを発生するための基準パルス発生部１０３だけにパルス発生器を配置し、データ変調パルスＤＭＰはスイッチ回路３０１で発生することができるので、データ変調パルスＤＭＰを発生するために別のパルス発生器を設ける必要がなくなり、回路構成を縮小でき消費電力を低減できる。また、基準パルスＢＰとデータ変調パルスＤＭＰの相互バラツキを更に低減することができる。

また本実施形態では、基準パルスのスペクトラムのピーク値を低減するために基準パルスにスクランブル符号で位相変調を施した場合でも、データ変調パルスの生成回路や受信回路の構成を変更せずに対応できるため、回路規模や消費電力を増加させることがない。

（変形例２）パルス通信装置の変形例２について説明する。前記第１実施形態では、ｎ＝１個のデータ変調パルスＤＭＰを発生する場合について説明したが、図４に示すように複数個のデータ変調パルスＤＰ１〜ＤＰｎを発生するように構成することもできる。

図４は、変形例２に係るパルス通信装置の構成を示す回路図である。図４に示すように、パルス通信装置４００は、ｎ個のデータ変調パルスＤＰ１〜ＤＰｎを送信する送信回路４１０と、ｎ個のデータ変調パルスＤＰ１〜ＤＰｎを受信する受信回路４２０と、から構成されている。

送信回路４１０は、第１実施形態の送信回路１００を構成した発振器１０１、制御部１０２、基準パルス発生部１０３及びデータ変調パルス発生部１０４の他に、ｎビットのデータＤＡをｎ個のパラレルデータＤ１〜Ｄｎに変換するシリアル／パラレル変換器４１１と、ｎ−１個のデータ変調パルス発生部４１２〜４１３と、を備えている。

データ変調パルス発生部１０４は、基準クロックＣＬＫと１ビット目のデータＤ１とからデータ変調パルスＤＰ１を発生し、コイル１０６を介して送信する。データ変調パルス発生部４１２は、基準クロックＣＬＫと２ビット目のデータＤ２とからデータ変調パルスＤＰ２を発生し、コイル４１５を介して送信する。以下同様に、データ変調パルス発生部４１３は、基準クロックＣＬＫとｎビット目のデータＤｎとからデータ変調パルスＤＰｎを発生し、コイル４１６を介して送信する。

受信回路４２０は、第１実施形態の受信回路１１０を構成した２つの差動増幅器１１１，１１２、乗算器１１３、復調部１２０、制御部１１７及び発振器１１８の他に、ｎ−１個の差動増幅器４２１〜４２２と、ｎ−１個の乗算器４２３〜４２４と、ｎ−１個の復調部４２５〜４２６と、パラレル／シリアル変換器４２７と、を備えている。

差動増幅器１１２は、データ変調パルスＤＰ１をコイル１０６を介して受信し、データ変調パルス信号ＲＳ１を出力する。乗算器１１３は、基準パルス信号ＲＳＣとデータ変調パルス信号ＲＳ１とを乗算し、乗算信号ＭＯ１を出力する。復調部１２０は、乗算信号ＭＯ１を復調した復調信号ＤＤ１を出力する。

差動増幅器４２１は、データ変調パルスＤＰ２をコイル４１５を介して受信し、データ変調パルス信号ＲＳ２を出力する。乗算器４２３は、基準パルス信号ＲＳＣとデータ変調パルス信号ＲＳ２とを乗算し、乗算信号ＭＯ２を出力する。復調部４２５は、乗算信号ＭＯ２を復調した復調信号ＤＤ２を出力する。

以下同様に、差動増幅器４２２は、データ変調パルスＤＰｎをコイル４１６を介して受信し、データ変調パルス信号ＲＳｎを出力する。乗算器４２４は、基準パルス信号ＲＳＣとデータ変調パルス信号ＲＳｎとを乗算し、乗算信号ＭＯｎを出力する。復調部４２６は、乗算信号ＭＯｎを復調した復調信号ＤＤｎを出力する。

パラレル／シリアル変換器４２７は、復調信号ＤＤ１〜ＤＤｎをシリアル復調データＤＤに変換し制御部１１７に出力する。

この構成によれば、ｎビットのシリアルデータをパラレルデータに変換することにより同時に送受信することができるので、より高速にデータを送受信することができる。

（変形例３）パルス通信装置の変形例３について説明する。前記変形例２では、ｎ個の乗算器１１３及び４２３〜４２４の一方の入力を基準パルス信号ＲＳＣとする場合について説明したが、基準パルス信号ＲＳＣの駆動能力を上げるためにバッファ回路などを配置する必要がある。

図５は、変形例３に係るパルス通信装置の構成を示す回路図である。図６は、変形例３に係るパルス通信装置の動作を示すタイミング図である。図５に示すように、パルス通信装置５００は、ｎ個のデータ変調パルスＤＰ１〜ＤＰｎを送信する送信回路５１０と、ｎ個のデータ変調パルスＤＰ１〜ＤＰｎを受信する受信回路５３０と、から構成されている。

送信回路５１０は、第１実施形態の送信回路１００を構成した発振器１０１、制御部１０２、基準パルス発生部１０３及びデータ変調パルス発生部１０４の他に、ｎビットのデータＤＡをｎ個のパラレルデータＤ１〜Ｄｎに変換するシリアル／パラレル変換器５１１と、ｎ個のＥＸ−ＮＯＲ回路５１２〜５１４と、ｎ−１個のデータ変調パルス発生部５１５〜５１７と、を備えている。

データ変調パルス発生部１０４は、基準クロックＣＬＫと１ビット目のデータＤ１（ＴＤ１）とからデータ変調パルスＤＰ１を発生し、コイル１０６を介して送信する。

ＥＸ−ＮＯＲ回路５１２は、１ビット目のデータＤ１（ＴＤ１）と２ビット目のデータＤ２とをＥＸ−ＮＯＲした信号ＴＤ２を出力する。データ変調パルス発生部５１５は、基準クロックＣＬＫと信号ＴＤ２とからデータ変調パルスＤＰ２を発生し、コイル５１８を介して送信する。

ＥＸ−ＮＯＲ回路５１３は、信号ＴＤ２と３ビット目のデータＤ３とをＥＸ−ＮＯＲした信号ＴＤ３を出力する。データ変調パルス発生部５１６は、基準クロックＣＬＫと信号ＴＤ３とからデータ変調パルスＤＰ３を発生し、コイル５１９を介して送信する。

以下同様に、ＥＸ−ＮＯＲ回路５１４は、信号ＴＤｎ−１とｎビット目のデータＤｎとをＥＸ−ＮＯＲした信号ＴＤｎを出力する。データ変調パルス発生部５１７は、基準クロックＣＬＫと信号ＴＤｎとからデータ変調パルスＤＰｎを発生し、コイル５２０を介して送信する。

受信回路５３０は、第１実施形態の受信回路１１０を構成した２つの差動増幅器１１１，１１２、乗算器１１３、復調部１２０、制御部１１７及び発振器１１８の他に、ｎ−１個の差動増幅器５３１〜５３３と、ｎ−１個の乗算器５３４〜５３６と、ｎ−１個の復調部５３７〜５３９と、パラレル／シリアル変換器５４０と、を備えている。

差動増幅器５３１は、データ変調パルスＤＰ２をコイル５１８を介して受信し、データ変調パルス信号ＲＳ２を出力する。乗算器５３４は、データ変調パルス信号ＲＳ１とデータ変調パルス信号ＲＳ２とを乗算し、乗算信号ＭＯ２を出力する。復調部５３７は、乗算信号ＭＯ２を復調した復調信号ＤＤ２を出力する。

差動増幅器５３２は、データ変調パルスＤＰ３をコイル５１９を介して受信し、データ変調パルス信号ＲＳ３を出力する。乗算器５３５は、データ変調パルス信号ＲＳ２とデータ変調パルス信号ＲＳ３とを乗算し、乗算信号ＭＯ３を出力する。復調部５３８は、乗算信号ＭＯ３を復調した復調信号ＤＤ３を出力する。

以下同様に、差動増幅器５３３は、データ変調パルスＤＰｎをコイル５２０を介して受信し、データ変調パルス信号ＲＳｎを出力する。乗算器５３６は、データ変調パルス信号ＲＳｎ−１とデータ変調パルス信号ＲＳｎとを乗算し、乗算信号ＭＯｎを出力する。復調部５３９は、乗算信号ＭＯｎを復調した復調信号ＤＤｎを出力する。

パラレル／シリアル変換器５４０は、復調信号ＤＤ１〜ＤＤｎをシリアル復調データＤＤに変換し制御部１１７に出力する。

この構成によれば、変形例２の場合に基準パルス信号ＲＳＣの駆動能力を上げるためにバッファ回路などを配置する必要がなくなるので消費電力の増加を抑えることができ、ｎビットのシリアルデータをパラレルデータに変換することにより同時に送受信することができるので、より高速にデータを送受信することができる。

（変形例４）パルス通信装置の変形例４について説明する。前記第１実施形態では、２値位相のデータを送受信する場合について説明したが、多値位相のデータを送受信することもできる。本変形例では４値位相の送受信について説明するが、これに限定するものではない。

図７は、変形例４に係るパルス通信装置の構成を示す回路図である。図８（Ａ）は、変形例４に係るパルス通信装置の設定を示すテーブル図である。図８（Ｂ）は、変形例４に係るパルス通信装置の動作を示すタイミング図である。図７に示すように、パルス通信装置７００は、４値位相のデータ変調パルスＴＸを送信する送信回路７１０と、４値位相のデータ変調パルスＴＸを受信する受信回路７２０と、から構成されている。

送信回路７１０は、第１実施形態の送信回路１００を構成した発振器１０１、制御部１０２及び基準パルス発生部１０３と、データ変調パルス発生部１０４の替わりに４相データ変調パルス発生部７１１と、を備えている。

４相データ変調パルス発生部７１１は、４相パルス発生器７１２と、シリアル／パラレル変換器７１３と、８つのスイッチ素子Ｓ１〜Ｓ８と、から構成されている。シリアル／パラレル変換器７１３は、送信する２ビットのデータＤＡを２個のパラレルデータＤ１，Ｄ２に変換する。８つのスイッチ素子Ｓ１〜Ｓ８は、図８（Ａ）のテーブル図に示すように、パラレルデータＤ１，Ｄ２に基づき切り替えられ、データ変調パルスＴＸ＋／ＴＸ−を出力する。

受信回路７２０は、第１実施形態の受信回路１１０を構成した２つの差動増幅器１１１，１１２及び乗算器１１３と、復調部１２０の替わりに４相復調部７２１と、制御部１１７と、発振器１１８と、を備えている。

４相復調部７２１は、ローパスフィルタ７２２と、３つのコンパレータ７２３，７２４，７２５と、３つのサンプルホールド回路７２６，７２７，７２８と、ＮＯＲ回路７２９と、パラレル／シリアル変換器７３０と、を備えている。

（変形例５）パルス通信装置の変形例５について説明する。図９は、パルス通信装置を備えた電子機器の一例である携帯電話９００と充電台９２０の外観図である。携帯電話９００及び充電台９２０は、送受信アンテナ９２１と、パルス通信装置９２３と、電力伝送用コイル９２２と、をそれぞれ備えている。この構成によれば、充電台９２０側に携帯電話９００側を位置を合わせて置くことにより、電力伝送と同時に高速なデータ通信が可能となる。

（変形例６）パルス通信装置の変形例６について説明する。図１０（Ａ）は、パルス送信装置を備えた電子機器である送信機の構成を示す概略図であり、図１０（Ｂ）は、パルス受信装置を備えた電子機器である受信機の構成を示す概略図である。送信機１０００は、送信回路１００（または３００）と、基準パルスＢＰを送信する第１の送信部であるコイル１００１と、データ変調パルスＤＭＰを送信する第２の送信部であるコイル１００２と、を含んで構成されている。受信機１０１０は、受信回路１１０と、基準パルスＢＰを受信する第１の受信部であるコイル１０１１と、データ変調パルスＤＭＰを受信する第２の受信部であるコイル１０１２と、を含んで構成されている。送信機１０００と受信機１０１０は、近距離に置いた場合にコイル１００１とコイル１０１１、コイル１００２とコイル１０１２が電磁結合により基準パルスＢＰとデータ変調パルスＤＭＰとを送受信することができる。

（変形例７）パルス通信装置の変形例７について説明する。図１１は、パルス送受信装置の構成を示す概略図である。パルス送受信装置１１００は、送信回路１００（または３００）と、受信回路１１０と、第１の送受信部であるコイル１１１１と、第２の送受信部であるコイル１１１２と、スイッチ回路１１１３と、を含んで構成されている。スイッチ回路１１１３は、制御信号ＳＷに基づき、送信回路１００とコイル１１１１及びコイル１１１２とを接続状態にし、または、受信回路１１０とコイル１１１１及びコイル１１１２とを接続状態にするように切り替えることができる。例えば、図９において、２つのパルス通信装置９２３をパルス送受信装置１１００で構成し、一方のパルス送受信装置１１００を送信回路１００とコイル１１１１及びコイル１１１２とを接続状態にし、他方のパルス送受信装置１１００を受信回路１１０とコイル１１１１及びコイル１１１２とを接続状態にするように各々の制御信号ＳＷを設定すればよい。

第１実施形態に係るパルス通信装置の構成を示す回路図。第１実施形態に係るパルス通信装置の動作を示すタイミング図。変形例１に係る送信回路の構成を示す回路図。変形例２に係るパルス通信装置の構成を示す回路図。変形例３に係るパルス通信装置の構成を示す回路図。変形例３に係るパルス通信装置の動作を示すタイミング図。変形例４に係るパルス通信装置の構成を示す回路図。（Ａ）変形例４に係るパルス通信装置の設定を示すテーブル図、（Ｂ）動作を示すタイミング図。変形例５に係るパルス通信装置を備えた電子機器の構成を示す外観図。（Ａ）変形例６に係るパルス送信装置を備えた電子機器である送信機の構成を示す概略図、（Ｂ）変形例６に係るパルス受信装置を備えた電子機器である受信機の構成を示す概略図。変形例７に係るパルス送受信装置の構成を示す概略図。

１…パルス通信装置、１００…送信回路、１０１…発振器、１０２…制御部、１０３…基準パルス発生部、１０４…データ変調パルス発生部、１０５，１０６…コイル、１１０…受信回路、１１１，１１２…差動増幅器、１１３…乗算器、１１４…ローパスフィルタ、１１５…コンパレータ、１１６…サンプルホールド回路、１１７…制御部、１１８…発振器、１２０…復調部、３００…送信回路、３０１…スイッチ回路、４００…パルス通信装置、４１０…送信回路、４１１…シリアル／パラレル変換器、４１２〜４１３…データ変調パルス発生部、４２０…受信回路、４２１〜４２２…差動増幅器、４２３〜４２４…乗算器、４２５〜４２６…復調部、４２７…パラレル／シリアル変換器、５００…パルス通信装置、５１０…送信回路、５１１…シリアル／パラレル変換器、５１５〜５１７…データ変調パルス発生部、５３０…受信回路、５３１〜５３３…差動増幅器、５３４〜５３６…乗算器、５３７〜５３９…復調部、５４０…パラレル／シリアル変換器、７００…パルス通信装置、７１０…送信回路、７１１…４相データ変調パルス発生部、７１２…４相パルス発生器、７１３…シリアル／パラレル変換器、７２０…受信回路、７２１…４相復調部、７２２…ローパスフィルタ、７２３〜７２５…コンパレータ、７２６〜７２８…サンプルホールド回路、７２９…ＮＯＲ回路、７３０…パラレル／シリアル変換器、９００…携帯電話、９２０…充電台、９２１…送受信アンテナ、９２２…電力伝送用コイル、９２３…パルス通信装置、１０００…送信機、１０１０…受信機、１１００…パルス送受信装置。

Claims

基準クロックに基づき基準パルスを発生する基準パルス発生部と、
前記基準クロックに基づき発生した前記基準パルスの位相を、送信するデータに基づき変調してデータ変調パルスとして出力するｎ個（ｎは１以上の整数）のデータ変調パルス発生部と、
を含む送信回路と、
前記送信回路が発生した前記ｎ個のデータ変調パルス及び前記基準パルスの中から１対のパルスを乗算し乗算信号を出力するｎ個の乗算器と、
前記乗算信号から前記データを復元するｎ個の復調部と、
を含む受信回路と、
を含む、
ことを特徴とするパルス通信装置。
請求項１に記載のパルス通信装置において、前記データ変調パルス発生部は、前記基準パルス発生部が発生した前記基準パルスの位相を、送信するデータに基づき変調してデータ変調パルスとして出力するスイッチ回路であることを特徴とするパルス通信装置。
請求項１に記載のパルス通信装置において、前記受信回路の前記ｎ個の乗算器の一方の入力は、前記送信回路が発生した前記基準パルスであることを特徴とするパルス通信装置。
請求項１に記載のパルス通信装置において、前記受信回路の前記ｎ個の乗算器に含まれる所定の乗算器の一方の入力は、前記送信回路が発生した前記基準パルスであり、前記ｎ個の乗算器に含まれる前記所定の乗算器以外の乗算器は、前記ｎ個のデータ変調パルスの中から１対のパルスを乗算することを特徴とするパルス通信装置。
請求項１に記載のパルス通信装置において、前記データ変調パルス発生部は、多値位相の変調を行い、前記復調部は、多値位相の復調を行うことを特徴とするパルス通信装置。
請求項１から５のいずれか一項に記載のパルス通信装置を備えたことを特徴とする電子機器。
請求項１から５のいずれか一項に記載のパルス通信装置に含まれる前記送信回路と、
前記基準パルスを送信する第１の送信部と、
前記データ変調パルスを送信する第２の送信部と、
を含むことを特徴とするパルス送信装置。
請求項１から５のいずれか一項に記載のパルス通信装置に含まれる前記受信回路と、
前記基準パルスを受信する第１の受信部と、
前記データ変調パルスを受信する第２の受信部と、
を含むことを特徴とするパルス受信装置。
請求項１から５のいずれか一項に記載のパルス通信装置に含まれる前記送信回路と、
請求項１から５のいずれか一項に記載のパルス通信装置に含まれる前記受信回路と、
前記基準パルスを送受信する第１の送受信部と、
前記データ変調パルスを送受信する第２の送受信部と、
前記第１の送受信部及び前記第２の送受信部に前記送信回路または前記受信回路のいずれかを切り替えて接続するスイッチ回路と、
を含むことを特徴とするパルス送受信装置。
請求項７に記載のパルス送信装置を備えたことを特徴とする電子機器。
請求項８に記載のパルス受信装置を備えたことを特徴とする電子機器。
請求項９に記載のパルス送受信装置を備えたことを特徴とする電子機器。
基準クロックに基づき基準パルスを発生する基準パルス発生工程と、
前記基準クロックに基づき発生した前記基準パルスの位相を、送信するデータに基づき変調してデータ変調パルスとして出力するｎ個（ｎは１以上の整数）のデータ変調パルス発生工程と、
を含む送信工程と、
前記送信工程により発生した前記ｎ個のデータ変調パルス及び前記基準パルスの中から１対のパルスを乗算し乗算信号を出力するｎ個の乗算工程と、
前記乗算信号から前記データを復元するｎ個の復調工程と、
を含む受信工程と、
を含む、
ことを特徴とするパルス通信方法。