JP2009230677A - プロパティ生成システムおよびプロパティ検証システム - Google Patents

プロパティ生成システムおよびプロパティ検証システム Download PDF

Info

Publication number
JP2009230677A
JP2009230677A JP2008078196A JP2008078196A JP2009230677A JP 2009230677 A JP2009230677 A JP 2009230677A JP 2008078196 A JP2008078196 A JP 2008078196A JP 2008078196 A JP2008078196 A JP 2008078196A JP 2009230677 A JP2009230677 A JP 2009230677A
Authority
JP
Japan
Prior art keywords
property
level
circuit description
register transfer
behavior
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008078196A
Other languages
English (en)
Other versions
JP5233355B2 (ja
Inventor
Teru Mukoyama
輝 向山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008078196A priority Critical patent/JP5233355B2/ja
Priority to US12/410,614 priority patent/US20100088656A1/en
Publication of JP2009230677A publication Critical patent/JP2009230677A/ja
Application granted granted Critical
Publication of JP5233355B2 publication Critical patent/JP5233355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3323Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】プロパティ検証の検証効率を向上させる。
【解決手段】動作合成ツール31が、動作レベル回路記述からRTL回路記述を合成する。また、プロパティ生成部32が、動作レベル回路記述から動作レベルプロパティを生成する。続いて、プロパティ変換部33が、生成された動作レベルプロパティをRTLプロパティに変換する。そして、モデル検査部34が、RTL回路記述をRTLプロパティを用いて、モデル検査技法により、検証する。
【選択図】図1

Description

本発明は、プロパティ検証システム、プロパティ検証方法、及びプログラムに関する。
論理回路の設計では、回路規模の大規模化に対処するために、抽象度の高いレベルで設計を行い、具体的な回路への変換を設計自動化・支援ツールを利用して行なう、いわゆるトップダウン設計を行なうことが多い。論理回路の設計では、レジスタ転送レベル(以下の記述において「RTL(Register Transfer Level)」という)と呼ばれる抽象度で設計されることが多かった。
近年は、回路の大規模化と多機能化、さらに開発期間の短縮が市場から求められ、それに対処するためにRTLよりも抽象度の高い動作レベルで設計を行い、RTLへの変換を動作合成ツールを用いて行なう設計(以下の記述において「動作レベル設計」という)が行なわれる場合も多くなってきた。
回路の大規模化と多機能化に対処するためには、検証の効率改善も重要な課題である。検証効率を向上するために有効な方法のひとつとしてプロパティ検証が知られている。プロパティ検証は、論理回路に期待される動作や禁止される動作をプロパティとして定義し、検証対象の論理回路がプロパティに違反する動作を起こさないように設計されているかどうかを検査するものである。検査はモデル検査と呼ばれる数理的技法に基づく手法で行なわれる。モデル検査は、プロパティ違反を高い確率で検出できるのが特徴である。プロパティ検証およびモデル検査技法については特許文献1、特許文献2、特許文献3などに記載されている
特開平10−63537号公報 特開2005−196681号公報 特開2007−241566号公報
モデル検査技法は状態遷移情報を必要とするため、状態の概念を持たない動作レベルの設計を対象とすることはできず、RTL回路記述を対象とする必要がある。しかし、動作レベル設計においてプロパティ検証を行う場合は、プロパティを動作レベルで定義してからRTLに変換する必要がある。なぜならば、動作合成ツールによって合成されたRTLの回路記述の多くは、動作レベル記述との対比が難しく、検証すべきプロパティ(すなわち設計仕様)をRTL回路記述上で定義することが困難であるからである。
上述のように、プロパティ検証はLSI設計の検証に有効な技術であるが、プロパティ検証を利用するためにはプロパティを定義する必要がある。プロパティ検証によって検証効率を向上させるためには、バグを発見する確率を高めるようなプロパティを数多く定義することが必要であるが、一般にこの作業は困難であり時間を要するものである。
本発明は上記実情に鑑みてなされたものであり、プロパティ検証の検証効率を高めた、プロパティ検証システム、プロパティ検証方法、及びプログラムを提供することを目的とする。
上記目的を達成するため、この発明の第1の観点に係るプロパティ検証システムは、動作レベルの回路記述に対する動作レベルプロパティを、レジスタ転送レベルの回路記述に対するレジスタ転送レベルプロパティに変換するプロパティ変換手段を備えることを特徴とする。
上記目的を達成するため、この発明の第2の観点に係るプロパティ検証方法は、動作レベルの回路記述に対する動作レベルプロパティを、レジスタ転送レベルの回路記述に対するレジスタ転送レベルプロパティに変換するプロパティ変換ステップを備えることを特徴とする。
上記目的を達成するため、この発明の第3の観点に係るプログラムは、コンピュータを、動作レベルの回路記述に対する動作レベルプロパティを、レジスタ転送レベルの回路記述に対するレジスタ転送レベルプロパティに変換するプロパティ変換手段として機能させることを特徴とする。
本発明のプロパティ検証システム、プロパティ検証方法、及びプログラムによれば、プロパティ検証の検証効率を向上させることができる。
以下、本発明の実施形態に係るプロパティ検証システム100について図面を参照して説明する。
プロパティ検証システム100は、半導体集積回路等の動作レベルの回路記述を動作合成ツールによりRTLの回路記述を合成する。また、動作レベルの回路記述に基づいて、動作レベルのプロパティを生成する。さらに、生成した動作レベルのプロパティを動作合成ツールから抽出した対応関係情報に基づき、RTLのプロパティに変換する。そして、RTLの回路記述をRTLのプロパティを用いてモデル検査により検証する。
図1は、本発明のプロパティ検証システム100の構成を示すブロック図である。図1に示すように、プロパティ検証システム100は、入力部10と、記憶部20と、処理部30と、出力部40と、を備える。
入力部10は、キーボード等から構成され、ユーザからの各種指示情報や、作成された動作レベルの回路記述などを処理部30に供給する。
記憶部20は、例えば、ハードディスクなどの記憶装置から構成され、処理部30が実行する動作プログラムを格納する他、本発明を実現するために必要な種々のデータを記憶する。記憶部20には、動作レベル回路記述記憶領域21、RTL回路記述記憶領域22、動作レベルプロパティ記憶領域23、RTLプロパティ記述記憶領域24などが設けられる。
動作レベル回路記述記憶領域21は、動作レベルの回路記述を記憶する領域である。動作レベルの回路記述は、C言語などの手続き型言語で記載され、設計対象の回路が実現すべき動作を記述したものである。
RTL回路記述記憶領域22は、動作合成処理によって、動作レベル記述から最終的に生成されるRTLの回路記述を記憶する領域である。
動作レベルプロパティ記憶領域23は、プロパティ検証を行うための動作レベルのプロパティを記憶する領域である。
RTLプロパティ記憶領域24は、プロパティ検証を行うためのRTLのプロパティを記憶する領域である。
処理部30は、CPU(Central Processing Unit)やROM(Read Only Memory)やRAM(Random Access Memory)等を備え、RAMをワークエリアとして、ROMや記憶部20に格納されている動作プログラムを実行することで、プロパティ検証システム100の動作を制御する。
処理部30は、ROMや記憶部20に格納されている動作プログラムを実行することで、動作合成ツール31、プロパティ生成部32、プロパティ変換部33モデル検査部34、として機能する。
動作合成ツール31は、動作レベルの回路記述からRTLの回路記述を合成する。動作合成ツール31は、動作レベルの回路記述の各処理を実行するタイミング(サイクル)を決定するスケジューリング工程や、動作レベルの回路記述の変数や演算をハードウェア資源に割り当てるリソースバインディング工程によりRTLの回路記述を生成する。例えば特開2006−285333号公報の「動作合成装置及び方法」に記載されているように、動作レベルの回路記述に書かれた処理や演算に対して実行すべき順番を決定し、その処理や演算の各々に対してレジスタ信号や演算器などのRTL回路資源を割り当てることによって、RTLの回路記述を生成する。したがって動作合成ツール31は、動作レベル記述に書かれた任意の処理や演算に対して、その実行がRTL回路記述中のどの部分に対応するかという対応関係情報を持っている。また、動作合成ツール31は、生成したRTLの回路記述をRTL回路記述記憶部22に記憶する。
プロパティ生成部32は、動作レベルの回路記述を読み込み、当該記述からセマンティクスから必然的に満たされる性質を抽出して、その性質に基づいて動作レベルのプロパティを生成する。プロパティ生成部32の詳細な動作については後述する。
プロパティ変換部33は、動作合成ツール31が持つ対応関係情報に基づいて、動作レベルのプロパティをRTLのプロパティに変換する。プロパティ変換部33の詳細な動作については後述する。
モデル検査部34は、RTLの回路記述に対してRTLのプロパティを用いてモデル検査を行う。このモデル検査により、設計対象の回路の検証を行うことができる。
出力部40は、表示装置等から構成され、処理部30の制御のもと各種回路記述やプロパティ検証用の画面などを表示する。
次に、プロパティ生成部32の詳細な動作について説明する。図2は、プロパティ生成部32の動作を説明するための図である。
プロパティ生成部32は、まず、動作レベル回路記述読込処理を実行する(ステップS101)。この処理では、動作レベル回路記述記憶領域21から動作レベルの回路記述(動作レベル回路記述)を読み込む。動作レベル回路記述読込処理は、C言語のコンパイラなどで既に実現されているように、字句解析や構文解析によって実現することができる。
次に、プロパティ生成部32は、性質抽出処理を実行する(ステップS102)。
この処理では、読み込まれた動作レベル回路記述から当該回路記述の性質が抽出される。動作レベル記述の性質とは、例えばC言語のセマンティクスから必然的に導かれるものである。
そして、プロパティ生成部32は、プロパティ生成処理を実行する(ステップS103)。この処理では、動作レベル回路記述から抽出された特徴に基づいて、動作レベルのプロパティ(動作レベルプロパティ)が生成される。生成された動作レベルプロパティは動作レベルプロパティ記憶領域23に格納される。
図3は、C言語で記述された動作レベル回路記述の一部を示している。このような動作レベル回路記述が読み込まれたときに、動作レベルプロパティが生成される場合の具体例を説明する。
図3に示す動作レベル回路記述には、繰り返しを表すfor文が含まれている(10行目)。繰り返し文が記述されていて、その繰り返し文の後に続く別の記述がある場合(15行目以下)、その繰り返し文はいつか終了しなければならないという特徴がある。その繰り返し文が終了しなければ、その後に記述された動作は実行されないが、わざわざその動作が記述されたということは、その動作が実行されることが意図されているはずだからである。
図3に示す動作レベル回路記述の場合は、10行目から14行目までにfor文による繰り返し文があり、15行目に別の代入動作が記述されている。性質抽出処理(ステップS102)において、上記のような繰り返し文の特徴から、「10行目から始まり14行目で終わる繰り返し文が終了する条件が存在する」という性質が抽出される。
次に、プロパティ生成処理(ステップS103)において、上記の性質が動作レベルプロパティに変換される。この変換は、動作レベル記述言語の定義に依存するが、図3に示すようなC言語のfor文の場合は、forに続く括弧内に記述される継続条件式を利用することによってプロパティを生成することができる。この例の場合は、X[i]>0が継続条件式であるため、繰り返しが終了する条件はこの継続条件式が偽となることであると判別できる。このfor文に対するプロパティとして、「10行目においてX[i]>0が偽となることが必ずある」という動作レベルプロパティが生成される。
別の例として、図3の11行目に記述されているif文による条件分岐を考える。条件分岐があり、その分岐において動作が記述されている場合は、その分岐条件が成立し得なければならない、という特徴がある。分岐条件が成立し得なければ、その分岐条件において記述されている動作が実行されることがなくなるためである。図3に示す例では、11行目のif文の条件が真となる場合の動作が12行目に記述されている。したがって、性質抽出処理(ステップS102)において、11行目のif文の条件が真となる場合がいつか必ずある、性質が抽出される。
プロパティ生成処理(ステップS103)において、この性質からifに続く括弧内の条件式X[i]>maxを利用して、「11行目において、X[i]>maxが真となる場合が必ずある」という動作レベルプロパティが生成される。
また、別の例として、図3の記述に含まれる配列変数Xに対する参照と代入を考える。配列変数に対する参照や代入において、配列変数のインデックスが変数である場合、その変数の値は配列変数のサイズを超えてはならない。図3の記述では、10行目、11行目、及び12行目にX[i]に対する参照がある。一方、9行目の変数宣言において、配列変数Xのサイズは10として宣言されている。これらの情報から、性質抽出処理(ステップS102)において、10行目、11行目、及び12行目においてiが9以下であるという性質が抽出される。
プロパティ生成処理(ステップS103)において、この性質から「10行目において、iは必ず9以下である」、「11行目において、iは必ず9以下である」、「12行目において、iは必ず9以下である」という動作レベルプロパティが生成される。
このようにして、プロパティ生成部32によって、動作レベル回路記述から動作レベルプロパティが生成される。なお、動作レベルのプロパティは、例えばIEEEで標準化されたPSL(Property Specification Language)により記述される。PSLは、目的の動作レベル記述言語の表記法に拡張して利用することができる。
続いて、プロパティ変換部33の詳細な動作について説明する。ここでは、プロパティ変換部33の動作の説明を簡単にするため、図3に示した回路記述とは異なる例を用いて説明する。例えば、図4に示すようなC言語で記載された動作レベル回路記述から、図5に示すようなRTL回路記述が合成された場合に、「変数Xは常に2より大きい」という動作レベルのプロパティを検証する場合について説明する。
なお、動作レベル記述言語としてC言語を使う場合は、「変数Xは常に2より大きい」というプロパティは、C言語の表記法に拡張したPSLによって次のように表現することができる。
assert always (X>2)
図6は、プロパティ変換部33の動作を説明するための図である。プロパティ変換部33は、まず、動作レベルプロパティ読込処理を実行する(ステップS201)。この処理では、上記のように形式的に表現された動作レベルプロパティを、字句解析や構文解析を利用した機械的処理によって計算機上に読み込む。上記の例では、「論理的に真であることの表明」を意味する“assert”、「常に」を意味する“always”、変数として解釈される“X”、大小関係を表す記号である“>”、定数として解釈される“2”に分解して読み込まれ、プロパティ全体の意味を判別する。
次に、プロパティ変換部33は、変数抽出処理を実行する(ステップS202)。この処理では、読み込まれた動作レベルプロパティに含まれる変数を抽出し、その変数が動作レベル回路記述においてどのように定義されているかを判別する。この例では、変数Xが動作レベルプロパティに含まれている。そこで、変数Xが動作レベル回路記述でどのように定義されているかを判別。動作レベル回路記述は、動作合成ツール31によって、字句解析や構文解析によって機械的処理で計算機上に読み込むことが可能である。構文解析され計算機上に蓄えられた情報に対して、変数Xが定義される部分を特定することは容易に可能である。例えば、図4に示す動作レベル記述に対しては、21行目で変数Xの値を決定していると判別する。
次に、プロパティ変換部33は、変数表現RTLレジスタ信号生成処理を実行する(ステップS203)。この処理によって、動作レベル回路記述中の変数Xを表現するRTLレジスタ信号を生成する。この処理では、まず、対応関係情報を動作合成ツール31から取得することで、図4の21行目の動作レベル回路記述が、動作合成で生成された図5に示すRTL回路記述中のどの部分に対応するかを判別する。動作合成ツール31から得られる対応関係情報の具体例について説明する。
上述のように、動作合成ツール31は、動作レベル記述に書かれた任意の処理や演算に対して、その実行がRTL回路記述中のどの部分に対応するかという対応関係情報を持っている。例えば、図4の「21行目のX=(A*B)+C;」という記述は、(1)AとBの乗算、(2)その演算結果とCの加算、(3)その演算結果の変数Xへの代入、という3つ演算や処理で構成される。この各々の演算や処理は、図5に示すRTL回路記述中において(1)302で実行される演算、(2)305で代入されるadd_in_1 と306で代入されるadd_in_1を使って301で実行される演算、(3)304で代入されるnext_RG_X_Zを使って303で実行されるレジスタ信号RG_X_Zへの代入、に対応している。
動作合成ツール31から、以上のような対応関係情報を取得することで、図4の21行目の動作レベル回路記述で決定される変数Xの値は、RTL回路記述において、301,302,303,304,305,306が実行される条件で、303で代入されることを判別することができる。
次に、RTL回路記述において、取得した対応関係情報に基づいて、動作レベル回路記述の変数Xの値を表すためのレジスタ信号を新たに生成する。例えばBeh_Xというレジスタ信号を生成し、動作合成ツール31から得られた上記の対応関係情報を適用して、図7のように定義する。これは、301,302,303,304,305,306の全てが実行される条件でRG_X_Zに代入される値がBeh_Xに代入されるようにしたものである。なお、この例では、動作レベル回路記述で決定される変数Xの値は、RTL回路記述中の1つの代
入のみに対応するものあったが、RTL回路記述中の複数の代入に対応する場
合は、各々の代入についてBeh_Xへの代入を生成すればよい。
最後に、プロパティ変換部33は、RTLプロパティ変換処理を実行する(ステップS204)。この処理では、変数表現RTLレジスタ信号生成処理で生成されたレジスタ信号Beh_Xを使うことによって、
assert always (X>2)
という動作レベルプロパティを、
assert always (Beh_X>2)
というRTLプロパティに変換する。
このようにして、プロパティ変換部33によって、動作レベルプロパティからRTLプロパティが生成される。
以上説明したように、動作レベル回路記述から動作レベルプロパティが生成され、その動作レベルプロパティがRTLプロパティに変換される。そして、モデル検査部34が、そのRTLプロパティとRTL回路記述に対して、既存の技術であるRTLモデル検査技術を適用し、プロパティの真偽を検証することによって、動作レベルプロパティを検証する。このような工程が処理部30により自動で行われるようにすることで、動作レベル回路記述の検証を効率良く自動で実行することが可能となる。
なお、上記実施形態は本発明の原理の理解を容易にするためのものであり、本発明の範囲は、下記の実施形態に限られるものではなく、当業者が以下の実施形態の構成を適宜置換した他の実施形態も、本発明の範囲に含まれる。
例えば、上記実施形態では、プロパティ変換部33は、動作レベル回路記述とRTL回路記述の対応関係情報から、動作レベルの変数を表現するレジスタ信号を生成することで、動作レベルプロパティをRTLプロパティに変換していたが、これに限定されず、動作レベル回路記述とRTL回路記述の対応関係情報から変換するようにすれば、その方法は任意であってよい。
また、上記実施形態では、動作レベル回路記述の具体例として、図3に示したC言語で記述された動作レベル回路記述を示したが、これに限らず、他の手続き型プログラミング言語や、HDL(Hardware Description Language)等を用いた動作レベル回路記述にも、本発明は適用可能である。
また、本発明のプロパティ検証システム100は、専用のハードウェアに限られるものではなく、通常のコンピュータによっても実現することができる。具体的には、上記実施の形態では、プログラムが、ROM等に予め記憶されているものとして説明した。しかし、上述の処理動作を実行させるためのプログラムを、フレキシブルディスク、CD−ROM(Compact Disk Read-Only Memory)、DVD(Digital Versatile Disk)、MO(Magneto-Optical disk)等のコンピュータ読み取り可能な記録媒体に格納して配布し、そのプログラムをコンピュータにインストールすることにより、コンピュータに上記動作を実行させるように構成してもよい。
また、プログラムをインターネット等の通信ネットワーク上のサーバ装置が有するディスク装置等に格納しておき、例えば、搬送波に重畳させて、コンピュータにダウンロード等するようにしてもよい。さらに、通信ネットワークを介してプログラムを転送しながら起動実行することによっても、上述の処理を達成することができる。
また、上述の機能を、OS(Operating System)が分担又はOSとアプリケーションの協働により実現する場合等には、OS以外の部分のみを媒体に格納して配布してもよく、また、コンピュータにダウンロード等してもよい。
プロパティ検証システムの構成を示すブロック図である。 プロパティ生成部の動作を説明するための図である。 C言語で記述された動作レベル回路記述の一例を示した図である。 C言語で記述された動作レベル回路記述の一例を示した図である。 合成されたRTL回路記述の一例を示した図である。 プロパティ変換部の動作を説明するための図である。 変数Xを表すためのレジスタ信号の一例を示した図である。
符号の説明
10 入力部
20 記憶部
21 動作レベル回路記述記憶領域
22 RTL回路記述記憶領域
23 動作レベルプロパティ記憶領域
24 RTLプロパティ記憶領域
30 処理部
31 動作合成ツール
32 プロパティ生成部
33 プロパティ変換部
34 モデル検査部
40 出力部
100 プロパティ検証システム

Claims (9)

  1. 動作レベルの回路記述に対する動作レベルプロパティを、レジスタ転送レベルの回路記述に対するレジスタ転送レベルプロパティに変換するプロパティ変換手段を備えることを特徴とするプロパティ検証システム。
  2. 前記プロパティ変換手段は、動作レベルの回路記述をレジスタ転送レベルの回路記述に変換する動作合成ツールから対応関係情報を取得して、当該対応関係情報に基づいてプロパティの変換を行う
    ことを特徴とする請求項1に記載のプロパティ検証システム。
  3. 前記プロパティ変換手段は、
    前記動作レベルプロパティを読み込む動作レベルプロパティ読込手段と、
    前記動作レベルプロパティ読込手段が読み込んだ動作レベルプロパティから変数を抽出する変数抽出手段と、
    前記変数抽出手段が抽出した変数を、前記対応関係情報に基づいてレジスタ転送レベルのレジスタ信号を生成するレジスタ信号生成手段と、
    前記レジスタ信号生成手段が生成したレジスタ信号を用いて前記動作レベルプロパティを前記レジスタ転送レベルプロパティに変換するレジスタ転送レベルプロパティ変換手段と、
    を備えることを特徴とする請求項2に記載のプロパティ検証システム。
  4. 動作レベルの回路記述を読み込む動作レベル記述読込手段と、
    前記動作レベル記述読込手段が読み込んだ動作レベルの回路記述の特徴から、必然的に導かれる性質を抽出する性質抽出手段と、
    前記性質抽出手段が抽出した性質に基づいて、前記動作レベルプロパティを生成するプロパティ生成手段と、
    をさらに備えることを特徴とする請求項1から3のいずれか1項に記載のプロパティ検証システム。
  5. レジスタ転送レベルの回路記述を前記レジスタ転送レベルプロパティを用いて検証する検証手段をさらに備えることを特徴とする請求項1から4のいずれか1項に記載のプロパティ検証システム。
  6. 動作レベルの回路記述に対する動作レベルプロパティを、レジスタ転送レベルの回路記述に対するレジスタ転送レベルプロパティに変換するプロパティ変換ステップを備えることを特徴とするプロパティ検証方法。
  7. 前記プロパティ変換ステップにおいて、動作レベルの回路記述をレジスタ転送レベルの回路記述に変換する動作合成ツールから対応関係情報を取得して、当該対応関係情報に基づいてプロパティの変換を行う
    ことを特徴とする請求項6に記載のプロパティ検証方法。
  8. コンピュータを、
    動作レベルの回路記述に対する動作レベルプロパティを、レジスタ転送レベルの回路記述に対するレジスタ転送レベルプロパティに変換するプロパティ変換手段として機能させることを特徴とするプログラム。
  9. 前記プロパティ変換手段に、動作レベルの回路記述をレジスタ転送レベルの回路記述に変換する動作合成ツールから対応関係情報を取得させて、当該対応関係情報に基づいてプロパティの変換を実行させる
    ことを特徴とする請求項8に記載のプログラム。
JP2008078196A 2008-03-25 2008-03-25 プロパティ生成システムおよびプロパティ検証システム Active JP5233355B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008078196A JP5233355B2 (ja) 2008-03-25 2008-03-25 プロパティ生成システムおよびプロパティ検証システム
US12/410,614 US20100088656A1 (en) 2008-03-25 2009-03-25 Property checking system, property checking method, and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078196A JP5233355B2 (ja) 2008-03-25 2008-03-25 プロパティ生成システムおよびプロパティ検証システム

Publications (2)

Publication Number Publication Date
JP2009230677A true JP2009230677A (ja) 2009-10-08
JP5233355B2 JP5233355B2 (ja) 2013-07-10

Family

ID=41245941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078196A Active JP5233355B2 (ja) 2008-03-25 2008-03-25 プロパティ生成システムおよびプロパティ検証システム

Country Status (2)

Country Link
US (1) US20100088656A1 (ja)
JP (1) JP5233355B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013003999A (ja) * 2011-06-21 2013-01-07 Nec Corp 検証装置、検証方法及び検証プログラム
JPWO2013065752A1 (ja) * 2011-10-31 2015-04-02 昭和電工株式会社 複合材料、伝送シート、伝送ユニット及びそれらを備えた非接触電力伝送システム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5233354B2 (ja) * 2008-03-25 2013-07-10 日本電気株式会社 プロパティ検証システム、プロパティ検証方法、及びプログラム
US20100235803A1 (en) * 2009-03-16 2010-09-16 Lara Gramark Method and Apparatus for Automatically Connecting Component Interfaces in a Model Description
JP7038554B2 (ja) 2018-01-17 2022-03-18 三菱重工エンジニアリング株式会社 検証処理装置、ロジック生成装置及び検証処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268074A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 検証プログラム自動生成装置および方法並びにプロパティ自動生成装置および方法
JP2006172113A (ja) * 2004-12-15 2006-06-29 Toshiba Corp 高位合成装置、自動高位合成方法及び高位合成プログラム
JP2006228065A (ja) * 2005-02-18 2006-08-31 Canon Inc プロパティ生成方法、検証方法及び検証装置
JP2006285333A (ja) * 2005-03-31 2006-10-19 Nec Corp 動作合成装置及び方法
JP2008047053A (ja) * 2006-08-21 2008-02-28 Toshiba Corp アサーション記述変換装置および変換方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728939B2 (en) * 2001-01-08 2004-04-27 Siemens Aktiengesellschaft Method of circuit verification in digital design
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
JP4255079B2 (ja) * 2004-09-30 2009-04-15 株式会社リコー アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法
US8060843B2 (en) * 2008-06-18 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Verification of 3D integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268074A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 検証プログラム自動生成装置および方法並びにプロパティ自動生成装置および方法
JP2006172113A (ja) * 2004-12-15 2006-06-29 Toshiba Corp 高位合成装置、自動高位合成方法及び高位合成プログラム
JP2006228065A (ja) * 2005-02-18 2006-08-31 Canon Inc プロパティ生成方法、検証方法及び検証装置
JP2006285333A (ja) * 2005-03-31 2006-10-19 Nec Corp 動作合成装置及び方法
JP2008047053A (ja) * 2006-08-21 2008-02-28 Toshiba Corp アサーション記述変換装置および変換方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013003999A (ja) * 2011-06-21 2013-01-07 Nec Corp 検証装置、検証方法及び検証プログラム
JPWO2013065752A1 (ja) * 2011-10-31 2015-04-02 昭和電工株式会社 複合材料、伝送シート、伝送ユニット及びそれらを備えた非接触電力伝送システム

Also Published As

Publication number Publication date
US20100088656A1 (en) 2010-04-08
JP5233355B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
US9501269B2 (en) Automatic source code generation for accelerated function calls
US7739635B2 (en) Conjunctive BDD building and variable quantification using case-splitting
JPH11513512A (ja) ディジタル信号プロセッサの製造方法
JP5233355B2 (ja) プロパティ生成システムおよびプロパティ検証システム
JP4853312B2 (ja) テストベンチ生成機能を有する動作合成装置と方法及びプログラム
JP2006285333A (ja) 動作合成装置及び方法
JP4147842B2 (ja) 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム
JP5109143B2 (ja) 検証装置および検証方法
JP2007164780A (ja) 方法、システムおよびプログラム(設計を検証する方法およびシステム)
JP4586864B2 (ja) プロパティ自動生成装置
US9378000B1 (en) Determination of unreachable elements in a design
US10929584B1 (en) Environmental modification testing for design correctness with formal verification
WO2004036463A9 (ja) コンパイラ及び論理回路の設計方法
KR20160098794A (ko) 디바이스 프로그램 구조 모델링 기반 골격코드 생성 장치 및 방법
JP5233354B2 (ja) プロパティ検証システム、プロパティ検証方法、及びプログラム
Chen et al. Me3D: A model-driven methodology expediting embedded device driver development
Gawanmeh et al. Enabling SystemC Verification using Abstract State Machines.
JP2009217720A (ja) プログラム生成装置およびプログラム生成方法
JP6818568B2 (ja) 通信装置、通信仕様差分抽出方法及び通信仕様差分抽出プログラム
JP2007018313A (ja) 回路設計プログラム、回路設計装置、回路設計方法
JP2006190085A (ja) デジタル回路のモデリング方法及び設計方法
JP7026563B2 (ja) 高位合成方法、高位合成プログラム、高位合成装置
JP5262678B2 (ja) 動作合成システム、動作合成方法、及び動作合成用プログラム
JP2012059202A (ja) テストケース生成装置、テストケース生成方法およびテストケース生成プログラム
US10908934B2 (en) Simulation program, method, and device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5233355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3