JP2009211048A - 画像信号処理装置および画像信号処理方法 - Google Patents
画像信号処理装置および画像信号処理方法 Download PDFInfo
- Publication number
- JP2009211048A JP2009211048A JP2008315327A JP2008315327A JP2009211048A JP 2009211048 A JP2009211048 A JP 2009211048A JP 2008315327 A JP2008315327 A JP 2008315327A JP 2008315327 A JP2008315327 A JP 2008315327A JP 2009211048 A JP2009211048 A JP 2009211048A
- Authority
- JP
- Japan
- Prior art keywords
- data
- point data
- signal processing
- luminance
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
Abstract
【課題】画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することのできる技術を提供する。
【解決手段】γ変換された映像信号を受信し、前記γ変換特性を打ち消す逆γ変換部と
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部と、前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4である。
【選択図】図1
【解決手段】γ変換された映像信号を受信し、前記γ変換特性を打ち消す逆γ変換部と
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部と、前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4である。
【選択図】図1
Description
本発明は、画像信号処理装置および画像信号処理方法に関する。特に、本発明は、γ変換された映像信号に基づいて、表示パネルの駆動回路に与えるための駆動データを生成する画像信号処理装置および画像信号処理方法に関する。
プラズマ表示装置、液晶表示装置、EL表示装置、電子放出素子を用いた電子線表示装置などの平面型画像表示装置が知られている。この種の画像表示装置は、入力画像信号(たとえばTV信号)にさまざまな信号処理を施して、表示パネルの特性に適合した駆動データを生成する。画像信号に適用される信号処理には、たとえば、逆γ変換、色補正、輝度むら補正、電圧降下補正などがある(特開2004−347629号公報(特許文献1)段落0076から段落0085参照)。
演算誤差を低減し、高品位な画像表示を実現するには、上記信号処理の演算の有効桁数を多くすれば良い。有効桁数を多くするためにはデータ幅(ビット数)を多くするのは言うまでもない。しかしながら、たとえば16ビットのデータを取り扱うには48ビット(=RGB3色×16ビット)もの大きなデータ幅が必要となる。このようなデータ幅の増大は、信号処理回路(ASICやFPGA)のハードウエアコストの増加につながるため、望ましくない。とはいえ、データ幅を小さくすると、演算精度の低下や画像の劣化を招き、問題である。
なお、特開2001−85997号公報(特許文献2)には別の演算方法が開示されている。すなわち、アナログ信号をA/D変換回路によって要求ビット数(10ビット)より大きなビット数(12ビット)のディジタル信号に変換し、乗算係数を乗算した後、10ビットの信号にビット変換する構成である。乗算係数は、アナログ信号のレベルに応じて、「1」または「4」が選択される。
特開2004−347629号公報
特開2001−85997号公報
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することのできる技術を提供することにある。
本発明の第1の発明は、
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換部と、
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部とを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4であることを特徴とする画像信号処理装置である。
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換部と、
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部とを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4であることを特徴とする画像信号処理装置である。
本発明の第2の発明は、
第1の発明に加え、前記転送またはテーブル参照処理または信号処理された浮動小数点データを、駆動回路に適合した駆動データに変換する変換部を更に有することを特徴とする画像信号処理装置である。
第1の発明に加え、前記転送またはテーブル参照処理または信号処理された浮動小数点データを、駆動回路に適合した駆動データに変換する変換部を更に有することを特徴とする画像信号処理装置である。
本発明の第3の発明は、
第1の発明に加え、前記浮動小数点データを生成する変換部が、前記固定小数点データを入力とし、前記浮動小数点データを出力とするテーブルであることを特徴とする画像信号処理装置である。
第1の発明に加え、前記浮動小数点データを生成する変換部が、前記固定小数点データを入力とし、前記浮動小数点データを出力とするテーブルであることを特徴とする画像信号処理装置である。
本発明の第4の発明は、
第2の発明に加え、前記駆動回路に適合した駆動データに変換する変換部が、前記所定の処理が施された浮動小数点データを入力とし、前記駆動データを出力とするテーブルであることを特徴とする画像信号処理装置である。
第2の発明に加え、前記駆動回路に適合した駆動データに変換する変換部が、前記所定の処理が施された浮動小数点データを入力とし、前記駆動データを出力とするテーブルであることを特徴とする画像信号処理装置である。
本発明の第5の発明は、
第1の発明に加え、前記γ変換特性を打ち消す逆γ変換部と前記浮動小数点データを生成する変換部が、1つのテーブルからなる画像信号処理装置である。
第1の発明に加え、前記γ変換特性を打ち消す逆γ変換部と前記浮動小数点データを生成する変換部が、1つのテーブルからなる画像信号処理装置である。
本発明の第6の発明は、
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換ステップと、
前記逆γ変換ステップの出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成するステップとを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理方法であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4であることを特徴とする画像信号処理方法である。
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換ステップと、
前記逆γ変換ステップの出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成するステップとを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理方法であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4であることを特徴とする画像信号処理方法である。
本発明によれば、表示画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することができる。
本発明は、画像表示装置に内蔵される画像信号処理回路に適用される。特に本発明は、γ変換された映像信号を受信する画像信号処理回路に好ましく適用できる。たとえば、入力画像信号のγ変換特性を打ち消して、輝度に比例する値をもつデータを生成する変換(逆γ変換)を行い更に画像処理を行う装置に適用される。画像表示装置としては、電子線表示装置、プラズマ表示装置、液晶表示装置、有機EL表示装置などがある。電子線表示装置では、表示素子として、FE型電子放出素子、MIM型電子放出素子、表面伝導型放出素子などの冷陰極素子が好ましく用いられる。
はじめに、画像表示装置や画像信号処理装置などの階調性能を評価するための指標として、「リニア換算ビット数」を定義する。そして、輝度対リニア換算ビット数のグラフを参照して階調性能(階調の分解能)を評価する方法について説明する。次に、画像を劣化させることなく、輝度に比例するデータのデータ幅を少なくする方法の考え方について説明する。そして最後に、本発明の実施形態を説明する。
(表示装置におけるリニア換算ビット数)
表示装置におけるリニア換算ビット数について説明する。
表示装置におけるリニア換算ビット数について説明する。
リニア換算ビット数を以下のように定義する。すなわち、リニア換算ビット数は、ある輝度において、1階調分のデータの変化による輝度変化が、等ピッチな輝度変化の階調特性をもったディスプレイで表示を行った場合の何bit階調の輝度変化に相当するか、を表す値である。
具体的に数式で定義すると以下のようになる。
Lbit(L)=−log2(ΔL(L)/Lmax) [bit]
Lmaxは、表示装置の最大輝度であり、
ΔL(L)は、表示装置が表示している輝度Lにおける1階調分のデータの変化による輝度変化(1階調分のデータ変化に対応する輝度差)であり、
Lbit(L)は、輝度Lにおけるリニア換算ビット数である。
Lbit(L)=−log2(ΔL(L)/Lmax) [bit]
Lmaxは、表示装置の最大輝度であり、
ΔL(L)は、表示装置が表示している輝度Lにおける1階調分のデータの変化による輝度変化(1階調分のデータ変化に対応する輝度差)であり、
Lbit(L)は、輝度Lにおけるリニア換算ビット数である。
定義からもわかるように、階調性能が高い表示装置はリニア換算ビット数が大きくなる。輝度対リニア換算ビット数のグラフをプロットすれば、階調性能が高い表示装置の特性ほど上方にプロットされる。よって、輝度対リニア換算ビット数のグラフを見れば、表示装置の階調性能を簡単に評価できる。
次に、輝度対リニア換算ビット数のグラフの一例を示す。
図7は、等ピッチな輝度変化の階調特性をもつディスプレイにおける、データ対輝度を示す図である。図7において、横軸は表示装置の駆動回路に入力される駆動データであり、縦軸は対応する表示装置の輝度を示す。図7は、一例として8bit(256分割)のパルス幅変調の特性を示している。図7に示したように、データの増加に比例して輝度は上昇する。
この表示装置では、リニア換算ビット数Lbit(L)は、前述の定義から以下のようになる。
ΔL(L)=Lmax×(1/256)
Lbit(L)=−log2(ΔL(L)/Lmax)
=−log2(1/256)=8 [bit]
ΔL(L)=Lmax×(1/256)
Lbit(L)=−log2(ΔL(L)/Lmax)
=−log2(1/256)=8 [bit]
図8は、図7の表示装置の輝度対リニア換算ビット数のグラフである。等ピッチな輝度変化の階調特性をもつ表示装置では、輝度によらずリニア換算ビット数は一定値(すなわち”8”)を持つ。
図9に、あるディスプレイの輝度特性(データ対輝度)の一例を示す。横軸は駆動回路に入力される駆動データであり、縦軸は対応する表示装置の輝度を示す。図10は、図9の表示装置の輝度対リニア換算ビット数のグラフである。
図9に示すように、輝度の低い領域では、駆動データの増加分に対して輝度変化が少ない(つまり、階調性能が高い)。図10を見ると、低輝度時にリニア換算ビット数が大きい値をとっており、輝度の低い領域の階調性能が高いことがわかる。
さらに、図7と図9の表示装置の階調性能を比較・評価する際、輝度対リニア換算ビット数のグラフ(図8、図10)を見比べれば、的確に階調性能の良否の判断ができる。すなわち、より上方にプロットされている表示装置のほうが階調性能が高い。この例では、
低輝度領域において図9の表示装置の階調性能のほうが高く、高輝度領域では図7の表示装置の階調性能のほうが高いことがはっきりわかる。
低輝度領域において図9の表示装置の階調性能のほうが高く、高輝度領域では図7の表示装置の階調性能のほうが高いことがはっきりわかる。
(信号処理装置におけるリニア換算ビット数)
信号処理装置の階調性能を評価するために、信号処理装置のリニア換算ビット数を、前述した表示装置におけるリニア換算ビット数の考え方を基に、以下のように定義する。
信号処理装置の階調性能を評価するために、信号処理装置のリニア換算ビット数を、前述した表示装置におけるリニア換算ビット数の考え方を基に、以下のように定義する。
すなわち、信号処理装置のリニア換算ビット数は、あるデータ値に対応する輝度において、1階調分のデータの変化が、輝度と比例するデータで表現した場合の何bit階調に相当するか、を表す値である。
具体的に数式で定義すると以下のようになる。
Lbit(L)=−log2(ΔL(L)/Lmax) [bit]
Lmaxは、データの最大値に対応する輝度であり、
ΔL(L)は、あるデータ値に対応する輝度Lにおける1階調分のデータ変化に対応する輝度差であり、
Lbit(L)は、輝度Lにおけるリニア換算ビット数である。
Lbit(L)=−log2(ΔL(L)/Lmax) [bit]
Lmaxは、データの最大値に対応する輝度であり、
ΔL(L)は、あるデータ値に対応する輝度Lにおける1階調分のデータ変化に対応する輝度差であり、
Lbit(L)は、輝度Lにおけるリニア換算ビット数である。
信号処理装置におけるリニア換算ビット数は、信号処理装置で処理されたデータ(画像信号)を表示装置で表示した際に、その表示輝度の階調がどの程度の分解能を持っているか(階調性能)を示している。
すなわち、異なる信号処理装置の輝度対リニア換算ビット数を比較することによって、信号処理装置の階調性能の良否が判断できる。さらに、表示装置の輝度対リニア換算ビット数のグラフと比較すれば、表示装置の階調性能と画像信号処理装置の階調性能の比較・評価も簡便に行える。
(γ変換された映像信号におけるリニア換算ビット数)
次に、テレビジョンの映像信号のように、輝度に比例するデータをγ変換(たとえばγ=0.45)することにより得られた映像信号におけるリニア換算ビット数を説明する。
次に、テレビジョンの映像信号のように、輝度に比例するデータをγ変換(たとえばγ=0.45)することにより得られた映像信号におけるリニア換算ビット数を説明する。
リニア換算ビット数は、ある輝度において、1階調分の輝度変化が、輝度と比例するデータで表示を行った場合の何bit階調の輝度変化に相当するか、を表す値である。
γ変換された映像信号は、そのγ変換を打ち消すための逆γ変換を施すことによって、輝度と比例するデータ(以下、単に「輝度データ」とも記す)に戻すことができる。たとえば、γ=0.45のγ変換された映像信号は、γ=2.2の逆γ変換により、輝度データに戻すことができる。
γ変換された映像信号のリニア換算ビット数は、以下のように定義される。γ変換された映像信号を二進数で表記した際のデータ幅をn、データの値をXとすると、データの最大値に対応する最大輝度は(2n−1)2.2、あるデータ値Xに対応する輝度LはX2.2に比例する。あるデータ値Xの1階調分のデータ変化に対応する輝度差はX2.2−(X−1)2.2に比例する。あるデータ値Xに対応する輝度Lのリニア換算ビット数Lbit(L)は、以下のように定義される。
Lbit(L)=−log2((X2.2−(X−1)2.2)/(2n−1)2.2)[bit]
Lbit(L)=−log2((X2.2−(X−1)2.2)/(2n−1)2.2)[bit]
図11に、二進数で表記した10bitデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフを示した。横軸は最大輝度で正規化された輝度を示し、縦軸はリニア換算ビット数を示している。
この輝度対リニア換算ビット数のグラフでプロットされた線より上方のエリアは、入力された映像信号より階調数が多いこと(つまり、存在しない情報)を示している。言い換えれば、輝度対リニア換算ビット数のグラフでプロットされた線よりも上方の特性を持つ信号処理装置や表示装置を使用することによって、γ変換された入力映像信号を完全に処理・表示できる。
例えば、図11の映像信号の場合、高輝度(正規化輝度>0.5)の領域では表示装置や信号処理装置のリニア換算ビット数は10ビットもあれば十分であり、低輝度(正規化輝度<0.001)では14ビットより高い階調性能が必要であることがわかる。
図12は、8bitデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフである。横軸は最大輝度で正規化された輝度である。入力映像信号のデータ幅が少ないと、リニア換算ビット数が小さくなることがわかる。
(人間の視覚特性におけるリニア換算ビット数)
人間の視覚特性については、人間の輝度差の検知限を階調ステップと見立て、リニア換算ビット数で表現することとする。すなわち以下のように定義した。
人間の視覚特性については、人間の輝度差の検知限を階調ステップと見立て、リニア換算ビット数で表現することとする。すなわち以下のように定義した。
人間が見る表示装置を仮定し、最大輝度をLmaxとする(ダイナミックレンジを決める)。表示装置が表示している輝度Lにおける人間が認識できる輝度変化の検知限をΔL(L)とする。輝度Lにおけるリニア換算ビット数Lbit(L)は、以下のように定義する。
Lbit(L)=−log2(ΔL(L)/Lmax) [bit]
Lbit(L)=−log2(ΔL(L)/Lmax) [bit]
このリニア換算ビット数を人間の視覚特性におけるリニア換算ビット数と呼ぶことにする。
このように定義することによって、人間の輝度差の検知限を、前述した輝度対リニア換算ビット数のグラフにプロットできる。
この輝度対リニア換算ビット数のグラフでプロットされた曲線より上方のエリアは、人間が検知できる輝度差より細かな輝度差を示しているので、人間は検知できない範囲である。つまり、この曲線より上方では、1階調分の輝度差を人間が検知できないので、信号処理装置、表示装置、映像信号の特性の違いについても人間は検知できない。言い換えれば、信号処理装置、表示装置、映像信号の特性がどのようなものであっても、人間が評価する限り、その階調性能は全て良好に見える。逆に、人間の視覚特性における輝度対リニア換算ビット数のグラフにおいて、曲線より下側のエリアでは、人間が1階調分の輝度差を検知することができる。そのため、信号処理装置、表示装置、映像信号の階調特性がこの曲線より下側であれば、人間が検知可能な画像劣化(たとえば偽輪郭、階調のつぶれ)が生じる可能性があることを示している。
図13は、人間の視覚特性の輝度対リニア換算ビット数のグラフである。横軸は最大輝
度で正規化された輝度を示す。具体的には図13では一般的なディスプレイにあわせて、500cd/m2が輝度「1」になるように正規化している。人間の輝度差の検知限は絶対輝度にも依存するため、最大輝度の前提は必要である。このグラフは、文献「色彩光学」、大田登、東京電機大学出版局、P.124、図3(4.2)より読み取った値を用いて作成した。
度で正規化された輝度を示す。具体的には図13では一般的なディスプレイにあわせて、500cd/m2が輝度「1」になるように正規化している。人間の輝度差の検知限は絶対輝度にも依存するため、最大輝度の前提は必要である。このグラフは、文献「色彩光学」、大田登、東京電機大学出版局、P.124、図3(4.2)より読み取った値を用いて作成した。
以上のように、リニア換算ビット数を定義することによって、表示装置、信号処理装置、γ変換され映像信号、人間の視覚特性等を同一の尺度で比較・評価できることがわかった。
次に、本発明の実施形態を説明する前に、輝度対リニア換算ビット数のグラフをもとに、輝度に比例したデータを劣化なしに少ないデータ幅のデータに変換する方法(浮動小数点化)の考え方について説明する。人間の視覚特性については500cd/m2が輝度「1」になるように正規化している。500cd/m2以外の輝度がでる表示装置においては、別途考慮が必要であるのは言うまでも無い。
(本発明の第一の浮動小数点化方法)
前述したように、指数部を持たない通常のデータ(一般的には整数型データであるが、広い意味で、小数点位置が変わらないデータなので、本明細書では固定小数点データとも呼ぶ)は、有効桁数を多くするためには、多くのビット数(データ幅)が必要になる。
前述したように、指数部を持たない通常のデータ(一般的には整数型データであるが、広い意味で、小数点位置が変わらないデータなので、本明細書では固定小数点データとも呼ぶ)は、有効桁数を多くするためには、多くのビット数(データ幅)が必要になる。
固定小数点型の表記に比べ、浮動小数点表記は比較的少ないデータ幅で大きな有効桁数のデータを記述できる。しかしながら、固定小数点表記と同じデータ幅では、当然仮数部のデータ幅は少なくなる。本発明者は画像信号(画像データ)の浮動小数点化にあたり、前述した輝度対リニア換算ビット数のグラフをもとに、劣化なしにデータ幅を少なくする新しい方式を提案する。
本発明者らは、検討を重ねた結果、以下に示す浮動小数点化方法が、画像信号を処理(転送、テーブル参照処理、信号処理など)する場合に有効であることがわかった。
図14は、第一の浮動小数点化方法における浮動小数点データの構造を示している。この浮動小数点データは12bitデータ幅であり、10bitの仮数部(Data)と2bitの指数部(Exp)とから構成される。符号ビットはない。一般的な2進数の浮動小数点表記と異なる点は、指数部の基数(底)が「2」ではなく「4」である点である。つまり、指数部は4のべき乗を表している。以下、このデータ構造を「第1の浮動小数点データ」とよぶ。
図15は、指数部(Exp)の各値(0〜3)において表現できる数値を模式的に示している。図15からわかるように、第1の浮動小数点データは、12bitデータ幅で、16bitデータ幅の固定小数点データと実質的に同じレンジの値を扱うことができる。
以下、第1の浮動小数点データについて考察する。ただし、16bitが全て1である固定小数点データが輝度「1」に対応するように、輝度が正規化されているものとする。
図15に示すように、指数部が「3」のとき、固定小数点データは16bitのうち上位10bitが有効になる。このとき下位6bitは「0」になるため、階調性能(分解能)の低下が生じる。同様に、指数部が「1」または「2」のときも、下位bitが「0」に固定されるので、階調性能の低下が生じる。
この階調性能の低下が許容できるかどうかは、前述の輝度対リニア換算ビット数のグラ
フを用いて検証可能である。図16は、第1の浮動小数点データのリニア換算ビット数を示している。図16には、10bitデータ幅のγ変換(γ=0.45)されている映像信号のリニア換算ビット数、および、前述した人間の視覚特性におけるリニア換算ビット数もプロットした。図16を見てわかるように、第1の浮動小数点データのリニア換算ビット数は、γ変換された映像信号の曲線よりも上方にある。そのため、第1の浮動小数点データは、10bitのデータ幅のγ変換されている映像信号を劣化させることなく伝送できることがわかる。また、図16に示したように、第1の浮動小数点データは、人間の視覚特性よりも高い分解能をもつことがわかる。さらに、低輝度領域においては、第1の浮動小数点データは、16bitデータ幅の固定小数点データと同じ階調性能を有することがわかる。
フを用いて検証可能である。図16は、第1の浮動小数点データのリニア換算ビット数を示している。図16には、10bitデータ幅のγ変換(γ=0.45)されている映像信号のリニア換算ビット数、および、前述した人間の視覚特性におけるリニア換算ビット数もプロットした。図16を見てわかるように、第1の浮動小数点データのリニア換算ビット数は、γ変換された映像信号の曲線よりも上方にある。そのため、第1の浮動小数点データは、10bitのデータ幅のγ変換されている映像信号を劣化させることなく伝送できることがわかる。また、図16に示したように、第1の浮動小数点データは、人間の視覚特性よりも高い分解能をもつことがわかる。さらに、低輝度領域においては、第1の浮動小数点データは、16bitデータ幅の固定小数点データと同じ階調性能を有することがわかる。
以上まとめると、指数部が0以外のとき、第1の浮動小数点データは固定小数点データに比べて階調性能が劣化する。しかし、その劣化が生じる部分は、図16の「A」部分であり、γ変換された映像信号や人間の視覚特性のリニア換算ビット数を超えている。よって、第1の浮動小数点データによる階調性能の劣化は、人間には認識できない。つまり、問題とならない。
このように、第1の浮動小数点データは、12bitデータ幅で、固定小数点16bitデータ幅相当の階調特性を得ることができる。よって、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が4(2の2乗)であるため、2ビットのビットシフトのみで第1の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第1の浮動小数点データは、10bitデータ幅のγ変換(γ=0.45)された映像信号を扱うのに好適である。
(本発明の第二の浮動小数点化方法)
次に、本発明の第二の浮動小数点化方法について説明する。第二の浮動小数点化方法では、10bitデータ幅で画像データを表記する。以下、第二の浮動小数点化方法におけるデータ構造を「第2の浮動小数点データ」とよぶ。
次に、本発明の第二の浮動小数点化方法について説明する。第二の浮動小数点化方法では、10bitデータ幅で画像データを表記する。以下、第二の浮動小数点化方法におけるデータ構造を「第2の浮動小数点データ」とよぶ。
図17は、第2の浮動小数点データの構造を示している。第2の浮動小数点データは10bitデータ幅であり、8bitの仮数部(Data)と2bitの指数部(Exp)とから構成される。符号ビットはない。第1の浮動小数点データと同様に、指数部の基数は「4」である。
図18は、指数部の各値(0〜3)において表現できる数値を模式的に示している。図18からわかるように、第2の浮動小数点データは、10bitデータ幅で、14bitデータ幅の固定小数点データと実質的に同じレンジの値を扱うことができる。
図19は、第2の浮動小数点データの輝度対リニア換算ビット数を示している。図19には、8bitデータ幅のγ変換(γ=0.45)されている映像信号のリニア換算ビット数、および、前述した人間の視覚特性におけるリニア換算ビット数もプロットした。図19を見てわかるように、第2の浮動小数点データのリニア換算ビット数は、γ変換された映像信号の曲線よりも上方にある。そのため、第2の浮動小数点データは、8bitのデータ幅のγ変換されている映像信号を劣化させることなく伝送できることがわかる。また、図19に示したように、第2の浮動小数点データは、人間の視覚特性よりもおおよそ高い分解能をもつこともわかる。
第2の浮動小数点データは、10bitデータ幅で、固定小数点14bitデータ幅相
当の階調特性を得ることができる。よって、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が4(2の2乗)であるため、2ビットのビットシフトのみで第2の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第2の浮動小数点データは、8bitデータ幅のγ変換(γ=0.45)された映像信号を扱うのに好適である。
当の階調特性を得ることができる。よって、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が4(2の2乗)であるため、2ビットのビットシフトのみで第2の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第2の浮動小数点データは、8bitデータ幅のγ変換(γ=0.45)された映像信号を扱うのに好適である。
(比較例)
次に、比較のため、本発明の浮動小数点化方法以外の浮動小数点化方法について説明する。
次に、比較のため、本発明の浮動小数点化方法以外の浮動小数点化方法について説明する。
図20は、比較例1の浮動小数点データの構造を示す。比較例1の浮動小数点データは、第1の浮動小数点データと同じく、12bitデータ幅であり、10bitの仮数部と2bitの指数部を有している。ただし、指数部の基数は「2」である。
図21は、比較例1の浮動小数点データが表現できる数値を模式的に示している。図21からわかるように、比較例1の浮動小数点データは、14bitデータ幅の固定小数点データ相当のレンジしかもたない。そのため、比較例1の浮動小数点データは、最大のリニア換算ビット数が14bitと少なく、同じデータ幅(12bit)の第1の浮動小数点データよりも階調性能が低い。
図22は、比較例2の浮動小数点データの構造を示す。比較例2の浮動小数点データのデータ幅は12bitである。第1の浮動小数点データと同様に16bitのレンジを持たせるために、指数部に3bit、仮数部に9bitが割り当てられている。指数部の基数は「2」である。図23は、比較例2の浮動小数点データが表現できる数値を模式的に示している。比較例2の小数点データは、16bitデータ幅の固定小数点データと実質的に同じレンジの値を扱える。
図24は、比較例2の浮動小数点データの輝度対リニア換算ビット数のグラフである。図24には、参考として、10bitデータ幅のγ変換(γ=0.45)されている映像信号のリニア換算ビット数、および、人間の視覚特性におけるリニア換算ビット数もプロットした。図24を見てわかるように、比較例2の浮動小数点データは、第1の浮動小数点データ(図16)に比べて階調性能が劣り、部分的にγ変換されている10bitデータ幅の映像信号の特性曲線よりも下にある。そのため、10bitデータ幅のγ変換された映像信号を信号処理する際に、人間が検知できる品質劣化を生じる可能性がある。
すなわち、比較例2の浮動小数点データは、16bitデータ幅の固定小数点データと同様のレンジをもつが、高輝度領域において第1の浮動小数点データよりも階調特性が劣っている。
図25は、比較例3の浮動小数点データの構造を示す。比較例3の浮動小数点データは、12bitデータ幅であり、11bitの仮数部と1bitの指数部から構成されている。指数部(Exp)の基数は「8」に設定されている。図26は、比較例3の浮動小数点データが表現できる数値を模式的に示す。比較例3の浮動小数点データは、14bitデータ幅の固定小数点データと実質的に同じレンジの値を扱える。
図27は、比較例3の浮動小数点データの輝度対リニア換算ビット数(信号処理11+1bit)のグラフである。図27には、参考として、10bitデータ幅のγ変換(γ=0.45)されている映像信号のリニア換算ビット数(映像信号(10bit))、および、人間の視覚特性におけるリニア換算ビット数(人間の視覚特性)もプロットした。
また、比較のため、図27には、第1の浮動小数点データ(信号処理10+2bit)のグラフもプロットした。
また、比較のため、図27には、第1の浮動小数点データ(信号処理10+2bit)のグラフもプロットした。
図27を見てわかるように、低輝度領域において、比較例3の浮動小数点データのリニア換算ビット数は14bitであり、第1の浮動小数点データよりも階調性能が劣ることがわかる。一方、高輝度領域においては、比較例3のほうが第1の浮動小数点データよりも階調性能が高い。しかしながら、第1の浮動小数点データのリニア換算ビット数は映像信号や人間の視覚特性を上回っているので、画像信号処理に適用するのであれば両方式に差はない。低輝度領域のリニア換算ビット数を考慮すれば、第1の浮動小数点データのほうが階調性能が優れていることがわかる。
(本発明の第三の浮動小数点化方法)
同様に、第3の浮動小数点データとして、以下の方式も好適である。第3の浮動小数点データは、14bitデータ幅で、固定小数点18bitデータ幅相当の階調特性を得る例である。不図示の第3の浮動小数点データは、12bit幅の仮数部を持ち、第1第2の浮動小数点データと同様に2bit幅の指数部(指数の基数が4)を持つ。これによって、固定小数点18bit幅相当の階調性を得ることができる。
同様に、第3の浮動小数点データとして、以下の方式も好適である。第3の浮動小数点データは、14bitデータ幅で、固定小数点18bitデータ幅相当の階調特性を得る例である。不図示の第3の浮動小数点データは、12bit幅の仮数部を持ち、第1第2の浮動小数点データと同様に2bit幅の指数部(指数の基数が4)を持つ。これによって、固定小数点18bit幅相当の階調性を得ることができる。
よって、第3の浮動小数点データを用いることで、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が4(2の2乗)であるため、2ビットのビットシフトのみで第3の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第3の浮動小数点データは、12bitデータ幅のγ変換(γ=0.45)された映像信号を扱うのに好適である。
<第1実施形態>
(画像表示装置の構成)
第1実施形態の画像表示装置の構成を説明する。
(画像表示装置の構成)
第1実施形態の画像表示装置の構成を説明する。
図6は、画像表示装置の全体構成を示すブロック図である。ここでは、本発明を画像表示装置に内蔵された画像信号処理回路に適用した形態を例示するが、本発明の実施形態はこれに限らない。たとえば、画像表示装置に接続される機器(たとえば、VTR、デジタルカメラ、セットトップボックスのような画像出力装置)の画像信号処理回路に本発明を適用することも好ましい。
図6の画像表示装置は、表示パネル(マトリクスパネル)1を有している。表示パネル1は、多数の電子源(たとえば冷陰極素子1001)が配列されたマルチ電子源と、電子の照射により発光する画像形成部材(たとえば蛍光体)とが、薄型の真空容器内に対向配置された構成である。冷陰極素子1001は、列配線1002と行配線1003の交点近傍に配置され、両配線に接続される。本実施形態では、冷陰極素子として表面伝導型放出素子が用いられる。表面伝導型放出素子の構成・製造法については、本出願人による「特開平10−39825号公報」に詳しく述べているので省略する。
表面伝導型放出素子の駆動電圧には閾値電圧が存在する。閾値電圧以下では放出電流Ieが流れない。またそれ以上の電圧では印加する駆動電圧に応じて放出電流Ieが流れる。この特性を利用して単純マトリクス駆動をおこなった。
本実施形態では、480素子×240素子の表示パネル1を例示する。しかし素子数は、製品用途に応じて決定されるので、この限りではない。表示パネル1は、例えばRGB
ストライプ配列の画素配置をもつ。
ストライプ配列の画素配置をもつ。
2はアナログディジタル変換器(A/Dコンバータ)である。A/Dコンバータ2は、例えばNTSC信号からRGB信号にデコードされたアナログRGBコンポーネント信号S0を、各色10bit幅のディジタルRGB信号S1に変換する。以降、ディジタルRGB信号S1を単に映像信号S1ともよぶ。前述のように、映像信号S1は、あらかじめγ=0.45のγ変換が施された信号である。
4は逆γ変換部である。逆γ変換部4は、γ変換を打ち消すための逆γ変換(γ=2.2)を映像信号S1に適用し、輝度に比例する値をもつデータに変換する。以下、輝度に比例するデータを輝度データS2とよぶ。20は、信号処理部である。信号処理部20は、輝度データS2に対して、例えば色補正や電圧降下補正などの信号処理を施す回路である。詳細は後述する。30は駆動データ変換部である。駆動データ変換部30は、信号処理部20で処理された輝度データS3を駆動データS4に変換する。3はデータ並べ替え部である。データ並べ替え部3は、各色の駆動データS4を、表示パネル1の画素配列に合わせ並べ替えて出力する機能を有する。
5はシフトレジスタである。シフトレジスタ5は、データ並べ替え部3の出力S5をシフトクロックSCLKで順次シフト転送し、表示パネル1のそれぞれの素子に対応した駆動データをパラレルに出力する。6はラッチ回路である。ラッチ回路6は、シフトレジスタ5からの駆動データを水平同期信号に同期したロード信号LDで並列にラッチし、次のロード信号LDが入力されるまで保持する。7は駆動回路(変調回路)である。駆動回路7は、入力される駆動データに応じて変調信号を生成し、変調信号を各列配線1002に印加する。本実施形態の駆動回路7は、PCLK信号を計数することによってパルス幅変調を生成する。なお、パルス幅変調ではなく、パルス振幅変調や、パルス幅とパルス振幅の両方の変調を用いてもよい。
8は走査ドライバ(走査回路)である。走査ドライバ8は、表示パネル1の行配線1003に接続される。走査信号発生部81は、入力映像信号の垂直同期信号に同期したYST信号をタイミング制御部10によって決定された信号HDで順次シフトする。そして走査信号発生部81は選択/非選択信号を行配線数に対応してパラレル出力する。82はMOSトランジスタ等で構成されるスイッチである。走査信号発生部81の選択/非選択信号の出力レベルによってスイッチ82を切り替え選択電位(−Vss)・非選択電位(GND)を出力する。
タイミング制御部10は、各機能ブロックに所望のタイミングの制御信号を、入力画像の同期信号及びデータサンプリングクロックDCLK等から作る。40はPCLK信号を生成するPCLK生成部である。
(画像表示装置の動作)
次に、図6を参照して画像表示装置の動作を説明する。
次に、図6を参照して画像表示装置の動作を説明する。
A/Dコンバータ2は、アナログRGBコンポーネント信号S0を、RGB各々10bitデータ幅の映像信号S1に変換する。逆γ変換部4は、A/Dコンバータ2またはコンピュータ等のディジタルRGB信号である10bitデータ幅の映像信号S1を受け取る。この際、1走査ライン(1H)のデータ数は、表示パネル1の列配線側の画素数で決めると良い。映像信号S1はデータサンプリングクロックDCLKと同期して出力される。逆γ変換部4は、不図示の変換テーブル(ROMやRAM)により、映像信号S1を、輝度に比例する値をもつ16bitデータ幅の輝度データS2に変換する。ここで言う輝度とは、入力された映像信号S1により決定される輝度を意味する。TV信号は、CRT
の特性を補正するためにγ=0.45のγ変換が施されている。逆γ変換部4は、γ=2.2の逆γ変換を映像信号S1に適用し、輝度に比例するデータ(輝度データS2)を生成する。
の特性を補正するためにγ=0.45のγ変換が施されている。逆γ変換部4は、γ=2.2の逆γ変換を映像信号S1に適用し、輝度に比例するデータ(輝度データS2)を生成する。
逆γ変換部4から出力される16bitデータ幅の輝度データS2は信号処理部20に入力される。信号処理部20は、表示パネル1や駆動回路7の特性に適合した駆動データを得るために、輝度データS2に対して必要な画像信号処理を適用する。画像信号処理には、たとえば、色補正、輝度むら補正、電圧降下補正などがある。なお、逆γ変換によって輝度に比例したデータを生成するのは、色補正などの信号処理の精度を向上するためでもある。
信号処理部20の出力である輝度データS3は駆動データ変換部30に入力される。駆動データ変換部30は入力された16bitデータ幅の輝度データS3を、輝度データS3に対して表示パネルの表示輝度特性がリニアになるような駆動データS4に変換する。具体的にはメモリによって実現するテーブルが好適である。
駆動データ変換部30の出力である駆動データS4は、データ並べ替え部3に入力される。データ並べ替え部3は各色の駆動データS4を、表示パネル1の画素配列に合わせ並べ替える。本発明では、逆γ変換部4から駆動データ変換部30の全て、あるいは一部を画像信号処理回路と呼ぶことにする。
(画像信号処理回路)
図6の構成では、輝度データS2は16bitデータ幅の固定小数点データである。そこで、この輝度データS2に浮動小数点変換を施して浮動小数点データを得る。第1の浮動小数点データは、12bitデータ幅で、16bitデータ幅の固定小数点データと同等の階調特性を持つ。その結果、画像品質の劣化無しに、16bitから12bitへデータ幅を削減できる。以下これを実現する画像信号処理回路について説明する。
図6の構成では、輝度データS2は16bitデータ幅の固定小数点データである。そこで、この輝度データS2に浮動小数点変換を施して浮動小数点データを得る。第1の浮動小数点データは、12bitデータ幅で、16bitデータ幅の固定小数点データと同等の階調特性を持つ。その結果、画像品質の劣化無しに、16bitから12bitへデータ幅を削減できる。以下これを実現する画像信号処理回路について説明する。
(構成例1)
図1は、画像信号処理回路の構成例1を示している。図1において、符号4、20、30はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。4aは浮動小数点変換部であり、30aは固定小数点変換部である。各ブロックの出力を示す矢印線の添え字(10、16、10+2)は、それぞれの出力信号のデータ幅(各色あたり)を示している。10+2は、仮数部10bit、指数部2bitのデータ幅を表している。
図1は、画像信号処理回路の構成例1を示している。図1において、符号4、20、30はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。4aは浮動小数点変換部であり、30aは固定小数点変換部である。各ブロックの出力を示す矢印線の添え字(10、16、10+2)は、それぞれの出力信号のデータ幅(各色あたり)を示している。10+2は、仮数部10bit、指数部2bitのデータ幅を表している。
逆γ変換部4は、10bitデータ幅の整数データ型の映像信号(S1)を、16bitデータ幅の固定小数点データ(S2)に変換する。浮動小数点変換部4aは、16bitデータ幅の固定小数点データ(S2)を、12bitデータ幅の第1の浮動小数点データ(S2a)に変換する。信号処理部20は、第1の浮動小数点データ(S2a)に対して所定の信号処理を施す。固定小数点変換部30aは、信号処理部20から出力された12bitデータ幅の第1の浮動小数点データ(S3a)を、16bitデータ幅の固定小数点データ(S3)に変換する。駆動データ変換部30は、16bitデータ幅の固定小数点データ(S3)から、10bitデータ幅の整数データ型の駆動データ(S4)を生成する。4000、2000はASICやFPGAへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
前述したように、第1の浮動小数点データを採用することで、画像の品質劣化無しに、データ幅を16bitから12bitに縮小でき、ハードウエアコストを削減することができる。また、ASICやFPGAへの実装を図1に示したように行うことによって、ASICやFPGAのパッケージからの引き出しパッド(入出力端子)を少なくすることが
できる。ASICやFPGAにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例1によれば引き出しパッドを少なくすることによって、ASICやFPGAのコストを下げることができる効果がある。
できる。ASICやFPGAにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例1によれば引き出しパッドを少なくすることによって、ASICやFPGAのコストを下げることができる効果がある。
浮動小数点変換部4aは、入力される輝度データ(S2)の上位ビットの情報を基にシフト量を切り替えるビットシフト回路で構成してもよいし、変換テーブル(メモリ)で構成してもよい。固定小数点変換部30aは、浮動小数点データの指数部の情報を基にシフト量を切り替えるビットシフト回路で構成してもよいし、変換テーブル(メモリ)で構成してもよい。
(構成例2)
図2は、画像信号処理回路の構成例2を示している。構成例2では、駆動データ変換部30bが、信号処理部20によって所定の処理が施された浮動小数点データ(S3a)を入力とし、駆動データ(S4)を出力とするテーブルで構成されている。すなわち、図1の固定小数点変換部30aと駆動データ変換部30の機能が、ひとつのメモリで実現されている。しかも、駆動データ変換部の入力データ幅が16bitから12bitに減少するので、駆動データ変換部のメモリサイズを小さくできる。これにより回路構成が簡略化され、ハードウエアコストをさらに低減することができる。
図2は、画像信号処理回路の構成例2を示している。構成例2では、駆動データ変換部30bが、信号処理部20によって所定の処理が施された浮動小数点データ(S3a)を入力とし、駆動データ(S4)を出力とするテーブルで構成されている。すなわち、図1の固定小数点変換部30aと駆動データ変換部30の機能が、ひとつのメモリで実現されている。しかも、駆動データ変換部の入力データ幅が16bitから12bitに減少するので、駆動データ変換部のメモリサイズを小さくできる。これにより回路構成が簡略化され、ハードウエアコストをさらに低減することができる。
また、4000、2001はASICやFPGAへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。ASICやFPGAへの実装を図2に示したように行うことによって、ASICやFPGAのパッケージからの引き出しパッド(入出力端子)を少なくすることができる。ASICやFPGAにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例2によれば、引き出しパッドを少なくすることによって、ASICやFPGAのコストを下げることができる効果がある。
(構成例3)
図3は、画像信号処理回路の別の構成例(構成例3)である画像信号処理回路を示している。構成例3では、逆γ変換部4bが、入力画像信号(S1)を入力とし、浮動小数点データ(S2a)を出力とするテーブルで構成されている。すなわち、図1の逆γ変換部4と浮動小数点変換部4aの機能が、ひとつのメモリで実現されている。更に、逆γ変換部の出力データ幅が16bitから12bitに減少するので、逆γ変換部のメモリサイズを小さくできる。これにより回路構成がさらに簡略化され、ハードウエアコストをさらに低減することができる。もちろん、図3の駆動データ変換部30bを、図1の固定小数点変換部30aと駆動データ変換部30に置き換えてもよい。
図3は、画像信号処理回路の別の構成例(構成例3)である画像信号処理回路を示している。構成例3では、逆γ変換部4bが、入力画像信号(S1)を入力とし、浮動小数点データ(S2a)を出力とするテーブルで構成されている。すなわち、図1の逆γ変換部4と浮動小数点変換部4aの機能が、ひとつのメモリで実現されている。更に、逆γ変換部の出力データ幅が16bitから12bitに減少するので、逆γ変換部のメモリサイズを小さくできる。これにより回路構成がさらに簡略化され、ハードウエアコストをさらに低減することができる。もちろん、図3の駆動データ変換部30bを、図1の固定小数点変換部30aと駆動データ変換部30に置き換えてもよい。
また、4001、2001はASICやFPGAへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。ASICやFPGAへの実装を図3に示したように行うことによって、ASICやFPGAのパッケージからの引き出しパッド(入出力端子)を少なくすることができる。ASICやFPGAにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例3によれば、引き出しパッドを少なくすることによって、ASICやFPGAのコストを下げることができる効果がある。
(構成例4)
図4は、画像信号処理回路の別の構成例(構成例4)を示している。図4において、符号4、20、30はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。4aは浮動小数点変換部であり、30aは固定小数点変換部である。各ブロックの出力
を示す矢印線の添え字(10、16、10+2)は、それぞれの出力信号のデータ幅(各色あたり)を示している。10+2は、仮数部10bit、指数部2bitのデータ幅を表している。
図4は、画像信号処理回路の別の構成例(構成例4)を示している。図4において、符号4、20、30はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。4aは浮動小数点変換部であり、30aは固定小数点変換部である。各ブロックの出力
を示す矢印線の添え字(10、16、10+2)は、それぞれの出力信号のデータ幅(各色あたり)を示している。10+2は、仮数部10bit、指数部2bitのデータ幅を表している。
逆γ変換部4は、10bitデータ幅の整数データ型の映像信号(S1)を、16bitデータ幅の固定小数点データ(S2)に変換する。浮動小数点変換部4aは、16bitデータ幅の固定小数点データ(S2)を、12bitデータ幅の浮動小数点データ(S2a)に変換する。固定小数点変換部30aは、浮動小数点データ(S2a)を16bitデータ幅の固定小数点データ(S3a)に変換する。信号処理部20は、固定小数点データ(S3a)に対して所定の信号処理を施す。駆動データ変換部30は、16bitデータ幅の固定小数点データ(S3)から、10bitデータ幅の整数データ型の駆動データ(S4)を生成する。
また、4001、2002はASICやFPGAへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
この構成は、従来の構成に比べ、浮動小数点変換部4a、固定小数点変換部30aが余分に必要なため、単純に回路を少なくする効果は無い。しかしながら、ASICやFPGAへの実装を図4に示したように行うことによって、ASICやFPGAのパッケージからの引き出しパッド(入出力端子)を少なくすることができる。ASICやFPGAにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例4によれば、引き出しパッドを少なくすることによって、ASICやFPGAのコストを下げることができる効果がある。
(構成例5)
図5は、画像信号処理回路の別の構成例(構成例5)である画像信号処理回路を示している。図5において、符号4、20、30bはそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。4aは浮動小数点変換部である。各ブロックの出力を示す矢印線の添え字(10、16、10+2)は、それぞれの出力信号のデータ幅(各色あたり)を示している。10+2は、仮数部10bit、指数部2bitのデータ幅を表している。
図5は、画像信号処理回路の別の構成例(構成例5)である画像信号処理回路を示している。図5において、符号4、20、30bはそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。4aは浮動小数点変換部である。各ブロックの出力を示す矢印線の添え字(10、16、10+2)は、それぞれの出力信号のデータ幅(各色あたり)を示している。10+2は、仮数部10bit、指数部2bitのデータ幅を表している。
逆γ変換部4は、10bitデータ幅の整数データ型の映像信号(S1)を、16bitデータ幅の固定小数点データ(S2)に変換する。信号処理部20は、固定小数点データ(S2)に対して所定の信号処理を施す。駆動データ変換部30bは、信号処理部20によって所定の処理が施された浮動小数点データ(S3a)を入力とし、駆動データ(S4)を出力とするテーブルで構成されている。すなわち、構成例1(図1)の固定小数点変換部30aと駆動データ変換部30の機能が、ひとつのメモリで実現されている。しかも、駆動データ変換部の入力データ幅が16bitから12bitに減少するので、駆動データ変換部のメモリサイズを小さくできる。これにより回路構成が簡略化され、ハードウエアコストをさらに低減することができる。
すなわち、逆ガンマ変換されたデータを浮動小数点データに変換し、さらにテーブル参照処理する場合に、テーブルのメモリサイズを少なくでき、コストを下げられる。
また、4002、2003はASICやFPGAへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
また、4002、2003はASICやFPGAへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
ASICやFPGAへの実装を図5に示したように行うことによって、ASICやFPGAのパッケージからの引き出しパッド(入出力端子)を少なくすることができる。ASICやFPGAにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出
しパッドも大きなコスト要因である。本発明の構成例5によれば、引き出しパッドを少なくすることによって、ASICやFPGAのコストを下げることができる効果がある。
しパッドも大きなコスト要因である。本発明の構成例5によれば、引き出しパッドを少なくすることによって、ASICやFPGAのコストを下げることができる効果がある。
以上述べたように、本発明の第1実施形態の画像信号処理回路は、信号処理の対象となる画像信号を第1の浮動小数点データで取り扱うため、16bit相当の階調性能を維持したまま、データ幅を12bitに削減することができる。特に、輝度データを浮動小数点で処理する機能をハードウエア(FPGA、ASICなど)で実現する場合に、ハードウエアの削減が可能であり、結果としてコストを下げることができる。
<第2実施形態>
次に、第2実施形態について説明する。本発明の第2実施形態では、図6の画像表示装置の画像信号処理回路に、前述した第2の浮動小数点データを適用する。その他の構成部分は第1実施形態と同じであるので、説明は省略する。
次に、第2実施形態について説明する。本発明の第2実施形態では、図6の画像表示装置の画像信号処理回路に、前述した第2の浮動小数点データを適用する。その他の構成部分は第1実施形態と同じであるので、説明は省略する。
第2の浮動小数点データは、8bitデータ幅のγ変換(γ=0.45)されている映像信号(たとえば8bitビデオ信号)の信号処理に好ましく適用できる。これにより、14bit相当の階調性能を維持したまま、データ幅を10bitに抑えることができる。
<第3実施形態>
次に、第3実施形態について説明する。本発明の第3実施形態では、図6の画像表示装置の画像信号処理回路に、前述した第3の浮動小数点データを適用する。その他の構成部分は第1実施形態と同じであるので、説明は省略する。
次に、第3実施形態について説明する。本発明の第3実施形態では、図6の画像表示装置の画像信号処理回路に、前述した第3の浮動小数点データを適用する。その他の構成部分は第1実施形態と同じであるので、説明は省略する。
第3の浮動小数点データは、12bitデータ幅のγ変換(γ=0.45)されている映像信号(たとえば12bitビデオ信号)の信号処理に好ましく適用できる。これにより、18bit相当の階調性能を維持したまま、データ幅を14bitに抑えることができる。
1 表示パネル
2 A/Dコンバータ
3 データ並べ替え部
4 逆γ変換部
4a 浮動小数点変換部
4b 浮動小数点データを出力する逆γ変換部
5 シフトレジスタ
6 ラッチ回路
7 駆動回路
8 走査ドライバ
10 タイミング制御部
20 信号処理部
30 駆動データ変換部
30a 固定小数点変換部
30b 浮動小数点データを受信し駆動データを出力する駆動データ変換部
40 PCLK生成部
81 走査信号発生部
82 スイッチ
1001 冷陰極素子
1002 列配線
1003 行配線
2 A/Dコンバータ
3 データ並べ替え部
4 逆γ変換部
4a 浮動小数点変換部
4b 浮動小数点データを出力する逆γ変換部
5 シフトレジスタ
6 ラッチ回路
7 駆動回路
8 走査ドライバ
10 タイミング制御部
20 信号処理部
30 駆動データ変換部
30a 固定小数点変換部
30b 浮動小数点データを受信し駆動データを出力する駆動データ変換部
40 PCLK生成部
81 走査信号発生部
82 スイッチ
1001 冷陰極素子
1002 列配線
1003 行配線
Claims (6)
- γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換部と、
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部とを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理装置であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4である
ことを特徴とする画像信号処理装置。 - 前記転送またはテーブル参照処理または信号処理された浮動小数点データを、駆動回路に適合した駆動データに変換する変換部を更に有する
ことを特徴とする請求項1に記載の画像信号処理装置。 - 前記浮動小数点データを生成する変換部が、前記固定小数点データを入力とし、前記浮動小数点データを出力とするテーブルである
ことを特徴とする請求項1〜2のうちいずれか1項に記載の画像信号処理装置。 - 前記駆動回路に適合した駆動データに変換する変換部が、前記所定の処理が施された浮動小数点データを入力とし、前記駆動データを出力とするテーブルであることを特徴とする請求項2に記載の画像信号処理装置。
- 前記γ変換特性を打ち消す逆γ変換部と前記浮動小数点データを生成する変換部が、1つのテーブルからなる
ことを特徴とする請求項1〜4のうちいずれか1項に記載の画像信号処理装置。 - γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換ステップと、
前記逆γ変換ステップの出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成するステップとを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理方法であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が4である
ことを特徴とする画像信号処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315327A JP2009211048A (ja) | 2008-02-06 | 2008-12-11 | 画像信号処理装置および画像信号処理方法 |
EP09150930A EP2088765A3 (en) | 2008-02-06 | 2009-01-20 | Image signal processing apparatus and image signal processing method |
US12/358,594 US20090195547A1 (en) | 2008-02-06 | 2009-01-23 | Image signal processing apparatus and image signal processing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008026223 | 2008-02-06 | ||
JP2008315327A JP2009211048A (ja) | 2008-02-06 | 2008-12-11 | 画像信号処理装置および画像信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009211048A true JP2009211048A (ja) | 2009-09-17 |
Family
ID=40592052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315327A Withdrawn JP2009211048A (ja) | 2008-02-06 | 2008-12-11 | 画像信号処理装置および画像信号処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090195547A1 (ja) |
EP (1) | EP2088765A3 (ja) |
JP (1) | JP2009211048A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225988A (ja) * | 2011-12-06 | 2016-12-28 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 異なる表示機能の間で知覚ルミナンス非線形性ベースの画像データ交換を改善する装置および方法 |
US10242650B2 (en) | 2011-12-06 | 2019-03-26 | Dolby Laboratories Licensing Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5683839B2 (ja) * | 2010-05-17 | 2015-03-11 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 撮像装置の制御回路 |
US8717378B2 (en) * | 2011-03-29 | 2014-05-06 | Samsung Display Co., Ltd. | Method and apparatus for reduced gate count gamma correction |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0578950A3 (en) * | 1992-07-15 | 1995-11-22 | Ibm | Method and apparatus for converting floating-point pixel values to byte pixel values by table lookup |
JPH1039825A (ja) | 1996-07-23 | 1998-02-13 | Canon Inc | 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 |
US6304300B1 (en) * | 1998-11-12 | 2001-10-16 | Silicon Graphics, Inc. | Floating point gamma correction method and system |
JP2001085997A (ja) | 1999-09-10 | 2001-03-30 | Sony Corp | ディジタル信号処理装置及びビデオカメラ装置 |
JP3715947B2 (ja) | 2001-06-14 | 2005-11-16 | キヤノン株式会社 | 画像表示装置 |
US7154457B2 (en) * | 2001-06-14 | 2006-12-26 | Canon Kabushiki Kaisha | Image display apparatus |
US6999098B2 (en) * | 2002-11-27 | 2006-02-14 | Ati Technologies Inc. | Apparatus for converting floating point values to gamma corrected fixed point values |
JP4012118B2 (ja) | 2003-05-19 | 2007-11-21 | キヤノン株式会社 | 画像表示装置 |
JP4613702B2 (ja) * | 2004-09-30 | 2011-01-19 | 日本電気株式会社 | ガンマ補正、画像処理方法及びプログラム、並びにガンマ補正回路、画像処理装置、表示装置 |
US7676063B2 (en) * | 2005-03-22 | 2010-03-09 | Microsoft Corp. | System and method for eye-tracking and blink detection |
JP4539394B2 (ja) * | 2005-03-25 | 2010-09-08 | 日本電気株式会社 | ガンマ補正装置及びこれを用いた画像変換装置並びに表示装置 |
JP4926679B2 (ja) | 2006-12-06 | 2012-05-09 | キヤノン株式会社 | 画像表示装置 |
-
2008
- 2008-12-11 JP JP2008315327A patent/JP2009211048A/ja not_active Withdrawn
-
2009
- 2009-01-20 EP EP09150930A patent/EP2088765A3/en not_active Withdrawn
- 2009-01-23 US US12/358,594 patent/US20090195547A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225988A (ja) * | 2011-12-06 | 2016-12-28 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 異なる表示機能の間で知覚ルミナンス非線形性ベースの画像データ交換を改善する装置および方法 |
US9959837B2 (en) | 2011-12-06 | 2018-05-01 | Dolby Laboratories Licensin Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
US10242650B2 (en) | 2011-12-06 | 2019-03-26 | Dolby Laboratories Licensing Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
US10621952B2 (en) | 2011-12-06 | 2020-04-14 | Dolby Laboratories Licensing Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
US10957283B2 (en) | 2011-12-06 | 2021-03-23 | Dolby Laboratories Licensing Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
US11587529B2 (en) | 2011-12-06 | 2023-02-21 | Dolby Laboratories Licensing Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
US11600244B2 (en) | 2011-12-06 | 2023-03-07 | Dolby Laboratories Licensing Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
JP7421674B2 (ja) | 2011-12-06 | 2024-01-24 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 異なる表示機能の間で知覚ルミナンス非線形性ベースの画像データ交換を改善する装置および方法 |
US11887560B2 (en) | 2011-12-06 | 2024-01-30 | Dolby Laboratories Licensing Corporation | Perceptual luminance nonlinearity-based image data exchange across different display capabilities |
Also Published As
Publication number | Publication date |
---|---|
US20090195547A1 (en) | 2009-08-06 |
EP2088765A3 (en) | 2009-10-21 |
EP2088765A2 (en) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4613702B2 (ja) | ガンマ補正、画像処理方法及びプログラム、並びにガンマ補正回路、画像処理装置、表示装置 | |
JP4539394B2 (ja) | ガンマ補正装置及びこれを用いた画像変換装置並びに表示装置 | |
US7995020B2 (en) | Display apparatus and display method | |
JP2020510863A (ja) | ムラ除去キャリブレーション情報のエンコード | |
US8305325B2 (en) | Color display apparatus and active matrix apparatus | |
US20070229415A1 (en) | Self-emission type display device | |
JP2010243775A (ja) | 補正値の取得方法、補正方法、画像表示装置 | |
CN110767162B (zh) | 显示补偿方法及装置、计算机可读存储介质、计算机设备 | |
JP2006259663A (ja) | 画像処理方法、画像表示装置、映像受信表示装置および画像処理装置 | |
KR100457281B1 (ko) | 플라즈마 디스플레이장치 및 표시방법 | |
US8289349B2 (en) | Correction method | |
JP2009211048A (ja) | 画像信号処理装置および画像信号処理方法 | |
KR19980066488A (ko) | 다계조 처리장치 | |
KR101609260B1 (ko) | 액정표시장치 및 그 구동방법 | |
KR101983526B1 (ko) | 외부 픽셀 보상을 위한 시스템 및 방법 | |
KR20070121163A (ko) | 다색 표시 장치 및 그 구동 방법 | |
US8217960B2 (en) | Device and method for adjusting video luminance | |
JP4999301B2 (ja) | 自発光型表示装置 | |
JP3793073B2 (ja) | 表示装置 | |
KR20060028919A (ko) | 전자 방출 디스플레이 패널의 구동을 위한 계조 데이터를보정하는 방법 | |
KR102521389B1 (ko) | 디지털 아날로그 변환기와 이를 이용한 표시장치 | |
US7791759B2 (en) | Image processing method and apparatus | |
WO2020010648A1 (zh) | 显示面板的驱动系统及应用其的显示装置 | |
KR102585457B1 (ko) | 디지털 아날로그 변환기와 이를 이용한 표시장치 | |
KR100771333B1 (ko) | 화상 데이터 처리 장치 및 화상 데이터 처리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120306 |