JP3715947B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3715947B2 JP3715947B2 JP2002170568A JP2002170568A JP3715947B2 JP 3715947 B2 JP3715947 B2 JP 3715947B2 JP 2002170568 A JP2002170568 A JP 2002170568A JP 2002170568 A JP2002170568 A JP 2002170568A JP 3715947 B2 JP3715947 B2 JP 3715947B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- calculating
- data
- correction data
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配置された画像形成素子を備えた画像表示装置に関するものであり、例えば、マトリクス配線された複数の表面伝導型素子とその電子線照射を受け発光する蛍光面を備える表示パネルを用いてテレビジョン信号やコンピュータからなどの表示信号を受信し画像を表示するテレビジョン受信機やディスプレイ装置に適用され、特に前記表示パネルのマトリクス配線などが有する電気抵抗に起因する駆動電圧の電圧降下を補正する画像データの補正手段、及び画像データ又は補正データの階調数を変換処理する階調数変換手段からなる信号処理部に関するものである。
【０００２】
【従来の技術】
従来、この種の画像表示装置としては、電子放出素子への電気的な接続配線などの配線抵抗による電圧降下に起因する輝度低下を補正するために、統計演算によりその補正データを算出し、電子線要求値と補正値を合成する構成を有する画像表示装置が、特開平８−２４８９２０号公報に開示されている。
【０００３】
図１８は従来技術に係る画像表示装置の概略構成ブロック図である。
【０００４】
以下にデータの補正に係わる構成を説明する。
【０００５】
まず、ディジタル画像信号の１ライン分の輝度データを合算器２０６で合算し、この合算値に対応する補正率データをメモリ２０７から読み出す。一方、ディジタル画像信号はシフトレジスタ２０４においてシリアル／パラレル変換され、ラッチ回路２０５において所定時間保持された後、所定のタイミングで各列配線毎に備えられる乗算器２０８に入力される。
【０００６】
乗算器２０８において各列配線毎に輝度データとメモリ２０７から読み出された補正データを乗算し、得られた補正後のデータは変調信号発生器２０９に転送され、補正後のデータに対応する変調信号が変調信号発生器２０９において生成され、この変調信号に基づいて表示パネルに画像が表示される。
【０００７】
ここでは、合算器２０６におけるディジタル画像信号の１ライン分の輝度データの合算処理のように、ディジタル画像信号に対して総和や平均を算出するというような統計的な演算処理を行い、この値に基づいて補正を行っている。
【０００８】
一方、画像信号のディザ処理については、例えば、特開昭６３−２１３０８４号公開公報に記載されているように、ディザマトリックスを用いて、多値化画像信号を得ることが知られている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の構成においては、各列配線毎の乗算器、補正データを出力するためのメモリ、メモリにアドレス信号を与えるための合算器など大規模なハードウエアが必要であった。
【００１０】
また、補正を行うことにより、デジタルデータのビットの切り捨てが発生し、画像の階調性の劣化が生じるという問題があった。
【００１１】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、簡易な構成で、配線の電気抵抗に基づく電圧減少の補正を行いつつ、画像品質に優れた画像表示装置及び画像表示方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明の画像表示装置にあっては、以下の構成を採用する。複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変調手段と、を備える画像表示装置において、入力された画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、該補正画像データの階調数を減じる変換処理を行う階調数変換手段と、を有し、前記補正画像データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正画像データを算出する離散補正画像データ算出手段と、前記離散補正画像データ算出手段の出力を補間して、補間された補正画像データを算出する補正画像データ補間手段と、を有し、前記変調手段は、前記階調数変換手段によって変換処理された補正画像データに基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変調手段と、を備える画像表示装置において、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正を、画像データに対して行って補正画像データを算出する補正画像データ算出手段と、該補正画像データの階調数を減じる変換処理を行う階調数変換手段と、を有し、前記補正画像データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正画像データを算出する離散補正画像データ算出手段と、前記離散補正画像データ算出手段の出力を補間して、補間された補正画像データを算出する補正画像データ補間手段と、を有し、前記変調手段
は、前記階調数変換手段によって変換処理された補正画像データに基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
前記階調数変換手段は、前記補正画像データに所定のディザテーブルの出力を演算する演算手段と、該演算手段の出力の下位ビットを切り捨てる手段とからなることが好ましい。
前記階調数変換手段は、ｋビットの入力される画像データに対し、（ｋ＋Ｌ）ビットである前記補正画像データをｋビットのデータに変換処理することが好ましい（但し、ｋ，Ｌは正の整数）。
複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変調手段と、を備える画像表示装置において、入力された画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出手段と、該補正データの階調数を減じる変換処理を行う階調数変換手段と、階調数変換された補正データと前記入力された画像データとを加算する加算手段とを有し、前記補正データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正データを算出する離散補正データ算出手段と、前記離散補正データ算出手段の出力を補間して、補間された補正データを算出する補正データ補間手段と、を有し、前記変調手段は、前記加算手段の出力に基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変 調手段と、を備える画像表示装置において、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正データを、画像データに対応して算出する補正データ算出手段と、該補正データの階調数を減じる変換処理を行う階調数変換手段と、階調数変換された補正データと前記入力された画像データとを加算する加算手段とを有し、前記補正データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正データを算出する離散補正データ算出手段と、前記離散補正データ算出手段の出力を補間して、補間された補正データを算出する補正データ補間手段と、を有し、前記変調手段は、前記加算手段の出力に基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
前記階調数変換手段は、該補正データに所定のディザテーブルの出力を演算する演算手段と、該演算手段の出力の下位ビットを切り捨てる手段とからなることが好ましい。
前記変調信号は、前記画像データに基づいてパルス幅が変調された信号であることが好ましい。
前記画像形成素子は、前記変調信号に応じて電子を放出する電子放出素子であることが好ましい。
前記電子放出素子は表面伝導型放出素子であることが好ましい。
【００１４】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１５】
なお、以下に示す実施においては、表面伝導型放出素子（以下、ＳＣＥと称する）を用いた画像表示装置を例として、詳しく説明する。
【００１６】
（第１の実施の形態）
以下、図面を参照して、本発明の第１の実施の形態に係る画像表示装置について説明する。
【００１７】
まず、本発明の実施の形態に係る画像表示装置の表示パネルの概観、表示パネルの電気的接続、ＳＣＥの特性から簡単に説明する。
【００１８】
画像表示装置は、行電極を線順次に走査選択する走査回路と、画像データの大きさに応じて、列電極への出力電圧のパルス幅を可変するパルス幅変調手段からなる単純マトリクスディスプレイの構成を有する。なお、以降では、行配線を走査配線、列配線を変調配線と呼ぶこともある。
【００１９】
（画像表示装置の概観）
図２は、本発明の実施の形態に係る画像表示装置（表示パネル）の斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００２０】
図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、これらにより表示パネルの内部を真空に維持するための気密容器を形成している。
【００２１】
リアプレート１００５には、素子基板１００１が固定されているが、この基板１００１上には画像形成素子としてのＳＣＥ１００２がＮ×Ｍ個形成されている。行配線１００３及び列配線１００４及びＳＣＥは図３のように接続されている。
【００２２】
ここで、上記基板１００１，ＳＣＥ１００２，行配線１００３及び列配線１００４によって構成される部分をマルチ電子源と呼ぶこととする。
【００２３】
また、フェースプレート１００７の下面には、赤，緑，青の３原色の蛍光体１００８が各画素に対応して形成されている。
【００２４】
蛍光膜１００８の下面にはメタルバック１００９が形成され、メタルバック１００９に電気的に接続されているＨｖ端子に高電圧を印加することにより、リアプレートとフェースプレートの間に高電圧が印加される。
【００２５】
（ＳＣＥの特性）
ＳＣＥは、図４に示すように、（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性を有する。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるため、２本のグラフは各々異なる尺度で図示した。
【００２６】
すなわち、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【００２７】
第一に、閾値電圧Ｖｔｈ以上の電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。
【００２８】
また、第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆを可変することにより、放出電流Ｉｅの大きさを制御できる。
【００２９】
また、第三に、ＳＣＥは高速応答性を有しているため、電圧Ｖｆの印加時間により放出電流Ｉｅの放出時間を制御できる。
【００３０】
図２に示した表示パネルを用いた画像表示装置において、第一の特性を利用すれば、選択されたの素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加し、順次走査して素子を選択することにより単純マトリクス表示を行うことが可能である。
【００３１】
また、第二の特性を利用することにより、素子に印加する電圧Ｖｆを変調することにより、蛍光体の発光輝度を制御することができ、振幅変調による階調表示を行うことが可能である。
【００３２】
また、第三の特性を利用することにより、素子に電圧Ｖｆを印加する時間を変調することにより、蛍光体の発光時間を制御することができ、パルス幅変調（ＰＷＭ）による階調表示を行うことができる。
【００３３】
（表示パネルの駆動方法）
図５は本発明の実施の形態に係る表示パネルを駆動した際に走査配線及び変調配線の電圧供給端子に印加した電圧の一例である。
【００３４】
いま、水平走査期間Ｉはｉ行目のピクセルを発光させる期間とする。
【００３５】
ｉ行目のピクセルを発光させるためには、ｉ行目の走査配線を選択状態とし、その電圧供給端子Ｄｘｉに選択電位Ｖｓを印加する。また、それ以外の走査配線の電圧供給端子Ｄｘｋ（ｋ＝１，２，．．．Ｎ、但しｋ≠ｉ）は非選択状態とし、非選択電位Ｖｎｓを印加する。
【００３６】
本例では、選択電位Ｖｓを図４に記載の電圧ＶSELの半分の−０．５ＶSELに設定し、非選択電位ＶｎｓはＧＮＤ電位とした。
【００３７】
また、変調配線の電圧供給端子には、電圧振幅Ｖｐｗｍのパルス幅変調信号を供給した。ｊ番目の変調配線に供給するパルス幅変調信号のパルス幅は、従来、補正を行わない場合は、表示する画像の第ｉ行第ｊ列のピクセルの画像データの大きさに応じて決定し、すべての変調配線に各々のピクセルの画像データの大きさに応じたパルス幅変調信号を供給していた。
【００３８】
なお、本実施形態においては、後述するように、電圧降下の影響による、輝度の低下を補正するために、ｊ番目の変調配線に供給するパルス幅変調信号のパルス幅は、表示する画像の第ｉ行第ｊ列のピクセルの画像データの大きさと、その補正量に応じて決定し、すべての変調配線にパルス幅変調信号を供給する。
【００３９】
本実施形態では、電圧Ｖｐｗｍの電圧は＋０．５ＶSELに設定した。
【００４０】
（走査配線での電圧降下について）
上述したように、本発明の課題は、表示パネルの走査配線における電圧降下によって、走査配線上の電位が上昇することにより、ＳＣＥに印加される電圧が減少するため、ＳＣＥからの放出電流が低減してしまうことである。以下、この電圧降下の機構について説明する。
【００４１】
ＳＣＥの設計仕様や製法によっても異なるが、ＳＣＥの１素子分の素子電流は電圧ＶSELを印加した場合に数１００μＡ程度である。
【００４２】
このため、ある水平走査期間において選択された走査線上の１ピクセルのみを発光させ、それ以外のピクセルは発光させない場合には、変調配線から選択行の走査配線に流入する素子電流は１ピクセル分の電流（すなわち上述の数１００μＡ）だけであるため、電圧降下はほとんど生じることはなく、発光輝度が低下することはない。
【００４３】
しかし、ある水平走査期間において、選択された行の全ピクセルを発光させる場合には、全変調配線から選択状態としている走査配線に対し、全ピクセル分の電流が流入するため、電流の総和は数１００ｍＡ〜数Ａとなり、走査配線の配線抵抗によって走査配線上に電圧降下が発生する。
【００４４】
走査配線上に電圧降下が発生すれば、ＳＣＥの両端に印加される電圧が低下する。このためＳＣＥから発光される放出電流が低下してしまい、結果として発光輝度が低下していた。
【００４５】
また、さらに複雑なことに、電圧降下の大きさはパルス幅変調によって変調を行うことにより１水平走査期間の中でも変化する性質を持っている。
【００４６】
各列に供給するパルス幅変調信号が、図５に示したように入力されるデータに対し、そのデータの大きさに依存したパルス幅の、立ち上がりが同期したパルス幅変調信号を出力する場合には、入力画像データにもよるが一般的には、１水平走査期間の初めほど点灯しているピクセルの数が多く、その後輝度の低い箇所から順に消灯していくため、点灯するピクセルの数は一水平走査期間の中では、時間を追って減少する。
【００４７】
したがって、走査配線上に発生する電圧降下の大きさも、１水平走査期間の初めほど大きく次第に減少していく傾向がある。
【００４８】
パルス幅変調信号は変調の１階調に相当する時間ごとに出力が変化するため、電圧降下の時間的な変化もパルス幅変調信号の１階調に相当する時間毎に変化する。
【００４９】
以上、本発明の根本的な課題である走査配線における電圧降下について説明した。
【００５０】
次に、本発明の実施の形態の特徴である電圧降下の影響に対する補正の方法について説明する。
【００５１】
（電圧降下の計算方法）
電圧降下の影響を低減するための補正量を求めるには、まずその第一段階として、電圧降下の大きさとその時間変化をリアルタイムに予測するハードウエアが必要とされる。しかし、本発明の実施の形態ような画像表示装置の表示パネルとしては、数千本もの変調配線を備えることが一般的であり、変調配線のすべてと走査配線との交点の電圧降下を計算することは非常に困難であるとともに、それをリアルタイムで計算するハードウエアを作製することは現実的ではない。
【００５２】
従って、同一行の位置に関してブロック化するとともに、画像データの大きさ方向へもブロック化することにより、電圧降下量を求める。
【００５３】
このようなブロック化は電圧降下における以下のような特徴に基づくものである。
【００５４】
ｉ）一水平走査期間のある時点においては、走査配線上に発生する電圧降下は走査配線上で空間的に連続的な量であり非常に滑らかなカーブである。
【００５５】
ｉｉ）電圧降下の大きさは表示画像によっても異なるが、パルス幅変調の１階調に相当する時間毎に変化するが、概略的には、パルスの立ち上がり部分ほど大きく、時間的には次第に小さくなるか、もしくはその大きさを維持するかのどちらかである。すなわち、図５のような駆動方法では１水平走査期間の中で電圧降下の大きさが増加することはない。
【００５６】
具体的には以下で説明する縮退モデルによる電圧降下の計算を複数の時刻に対して計算することによって、電圧降下の時間変化を概略的に予測した。
【００５７】
（縮退モデルによる電圧降下の計算）
図６（ａ）は、本発明の実施の形態における縮退を行う際のブロック及びノードを説明するための図である。
【００５８】
同図では図を簡略化するため、選択された走査配線と各変調配線およびその交差部に接続されるＳＣＥのみを記載した。
【００５９】
いま一水平走査期間の中のある時刻であって、選択された走査配線上の各ピクセルの点灯状態（すなわち変調手段の出力が”Ｈ”であるか、”Ｌ”であるか）が分かっているものとする。
【００６０】
この点灯状態において、各変調配線から選択された走査配線へ流れ込む素子電流をＩｆｉ（ｉ＝１，２，．．．Ｎ，ｉは列番号）と定義する。
【００６１】
また、同図に示すように、ｎ本の変調配線と選択された走査配線のそれと交差する部分及び、その交点に配置されるＳＣＥを１つのグループとしてブロックを定義する。本例では、ブロック分けを行うことで４つのブロックに分割された。
【００６２】
また、各々のブロックの境界位置においてノードという位置を設定した。ノードとは、縮退モデルにおいて同一行上に発生する電圧降下量を離散的に計算するための水平位置（基準点）である。ここで、分割されたブロックはノード（基準点）によって分割された走査配線の領域に接続されるＳＣＥによって構成されている。
【００６３】
本例ではブロックの境界位置に、ノード０〜ノード４の５つのノードを設定した。
【００６４】
図６（ｂ）は縮退モデルを説明するための図である。
【００６５】
縮退モデルでは同図（ａ）の１ブロックに含まれるｎ本の変調配線を１本に縮退化し、それが走査配線のブロックの中央に位置するように接続した。
【００６６】
また、集中化された各々のブロックの変調配線には電流源が接続されており、各電流源から各々のブロック内の電流の総和（統計量）ＩＦ０〜ＩＦ３が流れ込むものとした。
【００６７】
即ち、ＩＦｊ（ｊ＝０，１，…３）は、次ぎの式で表される電流である。
【００６８】
【数１】
また、走査配線の両端の電位が同図（ａ）の例ではＶｓであるのに対し、同図（ｂ）ではＧＮＤ電位としているのは、縮退モデルでは、変調配線から選択した走査配線に流れ込む電流を上記電流源によりモデリングしたことにより、走査配線上の各部の電圧降下量は、その給電部を基準電位として各部の電圧（電位差）を算出することにより計算できるためである。
【００６９】
また、ＳＣＥを省略しているのは、選択された走査配線から見た場合に、列配線から同等の電流が流れ込めば、ＳＣＥの有無によらず、発生する電圧降下自体は変わらないためである。従って、ここでは、各ブロックの電流源から流れ込む電流値を各ブロック内の素子電流の総和の電流値（式１）に設定することでＳＣＥを省略した。
【００７０】
また、各ブロックの走査配線の配線抵抗は一区間の走査配線の配線抵抗ｒのｎ倍とした（ここで一区間とは走査配線の、ある列配線との交差部とその隣の列配線との交差部の間のことを指している。また本例では、一区間の走査配線の配線抵抗は均一であるものとした。）。
【００７１】
このような縮退モデルにおいて、走査配線上の各ノードにおいて発生する電圧降下量ＤＶ０〜ＤＶ４は以下のような積和形式の式により、簡単に計算することができる。
【００７２】
【数２】
すなわち、
【数３】
ただし、ａｉｊは縮退モデルにおいてｊ番目のブロックだけに単位電流を注入したときに、ｉ番目のノードに発生する電圧である（以下、これをａｉｊの定義とする。）。
【００７３】
上記のａｉｊはキルヒホフの法則により導出され、一度計算してテーブルとして記憶しておけばよい。
【００７４】
さらに、式１で定めた各ブロックの総和電流ＩＦ０〜ＩＦ３に対し、式４のような近似を行う。
【００７５】
【数４】
ただし、上式においてＣｏｕｎｔｉは選択された走査線上のｉ番目のピクセルが点灯状態である場合には１をとり、消灯状態である場合には０をとる変数である。
【００７６】
ＩＦＳはＳＣＥ１素子の両端に電圧ＶSELを印加したときに流れる素子電流ＩＦに対し、０〜１の間の値をとる係数αをかけた量である。
【００７７】
すなわち、次式のように定義した。
【００７８】
【数５】
式４は選択された走査配線に対し各ブロックの列配線から該ブロック内の点灯数に比例した素子電流が流れ込むものとしている。この際１素子の素子電流ＩＦに係数αをかけたものを１素子の素子電流ＩＦＳとしたのは、以下の理由による。
【００７９】
本来、電圧降下量を計算するためには、電圧降下による走査配線の電圧上昇とそれによる素子電流の減少量とを繰り返し計算することが必要であるが、この収束計算をハードウエアで計算するのは現実的でない。
【００８０】
そこで、本発明の実施の形態においては、ＩＦの収束値として近似的にαＩＦを用いる。具体的には、電圧降下量が最大となるとき（全白のとき）のＩＦの低下率（＝α１）と、電圧降下量が（最小＝０）となるときのＩＦの低下率（＝α２）を予め見積もっておいて、α１とα２の平均値または０．８ｘα１として求められる。
【００８１】
図６（ｃ）は、ある点灯状態において、縮退モデルにより各ノードの電圧降下量ＤＶ０〜ＤＶ４を計算した結果の一例である。
【００８２】
電圧降下は非常に滑らかなカーブとなるため、ノードとノードの間の電圧降下は近似的には図の点線に示したような値をとると想定される。
【００８３】
このように本縮退モデルを用いれば、任意の画像データに対し所望の時点でのノードごとの電圧降下を計算することが可能である。
【００８４】
以上、ある点灯状態における電圧降下量を、縮退モデルを用いて簡単に計算した。
【００８５】
選択された走査配線上に発生する電圧降下は一水平走査期間内で時間的に変化するが、これについては、一水平走査期間中のいくつかの時刻（基準時刻）に対して、その時の点灯状態を求め、その点灯状態に対し縮退モデルを用いて電圧降下を計算することにより予測した。
【００８６】
なお、一水平走査期間のある時点での各ブロック内の点灯数は各ブロックの画像データを参照すれば簡単に求めることができる。
【００８７】
いま、１つの例としてパルス幅変調回路への入力データのビット数が８ビットであるものとし、パルス幅変調回路は、入力データの大きさに対してリニアなパルス幅を出力するものとする。
【００８８】
すなわち入力データが０のときは、出力は”Ｌ”となり、入力データが２５５のとき一水平走査期間の間は”Ｈ”を出力し、入力データが１２８のときには一水平走査期間のうち初めの半分の期間は”Ｈ”を出力し、後の半分の期間は”Ｌ”を出力するものとする。
【００８９】
このような場合、パルス幅変調信号の立ち上がった時刻（開始時刻）の点灯数は、パルス幅変調回路への入力データが０よりも大きいものの数をカウントすれば簡単に検出できる。
【００９０】
同様に一水平走査期間の中央の時刻の点灯数は、パルス幅変調回路への入力データが１２８よりも大きいものの数をカウントすれば簡単に検出できる。
【００９１】
このように画像データをある閾値に対してコンパレートし、コンパレータの出力が真である数をカウントすれば、任意の時間における点灯数を簡単に計算することができる。
【００９２】
ここで以降の説明を簡単化するため、タイムスロットという時間量を定義する。
【００９３】
すなわち、タイムスロットとは一水平走査期間のなかのパルス幅変調信号の立ち上がりからの時間を表しており、タイムスロット＝０とはパルス幅変調信号の開始時刻（この場合は立ち上がり）直後の時刻を表すものと定義する。
【００９４】
タイムスロット＝６４とは、パルス幅変調信号の開始時刻から、６４階調分の時間が経過した時刻を表すものと定義する。
【００９５】
なお、本例ではパルス幅変調は立ち上がり時刻を基準として、そこからのパルス幅を変調した例を示したが、同様に、パルスの立ち下がり時刻を基準として、パルス幅を変調する場合でも、時間軸の進む方向とタイムスロットの進む方向が逆となるが、同様に適用することができることはいうまでもない。
【００９６】
（電圧降下量から補正データの計算）
上述したように、縮退モデルを用いて繰り返し計算を行うことで一水平走査期間中の電圧降下の時間変化を近似的かつ離散的に計算することができる。
【００９７】
図７は、ある画像データに対して、電圧降下を繰り返し計算し、走査配線での電圧降下の時間変化を計算した例である（ここに示されている電圧降下及びその時間変化は、ある画像データに対する一例であって、別の画像データに対する電圧降下は、また別の変化をすることは当然である。）。
【００９８】
同図ではタイムスロット＝０，６４，１２８，１９２の４つの時点に対して、各々縮退モデルを適用して計算を行うことに、それぞれの時刻の電圧降下を離散的に計算した。
【００９９】
図７では各ノードにおける電圧降下量を点線で結んでいるが、点線は図を見やすくするために記載したものであって、本縮退モデルにより計算された電圧降下は□、○、△で示した各ノードの位置において離散的に計算した。
【０１００】
本発明者らは、電圧降下の大きさとその時間変化を計算可能となった次の段階として、電圧降下量から画像データを補正する補正データを算出する方法について検討を行った。
【０１０１】
図８は、選択した走査配線上に図７に示した電圧降下が発生した際に、点灯状態にあるＳＣＥから放出される放出電流を見積もったグラフである。
【０１０２】
縦軸は電圧降下がないときに放出される放出電流の大きさを１００％として、各時間、各位置の放出電流の量を百分率で表しており、横軸は水平位置を表している。
【０１０３】
図８に示すように、ノード２の水平位置（基準点）において、タイムスロット＝０の時の放出電流をＩｅ０、タイムスロット＝６４の時の放出電流をＩｅ１、タイムスロット＝１２８の時の放出電流をＩｅ２、タイムスロットが１９２の時の放出電流をＩｅ３とする。
【０１０４】
図８は図７の電圧降下量と図４の“駆動電圧対放出電流”のグラフから計算した。具体的には電圧ＶSELから電圧降下量を引いた電圧が印加された際の放出電流の値を単に機械的にプロットしたものである。
【０１０５】
したがって、同図はあくまで点灯状態にあるＳＣＥから放出される電流を意味しており、消灯状態にあるＳＣＥが電流を放出することはない。
【０１０６】
以下に、電圧降下量から画像データを補正する補正データを算出する方法について説明する。
【０１０７】
図９（ａ），（ｂ），（ｃ）は図８の放出電流の時間変化から、電圧降下量の補正データを計算する方法を説明するための図である。同図は大きさが６４の画像データに対する補正データを算出した例である。
【０１０８】
輝度の発光量は、放出電流パルスによる放出電流を時間的に積分した、放出電荷量に他ならない。したがって以降では、電圧降下による輝度の変動を考えるのにあたって、放出電荷量をもとに説明を行う。
【０１０９】
いま、電圧降下の影響がない場合の放出電流をＩＥ、パルス幅変調の１階調に相当する時間をΔｔとするならば、画像データが６４のときの、放出電流パルスによって放出されるべき放出電荷量Ｑ０は放出電流パルスの振幅ＩＥにパルス幅（６４×Δｔ）をかけて、次のように表すことができる。
【０１１０】
【数６】
しかし、実際には、走査配線上の電圧降下によって放出電流が低下する現象が発生する。
【０１１１】
電圧降下の影響を考慮した放出電流パルスによる放出電荷量は、近似的には次のように計算できる。
【０１１２】
すなわち、ノード２のタイムスロット＝０、６４の放出電流をそれぞれＩｅ０、Ｉｅ１とし、０〜６４の間の放出電流はＩｅ０とＩｅ１の間を直線的に変化するものと近似すれば、この間の放出電荷量Ｑ１は図９（ｂ）の台形の面積、すなわち、次のように計算できる。
【０１１３】
【数７】
次に、図９（ｃ）に示すように、電圧降下による放出電流の低下分を補正するために、パルス幅をＤＣ１だけ伸ばしたとき、電圧降下の影響を除去できたとする。
【０１１４】
また、電圧降下の補正を行い、パルス幅を伸ばした場合には、各タイムスロットにおける放出電流量は変化すると考えられるが、ここでは簡単化のため、図９（ｃ）のように、タイムスロット＝０では、放出電流がＩｅ０、タイムスロット＝（６４＋ＤＣ１）における放出電流がＩｅ１になるものとする。
【０１１５】
また、タイムスロット０とタイムスロット（６４＋ＤＣ１）の間の放出電流は、２点の放出電流を直線で結んだ線上の値をとるものと近似する。
【０１１６】
すると、補正後の放出電流パルスによる放出電荷量Ｑ２は、次のように計算できる。
【０１１７】
【数８】
これが前述のＱ０と等しいとすれば、
【数９】
これをＤＣ１について解けば、
【数１０】
となる。
【０１１８】
このようにして、画像データが６４の場合の補正データを算出した。
【０１１９】
すなわち、ノード２の位置の、大きさが６４の画像データに対しては式９に記載のように、ＣＤａｔａ＝ＤＣ１だけ補正量を加算すればよい。
【０１２０】
同様に、大きさが１９２の画像データに対しては、図１０のように、３つの期間の各々に対して補正量を求めることができる。
【０１２１】
また、パルス幅が０の時には、当然ながら放出電流に対する電圧降下の影響はないため、補正データは０とし画像データに加算する補正データＣＤａｔａも０とした。
【０１２２】
なお、このように０、６４、１２８、１９２というように、とびとびの画像データに対して補正データを計算しているのは、計算量を減らすことを狙ったものである。
【０１２３】
本方法により求めた、ある入力画像データに対する離散補正データの例を図１１（ａ）に示す。同図において横軸は水平表示位置に対応しており、各ノードの位置が記載されている。また、縦軸は補正データの大きさである。
【０１２４】
離散補正データは図の□，○，●，△で記載したノードの位置と画像データＤａｔａの大きさ（画像データ基準値＝０，６４，１２８，１９２）に対して計算がされているものである。
【０１２５】
（離散補正データの補間方法）
離散的に算出された補正データは、各ノードの位置に対する離散的なものであって、任意の水平位置（列配線番号）における補正データを与えるものではない。また、それと同時に、各ノード位置においていくつかの予め定められた画像データの基準値の大きさをもつ画像データに対する補正データであって実際の画像データの大きさに応じた補正データを与えるものではない。
【０１２６】
そこで、次に、離散的に算出した補正データを直線補間することにより、各列配線の任意の画像データに対する補正データを算出する方法について説明する。
【０１２７】
図１１（ｂ）はノードｎとノードｎ＋１の間に位置するｘという位置における、画像データＤａｔａに相当する補正データを算出する方法を示した図である。
【０１２８】
なお、前提として、補正データはすでにノードｎ及びノードｎ＋１の位置Ｘｎ及びＸｎ＋１において離散的に計算されているものとする。
【０１２９】
また、入力画像データであるＤａｔａはすでに離散的に補正データが算出されている２つの画像データ基準値ＤｋとＤｋ＋１の間の値をとるものとする。
【０１３０】
いま、ノードｎのｋ番目の画像データの基準値Ｄｋに対する補正データをＣＤａｔａ［ｋ］［ｎ］と表記するならば、位置ｘにおける画像データＤｋに対する補正データＣＡは、ＣＤａｔａ［ｋ］［ｎ］とＣＤａｔａ［ｋ］［ｎ＋１］の値を用いて、直線近似により、以下のように計算できる。
【０１３１】
【数１１】
また、位置ｘにおける画像データＤｋ＋１の補正データＣＢは以下のように計算できる。
【０１３２】
【数１２】
ＣＡとＣＢの補正データを直線近似することにより、位置ｘにおける画像データＤａｔａに対する補正データＣＤは、以下のように計算できる。
【０１３３】
【数１３】
以上のように、離散補正データから実際の位置や画像データの大きさに適合した補正データを算出するためには、式１０〜式１２に記載した方法により簡単に計算できる。図１１（ａ）のノード間を結ぶ破線は以上の計算により、離散的補正データが補間された結果である。図からわかるように、本発明の電圧降下補正法においては、画像データが０のときは電圧降下が起こらないので、位置ｘについて同じ補正データを算出するが（もちろん補正データが０であることも含む）、画像データが０でない同一の画像データに対しては位置ｘ、即ち画面の水平方向について、なだらかな分布をもつ補正データを算出する。但し、走査線の方向が画面の垂直方向である場合は、画面の垂直方向について、なだらかな分布をもつ補正データとなる。
【０１３４】
このようにして算出した補正データを画像データに加算して画像データを補正し、補正後の画像データに応じてパルス幅変調を行えば、従来からの課題であった電圧降下による画質の低下を低減することができ、画質を向上させることができる。
【０１３５】
（システム全体と主要部分の機能説明）
図１は本発明の実施の形態に係る画像表示装置の回路構成の概略を示すブロック図である。
【０１３６】
図１において１は表示パネル、Ｄｘ１〜ＤｘＭ及びＤｘ１’〜ＤｘＭ’は表示パネルの走査配線の端子、Ｄｙ１〜ＤｙＮは表示パネルの変調配線の端子、Ｈｖはフェースプレートとリアプレートの間に加速電圧を印加するための高圧端子、Ｖａは高圧電源である。
【０１３７】
また、２は走査回路、３は同期信号分離回路、４はタイミング発生回路、７は同期分離回路によりＹＰｒＰｂ信号をＲＧＢに変換するための変換回路である。また、５は画像データ１ライン分のシフトレジスタ、６は画像データ１ライン分のラッチ回路、８は表示パネルの変調配線に変調信号を出力するパルス幅変調手段、１２は画像データと補正データを加算し、補正画像データＤｏｕｔを出力する加算器、１４は補正データ算出手段、１５は階調数変換手段である。
【０１３８】
また、同図において、Ｒ［７：０］，Ｇ［７：０］，Ｂ［７：０］は８ビット幅のＲＧＢの入力画像データ、ｇＲ［７：０］，ｇＧ［７：０］，ｇＢ［７：０］は逆γ変換処理を施された８ビット幅の画像データ、Ｄａｔａ［７：０］は、データ配列変換部によりパラレル・シリアル変換されたシリアルな８ビット幅の画像データである。
【０１３９】
また、ＣＤ［９：０］は１０ビット幅の補正データ、ＤＺ［７：０］は階調数変換された８ビット幅の補正データ、Ｄｏｕｔ［７：０］は補正データを加算された８ビット幅の画像データである。
【０１４０】
（加算器１２）
加算器１２は補正データ算出手段からの補正データＣＤと画像データＤａｔｂを加算する手段である。加算を行うことにより画像データＤａｔａは補正が施され、画像データＤｏｕｔとしてシフトレジスタへ転送される。
【０１４１】
なお、画像データＤａｔａと補正データＣＤを加算する際に、加算器でオーバーフローが起きる可能性があるが、
これに対し、本例ではオーバーフローを起こさないための構成として、画像データＤａｔａと補正データＣＤを加算した際の最大値に応じて、加算器のビット幅と、その後の変調手段のビット幅を決定した。
【０１４２】
より具体的には、本例の画像表示装置の場合、画像データがすべて２５５の画面の際に補正データが最大１２０になったため、加算器の出力の最大値＝２５５＋１２０＝３７５となったため、加算器の出力ビット数を９ビット、変調手段のビット数も９ビットとして各部のビット数を決定した。
【０１４３】
また、オーバーフローがおきないようにするための別の構成としては、加算される補正データの最大値をあらかじめ見積もり、該最大値が加算されたときにオーバーフローがおきないように、画像データの取りえる範囲を予め小さくしておいてもよい。
【０１４４】
画像データの取りえる大きさを小さくするためには、たとえば、入力画像データをＡ／Ｄ変換する際に制限してもよいし、乗算器を設けて、入力された画像データに０以上１以下のゲインを乗算し、その大きさを制限してもよい。
【０１４５】
また、補正データ出力部にリミッタを設けてもよい。
【０１４６】
（遅延回路１９）
データ配列変換部により並び替えが行われた画像データＳＤａｔａは補正データ算出手段と遅延回路（遅延手段）１９に入力される。補正データ算出手段の補正データ補間部はタイミング制御回路からの水平位置情報ｘと画像データＳＤａｔａを参照して、それらにあった補正データＣＤを算出する。
【０１４７】
遅延回路１９は、補正データ算出にかかる時間を吸収するために設けられており、加算器で画像データに補正データが加算される際に、画像データにそれに対応した補正データが正しく加算されるよう遅延を行う手段である。同手段はフリップフロップを用いることにより構成できる。
【０１４８】
（変調手段の詳細）
ラッチ回路６の出力であるパラレル画像データＤ１〜ＤＮは変調手段８へと供給される。
【０１４９】
変調手段は、図１２（ａ）に示したように、ＰＷＭカウンタと、各変調配線ごとにコンパレータとスイッチ（同図ではＦＥＴ）を備えたパルス幅変調回路（ＰＷＭ回路）である。
【０１５０】
画像データＤ１〜ＤＮと変調手段の出力パルス幅の関係は、図１２（ｂ）のようなリニアな関係にある。
【０１５１】
同図（ｃ）に変調手段の出力波形の例を３つ示す。
【０１５２】
同図において上側の波形は、変調手段への入力データが０の時の波形、中央の波形は、変調手段への入力データが２５６の時の波形、下側の波形は、変調手段への入力データが５１１の時の波形である。
【０１５３】
なお、本例では変調手段への入力データＤ１〜ＤＮのビット数は前述のように、オーバーフローしないことを考慮して、９ビットとした。
【０１５４】
なお、前述の説明では、変調手段の入力データが５１１のときは、一水平走査期間に相当するパルス幅の変調信号が出力されると記載した箇所があるが、詳細には、同図（ｃ）のように非常に短い時間ではあるがパルスの立ち上がる前と、立ち下がった後に駆動しない期間を設けタイミング的な余裕を持たせている。
【０１５５】
（補正データ算出手段）
補正データ算出手段は前述した補正データ算出方法により、電圧降下の補正データを算出する回路である。補正データ算出手段は図１３に示すように離散補正データ算出部と補正データ補間部の２つのブロックから構成される。
【０１５６】
離散補正データ算出部では入力された映像信号から電圧降下量を算出し、電圧降下量から補正データを離散的に計算する手段である。同手段は計算量やハードウエア量を減少させるために、前述の縮退モデルの概念を導入して、補正データを離散的に算出する。
【０１５７】
離散的に算出された補正データは補正データ補間部（補正データ補間手段）により補間され、画像データの大きさやその水平表示位置ｘに適合した補正データＣＤが算出される。
【０１５８】
（離散補正データ算出部）
離散補正データ算出部は、画像データをブロックわけし、ブロックごとの統計量（点灯数）を算出するとともに、統計量から各ノードの位置における、電圧降下量の時間変化を計算する電圧降下量算出部としての機能と、各時間ごとの電圧降下量を発光輝度量に変換する機能、および発光輝度量を時間方向に積分して、発光輝度総量を算出する機能、およびそれらから離散的な基準点における、画像データの基準値に対する補正データを算出する手段である。
【０１５９】
（補正データ補間部）
補正データ補間部は画像データの表示される位置（水平位置）及び、画像データの大きさに適合した補正データを算出するための手段である。同手段は離散的に算出された補正データを補間することにより、画像データの表示位置（水平位置）及び、画像データの大きさに応じた補正データを算出する。
【０１６０】
（各部の動作タイミング）
図１５に各部の動作タイミングのタイミングチャートを示す。
【０１６１】
なお、同図においてＨｓｙｎｃは水平同期信号、ＤｏｔＣＬＫはタイミング発生回路の中のＰＬＬ回路により水平同期信号Ｈｓｙｎｃから作成したクロック、Ｒ、Ｇ、Ｂは入力切り替え回路からのディジタル画像データ、Ｄａｔａはデータ配列変換後の画像データ、Ｄｏｕｔは電圧降下補正を施された画像データ、ＴＳＦＴはシフトレジスタ５へ画像データＤｏｕｔを転送するためのシフトクロック、Ｄａｔａｌｏａｄはラッチ回路６へデータをラッチするためのロードパルス、Ｐｗｍｓｔａｒｔは前述のパルス幅変調の開始信号、変調信号ＸＤ１は変調配線１へ供給されるパルス幅変調信号の一例である。
【０１６２】
１水平期間の開始とともに、入力切り替え回路からディジタル画像データＲＧＢが転送される。同図では水平走査期間Ｉにおいて、入力される画像データをＲ＿Ｉ、Ｇ＿Ｉ、Ｂ＿Ｉで表すと、それらは、データ配列変換回路９では１水平期間の間、画像データを蓄えられ、水平走査期間Ｉ＋１において、表示パネルの画素配置に合わせてディジタル画像データＤａｔａ＿Ｉとして出力される。
【０１６３】
Ｒ＿Ｉ，Ｇ＿Ｉ，Ｂ＿Ｉは、水平走査期間Ｉにおいて補正データ算出手段に入力される。同手段では、前述した点灯数をカウントし、カウントの終了とともに、電圧降下量が算出される。
【０１６４】
電圧降下量が算出されるのにつづいて、離散補正データが算出され、算出結果がレジスタに格納される。
【０１６５】
走査期間Ｉ＋１に移り、データ配列変換部から、１水平走査期間前の画像データＤａｔａ＿Ｉが出力されるのに同期して、補正データ補間部では離散補正データが補間され、補正データが算出される。補間された補正データは、階調数変換部１５で直ちに階調数変換を施され、加算器１２に供給される。
【０１６６】
加算器１２では、画像データＤａｔａと補正データＣＤｚを順次加算し、補正された画像データＤｏｕｔをシフトレジスタへ転送する。シフトレジスタはＴｓｆｔにしたがって、一水平期間分の画像データＤｏｕｔを記憶するとともにシリアル・パラレル変換をおこなってパラレルな画像データＩＤ１〜ＩＤＮをラッチ回路６に出力する。ラッチ回路６はＤａｔａｌｏａｄの立ち上がりにしたがってシフトレジスタからのパラレル画像データＩＤ１〜ＩＤＮをラッチし、ラッチされた画像データＤ１〜ＤＮをパルス幅変調手段８へと転送する。
【０１６７】
パルス幅変調手段８は、ラッチされた画像データに応じたパルス幅のパルス幅変調信号を出力する。本実施形態の画像表示装置では、結果として、変調手段が出力するパルス幅は、入力された画像データに対し、２水平走査期間分おくれて表示される。
【０１６８】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった走査配線における電圧降下量を補正することができ、それに起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【０１６９】
また、離散的に補正データを算出し、離散的に計算した点と点の間はそれを補間して求めることにより、補正データを非常に簡単に計算させることができ、さらに非常に簡単なハードウエアでそれを実現できるなど、非常に優れた効果があった。
【０１７０】
また、画像データの小さい箇所では、補正データを算出した際の誤差により受ける影響が目立ちやすいという特徴がある。またこれと逆に、画像データの大きさが大きい箇所では、画像データの大きさ自体が大きいため、補正データを算出した際の誤差による影響は目立ちにくい。
【０１７１】
このような特徴を鑑みて、補正の誤差を減らすという観点では、画像データの小さい領域において、画像データ基準値を設定する間隔を細かく設定し、逆に、画像データの大きさの大きい領域においては、画像データ基準値を設定する間隔を荒く設定することが好ましかった。
【０１７２】
（第２の実施の形態）
上記第１の実施の形態では、入力画像データに対し、離散的な画像データの基準値を設定するとともに、行配線上に基準点を設定し、該基準点における、画像データ基準値の大きさの画像データに対する補正データを算出していた。
【０１７３】
さらに離散的に算出された補正データを補間することにより、入力された画像データの水平表示位置と、その大きさに応じた補正データを算出し、画像データと加算することにより、補正を実現していた。
【０１７４】
一方、上述の構成とは別に下記の構成によっても同様の補正が行える。
【０１７５】
離散的な水平位置と、画像データ基準値に対する、画像データの補正結果（すなわち前記離散補正データと画像データ基準値の和：すなわち補正画像データ）を算出し、さらに離散的に算出された補正結果を補間し、入力された画像データの水平表示位置と、その大きさに応じた補正結果を算出し、その補正結果に応じて変調を行ってもよい。
【０１７６】
この構成では、離散的な計算の際に、画像データと補正データの加算された結果として算出されるため、補間後に画像データと補正データの加算を行う必要はない。このように算出される補正画像データについても、図１１（ａ）と同様の分布を有する。即ち、画像データが０のときは電圧降下が起こらないので、位置ｘについて同じ補正画像データを算出するが、画像データが０でない同一の画像データに対しては位置ｘ、即ち画面の水平方向について、なだらかな分布をもつ補正画像データを算出する。但し、走査線の方向が画面の垂直方向である場合は、画面の垂直方向について、なだらかな分布をもつ補正画像データとなる。
【０１７７】
（階調数変換手段）
次に本発明の実施の形態の主要な部分である階調数変換手段について説明する。
【０１７８】
これまで説明してきたように、電圧降下の補正データは画像データが８ビットであるのに対し、１０ビット精度で補正データを算出した。すなわち、画像データの最上位ビット（以下、ＭＳＢとする）に対しては、補正データのＭＳＢが対応しており、補正データは小数点以下の２ビット分高精度に計算を行った。
【０１７９】
１０ビットの補正データは、本実施の形態の場合、変調手段の階調数が８ビットであるため、８ビットの補正データに変換する必要がある。
【０１８０】
そこで、本実施の形態では、８ビットの補正データで１０ビット分の擬似階調を表現するためにディザ法を用いて１０ビットデータを８ビットに変換した。
【０１８１】
すなわち、図１４（ａ）に示すように、本実施の形態の階調数変換手段はディザ法により、１０ビットの補正データＣＤ［９：０］を８ビットの補正データＤＺ［７：０］に変換する手段である。
【０１８２】
同図では、２１２１はディザテーブル、２１２２は加算器である。
【０１８３】
ディザテーブル２１２１は、補正データの水平アドレス位置および、垂直アドレス位置に応じて、ディザ・データＱ０を出力する。
【０１８４】
なお、補正データの水平アドレス位置及び垂直アドレス位置とは、その補正データにより補正が施される画像データの水平アドレス位置及び垂直アドレス位置である。
【０１８５】
より具体的には、その補正データの水平アドレス位置が奇数である場合をＨ＝’１’、偶数である場合をＨ＝’０’、垂直アドレス位置が奇数である場合をＶ＝’１’、偶数である場合をＶ＝’０’とするならば、Ｈ及びＶの状態により、図１４（ｂ）によって定義されるディザ・データＱ０を出力する。
【０１８６】
ディザテーブルの出力Ｑ０は加算器２１２２により、補正データＣＤ［９：０］に加算され、加算後の補正データＣＤｚ［９：０］は、切り捨て手段で下位の２ビットが切り捨てられ、８ビットの補正データＤＺ［７：０］（すなわちＣＤｚ［９：２］）となる。
【０１８７】
このような階調数変換手段を用いれば、１０ビットの補正データを８ビットの補正データに階調数変換できるだけでなく、面積階調により、画面全体としてみれば、８ビットの画像データで１０ビット相当の階調数を擬似的に表現することができるため、非常に良好に補正を施すことができる。
【０１８８】
なお、ディザ法により補正データの下位の２ビットを上位の８ビットに反映させる方法は、上述のように、空間方向にディザを施す方法でなくてもよく、時間方向に展開する方法でも効果があることを本発明者らは確認している。
【０１８９】
時間方向にディザを施すためには、図１４の例では、水平アドレス位置及び垂直アドレス位置によりディザ・データを変化させていたが、これを水平アドレス位置とフレーム（奇数フレーム・偶数フレーム）に応じてディザ・データＱ０を変化させてもよいし、垂直アドレス位置とフレームに応じて変化させてもよいし、それらの組み合わせであっても構成できる。
【０１９０】
ディザの方式は、上述のディザテーブルのかわりに、補正データにランダムな乱数列を加算し、その後、量子化をするランダム・ディザ法であっても良い。また、図１４で説明したような、Ｂａｙｅｒマトリクスなどのディザ・マトリクス（ディザテーブル）を補正データに加算し、下位のビットを切り捨てる組織ディザ法であっても良い。
【０１９１】
また、ディザ法でなくても、階調を変換する手法であって中間調を表現できれば、特にこれにこだわるものではない。例えば誤差拡散法を用いても構わない。
【０１９２】
以上のように、ディザ法により補正データの最小分解能を小さくして、補正を行うことにより、補正を施すことによって生じる後述の妨害パターンを目立たなくすることができるという優れた効果がある。
【０１９３】
（補正データを高精度に計算することの利点）
図１６は、補正データの精度を画像データと同等のビット数で計算した際に確認された、妨害パターンを説明するための図である。
【０１９４】
同図（ａ）は表示したい画像の１画面分のイメージであり、グレーの背景の中央に白のウインドウが配置されている入力画像データである。
【０１９５】
同図（ｂ）は同図（ａ）に示したＡ−Ａ’で示した走査線上の１水平走査期間の画像データであって、横軸は画面の水平方向の位置、縦軸は画像データの大きさを表している。
【０１９６】
同図（ｃ）は同図（ｂ）の画像データに対し補正を施した際の画像データであって、横軸は水平方向の位置、縦軸は補正後の画像データの大きさを表している。
【０１９７】
同図（ｄ）は同図（ｃ）に示したような補正を施した画像データにより、変調を行った際の画面のイメージである。
【０１９８】
同図（ｅ）は同図（ａ）に示したような白いウインドウパターンを水平方向に移動させたときに発生する妨害パターンを説明するための図である。
【０１９９】
図１で説明したように、本実施の形態の画像表示装置は、表示パネルの走査配線の両端に走査回路２，２’を備えている。このため走査配線の電圧降下は中央ほど大きく、電圧降下の補正データも画面の中央ほどおおきくなるため、例えば図１６（ｂ）の画像データは、図１６（ｃ）に示したような画像データに補正される。
【０２００】
しかし、図１６（ｃ）をさらに調べてみると、前述の直線近似により、非常に滑らかな補正が施されているとは言っても、拡大してみると補正データは同図に示すように変調手段の最小分解能を単位とした階段状のパターンにより構成されている。補正データがこのように階段状のパターンとして施されていることは、図１６（ｄ）に示すように静止画を表示している際にはほとんど分からなかった（変調手段の階調数を８ビットで作製した場合）。
【０２０１】
一方、図１６（ｅ）に示すように白いウインドウパターンが横方向に連続的に移動すると、それに伴ってウインドウの横に縦線状のパターンが移動していくのが視覚的に確認できた。このとき、縦線状のパターンは、前述した補正データの階段状のパターンである。
【０２０２】
本補正方式は１水平走査期間の画像データに対し、リアルタイムに電圧降下の補正データを算出し補正を行っているため、この階段状のパターンも、白いウインドウが連続的に移動することにより同時に水平方向へ移動する。
【０２０３】
縦線状のパターンが動画の場合確認され、静止画の場合確認されないのは、人間の視覚特性によるものであり、移動するものの方が静止しているものより視認性が高いためである。
【０２０４】
なお、本実施の形態では変調手段の階調数を２５６階調とした場合について説明したが、例えば６４階調にした場合は、静止画でも確認される可能性がある。
【０２０５】
また、同様に表示パネルの発光輝度がさらに大きな画像表示装置では、変調手段の１階調に相当する輝度量が大きくなるため、静止画でも確認される可能性がある。
【０２０６】
発明者らは、上述の内容を鑑みて補正データの精度をより高精度に算出し、さらに補正データの最小分解能をさらに小さくすることにより、縦線状の妨害パターンが目立たなくなることを確認した。
【０２０７】
本実施の形態では、補正データを１０ビットで演算し、それをディザ法により１０ビット相当の擬似階調をもつ８ビットの補正データに変換した。
【０２０８】
さらには、８ビットの補正データと８ビットの画像データを加算し、それに応じて変調を施しところ、縦線状の妨害パターンはほとんど確認できなくなった。
【０２０９】
なお、上記の妨害パターンは上述したような特殊な映像（特に空間周波数の高域が小さい映像）を表示した際には確認されるが、通常のテレビジョン映像を表示している際には気にならない。
【０２１０】
しかし、本発明者らは、コンピュータ映像などにより、上述の妨害感がでることがあることを確認し、そのような場合でも違和感のない画像を表示することが重要と考えた。また、ハードウエア規模を見積もった場合、それによるハードウエアの増加は大きな問題ではないため、上述した階調数変換手段を設けることとして、本発明の実施の形態に係る画像表示装置を作製した。
【０２１１】
なお、変調手段のビット数を８ビット、画像データのビット数を８ビット、補正データの階調数変換前のビット数を１０ビットとしたが、特にこれにこだわることはない。
【０２１２】
また、本例では、画像データのビット数を８ビット、変調手段のビット数を８ビットとしたが、特にこれにこだわることはなく、画像データのビット数が変調手段のビット数よりも少なくても良い。
【０２１３】
また、本例では、補正データの整数部のビット数を８ビットとしたが、整数部のビット数は、補正データ自体の大きさに応じて決定すればよい。
【０２１４】
たとえば，非常に電圧降下が大きな表示パネルを用いた場合には、補正データが２５５を超えることもありえる。このような場合整数部を９ビットとして算出してもよい。
【０２１５】
本実施の形態は、より一般的には以下のような構成を含む。
【０２１６】
変調手段のビット数をＫビット（ＫはＫ＞０の整数），画像データのビット数をＫビットとすると、次のようになる。
【０２１７】
（１）Ｋビットの画像データから（ｋ＋Ｌ）ビット（ｋ、Ｌは正の整数）の補正データを算出する。
【０２１８】
ただし、画像データは、Ｋビットの整数部と０ビットの小数部を持つデータである。また、補正データは、ｋビットの整数部とＬビットの小数部を持つデータである。
【０２１９】
（２）（ｋ＋Ｌ）ビットの補正データを階調数変換し、ｋビットの補正データを算出する。
【０２２０】
ただし階調数変換されたｋビットの補正データはｋビットの整数部と０ビットの小数部を持つデータであり、前記（ｋ＋Ｌ）ビットの補正データの小数点以下をディザ等の方式により展開し、ｋビットのデータに階調数変換したものである。
【０２２１】
（３）Ｋビットの画像データと階調数変換されたｋビットの補正データを上述した小数点を考慮して加算する。加算された結果、補正された画像データは、Ｋ’ビットの画像データとなった。
【０２２２】
（４）補正されたＫ’ビットの画像データに基づいて変調を行う。
【０２２３】
上記（１）で、補正データの整数部のビット数をｋビット（ｋは０＜ｋの整数）としたが、補正データの最大値に応じて決定すればよく、Ｋ＝ｋであってもよい。
【０２２４】
たとえば、補正が最大になるときの最大値が６３であるならば、補正データの整数部のビット数は６ビットでよく、上述してきたような、８ビットの補正データとして算出しなくても良い。
【０２２５】
逆に、補正が最大になるときの最大値が３００であるならば、補正データの整数部のビット数は９ビット必要である。
【０２２６】
（第３の実施の形態）
図１７は本発明の第３の実施の形態に係る画像表示装置のブロック図である。
【０２２７】
第３の実施の形態と第１の実施の形態との差異は、次の通りである。
【０２２８】
（１）第１の実施の形態で説明した逆γ処理部の処理をより高品位に行うために、８ビット入力１０ビット出力のメモリにより構成する。
【０２２９】
（２）１０ビットの画像データと１０ビットの補正データを１０ビットの加算器で加算する。
【０２３０】
（３）加算した結果の１０ビット画像データを階調数変換部により８ビットに変換する。この際１０ビット分の擬似階調が表現されるように、下位の２ビットをディザにより展開し、上位の８ビットに反映させる。
【０２３１】
なお、本実施の形態では、ディザにより１０ビットのデータを８ビットに階調数変換するやり方は、第１の実施の形態と同様に、図１４を用いて説明した方法により階調数変換を行うことができる。
【０２３２】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった走査配線における電圧降下量を補正することができ、それに起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【０２３３】
また、さらには逆γ変換処理部のビット数を増やしたことにより逆γ処理における誤差を低減することができた。
【０２３４】
また、さらには電圧降下の１０ビットで算出した補正データと、逆γ処理後の１０ビットの画像データを加算し、その加算結果に対して階調数変換を行い、１０ビットを８ビットのデータに階調数変換を行ったことで、以下に説明する代替の構成と比較した場合、優れた効果がある。
【０２３５】
本実施の形態の代替の構成として以下のような構成が考えられる。
【０２３６】
（１）１０ビットに逆γ処理を施された画像データに階調数変換を施し、１０ビット→８ビットの変換を施す。
【０２３７】
（２）１０ビットの補正データを階調数変換し、１０ビット→８ビットの変換を行う。
【０２３８】
（３）階調数変換された８ビットの画像データと８ビットの補正データを加算して、補正する。
【０２３９】
上記の構成に対し、本実施の形態の構成は加算処理を施したあとに、階調数変換を行うという特徴があり、加算処理をより高精度で行うことにより演算による誤差が生じないという点で優れている。
【０２４０】
また、高精度で計算された加算結果を階調数変換手段１６により変換することにより、１０ビット相当の擬似階調として表示することができ、より高品位な画像表示を行うことができるという別の効果があった。
【０２４１】
また、本実施の形態の構成では、逆γ処理後の画像データのビット数を１０ビット，補正データのビット数を１０ビット，変調手段への入力信号のビット数を８ビットとしたが、特にこれにこだわることはない。
【０２４２】
【発明の効果】
以上説明したように、本発明は、簡易な構成で、配線の電気抵抗に基づく電圧減少の補正を行いつつ、優れた画像品質を実現できた。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る画像表示装置の回路構成の概略を示すブロック図である。
【図２】本発明の実施の形態に係る画像表示装置の斜視図である。
【図３】表示素子の配線の様子を示す模式的平面図である。
【図４】表面伝導型放出素子の特性図である。
【図５】表示パネルの駆動方法を示す図である。
【図６】本発明の実施の形態の縮退モデルを説明する図である。
【図７】離散的に算出した電圧降下量を示すグラフである。
【図８】離散的に算出した放出電流の変化量を示すグラフである。
【図９】本発明の実施の形態の補正データの算出方法を説明するための図である。
【図１０】画像データの大きさが１９２の場合の補正データの算出例を示す図である。
【図１１】本発明の実施の形態の補正データの補間方法を説明するための図である。
【図１２】本発明の実施の形態に係る画像表示装置の変調手段の構成及び動作を説明する図である。
【図１３】本発明の実施の形態に係る画像表示装置の補正データ算出手段の構成を示すブロック図である。
【図１４】ディザ法の説明図である。
【図１５】本発明の実施の形態に係る画像表示装置のタイミングチャートである。
【図１６】妨害パターンを説明するための図である。
【図１７】本発明の第３の実施の形態に係る画像表示装置のブロック図である。
【図１８】従来技術に係る画像表示装置の概略構成ブロック図である。
【符号の説明】
１ 表示パネル
２，２’ 走査回路
３ 同期信号分離回路
４ タイミング発生回路
５ シフトレジスタ
６ ラッチ回路
７ ＲＧＢ変換回路
８ 変調手段
１０ コントローラ
１２ 加算器
１４ 補正データ算出手段
１５，１６ 階調数変換手段
１７ 逆γ処理部
１９ 遅延回路
１００１ 基板
１００２ 冷陰極素子
１００３ 行配線
１００４ 列配線
１００５ リアプレート
１００６ 側壁（枠）
１００７ フェースプレート
１００８ 蛍光膜
１００９ メタルバック
【発明の属する技術分野】
本発明は、マトリクス状に配置された画像形成素子を備えた画像表示装置に関するものであり、例えば、マトリクス配線された複数の表面伝導型素子とその電子線照射を受け発光する蛍光面を備える表示パネルを用いてテレビジョン信号やコンピュータからなどの表示信号を受信し画像を表示するテレビジョン受信機やディスプレイ装置に適用され、特に前記表示パネルのマトリクス配線などが有する電気抵抗に起因する駆動電圧の電圧降下を補正する画像データの補正手段、及び画像データ又は補正データの階調数を変換処理する階調数変換手段からなる信号処理部に関するものである。
【０００２】
【従来の技術】
従来、この種の画像表示装置としては、電子放出素子への電気的な接続配線などの配線抵抗による電圧降下に起因する輝度低下を補正するために、統計演算によりその補正データを算出し、電子線要求値と補正値を合成する構成を有する画像表示装置が、特開平８−２４８９２０号公報に開示されている。
【０００３】
図１８は従来技術に係る画像表示装置の概略構成ブロック図である。
【０００４】
以下にデータの補正に係わる構成を説明する。
【０００５】
まず、ディジタル画像信号の１ライン分の輝度データを合算器２０６で合算し、この合算値に対応する補正率データをメモリ２０７から読み出す。一方、ディジタル画像信号はシフトレジスタ２０４においてシリアル／パラレル変換され、ラッチ回路２０５において所定時間保持された後、所定のタイミングで各列配線毎に備えられる乗算器２０８に入力される。
【０００６】
乗算器２０８において各列配線毎に輝度データとメモリ２０７から読み出された補正データを乗算し、得られた補正後のデータは変調信号発生器２０９に転送され、補正後のデータに対応する変調信号が変調信号発生器２０９において生成され、この変調信号に基づいて表示パネルに画像が表示される。
【０００７】
ここでは、合算器２０６におけるディジタル画像信号の１ライン分の輝度データの合算処理のように、ディジタル画像信号に対して総和や平均を算出するというような統計的な演算処理を行い、この値に基づいて補正を行っている。
【０００８】
一方、画像信号のディザ処理については、例えば、特開昭６３−２１３０８４号公開公報に記載されているように、ディザマトリックスを用いて、多値化画像信号を得ることが知られている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の構成においては、各列配線毎の乗算器、補正データを出力するためのメモリ、メモリにアドレス信号を与えるための合算器など大規模なハードウエアが必要であった。
【００１０】
また、補正を行うことにより、デジタルデータのビットの切り捨てが発生し、画像の階調性の劣化が生じるという問題があった。
【００１１】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、簡易な構成で、配線の電気抵抗に基づく電圧減少の補正を行いつつ、画像品質に優れた画像表示装置及び画像表示方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明の画像表示装置にあっては、以下の構成を採用する。複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変調手段と、を備える画像表示装置において、入力された画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、該補正画像データの階調数を減じる変換処理を行う階調数変換手段と、を有し、前記補正画像データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正画像データを算出する離散補正画像データ算出手段と、前記離散補正画像データ算出手段の出力を補間して、補間された補正画像データを算出する補正画像データ補間手段と、を有し、前記変調手段は、前記階調数変換手段によって変換処理された補正画像データに基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変調手段と、を備える画像表示装置において、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正を、画像データに対して行って補正画像データを算出する補正画像データ算出手段と、該補正画像データの階調数を減じる変換処理を行う階調数変換手段と、を有し、前記補正画像データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正画像データを算出する離散補正画像データ算出手段と、前記離散補正画像データ算出手段の出力を補間して、補間された補正画像データを算出する補正画像データ補間手段と、を有し、前記変調手段
は、前記階調数変換手段によって変換処理された補正画像データに基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
前記階調数変換手段は、前記補正画像データに所定のディザテーブルの出力を演算する演算手段と、該演算手段の出力の下位ビットを切り捨てる手段とからなることが好ましい。
前記階調数変換手段は、ｋビットの入力される画像データに対し、（ｋ＋Ｌ）ビットである前記補正画像データをｋビットのデータに変換処理することが好ましい（但し、ｋ，Ｌは正の整数）。
複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変調手段と、を備える画像表示装置において、入力された画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出手段と、該補正データの階調数を減じる変換処理を行う階調数変換手段と、階調数変換された補正データと前記入力された画像データとを加算する加算手段とを有し、前記補正データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正データを算出する離散補正データ算出手段と、前記離散補正データ算出手段の出力を補間して、補間された補正データを算出する補正データ補間手段と、を有し、前記変調手段は、前記加算手段の出力に基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、前記行配線に接続され、順次行配線を走査する走査手段と、前記列配線に接続された変 調手段と、を備える画像表示装置において、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正データを、画像データに対応して算出する補正データ算出手段と、該補正データの階調数を減じる変換処理を行う階調数変換手段と、階調数変換された補正データと前記入力された画像データとを加算する加算手段とを有し、前記補正データ算出手段は、前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正データを算出する離散補正データ算出手段と、前記離散補正データ算出手段の出力を補間して、補間された補正データを算出する補正データ補間手段と、を有し、前記変調手段は、前記加算手段の出力に基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。
前記階調数変換手段は、該補正データに所定のディザテーブルの出力を演算する演算手段と、該演算手段の出力の下位ビットを切り捨てる手段とからなることが好ましい。
前記変調信号は、前記画像データに基づいてパルス幅が変調された信号であることが好ましい。
前記画像形成素子は、前記変調信号に応じて電子を放出する電子放出素子であることが好ましい。
前記電子放出素子は表面伝導型放出素子であることが好ましい。
【００１４】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１５】
なお、以下に示す実施においては、表面伝導型放出素子（以下、ＳＣＥと称する）を用いた画像表示装置を例として、詳しく説明する。
【００１６】
（第１の実施の形態）
以下、図面を参照して、本発明の第１の実施の形態に係る画像表示装置について説明する。
【００１７】
まず、本発明の実施の形態に係る画像表示装置の表示パネルの概観、表示パネルの電気的接続、ＳＣＥの特性から簡単に説明する。
【００１８】
画像表示装置は、行電極を線順次に走査選択する走査回路と、画像データの大きさに応じて、列電極への出力電圧のパルス幅を可変するパルス幅変調手段からなる単純マトリクスディスプレイの構成を有する。なお、以降では、行配線を走査配線、列配線を変調配線と呼ぶこともある。
【００１９】
（画像表示装置の概観）
図２は、本発明の実施の形態に係る画像表示装置（表示パネル）の斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００２０】
図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、これらにより表示パネルの内部を真空に維持するための気密容器を形成している。
【００２１】
リアプレート１００５には、素子基板１００１が固定されているが、この基板１００１上には画像形成素子としてのＳＣＥ１００２がＮ×Ｍ個形成されている。行配線１００３及び列配線１００４及びＳＣＥは図３のように接続されている。
【００２２】
ここで、上記基板１００１，ＳＣＥ１００２，行配線１００３及び列配線１００４によって構成される部分をマルチ電子源と呼ぶこととする。
【００２３】
また、フェースプレート１００７の下面には、赤，緑，青の３原色の蛍光体１００８が各画素に対応して形成されている。
【００２４】
蛍光膜１００８の下面にはメタルバック１００９が形成され、メタルバック１００９に電気的に接続されているＨｖ端子に高電圧を印加することにより、リアプレートとフェースプレートの間に高電圧が印加される。
【００２５】
（ＳＣＥの特性）
ＳＣＥは、図４に示すように、（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性を有する。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるため、２本のグラフは各々異なる尺度で図示した。
【００２６】
すなわち、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【００２７】
第一に、閾値電圧Ｖｔｈ以上の電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。
【００２８】
また、第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆを可変することにより、放出電流Ｉｅの大きさを制御できる。
【００２９】
また、第三に、ＳＣＥは高速応答性を有しているため、電圧Ｖｆの印加時間により放出電流Ｉｅの放出時間を制御できる。
【００３０】
図２に示した表示パネルを用いた画像表示装置において、第一の特性を利用すれば、選択されたの素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加し、順次走査して素子を選択することにより単純マトリクス表示を行うことが可能である。
【００３１】
また、第二の特性を利用することにより、素子に印加する電圧Ｖｆを変調することにより、蛍光体の発光輝度を制御することができ、振幅変調による階調表示を行うことが可能である。
【００３２】
また、第三の特性を利用することにより、素子に電圧Ｖｆを印加する時間を変調することにより、蛍光体の発光時間を制御することができ、パルス幅変調（ＰＷＭ）による階調表示を行うことができる。
【００３３】
（表示パネルの駆動方法）
図５は本発明の実施の形態に係る表示パネルを駆動した際に走査配線及び変調配線の電圧供給端子に印加した電圧の一例である。
【００３４】
いま、水平走査期間Ｉはｉ行目のピクセルを発光させる期間とする。
【００３５】
ｉ行目のピクセルを発光させるためには、ｉ行目の走査配線を選択状態とし、その電圧供給端子Ｄｘｉに選択電位Ｖｓを印加する。また、それ以外の走査配線の電圧供給端子Ｄｘｋ（ｋ＝１，２，．．．Ｎ、但しｋ≠ｉ）は非選択状態とし、非選択電位Ｖｎｓを印加する。
【００３６】
本例では、選択電位Ｖｓを図４に記載の電圧ＶSELの半分の−０．５ＶSELに設定し、非選択電位ＶｎｓはＧＮＤ電位とした。
【００３７】
また、変調配線の電圧供給端子には、電圧振幅Ｖｐｗｍのパルス幅変調信号を供給した。ｊ番目の変調配線に供給するパルス幅変調信号のパルス幅は、従来、補正を行わない場合は、表示する画像の第ｉ行第ｊ列のピクセルの画像データの大きさに応じて決定し、すべての変調配線に各々のピクセルの画像データの大きさに応じたパルス幅変調信号を供給していた。
【００３８】
なお、本実施形態においては、後述するように、電圧降下の影響による、輝度の低下を補正するために、ｊ番目の変調配線に供給するパルス幅変調信号のパルス幅は、表示する画像の第ｉ行第ｊ列のピクセルの画像データの大きさと、その補正量に応じて決定し、すべての変調配線にパルス幅変調信号を供給する。
【００３９】
本実施形態では、電圧Ｖｐｗｍの電圧は＋０．５ＶSELに設定した。
【００４０】
（走査配線での電圧降下について）
上述したように、本発明の課題は、表示パネルの走査配線における電圧降下によって、走査配線上の電位が上昇することにより、ＳＣＥに印加される電圧が減少するため、ＳＣＥからの放出電流が低減してしまうことである。以下、この電圧降下の機構について説明する。
【００４１】
ＳＣＥの設計仕様や製法によっても異なるが、ＳＣＥの１素子分の素子電流は電圧ＶSELを印加した場合に数１００μＡ程度である。
【００４２】
このため、ある水平走査期間において選択された走査線上の１ピクセルのみを発光させ、それ以外のピクセルは発光させない場合には、変調配線から選択行の走査配線に流入する素子電流は１ピクセル分の電流（すなわち上述の数１００μＡ）だけであるため、電圧降下はほとんど生じることはなく、発光輝度が低下することはない。
【００４３】
しかし、ある水平走査期間において、選択された行の全ピクセルを発光させる場合には、全変調配線から選択状態としている走査配線に対し、全ピクセル分の電流が流入するため、電流の総和は数１００ｍＡ〜数Ａとなり、走査配線の配線抵抗によって走査配線上に電圧降下が発生する。
【００４４】
走査配線上に電圧降下が発生すれば、ＳＣＥの両端に印加される電圧が低下する。このためＳＣＥから発光される放出電流が低下してしまい、結果として発光輝度が低下していた。
【００４５】
また、さらに複雑なことに、電圧降下の大きさはパルス幅変調によって変調を行うことにより１水平走査期間の中でも変化する性質を持っている。
【００４６】
各列に供給するパルス幅変調信号が、図５に示したように入力されるデータに対し、そのデータの大きさに依存したパルス幅の、立ち上がりが同期したパルス幅変調信号を出力する場合には、入力画像データにもよるが一般的には、１水平走査期間の初めほど点灯しているピクセルの数が多く、その後輝度の低い箇所から順に消灯していくため、点灯するピクセルの数は一水平走査期間の中では、時間を追って減少する。
【００４７】
したがって、走査配線上に発生する電圧降下の大きさも、１水平走査期間の初めほど大きく次第に減少していく傾向がある。
【００４８】
パルス幅変調信号は変調の１階調に相当する時間ごとに出力が変化するため、電圧降下の時間的な変化もパルス幅変調信号の１階調に相当する時間毎に変化する。
【００４９】
以上、本発明の根本的な課題である走査配線における電圧降下について説明した。
【００５０】
次に、本発明の実施の形態の特徴である電圧降下の影響に対する補正の方法について説明する。
【００５１】
（電圧降下の計算方法）
電圧降下の影響を低減するための補正量を求めるには、まずその第一段階として、電圧降下の大きさとその時間変化をリアルタイムに予測するハードウエアが必要とされる。しかし、本発明の実施の形態ような画像表示装置の表示パネルとしては、数千本もの変調配線を備えることが一般的であり、変調配線のすべてと走査配線との交点の電圧降下を計算することは非常に困難であるとともに、それをリアルタイムで計算するハードウエアを作製することは現実的ではない。
【００５２】
従って、同一行の位置に関してブロック化するとともに、画像データの大きさ方向へもブロック化することにより、電圧降下量を求める。
【００５３】
このようなブロック化は電圧降下における以下のような特徴に基づくものである。
【００５４】
ｉ）一水平走査期間のある時点においては、走査配線上に発生する電圧降下は走査配線上で空間的に連続的な量であり非常に滑らかなカーブである。
【００５５】
ｉｉ）電圧降下の大きさは表示画像によっても異なるが、パルス幅変調の１階調に相当する時間毎に変化するが、概略的には、パルスの立ち上がり部分ほど大きく、時間的には次第に小さくなるか、もしくはその大きさを維持するかのどちらかである。すなわち、図５のような駆動方法では１水平走査期間の中で電圧降下の大きさが増加することはない。
【００５６】
具体的には以下で説明する縮退モデルによる電圧降下の計算を複数の時刻に対して計算することによって、電圧降下の時間変化を概略的に予測した。
【００５７】
（縮退モデルによる電圧降下の計算）
図６（ａ）は、本発明の実施の形態における縮退を行う際のブロック及びノードを説明するための図である。
【００５８】
同図では図を簡略化するため、選択された走査配線と各変調配線およびその交差部に接続されるＳＣＥのみを記載した。
【００５９】
いま一水平走査期間の中のある時刻であって、選択された走査配線上の各ピクセルの点灯状態（すなわち変調手段の出力が”Ｈ”であるか、”Ｌ”であるか）が分かっているものとする。
【００６０】
この点灯状態において、各変調配線から選択された走査配線へ流れ込む素子電流をＩｆｉ（ｉ＝１，２，．．．Ｎ，ｉは列番号）と定義する。
【００６１】
また、同図に示すように、ｎ本の変調配線と選択された走査配線のそれと交差する部分及び、その交点に配置されるＳＣＥを１つのグループとしてブロックを定義する。本例では、ブロック分けを行うことで４つのブロックに分割された。
【００６２】
また、各々のブロックの境界位置においてノードという位置を設定した。ノードとは、縮退モデルにおいて同一行上に発生する電圧降下量を離散的に計算するための水平位置（基準点）である。ここで、分割されたブロックはノード（基準点）によって分割された走査配線の領域に接続されるＳＣＥによって構成されている。
【００６３】
本例ではブロックの境界位置に、ノード０〜ノード４の５つのノードを設定した。
【００６４】
図６（ｂ）は縮退モデルを説明するための図である。
【００６５】
縮退モデルでは同図（ａ）の１ブロックに含まれるｎ本の変調配線を１本に縮退化し、それが走査配線のブロックの中央に位置するように接続した。
【００６６】
また、集中化された各々のブロックの変調配線には電流源が接続されており、各電流源から各々のブロック内の電流の総和（統計量）ＩＦ０〜ＩＦ３が流れ込むものとした。
【００６７】
即ち、ＩＦｊ（ｊ＝０，１，…３）は、次ぎの式で表される電流である。
【００６８】
【数１】
【００６９】
また、ＳＣＥを省略しているのは、選択された走査配線から見た場合に、列配線から同等の電流が流れ込めば、ＳＣＥの有無によらず、発生する電圧降下自体は変わらないためである。従って、ここでは、各ブロックの電流源から流れ込む電流値を各ブロック内の素子電流の総和の電流値（式１）に設定することでＳＣＥを省略した。
【００７０】
また、各ブロックの走査配線の配線抵抗は一区間の走査配線の配線抵抗ｒのｎ倍とした（ここで一区間とは走査配線の、ある列配線との交差部とその隣の列配線との交差部の間のことを指している。また本例では、一区間の走査配線の配線抵抗は均一であるものとした。）。
【００７１】
このような縮退モデルにおいて、走査配線上の各ノードにおいて発生する電圧降下量ＤＶ０〜ＤＶ４は以下のような積和形式の式により、簡単に計算することができる。
【００７２】
【数２】
【数３】
【００７３】
上記のａｉｊはキルヒホフの法則により導出され、一度計算してテーブルとして記憶しておけばよい。
【００７４】
さらに、式１で定めた各ブロックの総和電流ＩＦ０〜ＩＦ３に対し、式４のような近似を行う。
【００７５】
【数４】
【００７６】
ＩＦＳはＳＣＥ１素子の両端に電圧ＶSELを印加したときに流れる素子電流ＩＦに対し、０〜１の間の値をとる係数αをかけた量である。
【００７７】
すなわち、次式のように定義した。
【００７８】
【数５】
【００７９】
本来、電圧降下量を計算するためには、電圧降下による走査配線の電圧上昇とそれによる素子電流の減少量とを繰り返し計算することが必要であるが、この収束計算をハードウエアで計算するのは現実的でない。
【００８０】
そこで、本発明の実施の形態においては、ＩＦの収束値として近似的にαＩＦを用いる。具体的には、電圧降下量が最大となるとき（全白のとき）のＩＦの低下率（＝α１）と、電圧降下量が（最小＝０）となるときのＩＦの低下率（＝α２）を予め見積もっておいて、α１とα２の平均値または０．８ｘα１として求められる。
【００８１】
図６（ｃ）は、ある点灯状態において、縮退モデルにより各ノードの電圧降下量ＤＶ０〜ＤＶ４を計算した結果の一例である。
【００８２】
電圧降下は非常に滑らかなカーブとなるため、ノードとノードの間の電圧降下は近似的には図の点線に示したような値をとると想定される。
【００８３】
このように本縮退モデルを用いれば、任意の画像データに対し所望の時点でのノードごとの電圧降下を計算することが可能である。
【００８４】
以上、ある点灯状態における電圧降下量を、縮退モデルを用いて簡単に計算した。
【００８５】
選択された走査配線上に発生する電圧降下は一水平走査期間内で時間的に変化するが、これについては、一水平走査期間中のいくつかの時刻（基準時刻）に対して、その時の点灯状態を求め、その点灯状態に対し縮退モデルを用いて電圧降下を計算することにより予測した。
【００８６】
なお、一水平走査期間のある時点での各ブロック内の点灯数は各ブロックの画像データを参照すれば簡単に求めることができる。
【００８７】
いま、１つの例としてパルス幅変調回路への入力データのビット数が８ビットであるものとし、パルス幅変調回路は、入力データの大きさに対してリニアなパルス幅を出力するものとする。
【００８８】
すなわち入力データが０のときは、出力は”Ｌ”となり、入力データが２５５のとき一水平走査期間の間は”Ｈ”を出力し、入力データが１２８のときには一水平走査期間のうち初めの半分の期間は”Ｈ”を出力し、後の半分の期間は”Ｌ”を出力するものとする。
【００８９】
このような場合、パルス幅変調信号の立ち上がった時刻（開始時刻）の点灯数は、パルス幅変調回路への入力データが０よりも大きいものの数をカウントすれば簡単に検出できる。
【００９０】
同様に一水平走査期間の中央の時刻の点灯数は、パルス幅変調回路への入力データが１２８よりも大きいものの数をカウントすれば簡単に検出できる。
【００９１】
このように画像データをある閾値に対してコンパレートし、コンパレータの出力が真である数をカウントすれば、任意の時間における点灯数を簡単に計算することができる。
【００９２】
ここで以降の説明を簡単化するため、タイムスロットという時間量を定義する。
【００９３】
すなわち、タイムスロットとは一水平走査期間のなかのパルス幅変調信号の立ち上がりからの時間を表しており、タイムスロット＝０とはパルス幅変調信号の開始時刻（この場合は立ち上がり）直後の時刻を表すものと定義する。
【００９４】
タイムスロット＝６４とは、パルス幅変調信号の開始時刻から、６４階調分の時間が経過した時刻を表すものと定義する。
【００９５】
なお、本例ではパルス幅変調は立ち上がり時刻を基準として、そこからのパルス幅を変調した例を示したが、同様に、パルスの立ち下がり時刻を基準として、パルス幅を変調する場合でも、時間軸の進む方向とタイムスロットの進む方向が逆となるが、同様に適用することができることはいうまでもない。
【００９６】
（電圧降下量から補正データの計算）
上述したように、縮退モデルを用いて繰り返し計算を行うことで一水平走査期間中の電圧降下の時間変化を近似的かつ離散的に計算することができる。
【００９７】
図７は、ある画像データに対して、電圧降下を繰り返し計算し、走査配線での電圧降下の時間変化を計算した例である（ここに示されている電圧降下及びその時間変化は、ある画像データに対する一例であって、別の画像データに対する電圧降下は、また別の変化をすることは当然である。）。
【００９８】
同図ではタイムスロット＝０，６４，１２８，１９２の４つの時点に対して、各々縮退モデルを適用して計算を行うことに、それぞれの時刻の電圧降下を離散的に計算した。
【００９９】
図７では各ノードにおける電圧降下量を点線で結んでいるが、点線は図を見やすくするために記載したものであって、本縮退モデルにより計算された電圧降下は□、○、△で示した各ノードの位置において離散的に計算した。
【０１００】
本発明者らは、電圧降下の大きさとその時間変化を計算可能となった次の段階として、電圧降下量から画像データを補正する補正データを算出する方法について検討を行った。
【０１０１】
図８は、選択した走査配線上に図７に示した電圧降下が発生した際に、点灯状態にあるＳＣＥから放出される放出電流を見積もったグラフである。
【０１０２】
縦軸は電圧降下がないときに放出される放出電流の大きさを１００％として、各時間、各位置の放出電流の量を百分率で表しており、横軸は水平位置を表している。
【０１０３】
図８に示すように、ノード２の水平位置（基準点）において、タイムスロット＝０の時の放出電流をＩｅ０、タイムスロット＝６４の時の放出電流をＩｅ１、タイムスロット＝１２８の時の放出電流をＩｅ２、タイムスロットが１９２の時の放出電流をＩｅ３とする。
【０１０４】
図８は図７の電圧降下量と図４の“駆動電圧対放出電流”のグラフから計算した。具体的には電圧ＶSELから電圧降下量を引いた電圧が印加された際の放出電流の値を単に機械的にプロットしたものである。
【０１０５】
したがって、同図はあくまで点灯状態にあるＳＣＥから放出される電流を意味しており、消灯状態にあるＳＣＥが電流を放出することはない。
【０１０６】
以下に、電圧降下量から画像データを補正する補正データを算出する方法について説明する。
【０１０７】
図９（ａ），（ｂ），（ｃ）は図８の放出電流の時間変化から、電圧降下量の補正データを計算する方法を説明するための図である。同図は大きさが６４の画像データに対する補正データを算出した例である。
【０１０８】
輝度の発光量は、放出電流パルスによる放出電流を時間的に積分した、放出電荷量に他ならない。したがって以降では、電圧降下による輝度の変動を考えるのにあたって、放出電荷量をもとに説明を行う。
【０１０９】
いま、電圧降下の影響がない場合の放出電流をＩＥ、パルス幅変調の１階調に相当する時間をΔｔとするならば、画像データが６４のときの、放出電流パルスによって放出されるべき放出電荷量Ｑ０は放出電流パルスの振幅ＩＥにパルス幅（６４×Δｔ）をかけて、次のように表すことができる。
【０１１０】
【数６】
【０１１１】
電圧降下の影響を考慮した放出電流パルスによる放出電荷量は、近似的には次のように計算できる。
【０１１２】
すなわち、ノード２のタイムスロット＝０、６４の放出電流をそれぞれＩｅ０、Ｉｅ１とし、０〜６４の間の放出電流はＩｅ０とＩｅ１の間を直線的に変化するものと近似すれば、この間の放出電荷量Ｑ１は図９（ｂ）の台形の面積、すなわち、次のように計算できる。
【０１１３】
【数７】
【０１１４】
また、電圧降下の補正を行い、パルス幅を伸ばした場合には、各タイムスロットにおける放出電流量は変化すると考えられるが、ここでは簡単化のため、図９（ｃ）のように、タイムスロット＝０では、放出電流がＩｅ０、タイムスロット＝（６４＋ＤＣ１）における放出電流がＩｅ１になるものとする。
【０１１５】
また、タイムスロット０とタイムスロット（６４＋ＤＣ１）の間の放出電流は、２点の放出電流を直線で結んだ線上の値をとるものと近似する。
【０１１６】
すると、補正後の放出電流パルスによる放出電荷量Ｑ２は、次のように計算できる。
【０１１７】
【数８】
【数９】
【数１０】
【０１１８】
このようにして、画像データが６４の場合の補正データを算出した。
【０１１９】
すなわち、ノード２の位置の、大きさが６４の画像データに対しては式９に記載のように、ＣＤａｔａ＝ＤＣ１だけ補正量を加算すればよい。
【０１２０】
同様に、大きさが１９２の画像データに対しては、図１０のように、３つの期間の各々に対して補正量を求めることができる。
【０１２１】
また、パルス幅が０の時には、当然ながら放出電流に対する電圧降下の影響はないため、補正データは０とし画像データに加算する補正データＣＤａｔａも０とした。
【０１２２】
なお、このように０、６４、１２８、１９２というように、とびとびの画像データに対して補正データを計算しているのは、計算量を減らすことを狙ったものである。
【０１２３】
本方法により求めた、ある入力画像データに対する離散補正データの例を図１１（ａ）に示す。同図において横軸は水平表示位置に対応しており、各ノードの位置が記載されている。また、縦軸は補正データの大きさである。
【０１２４】
離散補正データは図の□，○，●，△で記載したノードの位置と画像データＤａｔａの大きさ（画像データ基準値＝０，６４，１２８，１９２）に対して計算がされているものである。
【０１２５】
（離散補正データの補間方法）
離散的に算出された補正データは、各ノードの位置に対する離散的なものであって、任意の水平位置（列配線番号）における補正データを与えるものではない。また、それと同時に、各ノード位置においていくつかの予め定められた画像データの基準値の大きさをもつ画像データに対する補正データであって実際の画像データの大きさに応じた補正データを与えるものではない。
【０１２６】
そこで、次に、離散的に算出した補正データを直線補間することにより、各列配線の任意の画像データに対する補正データを算出する方法について説明する。
【０１２７】
図１１（ｂ）はノードｎとノードｎ＋１の間に位置するｘという位置における、画像データＤａｔａに相当する補正データを算出する方法を示した図である。
【０１２８】
なお、前提として、補正データはすでにノードｎ及びノードｎ＋１の位置Ｘｎ及びＸｎ＋１において離散的に計算されているものとする。
【０１２９】
また、入力画像データであるＤａｔａはすでに離散的に補正データが算出されている２つの画像データ基準値ＤｋとＤｋ＋１の間の値をとるものとする。
【０１３０】
いま、ノードｎのｋ番目の画像データの基準値Ｄｋに対する補正データをＣＤａｔａ［ｋ］［ｎ］と表記するならば、位置ｘにおける画像データＤｋに対する補正データＣＡは、ＣＤａｔａ［ｋ］［ｎ］とＣＤａｔａ［ｋ］［ｎ＋１］の値を用いて、直線近似により、以下のように計算できる。
【０１３１】
【数１１】
【０１３２】
【数１２】
【０１３３】
【数１３】
【０１３４】
このようにして算出した補正データを画像データに加算して画像データを補正し、補正後の画像データに応じてパルス幅変調を行えば、従来からの課題であった電圧降下による画質の低下を低減することができ、画質を向上させることができる。
【０１３５】
（システム全体と主要部分の機能説明）
図１は本発明の実施の形態に係る画像表示装置の回路構成の概略を示すブロック図である。
【０１３６】
図１において１は表示パネル、Ｄｘ１〜ＤｘＭ及びＤｘ１’〜ＤｘＭ’は表示パネルの走査配線の端子、Ｄｙ１〜ＤｙＮは表示パネルの変調配線の端子、Ｈｖはフェースプレートとリアプレートの間に加速電圧を印加するための高圧端子、Ｖａは高圧電源である。
【０１３７】
また、２は走査回路、３は同期信号分離回路、４はタイミング発生回路、７は同期分離回路によりＹＰｒＰｂ信号をＲＧＢに変換するための変換回路である。また、５は画像データ１ライン分のシフトレジスタ、６は画像データ１ライン分のラッチ回路、８は表示パネルの変調配線に変調信号を出力するパルス幅変調手段、１２は画像データと補正データを加算し、補正画像データＤｏｕｔを出力する加算器、１４は補正データ算出手段、１５は階調数変換手段である。
【０１３８】
また、同図において、Ｒ［７：０］，Ｇ［７：０］，Ｂ［７：０］は８ビット幅のＲＧＢの入力画像データ、ｇＲ［７：０］，ｇＧ［７：０］，ｇＢ［７：０］は逆γ変換処理を施された８ビット幅の画像データ、Ｄａｔａ［７：０］は、データ配列変換部によりパラレル・シリアル変換されたシリアルな８ビット幅の画像データである。
【０１３９】
また、ＣＤ［９：０］は１０ビット幅の補正データ、ＤＺ［７：０］は階調数変換された８ビット幅の補正データ、Ｄｏｕｔ［７：０］は補正データを加算された８ビット幅の画像データである。
【０１４０】
（加算器１２）
加算器１２は補正データ算出手段からの補正データＣＤと画像データＤａｔｂを加算する手段である。加算を行うことにより画像データＤａｔａは補正が施され、画像データＤｏｕｔとしてシフトレジスタへ転送される。
【０１４１】
なお、画像データＤａｔａと補正データＣＤを加算する際に、加算器でオーバーフローが起きる可能性があるが、
これに対し、本例ではオーバーフローを起こさないための構成として、画像データＤａｔａと補正データＣＤを加算した際の最大値に応じて、加算器のビット幅と、その後の変調手段のビット幅を決定した。
【０１４２】
より具体的には、本例の画像表示装置の場合、画像データがすべて２５５の画面の際に補正データが最大１２０になったため、加算器の出力の最大値＝２５５＋１２０＝３７５となったため、加算器の出力ビット数を９ビット、変調手段のビット数も９ビットとして各部のビット数を決定した。
【０１４３】
また、オーバーフローがおきないようにするための別の構成としては、加算される補正データの最大値をあらかじめ見積もり、該最大値が加算されたときにオーバーフローがおきないように、画像データの取りえる範囲を予め小さくしておいてもよい。
【０１４４】
画像データの取りえる大きさを小さくするためには、たとえば、入力画像データをＡ／Ｄ変換する際に制限してもよいし、乗算器を設けて、入力された画像データに０以上１以下のゲインを乗算し、その大きさを制限してもよい。
【０１４５】
また、補正データ出力部にリミッタを設けてもよい。
【０１４６】
（遅延回路１９）
データ配列変換部により並び替えが行われた画像データＳＤａｔａは補正データ算出手段と遅延回路（遅延手段）１９に入力される。補正データ算出手段の補正データ補間部はタイミング制御回路からの水平位置情報ｘと画像データＳＤａｔａを参照して、それらにあった補正データＣＤを算出する。
【０１４７】
遅延回路１９は、補正データ算出にかかる時間を吸収するために設けられており、加算器で画像データに補正データが加算される際に、画像データにそれに対応した補正データが正しく加算されるよう遅延を行う手段である。同手段はフリップフロップを用いることにより構成できる。
【０１４８】
（変調手段の詳細）
ラッチ回路６の出力であるパラレル画像データＤ１〜ＤＮは変調手段８へと供給される。
【０１４９】
変調手段は、図１２（ａ）に示したように、ＰＷＭカウンタと、各変調配線ごとにコンパレータとスイッチ（同図ではＦＥＴ）を備えたパルス幅変調回路（ＰＷＭ回路）である。
【０１５０】
画像データＤ１〜ＤＮと変調手段の出力パルス幅の関係は、図１２（ｂ）のようなリニアな関係にある。
【０１５１】
同図（ｃ）に変調手段の出力波形の例を３つ示す。
【０１５２】
同図において上側の波形は、変調手段への入力データが０の時の波形、中央の波形は、変調手段への入力データが２５６の時の波形、下側の波形は、変調手段への入力データが５１１の時の波形である。
【０１５３】
なお、本例では変調手段への入力データＤ１〜ＤＮのビット数は前述のように、オーバーフローしないことを考慮して、９ビットとした。
【０１５４】
なお、前述の説明では、変調手段の入力データが５１１のときは、一水平走査期間に相当するパルス幅の変調信号が出力されると記載した箇所があるが、詳細には、同図（ｃ）のように非常に短い時間ではあるがパルスの立ち上がる前と、立ち下がった後に駆動しない期間を設けタイミング的な余裕を持たせている。
【０１５５】
（補正データ算出手段）
補正データ算出手段は前述した補正データ算出方法により、電圧降下の補正データを算出する回路である。補正データ算出手段は図１３に示すように離散補正データ算出部と補正データ補間部の２つのブロックから構成される。
【０１５６】
離散補正データ算出部では入力された映像信号から電圧降下量を算出し、電圧降下量から補正データを離散的に計算する手段である。同手段は計算量やハードウエア量を減少させるために、前述の縮退モデルの概念を導入して、補正データを離散的に算出する。
【０１５７】
離散的に算出された補正データは補正データ補間部（補正データ補間手段）により補間され、画像データの大きさやその水平表示位置ｘに適合した補正データＣＤが算出される。
【０１５８】
（離散補正データ算出部）
離散補正データ算出部は、画像データをブロックわけし、ブロックごとの統計量（点灯数）を算出するとともに、統計量から各ノードの位置における、電圧降下量の時間変化を計算する電圧降下量算出部としての機能と、各時間ごとの電圧降下量を発光輝度量に変換する機能、および発光輝度量を時間方向に積分して、発光輝度総量を算出する機能、およびそれらから離散的な基準点における、画像データの基準値に対する補正データを算出する手段である。
【０１５９】
（補正データ補間部）
補正データ補間部は画像データの表示される位置（水平位置）及び、画像データの大きさに適合した補正データを算出するための手段である。同手段は離散的に算出された補正データを補間することにより、画像データの表示位置（水平位置）及び、画像データの大きさに応じた補正データを算出する。
【０１６０】
（各部の動作タイミング）
図１５に各部の動作タイミングのタイミングチャートを示す。
【０１６１】
なお、同図においてＨｓｙｎｃは水平同期信号、ＤｏｔＣＬＫはタイミング発生回路の中のＰＬＬ回路により水平同期信号Ｈｓｙｎｃから作成したクロック、Ｒ、Ｇ、Ｂは入力切り替え回路からのディジタル画像データ、Ｄａｔａはデータ配列変換後の画像データ、Ｄｏｕｔは電圧降下補正を施された画像データ、ＴＳＦＴはシフトレジスタ５へ画像データＤｏｕｔを転送するためのシフトクロック、Ｄａｔａｌｏａｄはラッチ回路６へデータをラッチするためのロードパルス、Ｐｗｍｓｔａｒｔは前述のパルス幅変調の開始信号、変調信号ＸＤ１は変調配線１へ供給されるパルス幅変調信号の一例である。
【０１６２】
１水平期間の開始とともに、入力切り替え回路からディジタル画像データＲＧＢが転送される。同図では水平走査期間Ｉにおいて、入力される画像データをＲ＿Ｉ、Ｇ＿Ｉ、Ｂ＿Ｉで表すと、それらは、データ配列変換回路９では１水平期間の間、画像データを蓄えられ、水平走査期間Ｉ＋１において、表示パネルの画素配置に合わせてディジタル画像データＤａｔａ＿Ｉとして出力される。
【０１６３】
Ｒ＿Ｉ，Ｇ＿Ｉ，Ｂ＿Ｉは、水平走査期間Ｉにおいて補正データ算出手段に入力される。同手段では、前述した点灯数をカウントし、カウントの終了とともに、電圧降下量が算出される。
【０１６４】
電圧降下量が算出されるのにつづいて、離散補正データが算出され、算出結果がレジスタに格納される。
【０１６５】
走査期間Ｉ＋１に移り、データ配列変換部から、１水平走査期間前の画像データＤａｔａ＿Ｉが出力されるのに同期して、補正データ補間部では離散補正データが補間され、補正データが算出される。補間された補正データは、階調数変換部１５で直ちに階調数変換を施され、加算器１２に供給される。
【０１６６】
加算器１２では、画像データＤａｔａと補正データＣＤｚを順次加算し、補正された画像データＤｏｕｔをシフトレジスタへ転送する。シフトレジスタはＴｓｆｔにしたがって、一水平期間分の画像データＤｏｕｔを記憶するとともにシリアル・パラレル変換をおこなってパラレルな画像データＩＤ１〜ＩＤＮをラッチ回路６に出力する。ラッチ回路６はＤａｔａｌｏａｄの立ち上がりにしたがってシフトレジスタからのパラレル画像データＩＤ１〜ＩＤＮをラッチし、ラッチされた画像データＤ１〜ＤＮをパルス幅変調手段８へと転送する。
【０１６７】
パルス幅変調手段８は、ラッチされた画像データに応じたパルス幅のパルス幅変調信号を出力する。本実施形態の画像表示装置では、結果として、変調手段が出力するパルス幅は、入力された画像データに対し、２水平走査期間分おくれて表示される。
【０１６８】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった走査配線における電圧降下量を補正することができ、それに起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【０１６９】
また、離散的に補正データを算出し、離散的に計算した点と点の間はそれを補間して求めることにより、補正データを非常に簡単に計算させることができ、さらに非常に簡単なハードウエアでそれを実現できるなど、非常に優れた効果があった。
【０１７０】
また、画像データの小さい箇所では、補正データを算出した際の誤差により受ける影響が目立ちやすいという特徴がある。またこれと逆に、画像データの大きさが大きい箇所では、画像データの大きさ自体が大きいため、補正データを算出した際の誤差による影響は目立ちにくい。
【０１７１】
このような特徴を鑑みて、補正の誤差を減らすという観点では、画像データの小さい領域において、画像データ基準値を設定する間隔を細かく設定し、逆に、画像データの大きさの大きい領域においては、画像データ基準値を設定する間隔を荒く設定することが好ましかった。
【０１７２】
（第２の実施の形態）
上記第１の実施の形態では、入力画像データに対し、離散的な画像データの基準値を設定するとともに、行配線上に基準点を設定し、該基準点における、画像データ基準値の大きさの画像データに対する補正データを算出していた。
【０１７３】
さらに離散的に算出された補正データを補間することにより、入力された画像データの水平表示位置と、その大きさに応じた補正データを算出し、画像データと加算することにより、補正を実現していた。
【０１７４】
一方、上述の構成とは別に下記の構成によっても同様の補正が行える。
【０１７５】
離散的な水平位置と、画像データ基準値に対する、画像データの補正結果（すなわち前記離散補正データと画像データ基準値の和：すなわち補正画像データ）を算出し、さらに離散的に算出された補正結果を補間し、入力された画像データの水平表示位置と、その大きさに応じた補正結果を算出し、その補正結果に応じて変調を行ってもよい。
【０１７６】
この構成では、離散的な計算の際に、画像データと補正データの加算された結果として算出されるため、補間後に画像データと補正データの加算を行う必要はない。このように算出される補正画像データについても、図１１（ａ）と同様の分布を有する。即ち、画像データが０のときは電圧降下が起こらないので、位置ｘについて同じ補正画像データを算出するが、画像データが０でない同一の画像データに対しては位置ｘ、即ち画面の水平方向について、なだらかな分布をもつ補正画像データを算出する。但し、走査線の方向が画面の垂直方向である場合は、画面の垂直方向について、なだらかな分布をもつ補正画像データとなる。
【０１７７】
（階調数変換手段）
次に本発明の実施の形態の主要な部分である階調数変換手段について説明する。
【０１７８】
これまで説明してきたように、電圧降下の補正データは画像データが８ビットであるのに対し、１０ビット精度で補正データを算出した。すなわち、画像データの最上位ビット（以下、ＭＳＢとする）に対しては、補正データのＭＳＢが対応しており、補正データは小数点以下の２ビット分高精度に計算を行った。
【０１７９】
１０ビットの補正データは、本実施の形態の場合、変調手段の階調数が８ビットであるため、８ビットの補正データに変換する必要がある。
【０１８０】
そこで、本実施の形態では、８ビットの補正データで１０ビット分の擬似階調を表現するためにディザ法を用いて１０ビットデータを８ビットに変換した。
【０１８１】
すなわち、図１４（ａ）に示すように、本実施の形態の階調数変換手段はディザ法により、１０ビットの補正データＣＤ［９：０］を８ビットの補正データＤＺ［７：０］に変換する手段である。
【０１８２】
同図では、２１２１はディザテーブル、２１２２は加算器である。
【０１８３】
ディザテーブル２１２１は、補正データの水平アドレス位置および、垂直アドレス位置に応じて、ディザ・データＱ０を出力する。
【０１８４】
なお、補正データの水平アドレス位置及び垂直アドレス位置とは、その補正データにより補正が施される画像データの水平アドレス位置及び垂直アドレス位置である。
【０１８５】
より具体的には、その補正データの水平アドレス位置が奇数である場合をＨ＝’１’、偶数である場合をＨ＝’０’、垂直アドレス位置が奇数である場合をＶ＝’１’、偶数である場合をＶ＝’０’とするならば、Ｈ及びＶの状態により、図１４（ｂ）によって定義されるディザ・データＱ０を出力する。
【０１８６】
ディザテーブルの出力Ｑ０は加算器２１２２により、補正データＣＤ［９：０］に加算され、加算後の補正データＣＤｚ［９：０］は、切り捨て手段で下位の２ビットが切り捨てられ、８ビットの補正データＤＺ［７：０］（すなわちＣＤｚ［９：２］）となる。
【０１８７】
このような階調数変換手段を用いれば、１０ビットの補正データを８ビットの補正データに階調数変換できるだけでなく、面積階調により、画面全体としてみれば、８ビットの画像データで１０ビット相当の階調数を擬似的に表現することができるため、非常に良好に補正を施すことができる。
【０１８８】
なお、ディザ法により補正データの下位の２ビットを上位の８ビットに反映させる方法は、上述のように、空間方向にディザを施す方法でなくてもよく、時間方向に展開する方法でも効果があることを本発明者らは確認している。
【０１８９】
時間方向にディザを施すためには、図１４の例では、水平アドレス位置及び垂直アドレス位置によりディザ・データを変化させていたが、これを水平アドレス位置とフレーム（奇数フレーム・偶数フレーム）に応じてディザ・データＱ０を変化させてもよいし、垂直アドレス位置とフレームに応じて変化させてもよいし、それらの組み合わせであっても構成できる。
【０１９０】
ディザの方式は、上述のディザテーブルのかわりに、補正データにランダムな乱数列を加算し、その後、量子化をするランダム・ディザ法であっても良い。また、図１４で説明したような、Ｂａｙｅｒマトリクスなどのディザ・マトリクス（ディザテーブル）を補正データに加算し、下位のビットを切り捨てる組織ディザ法であっても良い。
【０１９１】
また、ディザ法でなくても、階調を変換する手法であって中間調を表現できれば、特にこれにこだわるものではない。例えば誤差拡散法を用いても構わない。
【０１９２】
以上のように、ディザ法により補正データの最小分解能を小さくして、補正を行うことにより、補正を施すことによって生じる後述の妨害パターンを目立たなくすることができるという優れた効果がある。
【０１９３】
（補正データを高精度に計算することの利点）
図１６は、補正データの精度を画像データと同等のビット数で計算した際に確認された、妨害パターンを説明するための図である。
【０１９４】
同図（ａ）は表示したい画像の１画面分のイメージであり、グレーの背景の中央に白のウインドウが配置されている入力画像データである。
【０１９５】
同図（ｂ）は同図（ａ）に示したＡ−Ａ’で示した走査線上の１水平走査期間の画像データであって、横軸は画面の水平方向の位置、縦軸は画像データの大きさを表している。
【０１９６】
同図（ｃ）は同図（ｂ）の画像データに対し補正を施した際の画像データであって、横軸は水平方向の位置、縦軸は補正後の画像データの大きさを表している。
【０１９７】
同図（ｄ）は同図（ｃ）に示したような補正を施した画像データにより、変調を行った際の画面のイメージである。
【０１９８】
同図（ｅ）は同図（ａ）に示したような白いウインドウパターンを水平方向に移動させたときに発生する妨害パターンを説明するための図である。
【０１９９】
図１で説明したように、本実施の形態の画像表示装置は、表示パネルの走査配線の両端に走査回路２，２’を備えている。このため走査配線の電圧降下は中央ほど大きく、電圧降下の補正データも画面の中央ほどおおきくなるため、例えば図１６（ｂ）の画像データは、図１６（ｃ）に示したような画像データに補正される。
【０２００】
しかし、図１６（ｃ）をさらに調べてみると、前述の直線近似により、非常に滑らかな補正が施されているとは言っても、拡大してみると補正データは同図に示すように変調手段の最小分解能を単位とした階段状のパターンにより構成されている。補正データがこのように階段状のパターンとして施されていることは、図１６（ｄ）に示すように静止画を表示している際にはほとんど分からなかった（変調手段の階調数を８ビットで作製した場合）。
【０２０１】
一方、図１６（ｅ）に示すように白いウインドウパターンが横方向に連続的に移動すると、それに伴ってウインドウの横に縦線状のパターンが移動していくのが視覚的に確認できた。このとき、縦線状のパターンは、前述した補正データの階段状のパターンである。
【０２０２】
本補正方式は１水平走査期間の画像データに対し、リアルタイムに電圧降下の補正データを算出し補正を行っているため、この階段状のパターンも、白いウインドウが連続的に移動することにより同時に水平方向へ移動する。
【０２０３】
縦線状のパターンが動画の場合確認され、静止画の場合確認されないのは、人間の視覚特性によるものであり、移動するものの方が静止しているものより視認性が高いためである。
【０２０４】
なお、本実施の形態では変調手段の階調数を２５６階調とした場合について説明したが、例えば６４階調にした場合は、静止画でも確認される可能性がある。
【０２０５】
また、同様に表示パネルの発光輝度がさらに大きな画像表示装置では、変調手段の１階調に相当する輝度量が大きくなるため、静止画でも確認される可能性がある。
【０２０６】
発明者らは、上述の内容を鑑みて補正データの精度をより高精度に算出し、さらに補正データの最小分解能をさらに小さくすることにより、縦線状の妨害パターンが目立たなくなることを確認した。
【０２０７】
本実施の形態では、補正データを１０ビットで演算し、それをディザ法により１０ビット相当の擬似階調をもつ８ビットの補正データに変換した。
【０２０８】
さらには、８ビットの補正データと８ビットの画像データを加算し、それに応じて変調を施しところ、縦線状の妨害パターンはほとんど確認できなくなった。
【０２０９】
なお、上記の妨害パターンは上述したような特殊な映像（特に空間周波数の高域が小さい映像）を表示した際には確認されるが、通常のテレビジョン映像を表示している際には気にならない。
【０２１０】
しかし、本発明者らは、コンピュータ映像などにより、上述の妨害感がでることがあることを確認し、そのような場合でも違和感のない画像を表示することが重要と考えた。また、ハードウエア規模を見積もった場合、それによるハードウエアの増加は大きな問題ではないため、上述した階調数変換手段を設けることとして、本発明の実施の形態に係る画像表示装置を作製した。
【０２１１】
なお、変調手段のビット数を８ビット、画像データのビット数を８ビット、補正データの階調数変換前のビット数を１０ビットとしたが、特にこれにこだわることはない。
【０２１２】
また、本例では、画像データのビット数を８ビット、変調手段のビット数を８ビットとしたが、特にこれにこだわることはなく、画像データのビット数が変調手段のビット数よりも少なくても良い。
【０２１３】
また、本例では、補正データの整数部のビット数を８ビットとしたが、整数部のビット数は、補正データ自体の大きさに応じて決定すればよい。
【０２１４】
たとえば，非常に電圧降下が大きな表示パネルを用いた場合には、補正データが２５５を超えることもありえる。このような場合整数部を９ビットとして算出してもよい。
【０２１５】
本実施の形態は、より一般的には以下のような構成を含む。
【０２１６】
変調手段のビット数をＫビット（ＫはＫ＞０の整数），画像データのビット数をＫビットとすると、次のようになる。
【０２１７】
（１）Ｋビットの画像データから（ｋ＋Ｌ）ビット（ｋ、Ｌは正の整数）の補正データを算出する。
【０２１８】
ただし、画像データは、Ｋビットの整数部と０ビットの小数部を持つデータである。また、補正データは、ｋビットの整数部とＬビットの小数部を持つデータである。
【０２１９】
（２）（ｋ＋Ｌ）ビットの補正データを階調数変換し、ｋビットの補正データを算出する。
【０２２０】
ただし階調数変換されたｋビットの補正データはｋビットの整数部と０ビットの小数部を持つデータであり、前記（ｋ＋Ｌ）ビットの補正データの小数点以下をディザ等の方式により展開し、ｋビットのデータに階調数変換したものである。
【０２２１】
（３）Ｋビットの画像データと階調数変換されたｋビットの補正データを上述した小数点を考慮して加算する。加算された結果、補正された画像データは、Ｋ’ビットの画像データとなった。
【０２２２】
（４）補正されたＫ’ビットの画像データに基づいて変調を行う。
【０２２３】
上記（１）で、補正データの整数部のビット数をｋビット（ｋは０＜ｋの整数）としたが、補正データの最大値に応じて決定すればよく、Ｋ＝ｋであってもよい。
【０２２４】
たとえば、補正が最大になるときの最大値が６３であるならば、補正データの整数部のビット数は６ビットでよく、上述してきたような、８ビットの補正データとして算出しなくても良い。
【０２２５】
逆に、補正が最大になるときの最大値が３００であるならば、補正データの整数部のビット数は９ビット必要である。
【０２２６】
（第３の実施の形態）
図１７は本発明の第３の実施の形態に係る画像表示装置のブロック図である。
【０２２７】
第３の実施の形態と第１の実施の形態との差異は、次の通りである。
【０２２８】
（１）第１の実施の形態で説明した逆γ処理部の処理をより高品位に行うために、８ビット入力１０ビット出力のメモリにより構成する。
【０２２９】
（２）１０ビットの画像データと１０ビットの補正データを１０ビットの加算器で加算する。
【０２３０】
（３）加算した結果の１０ビット画像データを階調数変換部により８ビットに変換する。この際１０ビット分の擬似階調が表現されるように、下位の２ビットをディザにより展開し、上位の８ビットに反映させる。
【０２３１】
なお、本実施の形態では、ディザにより１０ビットのデータを８ビットに階調数変換するやり方は、第１の実施の形態と同様に、図１４を用いて説明した方法により階調数変換を行うことができる。
【０２３２】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった走査配線における電圧降下量を補正することができ、それに起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【０２３３】
また、さらには逆γ変換処理部のビット数を増やしたことにより逆γ処理における誤差を低減することができた。
【０２３４】
また、さらには電圧降下の１０ビットで算出した補正データと、逆γ処理後の１０ビットの画像データを加算し、その加算結果に対して階調数変換を行い、１０ビットを８ビットのデータに階調数変換を行ったことで、以下に説明する代替の構成と比較した場合、優れた効果がある。
【０２３５】
本実施の形態の代替の構成として以下のような構成が考えられる。
【０２３６】
（１）１０ビットに逆γ処理を施された画像データに階調数変換を施し、１０ビット→８ビットの変換を施す。
【０２３７】
（２）１０ビットの補正データを階調数変換し、１０ビット→８ビットの変換を行う。
【０２３８】
（３）階調数変換された８ビットの画像データと８ビットの補正データを加算して、補正する。
【０２３９】
上記の構成に対し、本実施の形態の構成は加算処理を施したあとに、階調数変換を行うという特徴があり、加算処理をより高精度で行うことにより演算による誤差が生じないという点で優れている。
【０２４０】
また、高精度で計算された加算結果を階調数変換手段１６により変換することにより、１０ビット相当の擬似階調として表示することができ、より高品位な画像表示を行うことができるという別の効果があった。
【０２４１】
また、本実施の形態の構成では、逆γ処理後の画像データのビット数を１０ビット，補正データのビット数を１０ビット，変調手段への入力信号のビット数を８ビットとしたが、特にこれにこだわることはない。
【０２４２】
【発明の効果】
以上説明したように、本発明は、簡易な構成で、配線の電気抵抗に基づく電圧減少の補正を行いつつ、優れた画像品質を実現できた。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る画像表示装置の回路構成の概略を示すブロック図である。
【図２】本発明の実施の形態に係る画像表示装置の斜視図である。
【図３】表示素子の配線の様子を示す模式的平面図である。
【図４】表面伝導型放出素子の特性図である。
【図５】表示パネルの駆動方法を示す図である。
【図６】本発明の実施の形態の縮退モデルを説明する図である。
【図７】離散的に算出した電圧降下量を示すグラフである。
【図８】離散的に算出した放出電流の変化量を示すグラフである。
【図９】本発明の実施の形態の補正データの算出方法を説明するための図である。
【図１０】画像データの大きさが１９２の場合の補正データの算出例を示す図である。
【図１１】本発明の実施の形態の補正データの補間方法を説明するための図である。
【図１２】本発明の実施の形態に係る画像表示装置の変調手段の構成及び動作を説明する図である。
【図１３】本発明の実施の形態に係る画像表示装置の補正データ算出手段の構成を示すブロック図である。
【図１４】ディザ法の説明図である。
【図１５】本発明の実施の形態に係る画像表示装置のタイミングチャートである。
【図１６】妨害パターンを説明するための図である。
【図１７】本発明の第３の実施の形態に係る画像表示装置のブロック図である。
【図１８】従来技術に係る画像表示装置の概略構成ブロック図である。
【符号の説明】
１ 表示パネル
２，２’ 走査回路
３ 同期信号分離回路
４ タイミング発生回路
５ シフトレジスタ
６ ラッチ回路
７ ＲＧＢ変換回路
８ 変調手段
１０ コントローラ
１２ 加算器
１４ 補正データ算出手段
１５，１６ 階調数変換手段
１７ 逆γ処理部
１９ 遅延回路
１００１ 基板
１００２ 冷陰極素子
１００３ 行配線
１００４ 列配線
１００５ リアプレート
１００６ 側壁（枠）
１００７ フェースプレート
１００８ 蛍光膜
１００９ メタルバック
Claims (10)
- 複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、
前記行配線に接続され、順次行配線を走査する走査手段と、
前記列配線に接続された変調手段と、を備える画像表示装置において、
入力された画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、
該補正画像データの階調数を減じる変換処理を行う階調数変換手段と、を有し、
前記補正画像データ算出手段は、
前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、
前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正画像データを算出する離散補正画像データ算出手段と、
前記離散補正画像データ算出手段の出力を補間して、補間された補正画像データを算出する補正画像データ補間手段と、を有し、
前記変調手段は、前記階調数変換手段によって変換処理された補正画像データに基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。 - 複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、
前記行配線に接続され、順次行配線を走査する走査手段と、
前記列配線に接続された変調手段と、を備える画像表示装置において、
前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正を、画像データに対して行って補正画像データを算出する補正画像データ算出手段と、
該補正画像データの階調数を減じる変換処理を行う階調数変換手段と、を有し、
前記補正画像データ算出手段は、
前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、
前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正画像データを算出する離散補正画像データ算
出手段と、
前記離散補正画像データ算出手段の出力を補間して、補間された補正画像データを算出する補正画像データ補間手段と、を有し、
前記変調手段は、前記階調数変換手段によって変換処理された補正画像データに基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。 - 前記階調数変換手段は、前記補正画像データに所定のディザテーブルの出力を演算する演算手段と、該演算手段の出力の下位ビットを切り捨てる手段とからなることを特徴とする請求項１又は２に記載の画像表示装置。
- 前記階調数変換手段は、ｋビットの入力される画像データに対し、（ｋ＋Ｌ）ビットである前記補正画像データをｋビットのデータに変換処理することを特徴とする請求項３に記載の画像表示装置（但し、ｋ，Ｌは正の整数）。
- 複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、
前記行配線に接続され、順次行配線を走査する走査手段と、
前記列配線に接続された変調手段と、を備える画像表示装置において、
入力された画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出手段と、
該補正データの階調数を減じる変換処理を行う階調数変換手段と、
階調数変換された補正データと前記入力された画像データとを加算する加算手段とを有し、
前記補正データ算出手段は、
前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、
前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正データを算出する離散補正データ算出手段と、
前記離散補正データ算出手段の出力を補間して、補間された補正データを算出する補正データ補間手段と、を有し、
前記変調手段は、前記加算手段の出力に基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。 - 複数の行配線及び列配線に接続され、マトリクス状に配置された複数の画像形成素子と、
前記行配線に接続され、順次行配線を走査する走査手段と、
前記列配線に接続された変調手段と、を備える画像表示装置において、
前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正データを、画像データに対応して算出する補正データ算出手段と、
該補正データの階調数を減じる変換処理を行う階調数変換手段と、
階調数変換された補正データと前記入力された画像データとを加算する加算手段とを有し、
前記補正データ算出手段は、
前記画像データに基づいて、離散的な水平表示位置及び１水平走査期間内の離散的な時間のそれぞれにおける前記電圧降下の量を算出する手段と、
前記電圧降下の量から、前記電圧降下の量を算出した離散的な水平表示位置及び１水平走査期間内の離散的な時間に対応する補正データを算出する離散補正データ算出手段と、
前記離散補正データ算出手段の出力を補間して、補間された補正データを算出する補
正データ補間手段と、を有し、
前記変調手段は、前記加算手段の出力に基づいて変調信号を各列配線に出力することを特徴とする画像表示装置。 - 前記階調数変換手段は、該補正データに所定のディザテーブルの出力を演算する演算手段と、該演算手段の出力の下位ビットを切り捨てる手段とからなることを特徴とする請求項５又は６に記載の画像表示装置。
- 前記変調信号は、前記画像データに基づいてパルス幅が変調された信号であることを特徴とする請求項１〜７のいずれか１項に記載の画像表示装置。
- 前記画像形成素子は、前記変調信号に応じて電子を放出する電子放出素子であることを特徴とする請求項１〜８のいずれか一つに記載の画像表示装置。
- 前記電子放出素子は表面伝導型放出素子であることを特徴とする請求項９に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170568A JP3715947B2 (ja) | 2001-06-14 | 2002-06-11 | 画像表示装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-180897 | 2001-06-14 | ||
| JP2001180897 | 2001-06-14 | ||
| JP2001-232594 | 2001-07-31 | ||
| JP2001232594 | 2001-07-31 | ||
| JP2002170568A JP3715947B2 (ja) | 2001-06-14 | 2002-06-11 | 画像表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003114639A JP2003114639A (ja) | 2003-04-18 |
| JP2003114639A5 JP2003114639A5 (ja) | 2005-10-27 |
| JP3715947B2 true JP3715947B2 (ja) | 2005-11-16 |
Family
ID=27346942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002170568A Expired - Fee Related JP3715947B2 (ja) | 2001-06-14 | 2002-06-11 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3715947B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080024518A1 (en) * | 2004-05-06 | 2008-01-31 | Hoffman Brent W | Pixel Shift Display With Minimal Noise |
| MXPA06012725A (es) * | 2004-05-06 | 2007-01-16 | Thomson Licensing | Despliegue de desplazamiento de pixel con ruido minimo. |
| KR101127843B1 (ko) | 2005-10-25 | 2012-03-21 | 엘지디스플레이 주식회사 | 평판표시장치 및 그 화질제어방법 |
| JP2007140152A (ja) * | 2005-11-18 | 2007-06-07 | Hitachi Ltd | 画像表示装置、表示用駆動回路及び表示用駆動方法 |
| JP2007163555A (ja) * | 2005-12-09 | 2007-06-28 | Sharp Corp | 液晶表示装置及び液晶表示方法 |
| JP2009211048A (ja) | 2008-02-06 | 2009-09-17 | Canon Inc | 画像信号処理装置および画像信号処理方法 |
| JP5930746B2 (ja) * | 2012-02-07 | 2016-06-08 | 三菱電機株式会社 | エレベータ乗場装置およびエレベータ乗場装置の表示制御方法 |
| CN107797455B (zh) * | 2017-11-09 | 2020-09-18 | 北京航天自动控制研究所 | 一种运载火箭伺服机构非线性平滑归零方法 |
-
2002
- 2002-06-11 JP JP2002170568A patent/JP3715947B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003114639A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755579B2 (en) | Image display apparatus | |
| JP3893341B2 (ja) | 画像表示装置及び画像表示装置の調整方法 | |
| US6985141B2 (en) | Display driving method and display apparatus utilizing the same | |
| US7315314B2 (en) | Image display apparatus | |
| US6952193B2 (en) | Image display apparatus and image display methods | |
| US20060038836A1 (en) | Display apparatus, and image signal processing apparatus and drive control apparatus for the same | |
| JP4072445B2 (ja) | 画像表示装置 | |
| US20020027566A1 (en) | Display and image displaying method | |
| JP3715947B2 (ja) | 画像表示装置 | |
| JP3927900B2 (ja) | 表示装置 | |
| JP2002311885A (ja) | 画像表示装置の駆動回路、画像表示装置、画像表示装置の駆動方法 | |
| JP3715950B2 (ja) | 画像表示装置 | |
| JP3715948B2 (ja) | 画像表示装置 | |
| JP4040454B2 (ja) | 画像表示装置 | |
| JP3793073B2 (ja) | 表示装置 | |
| JP2003167542A (ja) | 画像表示装置及び画像表示方法 | |
| JP4072426B2 (ja) | 画像表示装置 | |
| JP2003022044A (ja) | 画像表示装置 | |
| JP2003195798A (ja) | 画像表示装置及び画像表示方法 | |
| JP2003162249A (ja) | 画像表示装置及び画像表示方法 | |
| JP2002229506A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
| JP2002366080A (ja) | 画像表示装置および画像表示装置の駆動方法 | |
| JP2003029695A (ja) | 画像表示装置及びその表示方法 | |
| JP2003029693A (ja) | 画像表示装置及びその表示方法 | |
| JP2003029694A (ja) | 画像表示装置及びその表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |