JP2009207922A - 遊技機 - Google Patents

Abstract

【課題】実施中の動画像表示とは無関係なタイミングで主制御装置から出力される表示コマンドの取りこぼしを回避しつつ、表示制御プロセッサ側からＶＤＰ側へのＤＭＡ転送を実現することができる遊技機を提供する。
【解決手段】パチンコ機１０におけるＤＭＡコントローラ３４０は、主制御装置２０が一出力単位の表示コマンドを出力している時間より短い時間で転送可能な転送単位に分割して、ＳＤＲＡＭ３１４からＤＲＡＭ３３５へのＤＭＡ転送を行う。
【選択図】 図４

Description

本発明は、画像表示装置を備えた遊技機に関するものである。

パチンコ機やスロットマシンなどの遊技機には、遊技の進行に応じた動画像を液晶ディスプレイ（Liquid Crystal Display、以下、ＬＣＤという）などの画像表示装置に表示することによって、遊技の興趣を高めたものがある。これらの遊技機は、画像表示装置の他、遊技の進行を制御する主制御装置や、遊技の進行に応じた動画像を画像表示装置に表示させる表示制御装置などを備える。

遊技機の表示制御装置は、主制御装置から出力された表示コマンドに基づいて画像表示装置における動画像の表示態様を制御する表示制御プロセッサと、この表示態様の制御に基づいて画像表示装置によって動画像表示が可能な映像信号を生成する画像表示プロセッサ（Video Display Processor、以下、ＶＤＰという）とを備え、表示制御プロセッサ側からＶＤＰ側へと種々のデータが転送される。これら転送されるデータは、近年の遊技機に要求される動画像表示の品質の高まりに伴って、比較的大きなデータ量となる場合がある。

従来、データ量が比較的大きなデータについては、表示制御プロセッサの処理負担を軽減するため、表示制御プロセッサ側からＶＤＰ側へのデータ転送を、ダイレクトメモリアクセス（Direct Memory Access、以下、ＤＭＡという）転送によって行う遊技機があった。このＤＭＡ転送中には表示制御プロセッサの全ての処理が停止するため、実施中の動画像表示に対して表示制御プロセッサの停止が影響しないタイミングでＤＭＡ転送を行っていた。下記特許文献１には、表示制御プロセッサ側からＶＤＰ側へのＤＭＡ転送を行う遊技機が記載されている。

特開２０００−２６８１９４号公報

遊技機特有の事情として、主制御装置は、表示制御プロセッサから信号を受け取るという形態では、表示コマンドが受信されたか否かを確認できない。そのため、ＤＭＡ転送中に主制御装置からの表示コマンドの出力が開始され終了してしまった場合には、表示制御プロセッサは、その表示コマンドを受信することができず、取りこぼした表示コマンドに基づいた動画像表示の制御を行うことができない虞があり、設計に多くの時間を費やしていた。

実施中の動画像表示とは無関係なタイミングで出力される表示コマンドとして、例えば、「あたり」または「はずれ」の表示を行う図柄の変動表示を実施する予定回数の報知（いわゆる保留表示）を画像表示装置で行う遊技機における、その保留表示に関する表示コマンドがある。この保留表示に関する表示コマンドは、遊技球が所定の入賞口に入賞した際に出力されるため、実施中の動画像表示とは無関係なタイミングで出力されることとなる。

本発明は、上記の問題を解決することを目的としてなされ、実施中の動画像表示とは無関係なタイミングで主制御装置から出力される表示コマンドの取りこぼしを回避しつつ、表示制御プロセッサ側からＶＤＰ側へのＤＭＡ転送を実現することができる遊技機を提供することを目的とする。

上記した課題を解決するため、本発明の遊技機は、動画像を表示する画像表示装置と、遊技の進行を制御する主制御装置と、前記遊技の進行に応じた動画像を前記画像表示装置に表示させる表示制御装置とを備えた遊技機であって、前記表示制御装置は、前記主制御装置から出力された表示コマンドに基づいて、前記画像表示装置における動画像の表示態様を制御する表示制御プロセッサと、前記表示態様の制御に基づいて、動画像表示用の映像信号を生成する画像表示プロセッサと、前記表示制御プロセッサによる所定のデータの書き込みが可能な第１のメモリと、前記画像表示プロセッサによる所定のデータの読み出しが可能な第２のメモリと、前記第１のメモリから前記第２のメモリへの所定のデータのダイレクトメモリアクセス転送を行う転送コントローラとを備え、前記転送コントローラは、前記主制御装置が一出力単位の前記表示コマンドを出力している時間より短い時間で転送可能な転送単位に分割して前記ダイレクトメモリアクセス転送を行うことを特徴とする。ここで、一出力単位の一出力とは、主制御装置が表示制御プロセッサに対して一度に処理可能なデータ量の出力である。

また、上記した課題を解決するため、本発明のＤＭＡ転送方法は、動画像を表示する画像表示装置と、遊技の進行を制御する主制御装置と、前記主制御装置から出力された表示コマンドに基づいて、前記画像表示装置における動画像の表示態様を制御する表示制御プロセッサと、前記表示態様の制御に基づいて、動画像表示用の映像信号を生成する画像表示プロセッサと、前記表示制御プロセッサによる所定のデータの書き込みが可能な第１のメモリと、前記画像表示プロセッサによる所定のデータの読み出しが可能な第２のメモリとを備えた遊技機において、前記第１のメモリから前記第２のメモリへの所定のデータのダイレクトメモリアクセス転送を行う方法であって、前記主制御装置が一出力単位の前記表示コマンドを出力している時間より短い時間で転送可能な転送単位に分割して前記ダイレクトメモリアクセス転送を行うことを特徴とする。

本発明の遊技機およびＤＭＡ転送方法によれば、一出力単位の表示コマンドが出力される時間よりも、一転送単位のＤＭＡ転送が行われる時間の方が短時間であるため、ＤＭＡ転送中に表示コマンドの出力が開始され終了してしまう事態を回避することができる。その結果、ＤＭＡ転送中に表示コマンドの出力が開始された場合であっても、そのＤＭＡ転送の一転送単位の終了後に再稼動する表示制御プロセッサは、その表示コマンドを受け取ることができる。したがって、実施中の動画像表示とは無関係なタイミングで主制御装置から出力される表示コマンドの取りこぼしを回避しつつ、表示制御プロセッサ側からＶＤＰ側へのＤＭＡ転送を実現することができる。

上記の構成を有する本発明の遊技機は、以下の態様を採ることもできる。本発明の遊技機であって、前記表示制御プロセッサは、前記表示態様を制御するとともに、前記映像信号の生成に用いられる画像データのひとつである外部画像データを生成し、前記第１のメモリへの該外部画像データの書き込みを行い、前記転送コントローラは、前記第１のメモリに書き込まれた外部画像データの前記第２のメモリへの前記ダイレクトメモリアクセス転送を行い、前記画像表示プロセッサは、前記第２のメモリに転送された外部画像データを読み出し、該外部画像データを用いて前記映像信号を生成することとしても良い。実施中の動画像表示とは無関係なタイミングで主制御装置から出力される表示コマンドの取りこぼしを回避しつつ、表示制御プロセッサで生成したデータ量が比較的大きなビットマップデータなどの外部画像データを、ＤＭＡ転送することができる。

また、本発明の遊技機であって、前記転送コントローラは、前記主制御装置が一出力単位の前記表示コマンドを出力している時間より短い時間で転送可能な所定のワード単位のデータ量に分割して前記ダイレクトメモリアクセス転送を行うこととしても良い。ここで、ワードとは、第１のメモリと第２のメモリと間で一度に処理可能なデータ量であり、例えば、１６ビットや３２ビット単位などとしても良い。このように、主制御装置が一出力単位の表示コマンドを出力している時間より短い時間で転送可能なデータ量を予め設定しておくことによって、実施中の動画像表示とは無関係なタイミングで主制御装置から出力される表示コマンドの取りこぼしを回避することができる。

パチンコ機１０の正面図である。 パチンコ機１０の電気的な概略構成を機能的に示すブロック図である。 ＬＣＤ３５における動画像表示の一例を示す説明図である。 パチンコ機１０が備える表示制御装置３０の電気的な構成を示すブロック図である。 ＤＭＡコントローラ３４０のレジスタ３４２の構成を模式的に示す説明図である。 表示制御プロセッサ３１０における表示コマンドの受信の様子を示す説明図である。 図６におけるタイミングｔ３０〜ｔ５０の詳細を示す説明図である。 ＤＭＡ転送の転送容量と所要時間の関係の一例を示す説明図である。

以上説明した本発明の構成および作用を一層明らかにするために、以下本発明を適用した遊技機の１つとしてパチンコ機について次の順序で説明する。なお、本明細書において、信号名の先頭に「＃」が付されているものは、負論理であることを意味している。「ハイレベル」は２値信号の２つのレベルのうちの「１」レベルを意味し、「ローレベル」は「０」レベルを意味している。

目次
Ａ．実施例
Ａ−（１）．パチンコ機１０の全体構成
Ａ−（２）．パチンコ機１０が備える表示制御装置３０の構成
Ａ−（３）．表示制御プロセッサ３１０における表示コマンドの受信
Ｂ．その他の実施形態

Ａ．実施例：
Ａ−（１）．パチンコ機１０の全体構成：
はじめに、本発明の実施例のパチンコ機１０の全体構成について説明する。図１は、パチンコ機１０の正面図である。パチンコ機１０は、パチンコ店の島設備等に固定される外枠１１、外枠１１に嵌め込まれる内枠１２、内枠１２の中央上寄りに配置され遊技球による遊技が行われる遊技板１３、遊技板１３の前面に配置され中央部にガラス板を有するガラス枠１４、遊技者による遊技板１３への遊技球の発射の指示を受け付けるハンドル１５、遊技球の貸し出しを処理するカードユニット９０などを備える。

遊技板１３の中央部には、動画像を表示する画像表示装置であるＬＣＤ３５が設けられ、このＬＣＤ３５の下方には、遊技球の入賞を受け付ける入賞口６１が設けられている。この入賞口６１は、入賞した遊技球を検知するスイッチ６５、所定の場合に遊技球の導入経路を拡縮するソレノイド６６を備える。パチンコ機１０は、発光ダイオード（Light Emitting Diode、以下、ＬＥＤという）を内蔵し発光する電飾５５，５６，５７，５８，５９を備える。電飾５５，５６は遊技板１３の左右の端にそれぞれ設けられ、電飾５７はＬＣＤ３５の上部に設けられ、電飾５８，５９は、ガラス枠１４の上部の左右にそれぞれ設けられている。内枠１２の正面中央には、音声を出力するスピーカ４５が内蔵されている。

次に、パチンコ機１０の電気的な概略構成について説明する。図２は、パチンコ機１０の電気的な概略構成を機能的に示すブロック図である。パチンコ機１０は、遊技の進行を制御する主制御装置２０を備え、この主制御装置２０には、表示制御装置３０，音声制御装置４０，ランプ制御装置５０，払出制御装置７０などの各種制御装置の他、スイッチ６５やソレノイド６６などが電気的に接続されている。主制御装置２０は、スイッチ６５からの入力信号を受信するとともに、制御信号を出力してソレノイド６６を駆動する。主制御装置２０を始めとする種々の制御装置は、図１に示した内枠１２の裏面（図示しない）に設けられている。

表示制御装置３０は、遊技の進行に応じた動画像をＬＣＤ３５に表示させる。なお、表示制御装置３０の詳細については後述する。音声制御装置４０は、主制御装置２０の制御信号に基づいてスピーカ４５における音声の出力を制御する。ランプ制御装置５０は、主制御装置２０の制御信号に基づいて電飾５５，５６，５７，５８，５９の発光を制御する。払出制御装置７０は、主制御装置２０の制御信号に基づいて景品球としての遊技球の払い出しを行い、カードユニット９０の制御信号に基づいて貸出球としての遊技球の払い出しを行う。なお、図１および図２には、電飾、スイッチ、ソレノイドの全てを示さないが、パチンコ機１０は、それぞれを複数備える。また、ＬＣＤ３５およびスピーカ４５を複数備えた構成としても良い。

次に、ＬＣＤ３５における動画像表示について説明する。図３は、ＬＣＤ３５における動画像表示の一例を示す説明図である。パチンコ機１０は、スイッチ６５において遊技球の入賞が検知されると、ＬＣＤ３５において図柄変動表示を行う。本実施例の図柄変動表示は、ＬＣＤ３５における中段部に、左特定図柄表示領域ＭＬ，中特定図柄表示領域ＭＣ，右特定図柄表示領域ＭＲの３つの特定図柄表示領域が、この順に横並びに設けられている。それぞれの特定図柄表示領域には、「一」から「十」の１０個の漢数字が描かれた特定図柄画像が、ＬＣＤ３５の上段から下段へ（図３中の矢印方向）、次々に表示された後、いずれかの特定図柄画像が確定表示される。この確定表示された３つの特定図柄画像が全て揃った場合には「あたり」を意味し、遊技者にとって有利な遊技が実行される。３つの特定図柄画像が揃わない場合には「はずれ」を意味し、通常の遊技が継続して実行される。なお、特定図柄画像の確定表示の形態は、横並びに限るものではなく、縦方向や斜め方向に並べても良い。また、特定図柄画像の数は、３つに限るものではなく、２つや３つ以上の特定図柄画像を並べても良い。また、「あたり」の確定表示の形態は、３つの特定図柄画像が全て揃う場合ではなく、特定の組み合わせで揃った場合としても良い。

図柄変動表示を実施中に、更にスイッチ６５において遊技球の入賞が検知されると、最大４つまでの図柄変動表示を記憶し、実施中の図柄変動表示が終了した後、記憶された図柄変動表示を順次実施する。この図柄変動表示を実施する予定回数の報知である保留表示を行うため、ＬＣＤ３５の下段部には、保留表示領域ＲＢが設けられている。本実施例の保留表示は、保留表示領域ＲＢに横一列に４つの円図形が描かれ、１回の図柄変動表示を記憶する毎に、左側の円図形から順に色が反転する。なお、保留表示の形態としては、記憶する図柄変動表示の個数を数字で表しても良い。ＬＣＤ３５では、図柄変動表示や保留表示の他、種々のバックグラウンド画像ＢＧやキャラクタ画像ＣＲが、遊技の進行状態に応じて表示される。

Ａ−（２）．パチンコ機１０が備える表示制御装置３０の構成：
次に、本発明の実施例のパチンコ機１０が備える表示制御装置３０の構成について説明する。図４は、パチンコ機１０が備える表示制御装置３０の電気的な構成を示すブロック図である。

パチンコ機１０の表示制御装置３０は、主制御装置２０から表示コマンドを受信する。表示コマンドには、ＬＣＤ３５において複数の図柄を用いた図柄変動表示を行う際における図柄変動パターンや各特定図柄画像の種類などを指示する変動コマンドや、ＬＣＤ３５において図柄変動表示の保留表示を行う際における保留数などを指示する保留コマンドなどがある。表示コマンドに関して主制御装置２０が表示制御装置３０に対して出力する信号としては、表示コマンドを送信するデータ信号ＤＡＴＡと、表示コマンドの送信を実行中であることを伝えるセレクト信号＃ＳＥＬと、表示コマンドの書き込みのタイミングを伝える書き込み信号＃ＷＲとがある。

パチンコ機１０の表示制御装置３０は、主制御装置２０から受け取った表示コマンドに基づいて、映像信号をＬＣＤ３５に出力する。映像信号とは、ＬＣＤ３５によって動画像表示が可能な信号であり、赤(Red)，緑(Green)，青(Blue)の各信号から成るＲＧＢ信号や、ＲＧＢ信号をＬＣＤ３５において展開するための同期信号（ＳＹＮＣ信号）などの信号である。

パチンコ機１０の表示制御装置３０は、主制御装置２０から出力された表示コマンドに基づいてＬＣＤ３５における動画像の表示態様を制御する表示制御プロセッサ３１０と、この表示制御プロセッサ３１０の制御に基づいて映像信号を生成するＶＤＰ３２０とを備える。

表示制御装置３０の表示制御プロセッサ３１０は、表示態様の制御に必要な動作を規定した制御プログラムを不揮発的に記憶する制御ＲＯＭ３１６と、所定のデータを揮発的に記憶可能なＳＤＲＡＭ(Synchronous DRAM)３１４と、制御ＲＯＭ３１６に記憶された制御プログラムをＳＤＲＡＭ３１４にロードし実行するＣＰＵ(Central Processing Unit)３１２とを備える。ＣＰＵ３１２が回路形成されたチップと、ＳＤＲＡＭ３１４が回路形成されたチップとは、ＭＣＭ(Multi Chip Module)８１０として単一のパッケージに実装されている。

表示制御装置３０は、表示制御プロセッサ３１０やＶＤＰ３２０の他、映像信号の生成に用いられる種々の画像データを不揮発的に記憶するキャラクタＲＯＭ３３０と、所定のデータを揮発的に記憶可能なＤＲＡＭ(Dynamic Random Access Memory)３３５と、ＳＤＲＡＭ３１４からＤＲＡＭ３３５への所定のデータのＤＭＡ転送を行うＤＭＡコントローラ３４０とを備える。ＶＤＰ３２０およびＤＭＡコントローラ３４０，ＤＲＡＭ３３５は、ＶＤＰ−ＡＳＩＣ（Application Specified IC）８２０として１つのチップに一体に回路形成されている。

上述したＣＰＵ３１２，ＳＤＲＡＭ３１４，制御ＲＯＭ３１６，ＶＤＰ３２０，ＤＭＡコントローラ３４０，ＤＲＡＭ３３５，キャラクタＲＯＭ３３０は、表示制御装置３０に設けられたバス３０５にそれぞれ接続されている。

ＣＰＵ３１２は、主制御装置２０などの他の機器からの割り込みの受け付けを制御するＩＮＴフラグ３１３を有し、ＩＮＴフラグ３１３がリセットされた状態（ローレベル）では「割り込み禁止状態」となり、ＩＮＴフラグ３１３がセットされた状態（ハイレベル）では「割り込み許可状態」となる。つまり、「割り込み許可状態」のＣＰＵ３１２は、主制御装置２０からセレクト信号＃ＳＥＬおよび書き込み信号＃ＷＲを受け、データ信号ＤＡＴＡに出力された表示コマンドを、バス３０５を介して受け取ることができる。一方、「割り込み禁止状態」のＣＰＵ３１２は、主制御装置２０からの表示コマンドを受信することができない。

ＣＰＵ３１２は、表示態様の制御処理を実行することによって、動画像の１フレーム毎の描画指示データを生成し、生成した描画指示データをＶＤＰ３２０に出力する。描画指示データとは、ＶＤＰ３２０がキャラクタＲＯＭ３３０などに記憶された画像データを用いてＲＧＢデータを生成するためのデータであり、画像データのアドレスや表示位置，色などを指示するデータである。

ＣＰＵ３１２は、表示態様の制御処理の合間に、外部画像データの生成処理を実行する。この外部画像データの生成処理とは、キャラクタＲＯＭ３３０から所定の画像データを読み出し、その画像データにモーフィング処理などの画像処理を施し、その画像処理後の画像データを外部画像データとしてＳＤＲＡＭ３１４に書き込む処理である。なお、制御ＲＯＭ３１６に制御プログラムの他に画像データが記憶されている場合には、外部画像データの生成処理において、キャラクタＲＯＭ３３０に記憶された画像データではなく、制御ＲＯＭ３１６に記憶された画像データを基に外部画像データを生成することとしても良い。

ＳＤＲＡＭ３１４に記憶された外部画像データは、ＤＭＡコントローラ３４０によってＤＲＡＭ３３５にＤＭＡ転送される。ＤＲＡＭ３３５に記憶された外部画像データは、ＶＤＰ３２０によって読み出され、ＲＧＢデータの生成に用いられる。

ＣＰＵ３１２が外部画像データの生成処理を実行するため、キャラクタＲＯＭ３３０の容量をいたずらに増加することなく、外部画像データを用いた新たな態様の動画表示を追加することができる。また、ＣＰＵ３１２のソフトウェアを更新することによって、ＶＤＰ３２０のハードウェアを開発し直すことなく、外部画像データを用いた新たな態様の動画表示を追加することができる。

ＤＭＡコントローラ３４０は、ＣＰＵ３１２からのＤＭＡ転送データを記憶するレジスタ３４２を有する。図５は、ＤＭＡコントローラ３４０のレジスタ３４２の構成を模式的に示す説明図である。レジスタ３４２は、ＤＭＡ転送先であるＤＲＡＭ３３５のアドレスを記憶する転送先設定レジスタと、ＤＭＡ転送元であるＳＤＲＡＭ３１４のアドレスを記憶する転送元設定レジスタと、ＤＭＡ転送を行う外部画像データのデータ容量を記憶する総転送容量設定レジスタと、ＤＭＡ転送を分割して行う際の一転送単位のデータ容量を記憶する単位転送容量設定レジスタとが設けられている。

このレジスタ３４２には、ＣＰＵ３１２によってＤＭＡ転送データが書き込まれ、ＤＭＡコントローラ３４０は、ＣＰＵ３１２からＤＭＡ転送の開始指示を受けると、レジスタ３４２に記憶されたＤＭＡ転送データに基づいてＤＭＡ転送を行う。ＤＭＡコントローラ３４０は、後述するように、主制御装置２０が一出力単位の表示コマンドを出力している時間より短い時間で転送可能な転送単位に分割してＤＭＡ転送を行う。なお、一出力単位の一出力とは、主制御装置２０がＣＰＵ３１２に対して一度に処理可能なデータ量の出力である。

ＤＭＡコントローラ３４０のレジスタ３４２に記憶されたＤＭＡ転送データを書き換えることによってＤＭＡ転送の分割単位を変更することができるため、パチンコ機１０のシステム構成に応じて最適な転送単位でＤＭＡ転送を分割して行うことができる。なお、レジスタ３４２の各レジスタの構成は、上記の構成に限るものではなく、「総転送容量設定レジスタ」や「単位転送容量設定レジスタ」の一方を、ＤＭＡ転送の分割数を記憶する「分割回数設定レジスタ」に代えた構成としても良い。

ＶＤＰ３２０は、１フレームの描画指示データに基づいて、キャラクタＲＯＭ３３０やＤＲＡＭ３３５から画像データを読み出し、読み出した画像データを用いて１フレームの映像信号を生成しＬＣＤ３５に出力する。ＬＣＤ３５は、１フレームの映像信号に基づいて１フレームの画像表示を行う。この１フレーム毎の画像表示を繰り返し行うことによって、ＬＣＤ３５では遊技の進行に応じた動画像の表示が行われる。前述のＬＣＤ３５において特定図柄画像やバックグラウンド画像ＢＧ，キャラクタ画像ＣＲを表示するためのＲＧＢデータの生成には、キャラクタＲＯＭに予め記憶されている画像データの他、ＣＰＵ３１２で生成された外部画像データ，ＶＤＰ３２０で画像処理された画像データなどが用いられる。

Ａ−（３）．表示制御プロセッサ３１０における表示コマンドの受信：
次に、表示制御プロセッサ３１０における表示コマンドの受信について説明する。図６は、表示制御プロセッサ３１０における表示コマンドの受信の様子を示す説明図である。

図６に示すように、表示制御プロセッサ３１０のＣＰＵ３１２は、主制御装置２０が送信した変動コマンド群を受信すると（タイミングｔ１０〜ｔ２０）、その変動コマンド群に基づいた図柄変動表示を実現するための表示態様の制御を行う（タイミングｔ２０〜ｔ９９）。この際、ＣＰＵ３１２は、実現しようとする図柄変動表示に応じて、１フレーム毎の表示態様の制御の合間であるプランク期間中に、前述した外部画像データの生成を行う。ここで、変動コマンド群とは、１回の図柄変動表示に関する図柄変動パターンや各特定図柄画像の種類などを指示する複数の変動コマンドから成り、これらの変動コマンドは、主制御装置２０から一出力単位毎に次々と送信される。

ブランク期間中に生成された外部画像データは、その後のブランク期間中に、ＤＭＡコントローラ３４０によってＤＭＡ転送される。外部画像データのＤＭＡ転送は、所定の転送単位に分割して行われ（詳細は後述する）、外部画像データの全データのＤＭＡ転送は、その外部画像データがＶＤＰ３２０によってＲＧＢデータの生成に用いられる前に完了する。なお、本明細書において、ＤＭＡ転送の中断とは、ＤＭＡコントローラ３４０が、ＤＭＡ転送すべき全データのうち所定の転送単位分だけのＤＭＡ転送を行った後、ＣＰＵ３１２にバス３０５を開放しＤＭＡ転送を止めることをいう。ＤＭＡ転送の再開とは、ＤＭＡ転送が中断された後、ＤＭＡコントローラ３４０が、再びＣＰＵ３１２からバス３０５の開放を受け、直前のＤＭＡ転送の中断までに転送されていないデータのＤＭＡ転送を引き続き行うことをいう。

ここで、フレーム（ｎ）とフレーム（ｎ＋１）との間のブランク期間におけるＤＭＡ転送中に主制御装置２０から保留コマンド群が送信される場合（タイミングｔ３０〜ｔ５０）の保留コマンドの受信について詳細に説明する。図７は、図６におけるタイミングｔ３０〜ｔ５０の詳細を示す説明図である。ここで、保留コマンド群とは、１回分の図柄変動表示の記憶が増えた際の保留表示に関する保留数などを指示する複数の保留コマンドから成り、これらの保留コマンドは、主制御装置２０から一出力単位毎に次々と送信される。この保留コマンドは、実施中の動画像表示とは無関係なタイミングで主制御装置２０から送信される。

図７に示すように、ＣＰＵ３１２が、フレーム（ｎ）についての表示態様の制御を終えた後（タイミングｔ３０）、中断されたＤＭＡ転送の再開をＤＭＡコントローラ３４０に指示すると、ＣＰＵ３１２のＩＮＴフラグ３１３はリセットされ、ＣＰＵ３１２は「割り込み禁止状態」となる（タイミングｔ４０）。転送再開の指示を受けたＤＭＡコントローラ３４０は、中断していたＤＭＡ転送を再開し（タイミングｔ４０）、ＤＭＡ転送時間Ｔｔの間に、前述したレジスタ３４２の設定値に基づいて算出されたワード数（例えば、１６ビットや３２ビット）のＤＭＡ転送を行った後、再びＤＭＡ転送を中断する（タイミングｔ４０〜ｔ４３）。なお、ＤＭＡ転送中には、ＣＰＵ３１２は、バス３０５をＤＭＡコントローラ３４０に開放し、全ての処理を停止した状態となる。

ＤＭＡ転送中に主制御装置２０から保留コマンド群の送信が開始されると、セレクト信号＃ＳＥＬがリセットされた後（タイミングｔ４１）、コマンド出力時間Ｔｃの間、保留コマンド群における最初の保留コマンドＡが、データ信号ＤＡＴＡに出力されるとともに、書き込み信号＃ＷＲがリセットされる（タイミングｔ４２〜ｔ４４）。ＤＭＡ転送中は、ＩＮＴフラグ３１３がリセットされており、ＣＰＵ３１２は保留コマンドＡを受信することができない。

ここで、ＤＭＡ転送時間Ｔｔの値は、「ＤＭＡ転送時間Ｔｔ＜コマンド出力時間Ｔｃ」の関係とされている。したがって、ＤＭＡ転送の開始直後に保留コマンドＡが出力されたとしても、一転送単位のＤＭＡ転送のサイクルが終了した後に、保留コマンドＡの出力が継続した状態となる（タイミングｔ４３）。

ＤＭＡ転送の速度がＳｔビットパーセカンド（bit per second、bps）の場合には、一転送単位のＤＭＡ転送では、「Ｓｔ×Ｔｔ」ビット（bit）のデータが転送される。つまり、ＤＭＡコントローラ３４０は、所定の転送単位として「Ｓｔ×Ｔｔ」ビット単位に分割してＤＭＡ転送を行う。なお、この所定の転送単位としては、ＳＤＲＡＭ３１４とＤＲＡＭ３３５との間で一度に処理可能なデータ量であるワード単位としても良いし、１６ビットや３２ビット単位などとしても良い。

ＤＭＡコントローラ３４０がＤＭＡ転送を中断すると、ＩＮＴフラグ３１３がセットされ、ＣＰＵ３１２が「割り込み許可状態」となる（タイミングｔ４３）。その後、ＣＰＵ３１２は、リセットされたセレクト信号＃ＳＥＬを受けて主制御装置２０からの割り込みの受け付けを開始し、リセットされた書き込み信号＃ＷＲに従って、データ信号ＤＡＴＡに出力された保留コマンドＡを受信する（タイミングｔ４３〜ｔ４４）。

その後、書き込み信号＃ＷＲがセットされるとともに、データ信号ＤＡＴＡにおける保留コマンドＡの出力が終了しても（タイミングｔ４４）、セレクト信号＃ＳＥＬはリセットされ続けるため、ＣＰＵ３１２は、主制御装置２０からの割り込みの受け付けを継続する（タイミングｔ４４〜ｔ４５）。その後、コマンド出力時間Ｔｃの間、保留コマンド群における次の保留コマンドＢが、データ信号ＤＡＴＡに出力されるとともに、書き込み信号＃ＷＲがリセットされ、ＣＰＵ３１２は、保留コマンドＢを受信する。（タイミングｔ４５〜ｔ４６）。

その後、主制御装置２０が保留コマンド群の送信を終え、セレクト信号＃ＳＥＬがセットされると、ＣＰＵ３１２は、主制御装置２０からの割り込みの受け付けを終了する（タイミングｔ４７）。その後、ＣＰＵ３１２は、受信した保留コマンドの解析や、完了していないＤＭＡ転送の再開などを行った後（タイミングｔ５０）、受信した保留コマンドを反映させたフレーム（ｎ＋１）の表示態様の制御処理を行う。

次に、ＤＭＡ転送の転送容量と所要時間の関係の一例について説明する。図８は、ＤＭＡ転送の転送容量と所要時間の関係の一例を示す説明図である。なお、図７に示したＤＭＡ転送は、図８において分割して行われるＤＭＡ転送のうちの３番目に行われる一転送単位のＤＭＡ転送に相当する。

本実施例では、主制御装置２０は、保留コマンド群を８０マイクロセカンド（以下、μｓと表す）の期間中に出力し、その期間中に２つの保留コマンドＡ，Ｂをそれぞれ２０μｓ間出力する。保留コマンドＡ，Ｂは、それぞれ１バイトのデータであり、この保留コマンドＡ，Ｂで構成される保留コマンド群は、合計２バイトのデータである。

ＣＰＵ３１２は、クロック周波数が１３３メガヘルツ（以下、ＭＨｚを表す）であり、２８７．４μｓのブランク期間の間に外部画像データの生成やＤＭＡ転送の指示などの処理を行う。このブランク期間は、ＬＣＤ３５に対する垂直方向のＳＹＮＣ信号のブランク期間に同期した期間である。なお、ＬＣＤ３５は、９インチの表示領域を有し、垂直表示ドットが３２８ドットであり、垂直総ドットが３３４ドットであり、水平表示ドットが５３６ドットであり、水平総ドットが６２４ドットであり、ドットクロック周波数が１３．０２６ＭＨｚである。

ＤＭＡコントローラ３４０は、３２ビット長のデータ容量あたり１００ナノセカンド（以下、ｎｓと表す）を１サイクルとして、ＳＤＲＡＭ３１４からＤＲＡＭ３３５へのＤＭＡ転送を実行する。

本実施例では、「ＤＭＡ転送時間Ｔｔ＜コマンド出力時間Ｔｃ」とするため、一転送単位の所要時間であるＤＭＡ転送時間Ｔｔは、「コマンド出力時間Ｔｃ＝２０μｓ」よりも短い１２．８μｓに設定されている。この間に、ＤＭＡコントローラ３４０は、一転送単位の転送容量として、「（（１２．８μｓ）×（（３２ビット）／（１００ｎｓ）））＝４０９６バイト」、すなわち５１２バイトのデータをＤＭＡ転送することができる。なお、ＣＰＵ３１２は、少なくとも「（２０μｓ）−（１２．８μｓ）＝（７．２μｓ）」の間に保留コマンドＡを受信することができる。

例えば、データ容量が６４×６４バイト（すなわち４０９６バイト）の外部画像データをＤＭＡ転送する場合には、ＤＭＡコントローラ３４０は、一転送単位のＤＭＡ転送を８回実行することによって、その外部画像データのＤＭＡ転送を終えることができる。この場合には、ＤＭＡ転送の合計所要時間は１０２．４μｓであり、このＤＭＡ転送の途中に、保留コマンドの割り込み確認処理や、保留コマンドの受信処理を実行したとしても、１回のブランク期間である２８７．４μｓの間に、その外部画像データのＤＭＡ転送を終えることができる。なお、分割したＤＭＡ転送の一部が、１回のブランク期間中に終えることができない場合には、次回以降のブランク期間に残りのＤＭＡ転送を行えば良い。

ＤＭＡコントローラ３４０は、全データのＤＭＡ転送を終えると、ＤＭＡ転送の完了をＣＰＵ３１２に通知する。その後、ＣＰＵ３１２は、ＤＭＡ転送の必要がある場合には、再びＤＭＡ転送の設定を行う。

以上説明したパチンコ機１０によれば、一出力単位の保留コマンドが出力される時間よりも、一転送単位のＤＭＡ転送が行われる時間の方が短時間であるため、ＤＭＡ転送中に保留コマンドの出力が開始され終了してしまう事態を回避することができる。その結果、ＤＭＡ転送中に保留コマンドの出力が開始された場合であっても、そのＤＭＡ転送の一転送単位の終了後に再稼動するＣＰＵ３１２は、その保留コマンドを受け取ることができる。したがって、実施中の動画像表示とは無関係なタイミングで主制御装置２０から出力される保留コマンドの取りこぼしを回避しつつ、表示制御プロセッサ３１０側のＳＤＲＡＭ３１４からＶＤＰ３２０側のＤＲＡＭ３３５へのＤＭＡ転送を実現することができる。

また、実施中の動画像表示とは無関係なタイミングで主制御装置２０から出力される保留コマンドの取りこぼしを回避しつつ、表示制御プロセッサ３１０で生成したデータ量が比較的大きなビットマップデータなどの外部画像データをＤＭＡ転送することができる。

また、ＣＰＵ３１２は、ＤＭＡコントローラ３４０のレジスタ３４２に所定のＤＭＡ転送データを書き込むことによって、前述した一転送単位に分割してＤＭＡ転送をＤＭＡコントローラに行わせることができる。そのため、主制御装置２０やＬＣＤ３５の仕様変更を実施する場合であっても、表示制御装置３０におけるソフトウェアおよびハードウェアの大幅な仕様変更を行うことなく、変更後の仕様に適したＤＭＡ転送データの設定値を書き込むように制御プログラムを変更することによって、保留コマンドの取りこぼしを回避しつつＤＭＡ転送を実現することができる。その結果、主制御装置２０やＬＣＤ３５の仕様変更を実施する際の開発工数を減らすことができる。

Ｂ．その他の実施形態：
以上、本発明の実施の形態について説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。例えば、本発明の表示制御装置３０を搭載する遊技機は、パチンコ機に限るものではなく、スロットマシンなどの画像表示装置を備えた遊技機に適用しても良い。また、実施中の動画像表示とは無関係なタイミングで主制御装置２０から出力される表示コマンドは、保留コマンドに限るものではないことは勿論である。また、ＣＰＵ３１２のメインメモリや、ＶＤＰ３２０側の外部画像データを記憶するメモリは、ＳＤＲＡＭ３１４やＤＲＡＭ３３５に限るものではなく、他のＲＡＭを適用しても良い。また、画像表示装置は、ＬＣＤに限るものではなく、ＣＲＴ(Cathode Ray Tube)ディスプレイ、ＥＬ(Electro Luminescent)ディスプレイなどであっても良い。

また、本実施例では、ＤＭＡコントローラ３４０は、ＣＰＵ３１２からのＤＭＡ転送の開始指示を受けてＤＭＡ転送を開始するが、ＣＰＵ３１２からのＤＭＡ転送データの書き込みを契機にＤＭＡ転送を開始するようにしても良い。この場合には、ＤＭＡコントローラ３４０は、垂直ＳＹＮＣ信号のブランク期間に基づいて、ＣＰＵ３１２にバス３０５の開放要求を行うこととしても良い。これによって、ＣＰＵ３１２はＤＭＡ転送データの書き込みの後に開始指示を行う必要がないため、ＣＰＵ３１２の処理効率を向上させることができる。

１０...パチンコ機
１１...外枠
１２...内枠
１３...遊技板
１４...ガラス枠
１５...ハンドル
２０...主制御装置
３０...表示制御装置
３５...ＬＣＤ
４０...音声制御装置
４５...スピーカ
５０...ランプ制御装置
５５，５６，５７，５８，５９...電飾
６１...入賞
６５...スイッチ
６６...ソレノイド
７０...払出制御装置
９０...カードユニット
３０５...バス
３１０...表示制御プロセッサ
３１２...ＣＰＵ
３１３...ＩＮＴフラグ
３１４...ＳＤＲＡＭ
３１６...制御ＲＯＭ
３２０...ＶＤＰ
３３０...キャラクタＲＯＭ
３３５...ＤＲＡＭ
３４０...ＤＭＡコントローラ
３４２...レジスタ

Claims (4)

1. 動画像を表示する画像表示装置と、遊技の進行を制御する主制御装置と、前記遊技の進行に応じた動画像を前記画像表示装置に表示させる表示制御装置とを備えた遊技機であって、
   前記表示制御装置は、
   前記主制御装置から出力された表示コマンドに基づいて、前記画像表示装置における動画像の表示態様を制御する表示制御プロセッサと、
   前記表示態様の制御に基づいて、動画像表示用の映像信号を生成する画像表示プロセッサと、
   前記表示制御プロセッサによる所定のデータの書き込みが可能な第１のメモリと、
   前記画像表示プロセッサによる所定のデータの読み出しが可能な第２のメモリと、
   前記第１のメモリから前記第２のメモリへの所定のデータのダイレクトメモリアクセス転送を行う転送コントローラと
   を備え、
   前記転送コントローラは、前記主制御装置が一出力単位の前記表示コマンドを出力している時間より短い時間で転送可能な転送単位に分割して前記ダイレクトメモリアクセス転送を行う
   遊技機。
2. 請求項１記載の遊技機であって、
   前記表示制御プロセッサは、前記表示態様を制御するとともに、前記映像信号の生成に用いられる画像データのひとつである外部画像データを生成し、前記第１のメモリへの該外部画像データの書き込みを行い、
   前記転送コントローラは、前記第１のメモリに書き込まれた外部画像データの前記第２のメモリへの前記ダイレクトメモリアクセス転送を行い、
   前記画像表示プロセッサは、前記第２のメモリに転送された外部画像データを読み出し、該外部画像データを用いて前記映像信号を生成する
   遊技機。
3. 前記転送コントローラは、前記主制御装置が一出力単位の前記表示コマンドを出力している時間より短い時間で転送可能な所定のワード単位のデータ量に分割して前記ダイレクトメモリアクセス転送を行う請求項１または２記載の遊技機。
4. 動画像を表示する画像表示装置と、
   遊技の進行を制御する主制御装置と、
   前記主制御装置から出力された表示コマンドに基づいて、前記画像表示装置における動画像の表示態様を制御する表示制御プロセッサと、
   前記表示態様の制御に基づいて、動画像表示用の映像信号を生成する画像表示プロセッサと、
   前記表示制御プロセッサによる所定のデータの書き込みが可能な第１のメモリと、
   前記画像表示プロセッサによる所定のデータの読み出しが可能な第２のメモリと
   を備えた遊技機において、前記第１のメモリから前記第２のメモリへの所定のデータのダイレクトメモリアクセス転送を行う方法であって、
   前記主制御装置が一出力単位の前記表示コマンドを出力している時間より短い時間で転送可能な転送単位に分割して前記ダイレクトメモリアクセス転送を行う方法。

Images