JP2009201342A - Ａｃ／ｄｃ変換器の電源供給回路 - Google Patents

Abstract

【課題】ＡＣハイ入力電圧をＤＣロー出力電圧に変換し、安定したＤＣバイアス範囲の負荷電圧を供給するＡＣ／ＤＣ変換器の電源供給回路。
【解決手段】整流器と、検知回路と、制御スイッチング回路と、電圧調整コンデンサとを備える。整流器は、ＡＣ電源に連結される１次側と、ＤＣ電源を出力するための２次側とを備える。検知回路は、ＡＣ入力電圧とプリセットされた基準電圧とを比較し、ＡＣ入力電圧が基準電圧より低い場合、制御スイッチング回路の第２スイッチをオンにし、ＤＣロー出力電圧を供給する。制御スイッチング回路は、安定したＤＣバイアス範囲のＤＣ出力電圧を維持する。したがって、第２スイッチの電力消費の低減に加えて、この回路構成は簡単で、回路一体化を達成できる。
【選択図】図１

Description

本発明は、ＡＣ／ＤＣ変換器の電源供給回路に関し、特に、ＡＣ入力電圧がプリセットされた基準電圧より低い場合にのみスイッチをオンにし、安定したＤＣバイアス範囲のＤＣ出力電圧を維持するＡＣ／ＤＣ変換器の電源供給回路に関する。

従来のＡＣ／ＤＣ変換器では、分離された分圧器の設計が採用されている。この設計では、ＡＣ電源が整流器に連結されると、外部変圧器がＡＣハイ電源をロー電圧ＤＣ電源装置用のロー電圧ＤＣ電源に変換する。しかし、外部変圧器は体積が大きいため、小型化の要求に反することになる。そこで、ロードロップアウト電圧調整器（ＬＤＯ）などの線形調整器が上記の問題を解決するよう設けられているが、ＬＤＯのスイッチの電力消費によって、変換効率が低下しがちである。

したがって、電力消費の低減と変換効率の向上は、小型化された現在のＡＣ／ＤＣ電源システムにおいて主な課題となっている。米国特許出願公開第２００２／００４４４７１号の、安定した定電流を出力できる、変圧器を用いないＡＣ／ＤＣ変換回路が、本発明の出願人により提案されている。このＡＣ／ＤＣ変換回路は、安定した電流供給を必要とする発光素子（例えばＬＥＤ）などの負荷装置に適用される。この技術手段により、電流スイッチング回路は、安定した範囲で負荷電流を制限するのに用いられる。制御回路は、制御回路の出入力の電位差により、電流スイッチング回路のオン／オフ状態を決定するのに用いられる。制御回路は、電位差がプリセット値より低いと負荷電流をオンにし、電位差がプリセット値より高いと負荷電流をオフにし、負荷電流を制限する効果が得られる。

さらに、米国特許第６，１６９，３９１号では、変換器を用いないＡＣ／ＤＣ変換回路が開示されている。線形調整器と同様に機能する制御回路は、ＤＣ電源の出力電圧を制限するのに用いられる。制御回路は、ＡＣ電源の入力電圧Ｖｉｎを検出するための検知回路を備えており、入力電圧Ｖｉｎの値により、スイッチのオン／オフ状態を制御する。検知回路は、直列に接続される２つの分圧抵抗器と、分圧抵抗器に直列に接続されるツェナーダイオードとから成る。しかし、かかる回路設計は明らかに複雑である。

したがって、本発明は、スイッチの電力消費を低減できるＡＣ／ＤＣ変換器の電源供給回路を提供する。

本発明の好ましい実施形態において、電源供給回路は、整流器と、検知回路と、制御スイッチング回路と、電圧調整コンデンサとを備える。整流器は、ＡＣ電源に連結される１次側を備えており、ＡＣ電源をＤＣ電源に変換する。検知回路は、整流器の２次側に接続され、ＡＣ電源のＡＣ入力電圧を検出する。ＡＣ入力電圧がプリセットされた基準電圧（Ｖｒｅｆ）より低い場合、制御スイッチング回路の第２スイッチはオンにされ、ＤＣロー出力電圧を供給する。制御スイッチング回路は、安定したＤＣバイアス範囲にＤＣ出力電圧を維持する。すなわち、本発明の好ましい実施形態によれば、ＡＣ入力電圧がプリセットされた基準電圧より低い場合にのみ、第２スイッチはオンにされ、ＡＣ入力電圧がプリセットされた電圧より高いとオフにされる。第２スイッチのオン状態時の入出力間の電位差が小さくなるにつれ、第２スイッチの電力消費が低減する。

本発明はまた、簡単な回路構成のＡＣ／ＤＣ変換器の電源供給回路を提供する。本発明の好ましい実施形態によれば、電源供給回路は、整流器と、検知回路と、制御スイッチング回路と、電圧調整コンデンサとを備える。検知回路は、分圧器と、第１スイッチとを備える。検知回路は、分圧器を用いて整流器の２次側のＤＣ電源のＤＣ分圧を得て、ＤＣ分圧と第１スイッチのターンオン電圧とを比較し、ＤＣ分圧がターンオン電圧より低い場合、第１スイッチをオフにする。整流器の２次側のＤＣ電源のＤＣ電圧がプリセットされた基準電圧より低い場合、第２スイッチがオンにされ、整流器の２次側のＤＣ電源のＤＣ電圧がプリセットされた基準電圧より高い場合オフにされる。

さらに、本発明は一体化を実現できるＡＣ／ＤＣ変換器の電源供給回路を提供する。本発明の好ましい実施形態によれば、第１スイッチと第２スイッチは半導体プロセスで製造され、回路一体化を達成する。

以下、本発明は、例示としての本願明細書における詳細な説明から、より十分に理解され、本発明を制限するものではない。

本発明の目的は以下の実施形態において例示されるが、本発明の範囲を制限しない。

まず、図１により、本発明の好ましい実施形態の回路アーキテクチャを示す。回路アーキテクチャは、ＡＣ電源１０のＡＣハイ入力電圧ＡＣ Ｖｉｎを、ＤＣロー出力電圧ＤＣ Ｖｏｕｔに変換するのに用いられる。次に、ＤＣバイアス範囲で安定化されたＤＣ出力電圧ＤＣ Ｖｏｕｔは、ロー電圧ＤＣ出力端４２から出力され、ロー電圧ＤＣ電源装置１１（例えば集積回路または小型電子製品）にＤＣバイアス範囲で安定化された負荷電圧を供給する。回路アーキテクチャは、整流器２０と、検知回路３０と、制御スイッチング回路４０と、電圧調整コンデンサ６０とを備える。

整流器２０は、ＡＣ電源１０に連結される１次側と、ＤＣ電源ＤＣを出力するための２次側とを備える。整流器２０は、全波ブリッジ整流器または半波ブリッジ整流器である。

検知回路３０は、分圧器３１と、第１スイッチＱ１とを備える。分圧器３１は、整流器２０の２次側に連結され、２次側のＤＣ電源のＤＣ分圧を得る。第１スイッチＱ１は、制御パッド１ａと、入力パッド１ｂと、出力パッド１ｃとを備える。出力パッド１ｃは接地電位に接続され、制御パッド１ａは分圧器３１に接続される。検知回路３０は、ＤＣ分圧と第１スイッチＱ１のターンオン電圧とを比較し、ＤＣ分圧がターンオン電圧より低い場合、第１スイッチＱ１をオフにする。

制御スイッチング回路４０は、第３抵抗器Ｒ３と、第２スイッチＱ２と、第１電圧調整素子４１（例えばツェナーダイオードなど）とを備える。第２スイッチＱ２は、制御パッド２ａと、入力パッド２ｂと、出力パッド２ｃとを備える。第２スイッチＱ２の入力パッド２ｂは、整流器２０の２次側に接続され、制御パッド２ａは第１スイッチＱ１の入力パッド１ｂに接続される。整流器２０の２次側のＤＣ電源のＤＣ電圧がプリセットされた基準電圧Ｖｒｅｆより低いと、第２スイッチＱ２はオンにされ、出力パッド２ｃを介して制御スイッチング回路４０のＤＣ出力端４２に、整流器２０の２次側のＤＣ電源を送り、ＤＣ出力電圧ＤＣ Ｖｏｕｔを出力する。ＤＣ出力電圧ＤＣ Ｖｏｕｔの電圧レベルは、第１電圧調整素子４１によりクランプされ、第１電圧調整素子４１のクランプ電圧レベルより低くなる。

電圧調整コンデンサ６０は、一端が制御スイッチング回路４０のＤＣ出力端４２に接続され、他端が接地電位に接続され、ＤＣバイアス範囲で安定化され、ロー電圧ＤＣ電源装置１１が必要とする負荷電圧を兼ねるＤＣ出力電圧ＤＣ Ｖｏｕｔを供給する。

図１の回路アーキテクチャによれば、本発明はさらに以下のように本回路のいくつかの具体的な実施形態を提供する。

図２Ａと図２Ｂは、本回路の第１の具体的な実施形態を示す。整流器２０は、図２Ａでは全波ブリッジ整流器であり、図２Ｂでは半波ブリッジ整流器である。例えば、図２Ａでは、第１スイッチＱ１と第２スイッチＱ２は、パワーＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）であり、好ましくは、Ｎ−ＭＯＳＦＥＴである。Ｎ−ＭＯＳＦＥＴが半導体プロセスで製造されるため、本発明のＡＣ／ＤＣ変換器の電源供給回路もまた半導体プロセスで製造され、一体化される。分圧器３１は、第１抵抗器Ｒ１と、第１抵抗器Ｒ１に直列に接続される第２抵抗器Ｒ２とを備える。第１抵抗器Ｒ１は、一端が整流器２０の２次側に接続され、他端が第２抵抗器Ｒ２と第１スイッチＱ１のゲートＧとに接続される。第２抵抗器Ｒ２は、一端が第１抵抗器Ｒ１と第１スイッチＱ１のゲートに接続され、第２抵抗器Ｒ２の他端と第１スイッチＱ１のソースＳは両方とも接地電位に接続される。簡単に言うと、検知回路３０は、ＡＣ入力電圧ＡＣ Ｖｉｎの値により、第２スイッチＱ２のオン／オフ状態を決定する。一般に、第１スイッチＱ１の耐電圧は、第１抵抗器Ｒ１と第２抵抗器Ｒ２のＤＣ分圧より高くする必要がある。

図２Ａにおいて、制御スイッチング回路４０は、第３抵抗器Ｒ３を備える。第３抵抗器Ｒ３は、一端が整流器２０の２次側に接続され、他端が第１スイッチＱ１のドレインＤと第１電圧調整素子４１の陰極とに接続され、制御スイッチング回路４０の第１電圧調整素子４１がオーバ−ハイ電流によりダメージを受けないようにする。第１電圧調整素子４１は、接地電位に接続される陽極を備える。第２スイッチＱ２は、第１スイッチＱ１のドレインと第１電圧調整素子４１の陰極とに接続されるゲートＧと、整流器２０の２次側に接続されるドレインＤと、ＤＣ出力端４２に接続されるソースＳとを備える。

図２Ａの回路動作によれば、ＤＣ分圧が第１スイッチＱ１のターンオン電圧より高い場合、第１スイッチＱ１のゲート−ソース間は順方向バイアスを発生し、第１スイッチＱ１をオン状態、すなわち、第１スイッチＱ１をオンにする。このとき、第１電圧調整素子４１はローレベルであり、第２スイッチＱ２はオンにされず、整流器２０の２次側のＤＣ電源ＤＣはＤＣ出力端４２に供給されない。反対に、ＤＣ分圧が第１スイッチＱ１のターンオン電圧より低い場合、第１スイッチＱ１がオフにされ、電圧クランプ機能を持つ第１電圧調整素子４１の電圧レベルがさらに上昇する。さらに、整流器２０の２次側のＤＣ電源のＤＣ電圧がプリセットされた基準電圧Ｖｒｅｆより低い場合、第２スイッチＱ２がオンにされ、ＤＣ出力端４２はＤＣロー出力電圧ＤＣ Ｖｏｕｔを出力する。ＤＣ出力電圧ＤＣ Ｖｏｕｔの電圧レベルはまた、第１電圧調整素子４１によりクランプされ、第１電圧調整素子４１のクランプ電圧レベルより低くなる。

図３Ａと図３Ｂはそれぞれ、図２Ａと図２Ｂの別の実施形態を示す。図３Ａの実施形態はさらに、第２電圧調整素子４４（例えばツェナーダイオードなど）を備える。第２電圧調整素子４４は、第１スイッチＱ１のゲートＧに接続される陰極と、接地電位に接続される陽極とを備える。第２電圧調整素子４４の電圧クランプ機能により、第１スイッチＱ１のゲート−ソース間の電圧レベルがクランプされ、第１スイッチＱ１がＡＣオーバ−ハイ入力電圧によりダメージを受けないようにする。

図４Ａと図４Ｂはそれぞれ、図３Ａと図３Ｂの別の実施形態を示す。図４Ａにおいて、第１スイッチＱ１と第２スイッチＱ２は両方ともバイポーラ接合型トランジスタ（ＢＪＴ）であり、第２電圧調整素子４４は、分圧器３１と第１スイッチＱ１（ＢＪＴ）のベースとの間に直列に接続され、第１スイッチＱ１をＡＣオーバ−ハイ入力電圧によりダメージを受けないようにする。

本発明の別の好ましい実施形態において、図４Ａと図４Ｂの第２スイッチＱ２は、図５Ａと図５Ｂにそれぞれ示される回路を備えるＮ−ＭＯＳＦＥＴである。

本発明の別の好ましい実施形態において、図３Ａと図３Ｂの第２スイッチＱ２は、図６Ａと図６Ｂにそれぞれ示される回路を備えるＢＪＴである。

本発明のＡＣ／ＤＣ変換器の電源供給回路は、一般商用電源電圧（例えば周波数が５０〜６０Ｈｚの１１０〜１０ＶＡＣまたは２２０〜２４０ＶＡＣ）に直接適しており、ＡＣハイ入力電圧ＡＣ ＶｉｎをＤＣロー出力電圧ＤＣ Ｖｏｕｔに変換する。基準電源の基準電圧Ｖｒｅｆは、第２スイッチＱ２のオン状態（ターンオン）／オフ状態（ターンオフ）を決定するためのプリセットされた電圧を兼ねる。基準電圧Ｖｒｅｆは、第１スイッチＱ１×（Ｒ１＋Ｒ２）／Ｒ２のターンオン電圧となる。ＡＣ入力電圧ＡＣ ＶｉｎとＤＣ出力端４２間の電圧−電流の関係は、（図２Ａの全波ブリッジ整流器２０を用いる回路を図示例として挙げる）図７の曲線により示される。図７において、電圧Ｖは第２スイッチＱ２のドレイン−ソース電圧Ｖｄｓであり、基準電圧Ｖｒｅｆは、例えば７０ ＤＣ Ｖである。ＤＣ分圧が第１スイッチＱ１のターンオン電圧より高い場合、第１スイッチＱ１はオンにされ、第２スイッチＱ２はオフにされる。同時に、第２スイッチＱ２のドレイン電流Ｉ_Dは０となる。ＤＣ分圧が第１スイッチＱ１のターンオン電圧より低い場合、第１スイッチＱ１はオフにされる。同時に、第１電圧調整素子４１の２端の電圧降下は、第１電圧調整素子４１のクランプ電圧までさらに上昇する。一方、整流器２０の２次側のＤＣ電源のＤＣ電圧がプリセットされた基準電圧Ｖｒｅｆより低い場合、第２スイッチＱ２はオンにされ、ＤＣ出力端４２はＤＣロー出力電圧ＤＣ Ｖｏｕｔを出力する。ＤＣ出力電圧ＤＣ Ｖｏｕｔの電圧レベルはまた、第１電圧調整素子４１によりクランプされ、第１電圧調整素子４１のクランプ電圧レベルより低くなる。ＤＣ出力端４２のＤＣ出力電圧ＤＣ Ｖｏｕｔは、安定したＤＣバイアス範囲に維持される。

上記説明から明らかなように、本発明のＡＣ／ＤＣ変換器の電源供給回路は、ＡＣ入力電圧ＡＣ Ｖｉｎがプリセットされた基準電圧Ｖｒｅｆより低い場合にのみ、第２スイッチＱ２をオンにし、ＡＣ入力電圧ＡＣ Ｖｉｎがプリセットされた基準電圧Ｖｒｅｆより高いと、第２スイッチＱ２をオフにする。本発明の長所は、第２スイッチＱ２がオン状態にある（オンにされた）場合、入出力間の電位差は小さく、スイッチの電力消費を低減するということにある。一方、第２スイッチＱ２がオン状態にある（オンにされた）場合、ＤＣ出力電圧ＤＣ Ｖｏｕｔの電圧レベルは第１電圧調整素子４１によりクランプされ、第１電圧調整素子４１のクランプ電圧レベルより低くなる。したがって、ＤＣ出力電圧ＤＣ Ｖｏｕｔは、安定したＤＣバイアス範囲に維持される。

本発明の好ましい実施形態によるＡＣ／ＤＣ変換器の電源供給回路のアーキテクチャを示す。 （全波ブリッジ整流器を用いる）本発明の好ましい実施形態によるＡＣ／ＤＣ変換器の電源供給回路の構成を示す。 （半波ブリッジ整流器を用いる）本発明の好ましい実施形態によるＡＣ／ＤＣ変換器の電源供給回路の構成を示す。 （全波ブリッジ整流器を用いる）本発明の好ましい実施形態によるＡＣ／ＤＣ変換器の電源供給回路の構成を示す。 （半波ブリッジ整流器を用いる）本発明の好ましい実施形態によるＡＣ／ＤＣ変換器の電源供給回路の構成を示す。 （全波ブリッジ整流器を用いる）本発明の好ましい実施形態によるＡＣ／ＤＣ変換器の電源供給回路の構成を示す。 （半波ブリッジ整流器を用いる）本発明の好ましい実施形態によるＡＣ／ＤＣ変換器の電源供給回路の構成を示す。 （全波ブリッジ整流器を用いる）図４Ａの好ましい実施形態の構成を示す。 （半波ブリッジ整流器を用いる）図４Ｂの好ましい実施形態の構成を示す。 （全波ブリッジ整流器を用いる）図３Ａの好ましい実施形態の構成を示す。 （半波ブリッジ整流器を用いる）図３Ｂの好ましい実施形態の構成を示す。 ＡＣ入力電圧ＡＣ ＶｉｎとＤＣ出力端間の電圧−電流の関係と、第１スイッチと第２スイッチ間の動作関係を示す。

Claims (20)

1. ＡＣ電源からのＡＣ入力電圧をＤＣ出力電圧に変換するためのＡＣ／ＤＣ変換器の電源供給回路であって、
   前記ＡＣ電源に連結される１次側とＤＣ電源を出力するための２次側とを備える整流器と、
   分圧器と第１スイッチとを備える検知回路であって、前記第１スイッチは制御パッドと、入力パッドと、出力パッドとを備え、前記出力パッドは接地電位に接続され、前記分圧器は前記整流器の前記２次側に連結され、前記２次側の前記ＤＣ電源のＤＣ分圧を得て、前記ＤＣ分圧を前記第１スイッチの前記制御パッドに接続し、前記ＤＣ分圧が前記第１スイッチのターンオン電圧より低い場合、前記第１スイッチをオフにする検知回路と、
   第３抵抗器と、第１ツェナーダイオードと、第２スイッチとを備える制御スイッチング回路であって、前記第２スイッチは制御パッドと、入力パッドと、出力パッドとを備え、前記第３抵抗器は、一端が前記整流器の前記２次側に接続され、他端が前記第１スイッチの前記入力パッドと前記第１ツェナーダイオードの陰極とに接続され、前記第１ツェナーダイオードの陽極は接地電位に接続され、前記第２スイッチの前記制御パッドは、前記第１スイッチの前記入力パッドと前記第１ツェナーダイオードの前記陰極とに接続され、前記第２スイッチの前記入力パッドは前記整流器の前記２次側に接続され、前記第２スイッチの前記出力パッドはＤＣ出力端に接続され、前記整流器の前記２次側の前記ＤＣ電源の前記ＤＣ電圧がプリセットされた基準電圧より低い場合、前記第２スイッチをオンにし、前記整流器の前記２次側の前記ＤＣ電源の前記ＤＣ電圧が前記プリセットされた基準電圧より高いと、前記第２スイッチをオフにする、制御スイッチング回路と、
   一端が前記第２スイッチの前記出力パッドに接続され、他端が接地電位へ接続される電圧調整コンデンサと、
   を備えるＡＣ／ＤＣ変換器の電源供給回路。
2. 前記整流器は全波ブリッジ整流器である請求項１に記載のＡＣ／ＤＣ変換器の電源供給回路。
3. 前記整流器は半波ブリッジ整流器である請求項１に記載のＡＣ／ＤＣ変換器の電源供給回路。
4. 前記分圧器は、第１抵抗器と前記第１抵抗器に直列に接続される第２抵抗器とを備え、前記第１抵抗器は、一端が前記整流器の前記２次側に接続され、他端が前記第２抵抗器と前記第１スイッチの前記制御パッドとに接続され、前記第２抵抗器は、一端が前記第１抵抗器と前記第１スイッチの前記制御パッドとに接続され、他端が接地電位に接続される請求項１に記載のＡＣ／ＤＣ変換器の電源供給回路。
5. 前記第１スイッチと前記第２スイッチは、Ｎ型ＭＯＳ電界効果トランジスタ（Ｎ−ＭＯＳＦＥＴ）である請求項４に記載のＡＣ／ＤＣ変換器の電源供給回路。
6. さらに第２ツェナーダイオードを備え、前記第２ツェナーダイオードは、前記第１スイッチの前記制御パッドに接続される陰極と接地電位に接続される陽極とを備え、前記第１スイッチの電圧レベルをクランプする請求項１に記載のＡＣ／ＤＣ変換器の電源供給回路。
7. 前記第１スイッチはＮ−ＭＯＳＦＥＴであり、前記第２スイッチはバイポーラ接合型トランジスタ（ＢＪＴ）である請求項６に記載のＡＣ／ＤＣ変換器の電源供給回路。
8. 前記第１スイッチと前記第２スイッチはＢＪＴである請求項１に記載のＡＣ／ＤＣ変換器の電源供給回路。
9. さらに前記第１スイッチと前記分圧器との間に配置される第２電圧調整素子を備え、前記第１スイッチがＡＣオーバ−ハイ入力電圧によりダメージを受けないようにする請求項８に記載のＡＣ／ＤＣ変換器の電源供給回路。
10. 前記第１スイッチはＢＪＴであり、前記第２スイッチはＮ−ＭＯＳＦＥＴであり、第２電圧調整素子がさらに前記第１スイッチと前記分圧器との間に配置され、前記第１スイッチがＡＣオーバ−ハイ入力電圧によりダメージを受けないようにする請求項１に記載のＡＣ／ＤＣ変換器の電源供給回路。
11. ＡＣ電源からのＡＣ入力電圧をＤＣ出力電圧に変換できる、半導体プロセスで製造されるＡＣ／ＤＣ変換器の集積電源供給回路であって、
    前記ＡＣ電源に連結される１次側とＤＣ電源を出力するための２次側とを備える整流器と、
    分圧器と第１スイッチとを備える検知回路であって、前記第１スイッチは制御パッドと、入力パッドと、出力パッドとを備え、前記出力パッドは接地電位に接続され、前記分圧器は前記整流器の前記２次側に連結され、前記２次側の前記ＤＣ電源のＤＣ分圧を得て、前記ＤＣ分圧を前記第１スイッチの前記制御パッドに接続し、前記ＤＣ分圧が前記第１スイッチのターンオン電圧より低い場合、前記第１スイッチをオフにする、検知回路と、
    第３抵抗器と、第１ツェナーダイオードと、第２スイッチとを備える制御スイッチング回路であって、前記第２スイッチは制御パッドと、入力パッドと、出力パッドとを備え、前記第３抵抗器は、一端が前記整流器の前記２次側に接続され、他端が前記第１スイッチの前記入力パッドと前記第１ツェナーダイオードの陰極とに接続され、前記第１ツェナーダイオードの陽極は接地電位に接続され、前記第２スイッチの前記制御パッドは、前記第１スイッチの前記入力パッドと前記第１ツェナーダイオードの前記陰極とに接続され、前記第２スイッチの前記入力パッドは前記整流器の前記２次側に接続され、前記第２スイッチの前記出力パッドはＤＣ出力端に接続され、前記整流器の前記２次側の前記ＤＣ電源の前記ＤＣ電圧がプリセットされた基準電圧より低い場合、前記第２スイッチをオンにし、前記整流器の前記２次側の前記ＤＣ電源の前記ＤＣ電圧が前記プリセットされた基準電圧より高いと、前記第２スイッチをオフにする、制御スイッチング回路と、
    一端が前記第２スイッチの前記出力パッドに接続され、他端が接地電位へ接続される電圧調整コンデンサと、
    を備えるＡＣ／ＤＣ変換器の集積電源供給回路。
12. 前記整流器は全波ブリッジ整流器である請求項１１に記載のＡＣ／ＤＣ変換器の電源供給回路。
13. 前記整流器は半波ブリッジ整流器である請求項１１に記載のＡＣ／ＤＣ変換器の電源供給回路。
14. 前記分圧器は、第１抵抗器と前記第１抵抗器に直列に接続される第２抵抗器とを備え、前記第１抵抗器は、一端が前記整流器の前記２次側に接続され、他端が前記第２抵抗器と前記第１スイッチの前記制御パッドとに接続され、前記第２抵抗器は、一端が前記第１抵抗器と前記第１スイッチの前記制御パッドとに接続され、他端が接地電位に接続される請求項１１に記載のＡＣ／ＤＣ変換器の電源供給回路。
15. 前記第１スイッチと前記第２スイッチは、Ｎ−ＭＯＳＦＥＴである請求項１４に記載のＡＣ／ＤＣ変換器の電源供給回路。
16. さらに第２ツェナーダイオードを備え、前記第２ツェナーダイオードは、前記第１スイッチの前記制御パッドに接続される陰極と接地電位に接続される陽極とを備え、前記第１スイッチの電圧レベルをクランプする請求項１１に記載のＡＣ／ＤＣ変換器の電源供給回路。
17. 前記第１スイッチはＮ−ＭＯＳＦＥＴであり、前記第２スイッチはＢＪＴである請求項１６に記載のＡＣ／ＤＣ変換器の電源供給回路。
18. 前記第１スイッチと前記第２スイッチはＢＪＴである請求項１１に記載のＡＣ／ＤＣ変換器の電源供給回路。
19. さらに前記第１スイッチと前記分圧器との間に配置される第２電圧調整素子を備え、前記第１スイッチがＡＣオーバ−ハイ入力電圧によりダメージを受けないようにする請求項１８に記載のＡＣ／ＤＣ変換器の電源供給回路。
20. 前記第１スイッチはＢＪＴであり、前記第２スイッチはＮ−ＭＯＳＦＥＴであり、第２電圧調整素子がさらに前記第１スイッチと前記分圧器との間に配置され、前記第１スイッチがＡＣオーバ−ハイ入力電圧によりダメージを受けないようにする請求項１１に記載のＡＣ／ＤＣ変換器の電源供給回路。

Images