JP2012152066A - 電源装置 - Google Patents

Abstract

【課題】電源入力がオフした後、一定時間必要な電源出力を維持できる電源装置を提供することである。
【解決手段】入力電圧から第１の電圧へ変換する第１のコンバータ３と、該第１のコンバータからの第１の電圧を第２の電圧へ変換する第２のコンバータ４と、第1のコンバータから出力される第1の電圧と所定の基準電圧とを比較する電圧比較部４６と、該電圧比較部により第１の電圧が所定の基準電圧より大きいとされるまでは第１の信号を出力し、第１の電圧が所定の基準電圧より大きいとされた後は第２の信号の出力を保持する電圧比較結果出力部４７と、該電圧比較結果出力部から第１の信号が出力されている時、第２のコンバータを停止するよう制御し、電圧比較結果出力部から第２の信号が出力されている時、第２のコンバータを動作させるよう制御するコンバータ制御部４８とを備える。
【選択図】図１

Description

本発明は、電源入力がオフした後も一定時間、電源出力を維持することを可能にした電源装置に関する

現在の一般的なスイッチング電源の構成は、入力段にＰＦＣ(力率改善コンバータ:Power Factor Controller)、その後段にＤＣ−ＤＣコンバータを接続する構成で直流出力電圧を得る２コンバータ方式が主流となっている。この２つのコンバータはそれぞれ独立して起動・停止を行っている。

しかし、例えば何らかの理由でＰＦＣが停止した場合、このスイッチング電源は、ＰＦＣ出力部に平滑コンデンサを用いているために、後段のＤＣ−ＤＣコンバータに対してはいわゆるコンデンサインプット型の入力電圧となる。この入力状態で後段のＤＣ−ＤＣコンバータが動作し続けると、力率改善が行われないまま動作しつづけることになるため、ＤＣ−ＤＣコンバータは、高調波電流の増大、入力コンデンサの負担の増大が発生する事態となる。その結果、入力コンデンサの破損や、同じＡＣ電源に接続される他の機器への悪影響を引き起こす可能性がある。

この問題を解決するために、ＰＦＣのオン及びオフ動作の検知を行い、このＰＦＣのオン及びオフ動作の検知結果に対応して後段のＤＣ−ＤＣコンバータの起動及び停止を制御する方式が提案されている(例えば、特許文献１参照)。

一方で、医療用の機器のプロセッサ用電源のように、電源オフ後にデータを保存するため、「電源入力のオフ後、一定時間、電源出力を維持する機能」を要求されることもある。

特開２００３−３１９６５５号広報

しかしながら、上記特許文献１の方式では、例えば、電源スイッチをオフするとＰＦＣの動作が停止(オフ)し、ＰＦＣのオフ動作に対応して後段のＤＣ−ＤＣコンバータも停止するため、「電源入力がオフした後、一定時間電源出力を維持する」要求を実現できないという問題がある。

そこで、本発明は上記の問題に鑑み、医療用等の機器に用いられる２コンバータ方式の電源装置において、電源入力が停止した後、一定時間必要な電源出力を保持し続けることが可能な電源装置を提供することを目的とするものである。

本発明による電源装置は、入力される電圧から、第１の電圧へ変換して出力する第１のコンバータと、前記第１のコンバータから出力される前記第１の電圧を、第２の電圧へ変換して出力する第２のコンバータと、前記第1のコンバータから出力される前記第1の電圧と、所定の基準電圧を比較する電圧比較部と、前記電圧比較部により、前記第１の電圧が前記所定の基準電圧より大きいと判断されるまでは、第１の信号を出力し、前記第１の電圧が前記所定の基準電圧より大きいと判断された後は、第２の信号の出力を保持する電圧比較結果出力部と、前記電圧比較結果出力部から前記第１の信号が出力されている時、前記第２のコンバータを停止するように制御し、前記電圧比較結果出力部から前記第２の信号が出力されている時、前記第２のコンバータを動作させるように制御するコンバータ制御部と、を備えるものである。

本発明によれば、医療用の機器等に用いられる２コンバータ方式の電源装置において、電源入力が停止した後、一定時間必要な電源出力を保持し続けることが可能な電源装置を実現することが可能となる。

本発明の第１の実施形態の電源装置の構成を示す回路図。 図１に補助巻線を追加した構成を示す回路図。 第１の実施形態の電源装置における電圧比較結果出力部の別の例を示す回路図。 第１の実施形態の電源装置における電圧比較結果出力部のもう１つの別の例を示す回路図。 本発明の第２の実施形態の電源装置の構成を示す回路図。 第２の実施形態の電源装置におけるＤＣ−ＤＣコンバータの別の例を示す回路図。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施形態］
図１は本発明の第１の実施形態の電源装置の構成を示している。
図１において、電源装置１０は、商用交流電源(以下、ＡＣ電源)１と、ダイオードブリッジ等の全波整流回路２と、コンデンサ２１と、第１のコンバータとしてのＰＦＣ３と、第２のコンバータとしてのＤＣ−ＤＣコンバータ４と、プロセッサ等の負荷回路５とを有する。

このような２コンバータ式の電源装置は、ＰＦＣとＤＣ−ＤＣコンバータを有したスイッチング電源装置を構成している。

ＰＦＣ３は、非絶縁型の昇圧チョッパ式スイッチング電源であって、力率改善用として用いられる。
ＰＦＣ３は、全波整流回路２及びコンデンサ２１から入力される電圧より、第１の電圧へ変換して出力する。

ＰＦＣ３は、昇圧チョークコイル３１と、昇圧チョークコイル用補助巻線３１ａと、スイッチング素子としてのＦＥＴ３２と、ＰＦＣ制御ＩＣ３３と、転流ダイオード３４と、出力用の平滑コンデンサ(以下、出力コンデンサ)３５とを有する。
ＰＦＣ制御ＩＣ３３は、スイッチング用ＦＥＴ３２のゲートにスイッチングパルスを供給して、ＡＣ電源１からの交流入力電圧を、この交流入力電圧の最大波高値より高い電圧（設定電圧）まで昇圧して、出力コンデンサ３５に直流出力電圧を生成するための制御を行う。

ＦＥＴ３２がオンしているときに昇圧チョークコイル３１にエネルギーを蓄え、ＦＥＴ３２がオフ時に、ダイオード３４が導通し、コイル３１に蓄えたエネルギーを出力コンデンサ３５に向けて放出する。この時、昇圧チョークコイル３１に発生する電圧は全波整流後のコンデンサ２１の出力電圧(言い換えれば、第１のコンバータの入力電圧)に直列に加算されるので、出力コンデンサ３５の出力電圧は入力電圧より高い電圧となる。

ＤＣ−ＤＣコンバータ４は、ＰＦＣ３から出力される第１の電圧を、第２の電圧へ変換して出力する。
ＤＣ−ＤＣコンバータ４は、１次側のスイッチング動作に応じて２次側に電圧変換された２次電圧を出力するトランス４１と、トランス４１の１次側に設けられるスイッチング素子としてのＦＥＴ４２と、電圧比較部４６と、電圧比較結果出力部４７と、ＤＣ−ＤＣ部制御部ＩＣ４３を含むコンバータ制御部４８と、２次側整流用ダイオード４４と、２次側出力用平滑コンデンサ４５とを有する。

電圧比較部４６は、第1のコンバータであるＰＦＣ３から出力される電圧と、ツェナーダイオードＺＤに基づく所定の基準電圧(ツェナー電圧)を比較する。
電圧比較部４６は、ＤＣ−ＤＣコンバータ４の動作(オン)を検知するツェナーダイオードＺＤ1と、抵抗Ｒ11及び抵抗Ｒ12とを直列接続して構成され、この直列回路はＰＦＣ側の出力コンデンサ３５に対して並列接続される。

電圧比較結果出力部４７は、電圧比較部４６により、ＰＦＣ３から出力される前記第１の電圧が前記所定の基準電圧より大きいと判断されるまでは、第１の信号(例えばＬレベル)を出力し、前記第１の電圧が前記所定の基準電圧より大きいと判断された後は、第２の信号(例えばＨレベル)の出力を保持する。

電圧比較結果出力部４７は、電圧比較部４６の抵抗Ｒ11と抵抗Ｒ12との接続点に得られる電圧をコンパレータＣＰ1の＋入力端に入力し、その−入力端は基準電圧を与えるツェナーダイオードＺＤ0を介してグランドGNDに接続している。コンパレータＣＰ1の出力端は抵抗Ｒ5を介してグランドGNDに接続されており、その出力端の比較出力を、次段のコンバータ制御部４８のトランジスタＴｒ1のベースに入力する一方ダイオードＤ1を介してコンパレータＣＰ1の＋入力端にフィードバックしている。このフィードバック用ダイオードＤ11によりコンパレータＣＰ1にラッチ機能を持たせている。

コンバータ制御部４８は、ＰＦＣ３の出力コンデンサ３５に対して並列に、抵抗Ｒ3と抵抗Ｒ4の直列回路を接続している。そして、コンパレータＣＰ1の出力端をトランジスタＴｒ1のベースに接続し、Ｔｒ1のエミッタをグランド(基準電位点)GNDに接続し、Ｔｒ1のコレクタを抵抗Ｒ3と抵抗Ｒ4の接続点に接続している。更に、抵抗Ｒ3と抵抗Ｒ4の接続点にトランジスタＴｒ2のベースを接続し、Ｔｒ2のエミッタをグランドGNDに接続し、Ｔｒ2のコレクタをＤＣ−ＤＣ部制御部ＩＣ４３の出力点に接続しかつ該コレクタをスイッチング用ＦＥＴ４２のゲートに接続した構成となっている。

上記の構成において、電圧比較部４６を用いて、電源スイッチ(図示略)のオン時にＰＦＣ動作をＺＤ1に基づく基準電圧にて検知し、ＤＣ−ＤＣコンバータを起動する機能と、電圧比較結果出力部４７を用いて、電源スイッチのオフ後又はＡＣコード外れ後も一定時間出力を維持する機能とを実現できる。電圧比較結果出力部４７により、電源スイッチのオン時に、電圧比較部４６によってＰＦＣ３が起動したことを検出した以降の動作検出機能を止める、即ち電圧比較部４６による動作検知をキャンセルする。なお、電源スイッチはＡＣ電源１と全波整流回路２との間の電源ライン上に配置されている。

(1)電源スイッチのオン時は、ツェナーダイオードＺＤ1にてＤＣ−ＤＣコンバータ４の入力電圧を検知し、ＤＣ−ＤＣコンバータ４の入力電圧が一定値以上になった時、コンパレータＣＰ1の＋入力がＨレベルとなり、コンパレータＣＰ1の出力がＨレベルに切り替わる。

(2)その結果、トランジスタＴｒ1がオン、Ｔｒ2がオフするので、ＤＣ−ＤＣ部制御部ＩＣ４３からのスイッチングパルスがスイッチング用ＦＥＴ４２に供給され、ＦＥＴ４２のスイッチング動作を開始する。

(3)一方、コンパレータＣＰ1の出力はダイオードＤ1を介し、コンパレータの＋入力端にフィードバックされる。この配線により、一度コンパレータＣＰ1の出力がＨレベルになると、コンパレータＣＰ1の電源が無くならない限りはその状態を維持する。

上記動作により、電源スイッチのオフ後又はＡＣコード外れ後、ＰＦＣ３の動作が停止した後も、ＰＦＣ３の出力コンデンサ３５に蓄えられた電荷(電圧)を利用しＤＣ−ＤＣコンバータ４は動作し統けることが可能となる。その結果、電源スイッチのオフ後又はＡＣコード外れ後も一定時間、電源出力を維持する機能を実現できる。

なお、電源スイッチのオフ後又はＡＣコード外れ後のように、電源入力が完全に停止した後、すなわちＰＦＣ３の動作が停止した後には、ＰＦＣ３の出力コンデンサ３５の充電された平滑電圧のみで後段のＤＣ−ＤＣコンバータが動作するので、一定時間維持される電源出力に力率の悪化を生じない。

図２は図１に補助巻線を追加した構成を示している。
図２では、図１の回路図に対して、スイッチング用トランス４１に同芯的に形成された補助巻線６１を用いた内部電源６を明記したものである。

内部電源６は、補助巻線６１と、その補助巻線６１に並列に接続された、整流用ダイオード６２と平滑用コンデンサ６３で構成される整流回路とを備え、ダイオード６２とコンデンサ６３の接続点に接続した出力端子６４より、前記ＰＦＣ３及び前記ＤＣ−ＤＣコンバータ４の回路各部に必要な回路電源を生成して出力する。具体的には、ＰＦＣ制御ＩＣ３３、ＤＣ−ＤＣ部制御部ＩＣ４３、及びコンパレータＣＰ1へ１５Ｖ程度の直流電圧を供給する機能を有する。

図１の構成では、ＡＣ電源が投入されたとき、ＰＦＣ３の出力コンデンサ３５に充電された出力電圧(以下、ＰＦＣ出力電圧)が電圧比較部４６の所定の基準電圧(例えば３９０Ｖ)を超えるとツェナーダイオードＺＤ1がオンし、結果としてコンパレータＣＰ1の出力はＨレベルとなり、そのＨレベル状態はフィードバック用ダイオードＤ1により維持される。即ち、電圧比較結果出力部４７のラッチ機能により維持されたＨレベル状態は、図示しない電源スイッチがオフされたり或いはＡＣコード外れたりして、ＰＦＣ出力電圧が徐々に下降し、前記所定の基準電圧を下回ったときにも、ある時間は維持される。しかしながら、その後ＰＦＣ出力電圧がさらに下がって例えば１００乃至８０Ｖ以下に下降してくると、補助巻線６１を含む内部電源６の出力電圧は０Ｖ近くにまで下降することによって、ＰＦＣ３及びＤＣ−ＤＣコンバータ４の内部回路に必要な電源が供給されなくなり、その時点で電源装置１０の動作は完全に停止することになる。

従って、電源スイッチがオフしたり或いはＡＣコードが外れたりした場合、その時点からの電源装置１０の出力維持時間は、ＰＦＣ出力電圧即ちコンデンサ３５の充電電荷の放電時間に基づいて決まる時間となる。つまり、ＰＦＣ３の出力コンデンサ３５の容量によって出力維持時間の長短を設定できることになる。

図３は図１の電源装置における電圧比較結果出力部及びコンバータ制御部の別の実施例を示している。
図３に示す電源装置１０Ａは、図１の電源装置１０とは異なった電圧比較結果出力部４７Ａ及びコンバータ制御部４８Ａを備えている。その他の構成は、図１と同様である。
図３において、電圧比較結果出力部４７Ａは、サイリスタＳＣＲ1を用いた回路となっている。
電圧比較結果出力部４７Ａは、サイリスタＳＣＲ1のゲートを前記電圧比較部４６における抵抗Ｒ11と抵抗Ｒ12との接続点に接続し、ＳＣＲ1のカソードをグランドGNDに接続し、ＳＣＲ1のアノードをコンバータ制御部４８Ａにおける抵抗Ｒ3と抵抗Ｒ4との接続点に接続した構成となっている。

コンバータ制御部４８Ａは、ＰＦＣ３における出力コンデンサ３５に対して並列に接続された、抵抗Ｒ3と抵抗Ｒ4の直列回路を備えている。そして、前記サイリスタＳＣＲ1のアノードを抵抗Ｒ3と抵抗Ｒ4の接続点に接続し、該抵抗Ｒ3と抵抗Ｒ4の接続点にトランジスタＴｒ2のベースを接続し、Ｔｒ2のエミッタをグランドGNDに接続し、Ｔｒ2のコレクタをＤＣ−ＤＣ部制御部ＩＣ４３の出力点に接続しかつ該コレクタをスイッチング用ＦＥＴ４２のゲートに接続した構成となっている。

サイリスタＳＣＲ1は、そのゲートがＨレベルになると、アノード・カソード間が導通(オン)になり、その後ゲートがＬレベルになっても、アノード・カソードンの電流が０になるまでオン状態を保ち続ける素子である。

次に動作を説明する。
電源スイッチのオン後、ＰＦＣ出力電圧が電圧比較部４６におけるＺＤ1の所定の基準電圧を超えると、ツェナーダイオードＺＤ1がオンし、抵抗Ｒ11と抵抗Ｒ12との接続点の電位即ちＳＣＲ1のゲート電位がＨレベルになり、ＳＣＲ1がオン、Ｔｒ2がオフし、ＤＣ−ＤＣコンバータ４Ａのスイッチング動作を開始する。

また、電源スイッチのオフ後、ＰＦＣ出力電圧が下がり始め、前記所定の基準電圧を下回ると、ＺＤ1がオフしてＳＣＲ1のゲート電位は０となるが、ＳＣＲ1はオン状態を維持し、Ｔｒ2がオフを維持して、ＤＣ−ＤＣコンバータ４Ａの出力が維持される。

そして、ＰＦＣ出力電圧がが更に下降し、コンバータ制御部４８Ａの抵抗Ｒ3と抵抗Ｒ4の接続点の電位が０に近くなると、ＳＣＲ1のアノード・カソード間の電流は０となり、ＤＣ−ＤＣ部制御部ＩＣ４３への電源供給も無くなり、ＤＣ−ＤＣコンバータ４Ａのスイッチング動作を停止する。

図４は図１の電源装置における電圧比較結果出力部のもう１つの別の実施例を示している。
図４に示す電源装置１０Ｂは、図１の電源装置１０とは異なった電圧比較結果出力部４７Ｂを備えている。その他の構成は、図１と同様である。
図４において、電圧比較結果出力部４７Ｂは、ＲＳフリップフロップＦＦ1を用いた回路となっている。
電圧比較結果出力部４７Ｂは、前記電圧比較部４６における抵抗Ｒ11と抵抗Ｒ12との接続点をバッファアンプＢＦを介してＲＳフリップフロップＦＦ1のセット入力端Ｓに接続し、ＲＳフリップフロップＦＦ1のリセット入力端Ｒを抵抗Ｒ21を介してグランドGNDに接続し、ＲＳフリップフロップＦＦ1の出力端Ｑを前記コンバータ制御部４８におけるＴｒ1のベースに接続した構成となっている。なお、コンバータ制御部４８は図１と同様の構成になっている。

ＲＳフリップフロップＦＦ1は、そのＲ入力はＬレベルに固定されているので、Ｓ入力がＨレベルになると、出力ＱはＨレベルとなる。Ｒ入力はＬレベル固定なので、図示しない内部電源６(図２参照)の電源電圧が０即ちＲＳフリップフロップＦＦ1の電源が無くなるまで出力ＱはＨレベルの状態に維持される。

次に動作を説明する。
電源スイッチのオン後、ＰＦＣ出力電圧が電圧比較部４６におけるＺＤ1の所定の基準電圧を超えると、ツェナーダイオードＺＤ1がオンし、ＲＳフリップフロップＦＦ1のＳ入力がＨレベルになり出力ＱもＨレベルとなる。その結果、Ｔｒ１がオン、Ｔｒ2がオフし、ＤＣ−ＤＣコンバータ４Ｂのスイッチング動作を開始する。

電源スイッチのオフ後、ＰＦＣ出力電圧が下がり始め、前記所定の基準電圧を下回ると、ＺＤ1がオフするが、Ｒ入力はＬレベルに固定されているので、ＲＳフリップフロップＦＦ1の出力ＱはＨレベル状態を維持し、Ｔｒ1はオン、Ｔｒ2はオフを維持してＤＣ−ＤＣコンバータ４Ｂの出力が維持される。
そして、ＰＦＣ出力電圧が更に下降し、ＲＳフリップフロップＦＦ1の電源が無くなると、ＤＣ−ＤＣコンバータ４Ｂのスイッチング動作を停止する。

第１の実施形態によれば、電源入力のオン時は、ＰＦＣの起動を検知して、後段のＤＣ−ＤＣコンバータを起動し、電源スイッチのオフ時やＡＣコードの外れ時は、一定時間、電源出力を維持する機能を持たせることができる。

従って、医療用等の機器に用いられる２コンバータ方式の電源装置において、電源入力が停止した後、一定時間必要な電源出力を保持し続けることが可能な電源装置を実現することが可能となる。

［第２の実施形態］
図５は本発明の第２の実施形態の電源装置の構成を示している。
図５に示す電源装置１０Ｃは、図１の電源装置１０におけるＤＣ−ＤＣコンバータ４に対して、電圧比較部４６とは別のもう１つの電圧比較部５０を追加した構成となっている。その他の構成は、図１と同様である。

別の電圧比較部５０は、ＰＦＣ３の出力コンデンサ３５に並列に、ツェナーダイオードＺＤ2と抵抗Ｒ31と抵抗Ｒ32との直列回路を接続し、かつＰＦＣ３の出力コンデンサ３５に並列に、抵抗Ｒ34と抵抗Ｒ35の直列回路を接続する。そして、抵抗Ｒ31と抵抗Ｒ32との接続点にトランジスタＴｒ3のベースを接続し、Ｔｒ3のエミッタをグランドGNDに接続し、Ｔｒ3のコレクタを抵抗Ｒ34と抵抗Ｒ35の接続点に接続し、該抵抗Ｒ34と抵抗Ｒ35の接続点にトランジスタＴｒ4のベースを接続し、Ｔｒ4のエミッタをグランドGNDに接続し、Ｔｒ4のコレクタをダイオードＤ2のカソードに接続し、該ダイオードＤ2のアノードを前記電圧比較部４６における抵抗Ｒ11と抵抗Ｒ12との接続点に接続した構成となっている。なお、ツェナーダイオードＺＤ1及びツェナーダイオードＺＤ2の動作電圧間には、それぞれのツェナー電圧をＺＤ1及びＺＤ2と表記したとき、ＺＤ1＞ＺＤ2 となるように設定されている。

図１乃至図４に示した第１の実施形態では、ツェナーダイオードＺＤ1は電源スイッチのオン時のＤＣ−ＤＣコンバータ４，４Ａ又は４Ｂをオンさせるタイミングだけを規定しているのに対して、図５に示す第２の実施形態では、ツェナーダイオードＺＤ2を用いて、電源スイッチのオフ時のＤＣ−ＤＣコンバータ４Ｃをオフさせるタイミングも規定している。

次に動作を説明する。
電源スイッチのオン時の動作は、第１の実施形態と同様である。ただ、２つのツェナーダイオードＺＤ1及びＺＤ2の動作電圧(＝ツェナー電圧)間に、ＺＤ1＞ＺＤ2 の関係があるので、電源スイッチのオン後に前段のＰＦＣ出力電圧が上昇していく過程でツェナー電圧ＺＤ1を超える前にツェナー電圧ＺＤ2に達する(例えば２００Ｖ)。このため、ＰＦＣ出力電圧の上昇過程で、新たな別の電圧比較部５０のツェナーダイオードＺＤ2が先ずオンすることになるが、このＺＤ2のオンに基づき、Ｔｒ3がオン、Ｔｒ4がオフし、ダイオードＤ2は非導通(オフ)となる。このため、新たに追加した別の電圧比較部５０はも後段の回路部とは切断された状態に置かれる。その結果、新たな別の電圧比較部５０は、電圧比較部４６以降の回路部には何ら影響を与えることがない。

そして、電源スイッチがオンした時に、ＰＦＣ出力電圧がツェナー電圧ＺＤ2を超えて上昇し、更にツェナー電圧ＺＤ1を超えるまでに上昇した(例えば３９０Ｖ)後の動作は、ＺＤ1がオンして図１での動作と全く同様となる。

次に電源スイッチのオフ時の動作の流れを以下に示す。
(1)電源スイッチのオフ時又はＡＣコード外れ時は、ＰＦＣ出力電圧が放電して徐々に電圧低下していくが、ＰＦＣ出力電圧がツェナーダイオードＺＤ2の所定の基準電圧(例えば２００Ｖ)よりも低下すると、ＺＤ2はオフ(即ちＤＣ−ＤＣコンバータの入力電圧低下を検知)する。(ＰＦＣ出力電圧が電圧比較部４６におけるツェナーダイオードＺＤ1に基づく所定の基準電圧より下降した場合は、第１の実施形態で説明したようにツェナーダイオードＺＤ1による検知動作はコンパレータＣＰ1のラッチ機能により、キャンセルされている。)
(2)ＤＣ−ＤＣコンバータ４Ｃの入力電圧が一定値以下になった時、トランジスタＴｒ3をオフ、Ｔｒ4をオンする。

(3)その結果、ダイオードＤ2が導通(オン)し、ダイオードＤ2を介してコンパレータＣＰ1の＋入力をＬレベルにする。
(4)コンパレータＣＰ1の出力がＬレベルとなり、トランジスタＴｒ1がオフ、Ｔｒ2がオンし、ＤＣ−ＤＣコンバータ４ＣのＦＥＴ４２のスイッチング動作を停止する。

上記動作により、ツェナーダイオードＺＤ2の動作電圧を適宜に選択(規定)することで、ＤＣ−ＤＣコンバータ４Ｃの動作をオフさせるタイミングを制御できる。この機構により、電源スイッチのオフ後又はＡＣコード外れ後における、出力維持時間を任意に設定できる。

更に、例えば３９０Ｖでスイッチング電源のオン動作を規定し、また例えば２００Ｖでスイッチング電源のオフ動作を規定することによって、前段のＰＦＣが故障したときのＰＦＣ出力電圧の低下をも検知できるようになるので、ＰＦＣの力率改善動作が悪い状態で動作し続けるのを防止することも可能となる。

図６は第２の実施形態の電源装置におけるＤＣ−ＤＣコンバータの別の実施例を示している。
図６に示す電源装置１０Ｄは、概略的には、図４の電源装置１０ＢにおけるＤＣ−ＤＣコンバータ４Ｂに対して、電圧比較部４６とは別のもう１つの電圧比較部５１を追加した構成となっている。これに伴い、電圧比較結果出力部４７Ｃの配線が図４と若干異なっている。その他の構成は、図４と同様である。

別の電圧比較部５０は、ＰＦＣ３の出力コンデンサ３５に並列に、ツェナーダイオードＺＤ2と抵抗Ｒ31と抵抗Ｒ32との直列回路を接続し、抵抗Ｒ31と抵抗Ｒ32の接続点をインバータ(反転回路)ＩＮＶを介して電圧比較結果出力部４７ＣのＲＳフリップフロップＦＦ1のリセット入力端Ｒに接続した構成となっている。なお、ツェナーダイオードＺＤ1及びツェナーダイオードＺＤ2の動作電圧間には、それぞれのツェナー電圧をＺＤ1及びＺＤ2と表記したとき、ＺＤ1＞ＺＤ2 となるように設定されている。

図６に示す構成では、電源入力が投入された後、ＰＦＣ出力電圧がある電圧まで達するとツェナーダイオードＺＤ1がオンとなり、そしてＲＳフリップフロップＦＦ1のＳ入力がＨレベルになると、出力ＱもＨレベルとなり、Ｔｒ１がオン、Ｔｒ2がオフし、ＤＣ−ＤＣコンバータ４Ｄのスイッチング動作を開始する。

また、電源入力がオフとなり、ＰＦＣ出力電圧がある電圧まで低下すると、ツェナーダイオードＺＤ2がオフとなり、Ｒ入力がＨレベルとなる。このときＺＤ1＞ＺＤ2なので、Ｓ入力はすでにＬレベルとなっているため、出力ＱはＬレベルとなり、Ｔｒ1がオフ、Ｔｒ2がオンし、ＤＣ−ＤＣコンバータ４Ｄのスイッチング動作を停止する。

図６の構成においても、図５と同様な動作を実現することができる。
つまり、ツェナーダイオードＺＤ2の動作電圧を適宜に選択(規定)することで、ＤＣ−ＤＣコンバータ４Ｄの動作をオフさせるタイミングを制御できる。この機構により、電源スイッチのオフ後又はＡＣコード外れ後における、出力維持時間を任意に設定できる。

第２の実施形態によれば、電源スイッチのオフ時に、電源スイッチのオン時と異なる基準電圧にて、ＤＣ−ＤＣコンバータの動作を制御する機構を有することで、予め決めた任意の時間、出力を維持する機能を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記の実施形態やその変形は、本発明の範囲や要旨に含まれるものである。

１…商用交流電源(ＡＣ電源)、２…全波整流回路、３…ＰＦＣ(第１のコンバータ)、４…ＤＣ−ＤＣコンバータ(第２のコンバータ)、４６…電圧比較部、４７…電圧比較結果出力部、４８…コンバータ制御部、５０，５１…別の電圧比較部。

Claims (7)

1. 入力される電圧から、第１の電圧へ変換して出力する第１のコンバータと、
   前記第１のコンバータから出力される前記第１の電圧を、第２の電圧へ変換して出力する第２のコンバータと、
   前記第1のコンバータから出力される前記第１の電圧と、所定の基準電圧を比較する電圧比較部と、
   前記電圧比較部により、前記第１の電圧が前記所定の基準電圧より大きいと判断されるまでは、第１の信号を出力し、前記第１の電圧が前記所定の基準電圧より大きいと判断された後は、第２の信号の出力を保持する電圧比較結果出力部と、
   前記電圧比較結果出力部から前記第１の信号が出力されている時、前記第２のコンバータを停止するように制御し、前記電圧比較結果出力部から前記第２の信号が出力されている時、前記第２のコンバータを動作させるように制御するコンバータ制御部と、
   を備えることを特徴とする電源装置。
2. 更に、前記第１の電圧を、前記所定の基準電圧より低い、別の基準電圧と比較する別の電圧比較部を備え、
   前記電圧比較結果出力部は、前記第２の信号の出力を保持している時、前記別の電圧比較部により、前記第１の電圧が前記別の基準電圧より低いと判断された時、前記第１の信号を出力することを特徴とする請求項１に記載の電源装置。
3. 前記電圧比較結果出力部は、コンパレータと、該コンパレータの一方の入力端に該コンパレータの出力をフィードバックするダイオードとを備えた回路で構成され、
   前記一方の入力端に前記電圧比較部からの出力を入力し、もう一方の入力端に基準となる電圧を入力し、前記コンパレータの出力端から電圧比較結果を出力することを特徴とする請求項１に記載の電源装置。
4. 前記電圧比較結果出力部は、サイリスタを用いた回路で構成され、
   該サイリスタのゲートに前記電圧比較部からの出力を入力し、カソードをグランドに接続し、アノードから電圧比較結果を出力することを特徴とする請求項１に記載の電源装置。
5. 前記電圧比較結果出力部は、ＲＳフリップフロップを用いた回路で構成され、
   Ｓ入力として前記電圧比較部からの出力を入力し、Ｒ入力をグランドレベルに固定し、Ｑ出力として電圧比較結果を出力することを特徴とする請求項１に記載の電源装置。
6. 前記電圧比較結果出力部は、コンパレータと、該コンパレータの一方の入力端に該コンパレータの出力をフィードバックするダイオードとを備えた回路で構成され、
   前記一方の入力端に前記電圧比較部からの出力を入力し、もう一方の入力端に基準となる電圧を入力し、前記コンパレータの出力端から電圧比較結果を出力し、
   前記別の電圧比較部は、前記第１のコンバータの出力が前記別の基準電圧より高いときは該別の電圧比較部の出力として前記第２の信号を出力して前記電圧比較部の出力点に与え、前記第１のコンバータの出力が前記別の基準電圧より低いときは該別の電圧比較部の出力として前記第１の信号を出力して前記電圧比較部の出力点に与えることを特徴とする請求項２に記載の電源装置。
7. 前記電圧比較結果出力部は、ＲＳフリップフロップを用いた回路で構成され、
   Ｓ入力として前記電圧比較部からの出力を入力し、Ｒ入力として前記別の電圧比較部からの出力を反転して入力し、Ｑ出力として電圧比較結果を出力することを特徴とする請求項２に記載の電源装置。

Images