JP2009188659A - 電圧制御装置およびクロック出力装置 - Google Patents

電圧制御装置およびクロック出力装置 Download PDF

Info

Publication number
JP2009188659A
JP2009188659A JP2008025563A JP2008025563A JP2009188659A JP 2009188659 A JP2009188659 A JP 2009188659A JP 2008025563 A JP2008025563 A JP 2008025563A JP 2008025563 A JP2008025563 A JP 2008025563A JP 2009188659 A JP2009188659 A JP 2009188659A
Authority
JP
Japan
Prior art keywords
control voltage
temperature
control
vcxo
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008025563A
Other languages
English (en)
Other versions
JP4942677B2 (ja
Inventor
Yuzo Iwanaga
裕三 岩永
Takashi Funada
孝 船田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Communication Technologies Ltd
Original Assignee
Hitachi Communication Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Communication Technologies Ltd filed Critical Hitachi Communication Technologies Ltd
Priority to JP2008025563A priority Critical patent/JP4942677B2/ja
Publication of JP2009188659A publication Critical patent/JP2009188659A/ja
Application granted granted Critical
Publication of JP4942677B2 publication Critical patent/JP4942677B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】電圧制御型水晶発振器(VCXO)から出力される信号の周波数をより高精度に制御することができる電圧制御装置20を提供する。
【解決手段】本発明の電圧制御装置20は、電圧制御型水晶発振器(VCXO)の温度毎の制御電圧値を、異なる条件下で予め2種類測定しておき、実際に温度補正を行う際には、現在のVCXOの温度に対応する制御電圧値を、それぞれの測定条件毎に1つずつ抽出し、抽出した制御電圧値を平均したものを現在の温度における制御電圧としてVCXOに供給する。
【選択図】図11

Description

本発明は、VCXO(Voltage Controlled Xtal Oscillator)に供給される制御電圧を温度に応じて制御する技術に関する。
特許文献1には、外部から供給される基準クロックに基づいて所望の周波数のクロックを生成するPLL(Phase Locked Loop)において、基準クロックの供給が停止した場合に、直前にVCO((voltage controlled oscillator)に供給されていた制御電圧を維持することにより、クロックの生成を継続する技術が開示されている。また、当該特許文献1では、VCOの温度特性を補償するデータを予め登録しておき、現在の温度に応じてVCOに供給される電圧が制御される旨が開示されている。
また、水晶振動子には、温度に対する周波数の変動を示す特性がヒステリシス特性を示すことが知られている。
特開平7−240684号公報
所望のクロックとの周波数誤差の許容範囲が数ppm(part per million)程度の場合には、上記特許文献1の技術は有効である。この場合、VCOには、VCXOが用いられる場合が多い。しかし、この許容範囲を数ppb(part per billion)程度とする必要があるような装置(例えば携帯電話システムにおける基地局等)に適用する場合には、水晶振動子のヒステリス特性の影響が大きくなり、上記特許文献1の技術では所望の特性を満足することができない。
VCXOとして、高精度の周波数安定性を実現することができるダブルオーブン型のOCXO(Oven Controlled Xtal Oscillator)やルビジウム発振器を用いることも考えられるが、これらの装置は高価な場合があり、装置全体のコストが高くなってしまう場合がある。
本発明は上記事情を鑑みてなされたものであり、本発明の目的は、VCXOから出力される信号の周波数をより高精度に制御することにある。
上記課題を解決するために、本発明は、電圧制御型水晶発振器(VCXO)の温度毎の制御電圧値を、異なる条件下で予め2種類測定しておき、実際に温度補正を行う際には、現在のVCXOの温度に対応する制御電圧値を、それぞれの測定条件毎に1つずつ抽出し、抽出した制御電圧値を平均したものを現在の温度における制御電圧としてVCXOに供給する。
例えば、本発明は、VCXO(Voltage Controlled Xtal Oscillator)に制御電圧を供給する電圧制御装置であって、VCXOの温度毎に、当該VCXOの出力周波数が予め定められた周波数となる制御電圧の値であって、予め定められた条件下で測定された制御電圧の値を示す第1の制御電圧値を格納する第1の制御電圧値格納手段と、VCXOの温度毎に、当該VCXOの出力周波数が予め定められた周波数となる制御電圧の値であって、第1の制御電圧値が測定されたときの条件とは異なる条件下で測定された制御電圧の値を示す第2の制御電圧値を格納する第2の制御電圧値格納手段と、VCXOの現在の温度に対応する第1の制御電圧値を第1の制御電圧値格納手段から抽出すると共に、VCXOの現在の温度に対応する第2の制御電圧値を第2の制御電圧値格納手段から抽出し、抽出した第1の制御電圧値と第2の制御電圧値とを平均して、VCOXの現在の温度における制御電圧を算出する制御電圧算出手段と、制御電圧算出手段によって算出された制御電圧をVCXOに供給する制御電圧供給手段とを備えることを特徴とする電圧制御装置を提供する。
本発明の電圧制御装置によれば、VCXOから出力される信号の周波数をより高精度に制御することができる。
以下、本発明の実施の形態について説明する。
図1は、本発明の一実施形態に係るクロック出力装置10の機能構成を示すブロック図である。クロック出力装置10は、位相比較器(PD)11、ループフィルタ(LP)12、切替部13、電流センサ14、OCXO15、分周器16、および電圧制御装置20を備える。
クロック出力装置10は、例えば携帯電話システムの基地局装置等のように、比較的高い周波数精度の動作クロックを必要とする装置内に組み込まれ、GPS(Global Positioning System)衛星から提供されるPPS(Pulse Per Second)等の基準クロックに基づいて、予め定められた周波数の出力クロックを基地局装置内の各ブロックへ出力する。
OCXO15は、供給される電圧により出力信号の周波数の微調整が可能なシングルオーブン型のOCXOであり、切替部13から周波数制御用端子に供給された制御電圧に従った周波数のクロックを出力する。分周器16は、予め定められた比率で分周して位相比較器11に供給する。位相比較器11は、外部から供給された基準クロックと分周器16から供給された信号との位相差に基づく制御信号をループフィルタ12へ出力する。ループフィルタ12は、位相比較器11から出力された制御信号をフィルタリングして切替部13へ出力する。
切替部13は、外部からクロック出力装置10に基準クロックが供給されている場合に、ループフィルタ12の出力をOCXO15の周波数制御用端子に供給する。外部からクロック出力装置10に基準クロックが供給されている場合、位相比較器11、ループフィルタ12、OCXO15、および分周器16は、当該基準クロックに基づいて予め定められた周波数の信号を出力するPLLを構成する。また、切替部13は、基準クロックがクロック出力装置10に供給されていない場合に、電圧制御装置20から出力される制御電圧をOCXO15の周波数制御用端子に供給する。
電流センサ14は、OCXO15に供給される電源電流を測定し、測定結果を電流値として電圧制御装置20に提供する。電圧制御装置20は、電流センサ14から提供されたOCXO15の電源電流の値に基づいて、クロック出力装置10の温度を推定し、推定した温度に応じたOCXO15の制御電圧を算出し、算出した制御電圧を切替部13に供給する。これにより、電圧制御装置20は、基準クロックがクロック出力装置10に供給されていない場合に、OCXO15の出力クロックの周波数誤差を適切な範囲内に抑えることができる。
ここで、電圧制御装置20がクロック出力装置10の温度を推定するために必要なデータ、および、電圧制御装置20がクロック出力装置10の温度に応じたOCXO15の制御電圧を算出するために必要なデータの収集方法について説明する。
図2は、電圧制御装置20に設定されるデータを収集するための測定システムの構成の一例を示す図である。クロック出力装置10は恒温槽31に入れられ、基準クロック発生器30からの出力がクロック出力装置10の位相比較器11に入力される。
データ収集装置34は、OCXO15の出力クロック、および、温度センサ32から出力される恒温槽31内の温度を示す情報に基づいて、恒温槽31内の温度を制御する制御部33を制御し、電流センサ14からの電流値および切替部13の出力信号の電圧値を収集する。
ここで、OCXO15は、内部にヒータを備え、内部の水晶振動子の温度を一定値(例えば80℃)に保つ。OCXO15は、OCXO15の外部の温度が高い場合に、ヒータの電流を下げてヒータの熱を下げ、OCXO15の外部の温度が低い場合に、ヒータの電流を上げてヒータの熱を上げることにより、内部の温度を一定に保つ。
つまり、これは、OCXO15の電源電流がOCXO15の外部の温度に反比例し、OCXO15の電源電流をモニタすれば、OCXO15の外部の温度を推定できることを意味する。本実施形態で用いられる電流センサ14によって測定されたOCXO15の電源電流の値と、OCXO15の外部の温度との関係の概略を図示すると、例えば図3のようになる。なお、本実施形態において、電流センサ14は、10ビットのディジタルデータとして電流値を出力し、図3において、電流値Iは例えば180(10進数)であり、電流値Iは例えば800(10進数)である。
また、データの収集に先立って、電圧制御装置20に持たせる温度補正データの温度範囲を設定する。本実施形態では、0℃〜+65℃を電圧制御装置20に持たせる温度補正データの温度範囲とする。ここで、T=0℃、T=+65℃とする。
また、データの収集過程では、上記のTよりも低い温度からデータ収集の処理を開始し、Tよりも高い温度までクロック出力装置10を加熱する。本実施形態では、データの収集を開始する温度をT=−5℃とし、加熱する最高温度をT=+70℃とする。本実施形態において、データ収集装置34は、恒温槽31を用いて、クロック出力装置10を、例えば図4に示すような温度プロファイルで加熱または冷却しながら、必要なデータを収集する。
また、上記の温度範囲を何個のセグメントに分けるかを予め決める。セグメントの数を多くすることにより、OCXO15の特性をより精度よく再現することができるが、データ量が多くなる。どれくらいのセグメント数に分けるかは、メモリ容量や、クロック出力装置10の出力クロックに求められる周波数誤差範囲、OCXO15の特性等により、設計者により決定される。本実施形態では、0℃〜+65℃の温度範囲に32個のセグメントに均等に分割する。1つのセグメントにおいて、隣り合う他のセグメントとの境界間の温度差ΔTは、ΔT=65℃÷31≒2.1℃となる。
図5および図6は、データ収集装置34の動作の一例を示すフローチャートである。図2に示すような測定システムが構築され、ユーザからデータ収集が指示された場合、データ収集装置34は、恒温槽31内の温度をT(本例では−5℃)にするよう恒温槽31の制御部33に指示することにより、本フローチャートに示す動作を開始する。
まず、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがTとなったか否かを判定する(S100)。恒温槽31内の温度TがTとなっていない場合(S100:No)、データ収集装置34は、恒温槽31内の温度TがTとなるまでステップS100に示した処理を繰り返す。恒温槽31内の温度TがTとなった場合(S100:Yes)、すなわち図4の時刻tにおいて、データ収集装置34は、恒温槽31内の温度を上げるよう制御部33に指示する(S101)。
次に、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがT(本例では0℃)となったか否かを判定する(S102)。恒温槽31内の温度TがTとなっていない場合(S102:No)、データ収集装置34は、再びステップS101に示した処理を実行する。恒温槽31内の温度TがTとなった場合(S102:Yes)、すなわち図4の時刻tにおいて、データ収集装置34は、データの順番を示す変数nを1に初期化する(S103)。
次に、データ収集装置34は、OCXO15から出力されたクロックの周波数誤差が所定範囲内(例えば5MHz±0.05Hz)となっているか否かを判定する(S104)。OCXO15から出力されたクロックの周波数誤差が所定範囲内となっていない場合(S104:No)、データ収集装置34は、当該誤差が所定範囲内となるまでステップS104を繰り返す。
OCXO15から出力されたクロックの周波数誤差が所定範囲内となっている場合(S104:Yes)、データ収集装置34は、電流センサ14からOCXO15の電源電流の電流値を読み出し、n番目の電流値として、現在の恒温槽31内の温度を示す情報と共にデータ収集装置34内の電流情報テーブルに登録する。電流情報テーブル40の一例を図7に示す。電流情報テーブル40には、それぞれのデータの順番を示す番号400に対応付けて、温度を示す温度情報401および電流値402が登録される。
次に、データ収集装置34は、切替部13からOCXO15の周波数制御用端子に供給されている制御電圧を、n番目の第1の制御電圧値として、現在の恒温槽31内の温度を示す情報と共にデータ収集装置34内の第1の制御電圧テーブルに登録する。第1の制御電圧テーブル41の一例を図8に示す。第1の制御電圧テーブル41には、それぞれのデータの順番を示す番号410に対応付けて、温度を示す温度情報411および第1の制御電圧値412が登録される。
次に、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがT(本例では+65℃)となったか否かを判定する(S107)。恒温槽31内の温度TがTとなっていない場合(S107:No)、データ収集装置34は、変数nを1増加させ(S108)、恒温槽31内の温度を上げるよう制御部33に指示する(S109)。
次に、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがT+n×ΔTとなったか否かを判定する(S110)。本実施形態において、ΔTはおよそ2.1℃である。恒温槽31内の温度TがT+n×ΔTとなっていない場合(S110:No)、データ収集装置34は、再びステップS109に示した処理を実行する。恒温槽31内の温度TがT+n×ΔTとなった場合(S110:Yes)、データ収集装置34は、再びステップS104に示した処理を実行する。
ステップS107において、恒温槽31内の温度TがTとなった場合(S107:Yes)、すなわち図4の時刻tにおいて、データ収集装置34は、恒温槽31内の温度を上げるよう制御部33に指示する(図6のS111)。そして、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがT(本例では+70℃)となったか否かを判定する(S112)。恒温槽31内の温度TがTとなっていない場合(S112:No)、データ収集装置34は、再びステップS111に示した処理を実行する。
恒温槽31内の温度TがTとなった場合(S112:Yes)、すなわち図4の時刻tにおいて、データ収集装置34は、恒温槽31内の温度を下げるよう制御部33に指示する(S113)。そして、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがTとなったか否かを判定する(S114)。恒温槽31内の温度TがTとなっていない場合(S114:No)、データ収集装置34は、再びステップS113に示した処理を実行する。
恒温槽31内の温度TがTとなった場合(S114:Yes)、すなわち図4の時刻tにおいて、データ収集装置34は、変数nを再び1に初期化する(S115)。そして、データ収集装置34は、OCXO15から出力されたクロックの周波数誤差が所定範囲内となっているか否かを判定する(S116)。OCXO15から出力されたクロックの周波数誤差が所定範囲内となっていない場合(S116:No)、データ収集装置34は、当該誤差が所定範囲内となるまでステップS116を繰り返す。
OCXO15から出力されたクロックの周波数誤差が所定範囲内となっている場合(S116:Yes)、データ収集装置34は、切替部13からOCXO15の周波数制御用端子に供給されている制御電圧を、(33−n)番目の第2の制御電圧値として、現在の恒温槽31内の温度を示す情報と共にデータ収集装置34内の第2の制御電圧テーブルに登録する。第2の制御電圧テーブル42の一例を図9に示す。第2の制御電圧テーブル42には、それぞれのデータの順番を示す番号420に対応付けて、温度を示す温度情報421および第2の制御電圧値422が登録される。
次に、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがTとなったか否かを判定する(S118)。恒温槽31内の温度TがTとなった場合(S118:Yes)、すなわち図4の時刻tにおいて、データ収集装置34は、本フローチャートに示す動作を終了する。恒温槽31内の温度TがTとなっていない場合(S118:No)、データ収集装置34は、変数nを1増加させ(S119)、恒温槽31内の温度を下げるよう制御部33に指示する(S120)。
次に、データ収集装置34は、温度センサ32からの恒温槽31内の温度を示す情報を参照し、恒温槽31内の温度TがT−n×ΔTとなったか否かを判定する(S121)。恒温槽31内の温度TがT−n×ΔTとなっていない場合(S121:No)、データ収集装置34は、再びステップS120に示した処理を実行する。恒温槽31内の温度TがT−n×ΔTとなった場合(S121:Yes)、データ収集装置34は、再びステップS116に示した処理を実行する。
以上のようにしてデータ収集装置34により収集された第1の制御電圧値と第2の制御電圧値とを、温度に対応付けて図示すると、例えば図10のようになる。第1の制御電圧値は、クロック出力装置10の温度を低い温度から高い温度へ上昇させながら収集されたデータであり、第2の制御電圧値は、クロック出力装置10の温度を高い温度から低い温度へ下降させながら収集されたデータである。
図10に示すように、クロック出力装置10の温度を上げた場合と下げた場合とで、所望の周波数を出力するためにOCXO15に供給されるべき制御電圧の値が異なる。これは、OCXO15内の水晶振動子の温度に対する周波数特性が、ヒステリシス特性を有するためである。
例えば、OCXO15に供給する温度毎の制御電圧値として第1の制御電圧値のみを採用するとすれば、OCXO15の出力クロックの周波数を所望の周波数にするためには第2の制御電圧値でなければならない場合、OCXO15には、水晶振動子のヒステリシスに起因する誤差分だけ誤った制御電圧が供給されることになる。そのため、OCXO15の出力クロックの周波数は、所望の周波数から大きくずれることになる。
これを回避するために、本実施形態の電圧制御装置20は、OCXO15に供給する温度毎の制御電圧値として、第1の制御電圧値と第2の制御電圧値の平均を用いる。これにより、本実施形態の電圧制御装置20は、OCXO15の出力クロックの周波数と、所望の周波数とのずれ量を低く抑えることができる。
次に、電圧制御装置20の内部構成について説明する。図11は、電圧制御装置20の機能構成の一例を示すブロック図である。電圧制御装置20は、第1の制御電圧値格納部21、第2の制御電圧値格納部22、電流情報格納部23、制御電圧算出部24、および制御電圧供給部25を備える。
第1の制御電圧値格納部21には、図2で説明した測定システムによって収集された第1の制御電圧値を含む第1の制御電圧テーブル41(図8参照)が格納されている。第2の制御電圧値格納部22には、図2で説明した測定システムによって収集された第2の制御電圧値を含む第2の制御電圧テーブル42(図9参照)が格納されている。電流情報格納部23には、図2で説明した測定システムによって収集された電流値を含む電流情報テーブル40(図7参照)が格納されている。
制御電圧算出部24は、電流センサ14から出力された電流値に基づいて電流情報格納部23を参照し、当該電流値に対応する温度情報を取得する。電流センサ14から出力された電流値と同一の電流値が電流情報テーブル40に格納されていない場合、制御電圧算出部24は、当該電流値に最も近い電流値と2番目に近い電流値とを電流情報テーブル40から抽出し、抽出した2つの電流値を、直線、曲線、または折れ線等によって補間することにより、電流センサ14から出力された電流値に対応する温度情報を取得する。
そして、制御電圧算出部24は、第1の制御電圧値格納部21を参照して、電流情報格納部23から取得した温度情報に対応する第1の制御電圧値を特定する。電流情報格納部23から取得した温度情報と同一の温度情報が第1の制御電圧値格納部21内に存在しない場合、制御電圧算出部24は、当該温度情報に最も近い温度情報と2番目に近い温度情報とを第1の制御電圧値格納部21から抽出し、抽出した2つの温度情報を、直線、曲線、または折れ線等によって補間することにより、電流情報格納部23から取得した温度情報に対応する第1の制御電圧値を特定する。
また、制御電圧算出部24は、第2の制御電圧値格納部22を参照して、電流情報格納部23から取得した温度情報に対応する第2の制御電圧値を特定する。電流情報格納部23から取得した温度情報と同一の温度情報が第2の制御電圧値格納部22内に存在しない場合、制御電圧算出部24は、当該温度情報に最も近い温度情報と2番目に近い温度情報とを第2の制御電圧値格納部22から抽出し、抽出した2つの温度情報を、直線、曲線、または折れ線等によって補間することにより、電流情報格納部23から取得した温度情報に対応する第2の制御電圧値を特定する。
そして、制御電圧算出部24は、特定した第1の制御電圧値と第2の制御電圧値とを平均することにより、現在の温度におけるOCXO15の制御電圧値を算出し、算出した制御電圧値を制御電圧供給部25に提供する。
制御電圧供給部25は、例えばDAC(Digital to Analog Converter)であり、制御電圧算出部24から提供された制御電圧値に対応する電圧を生成し、生成した電圧を制御電圧として切替部13に供給する。
図12は、実使用時のクロック出力装置10の動作の一例を示すフローチャートである。例えば、電源が投入される等の所定のタイミングで、クロック出力装置10は、本フローチャートに示す動作を開始する。
まず、切替部13は、基準クロックがクロック出力装置10に入力されているか否かを判定する(S200)。基準クロックがクロック出力装置10に入力されている場合(S200:Yes)、切替部13は、ループフィルタ12の出力をOCXO15の周波数制御用端子に供給し、位相比較器11、ループフィルタ12、OCXO15、および分周器16にPLLを構成させ(S201)、再びステップS200に示した処理を実行する。
基準クロックがクロック出力装置10に入力されていない場合(S200:No)、切替部13は、電圧制御装置20から出力される制御電圧がOCXO15の周波数制御用端子に供給されるようにスイッチを切り替える。そして、電圧制御装置20の制御電圧算出部24は、電流センサ14から電流値を取得する(S202)。そして、制御電圧算出部24は、取得した電流値に基づいて電流情報格納部23を参照し、当該電流値に対応する温度情報を特定する(S203)。
次に、制御電圧算出部24は、特定した温度情報に対応する第1の制御電圧値を第1の制御電圧値格納部21から取得し(S204)、特定した温度情報に対応する第2の制御電圧値を第2の制御電圧値格納部22から取得する(S205)。
次に、制御電圧算出部24は、取得した第1の制御電圧値と第2の制御電圧値とを平均することにより、現在の温度におけるOCXO15の制御電圧値を算出し(S206)、算出した制御電圧値を制御電圧供給部25に提供する。制御電圧供給部25は、制御電圧算出部24から提供された制御電圧値に対応する電圧を生成し、生成した電圧を制御電圧として切替部13に供給し(S207)、切替部13は、再びステップS200に示した処理を実行する。
以上、本発明の実施の形態について説明した。
上記説明から明らかなように、本実施形態のクロック出力装置10によれば、OCXOから出力される信号の周波数をより高精度に制御することができる。
なお、上記した実施形態の電圧制御装置20は、例えば図13に示すような構成のマイクロプロセッサ50によって実現される。マイクロプロセッサ50は、CPU(Central Processing Unit)51、RAM(Random Access Memory)52、ROM(Read Only Memory)53、入力インターフェイス(I/F)54、およびDAC(Digital to Analog Converter)を備える。
ROM53には、CPU51によって実装されるプログラムや、当該プログラムによって参照されるデータ等が格納されている。CPU51は、ROM53に格納されているプログラムをRAM52上にロードし、ロードしたプログラムを実行する。
CPU51は、入力インターフェイス54を介して、電流センサ14から電流値を示すデータを受け取る。DAC55は、CPU51から制御電圧値を受け取った場合に、当該制御電圧値に応じた電圧を生成して切替部13へ出力する。
マイクロプロセッサ50内のCPU51は、RAM52上にロードされたプログラムを実行することにより、第1の制御電圧値格納部21、第2の制御電圧値格納部22、電流情報格納部23、制御電圧算出部24、および制御電圧供給部25の各機能を実現する。なお、ROM53には、第1の制御電圧値格納部21、第2の制御電圧値格納部22、および電流情報格納部23内のデータが格納される。
また、上記した実施形態のデータ収集装置34は、例えば図14に示すような構成の汎用コンピュータ60等によって実現される。コンピュータ60は、CPU(Central Processing Unit)61、RAM(Random Access Memory)62、ROM(Read Only Memory)63、HDD(Hard Disk Drive)64、通信インターフェイス(I/F)65、入出力インターフェイス(I/F)66、およびメディアインターフェイス(I/F)67を備える。
CPU61は、ROM63またはHDD64に格納されたプログラムに基づいて動作し、各部の制御を行う。ROM63は、コンピュータ60の起動時にCPU61が実行するブートプログラムや、コンピュータ60のハードウェアに依存するプログラム等を格納する。HDD64は、CPU61によって実行されるプログラムを格納する。
通信インターフェイス65は、通信回線を介して基準クロック発生器30、恒温槽31、およびクロック出力装置10からデータを受信してCPU61へ送ると共に、CPU61が生成したデータを、通信回線を介して基準クロック発生器30、恒温槽31、およびクロック出力装置10へ送信する。
CPU61は、入出力インターフェイス66を介して、モニタやキーボード等の入出力装置を制御する。CPU61は、入出力インターフェイス66を介して、入出力装置からデータを取得する。また、CPU61は、生成したデータを、入出力インターフェイス66を介して入出力装置へ出力する。
メディアインターフェイス67は、記録媒体68に格納されたプログラムまたはデータを読み取り、RAM62を介してCPU61に提供する。CPU61は、当該プログラムを、メディアインターフェイス67を介して記録媒体68からRAM62上にロードし、ロードしたプログラムを実行する。記録媒体68は、例えばDVD(Digital Versatile Disk)、PD(Phase change rewritable Disk)等の光学記録媒体、MO(Magneto-Optical disk)等の光磁気記録媒体、テープ媒体、磁気記録媒体、または半導体メモリ等である。
コンピュータ60内のCPU61は、RAM62上にロードされたプログラムを実行することにより、データ収集装置34の各機能を実現する。ROM63またはHDD64には、図7〜9を用いて説明した電流情報テーブル40、第1の制御電圧テーブル41、および第2の制御電圧テーブル42が格納される。コンピュータ60は、これらのプログラムを、記録媒体68から読み取って実行するが、他の例として、他の装置から、通信回線等を介してこれらのプログラムを取得してもよい。
また、本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態では、発振器の一例としてOCXOを用いたクロック出力装置10について説明したが、本発明はこれに限られず、発振器は、電圧制御型水晶発振器(VCXO)であれば、OCXO以外にVC−TCXO(Voltage Controlled - Temperature Compensated X'tal Oscillator)等であってもよい。
また、上記した実施形態では、電流情報テーブル40、第1の制御電圧テーブル41、および第2の制御電圧テーブル42に、それぞれ温度情報を登録したが、本発明はこれに限られず、電流情報テーブル40、第1の制御電圧テーブル41、および第2の制御電圧テーブル42には温度情報が登録されていなくてもよい。この場合、所定の温度範囲(上記の実施形態では0℃〜65℃)を所定数(上記の実施形態では32個)のセグメントに均等に分割するため、隣り合う他のセグメントとの境界間の温度差ΔTがわかれば、セグメントの番号から、それぞれの境界における温度がわかる。従って、電流情報テーブル40、第1の制御電圧テーブル41、および第2の制御電圧テーブル42では、「番号」が温度に対応する情報となる。
例えば、図12のステップS203において、制御電圧算出部24は、電流センサ14から出力された電流値に基づいて電流情報格納部23を参照し、当該電流値に対応する番号を取得する。電流センサ14から出力された電流値と同一の電流値が電流情報テーブル40に格納されていない場合、制御電圧算出部24は、当該電流値に最も近い電流値と2番目に近い電流値とを電流情報テーブル40から抽出し、抽出した2つの電流値を、直線、曲線、または折れ線等によって補間することにより、電流センサ14から出力された電流値に対応する番号(この場合、小数点以下の情報が加わる)を取得する。
次に、図12のステップS204において、制御電圧算出部24は、第1の制御電圧値格納部21を参照して、電流情報格納部23から取得した番号に対応する第1の制御電圧値を特定する。電流情報格納部23から取得した番号と同一の番号が第1の制御電圧値格納部21内に存在しない場合、制御電圧算出部24は、当該番号に最も近い番号と2番目に近い番号とを第1の制御電圧値格納部21から抽出し、抽出した2つの番号を、直線、曲線、または折れ線等によって補間することにより、電流情報格納部23から取得した番号に対応する第1の制御電圧値を特定する。
図12のステップS205においても同様である。これにより、第1の制御電圧値格納部21、第2の制御電圧値格納部22、および電流情報格納部23内のデータ量を少なくすることができる。
また、上記した実施形態において、クロック出力装置10は、PLLによるOCXO15の制御と電圧制御装置20によるOCXO15の制御とを、基準クロックの有無に応じて切り替えるが、本発明はこれに限られない。例えば、電圧制御装置20によって制御されるOCXO15の周波数誤差が少なければ、クロック出力装置10は、PLLを有さずに、電流センサ14、OCXO15、および電圧制御装置20を有するように構成されてもよい。
また、上記した実施形態では、電流センサ14から出力された電流値に基づいてOCXO15の外側の温度を推定したが、本発明はこれに限られず、電流センサ14に代えて、クロック出力装置10内に温度センサを設け、電流センサ14から出力される電流値に代えて、温度センサから出力されるディジタル値を用いるようにしてもよい。
本発明の一実施形態に係るクロック出力装置10の機能構成を示すブロック図である。 電圧制御装置20に設定されるデータを収集するための測定システムの構成の一例を示す図である。 電流センサ14から出力される電流値の一例を示す概念図である。 電圧制御装置20に設定されるデータが収集される際の恒温槽31内の温度変化の一例を示す概念図である。 データ収集装置34の動作の一例を示すフローチャートである。 データ収集装置34の動作の一例を示すフローチャートである。 データ収集装置34によって収集される電流情報テーブル40の構造の一例を示す図である。 データ収集装置34によって収集される第1の制御電圧テーブル41の構造の一例を示す図である。 データ収集装置34によって収集される第2の制御電圧テーブル42の構造の一例を示す図である。 第1の制御電圧値と第2の制御電圧値の関係を示す概念図である。 電圧制御装置20の機能構成の一例を示すブロック図である。 実使用時のクロック出力装置10の動作の一例を示すフローチャートである。 電圧制御装置20の機能を実現するマイクロプロセッサ50の一例を示すハードウェア構成図である。 データ収集装置34の機能を実現するコンピュータ60の一例を示すハードウェア構成図である。
符号の説明
10・・・クロック出力装置、11・・・位相比較器、12・・・ループフィルタ、13・・・切替部、14・・・電流センサ、15・・・OCXO、16・・・分周器、20・・・電圧制御装置、21・・・第1の制御電圧値格納部、22・・・第2の制御電圧値格納部、23・・・電流情報格納部、24・・・制御電圧算出部、25・・・制御電圧供給部、30・・・基準クロック発生器、31・・・恒温槽、32・・・温度センサ、33・・・制御部、34・・・データ収集装置、40・・・電流情報テーブル、400・・・番号、401・・・温度情報、402・・・電流値、41・・・第1の制御電圧テーブル、410・・・番号、411・・・温度情報、412・・・第1の制御電圧値、42・・・第2の制御電圧テーブル、420・・・番号、421・・・温度情報、422・・・第2の制御電圧値、50・・・マイクロプロセッサ、51・・・CPU、52・・・RAM、53・・・ROM、54・・・入力インターフェイス、55・・・DAC、60・・・コンピュータ、61・・・CPU、62・・・RAM、63・・・ROM、64・・・HDD、65・・・通信インターフェイス、66・・・入出力インターフェイス、67・・・メディアインターフェイス、68・・・記録媒体

Claims (5)

  1. VCXO(Voltage Controlled Xtal Oscillator)に制御電圧を供給する電圧制御装置であって、
    前記VCXOの温度毎に、当該VCXOの出力周波数が予め定められた周波数となる制御電圧の値であって、予め定められた条件下で測定された制御電圧の値を示す第1の制御電圧値を格納する第1の制御電圧値格納手段と、
    前記VCXOの温度毎に、当該VCXOの出力周波数が予め定められた周波数となる制御電圧の値であって、前記第1の制御電圧値が測定されたときの条件とは異なる条件下で測定された制御電圧の値を示す第2の制御電圧値を格納する第2の制御電圧値格納手段と、
    前記VCXOの現在の温度に対応する第1の制御電圧値を前記第1の制御電圧値格納手段から抽出すると共に、前記VCXOの現在の温度に対応する第2の制御電圧値を前記第2の制御電圧値格納手段から抽出し、抽出した第1の制御電圧値と第2の制御電圧値とを平均して、前記VCOXの現在の温度における制御電圧を算出する制御電圧算出手段と、
    前記制御電圧算出手段によって算出された制御電圧を前記VCXOに供給する制御電圧供給手段と
    を備えることを特徴とする電圧制御装置。
  2. 請求項1に記載の電圧制御装置であって、
    前記第1の制御電圧値は、前記VCXOの温度を、低い方から高い方へ変化させながら測定された制御電圧の値であり、
    前記第2の制御電圧値は、前記VCXOの温度を、高い方から低い方へ変化させながら測定された制御電圧の値であることを特徴とする電圧制御装置。
  3. 請求項1または2に記載の電圧制御装置であって、
    前記VCXOは、制御電圧により周波数の微調整が可能なシングルオーブン型のOCXO(Oven Controlled Xtal Oscillator)であり、前記VCXOの温度とは、前記OCXOの外側の温度であることを特徴とする電圧制御装置。
  4. 請求項3に記載の電圧制御装置であって、
    前記OCXOの電源電流を測定する電流センサと、
    前記OCXOの温度毎に、当該温度において前記OCXOに供給される電源電流の値を格納する電流情報格納手段と
    をさらに備え、
    前記制御電圧算出手段は、
    前記電流センサによって測定された前記OCXOの電源電流に基づいて、前記電流情報格納手段から、現在の前記OCXOの温度を示す情報を取得することを特徴とする電圧制御装置。
  5. 請求項1から4のいずれか一項に記載の電圧制御装置を備え、前記VCXOの出力信号をクロックとして出力するクロック出力装置であって、
    前記VCXOの出力信号を分周する分周器と、
    基準クロックと前記分周器によって分周された出力信号との位相差に基づく制御信号を出力する位相比較器と、
    前記位相比較器からの制御信号をフィルタリングするループフィルタと、
    前記基準クロックが供給されている場合に、前記ループフィルタによってフィルタリングされた制御信号を制御電圧として前記VCXOに供給し、前記基準クロックが供給されていない場合に、前記電圧制御装置から制御電圧を前記VCXOに供給する切替手段と
    を備えることを特徴とするクロック出力装置。
JP2008025563A 2008-02-05 2008-02-05 電圧制御装置およびクロック出力装置 Expired - Fee Related JP4942677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025563A JP4942677B2 (ja) 2008-02-05 2008-02-05 電圧制御装置およびクロック出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025563A JP4942677B2 (ja) 2008-02-05 2008-02-05 電圧制御装置およびクロック出力装置

Publications (2)

Publication Number Publication Date
JP2009188659A true JP2009188659A (ja) 2009-08-20
JP4942677B2 JP4942677B2 (ja) 2012-05-30

Family

ID=41071493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025563A Expired - Fee Related JP4942677B2 (ja) 2008-02-05 2008-02-05 電圧制御装置およびクロック出力装置

Country Status (1)

Country Link
JP (1) JP4942677B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097513A (ja) * 2009-11-02 2011-05-12 Seiko Epson Corp 圧電発振器の温度補償方法、圧電発振器
CN102075143A (zh) * 2009-11-24 2011-05-25 精工爱普生株式会社 压电振荡器的温度补偿方法和压电振荡器
JP2011155367A (ja) * 2010-01-26 2011-08-11 Furuno Electric Co Ltd 基準周波数発生装置
JP2011182154A (ja) * 2010-03-01 2011-09-15 Seiko Epson Corp 発振回路及び周波数補正型発振回路
JP2011234086A (ja) * 2010-04-27 2011-11-17 Seiko Epson Corp 圧電発振器用オフセット回路、圧電発振器、及び圧電発振器の温度補償方法
JP2014099808A (ja) * 2012-11-15 2014-05-29 Nippon Dempa Kogyo Co Ltd 発振装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106960A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd 位相ロックループ回路
JPH08293730A (ja) * 1995-04-24 1996-11-05 Nec Corp マイクロコンピュータ制御型圧電発振器
JP2000036739A (ja) * 1998-07-17 2000-02-02 Maspro Denkoh Corp 発振装置
JP2007013878A (ja) * 2005-07-04 2007-01-18 Sanyo Electric Co Ltd 同期式発振装置及び同期式発振方法
JP2007251366A (ja) * 2006-03-14 2007-09-27 Nippon Dempa Kogyo Co Ltd 水晶発振器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106960A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd 位相ロックループ回路
JPH08293730A (ja) * 1995-04-24 1996-11-05 Nec Corp マイクロコンピュータ制御型圧電発振器
JP2000036739A (ja) * 1998-07-17 2000-02-02 Maspro Denkoh Corp 発振装置
JP2007013878A (ja) * 2005-07-04 2007-01-18 Sanyo Electric Co Ltd 同期式発振装置及び同期式発振方法
JP2007251366A (ja) * 2006-03-14 2007-09-27 Nippon Dempa Kogyo Co Ltd 水晶発振器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097513A (ja) * 2009-11-02 2011-05-12 Seiko Epson Corp 圧電発振器の温度補償方法、圧電発振器
CN102075143A (zh) * 2009-11-24 2011-05-25 精工爱普生株式会社 压电振荡器的温度补偿方法和压电振荡器
JP2011114403A (ja) * 2009-11-24 2011-06-09 Seiko Epson Corp 圧電発振器の温度補償方法、圧電発振器
JP2011155367A (ja) * 2010-01-26 2011-08-11 Furuno Electric Co Ltd 基準周波数発生装置
JP2011182154A (ja) * 2010-03-01 2011-09-15 Seiko Epson Corp 発振回路及び周波数補正型発振回路
JP2011234086A (ja) * 2010-04-27 2011-11-17 Seiko Epson Corp 圧電発振器用オフセット回路、圧電発振器、及び圧電発振器の温度補償方法
JP2014099808A (ja) * 2012-11-15 2014-05-29 Nippon Dempa Kogyo Co Ltd 発振装置

Also Published As

Publication number Publication date
JP4942677B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4942677B2 (ja) 電圧制御装置およびクロック出力装置
US20170134028A1 (en) Temperature compensation for an oscillator crystal
JP4625494B2 (ja) 発振周波数制御回路
EP2681966B1 (en) Methods and devices for multiple-mode radio frequency synthesizers
KR101077730B1 (ko) 발진 주파수 제어 회로
JP4355350B2 (ja) 発振周波数制御回路
US20080100391A1 (en) Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same
JP4625849B2 (ja) 発振器制御装置
JP2011040967A (ja) Pll回路
JP6548411B2 (ja) 発振装置
JP5027265B2 (ja) Pll装置
JP5426316B2 (ja) 周波数シンセサイザ
JP5398200B2 (ja) 基準信号発生装置
JP5145398B2 (ja) 発振周波数制御回路
TW201513560A (zh) 振盪裝置
JP4805706B2 (ja) 恒温型の水晶発振器
JP2009212995A (ja) 位相同期発振回路
JP4880014B2 (ja) 周波数シンセサイザ
US20210191451A1 (en) Clock circuit portions
JP2017157921A (ja) 位相同期回路
JP2011055035A (ja) 発振回路
JP2004172686A (ja) 基準信号発生器
JP2009206794A (ja) 周波数シンセサイザ装置及びその制御値決定方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees