JP2009175277A - 電気光学装置、駆動回路および電子機器 - Google Patents
電気光学装置、駆動回路および電子機器 Download PDFInfo
- Publication number
- JP2009175277A JP2009175277A JP2008011894A JP2008011894A JP2009175277A JP 2009175277 A JP2009175277 A JP 2009175277A JP 2008011894 A JP2008011894 A JP 2008011894A JP 2008011894 A JP2008011894 A JP 2008011894A JP 2009175277 A JP2009175277 A JP 2009175277A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- capacitance
- scanning
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】容量線132の電圧を変化させる構成において、横方向に発生する表示むらを抑える。
【解決手段】画素110は、画素容量と、一端が画素電極に接続され他端が容量線132に接続された蓄積容量とを含む。容量線132は、1〜320行のそれぞれに対応して設けられ、各々には、容量線132の一端側にTFT151aが、他端側に151bがそれぞれ設けられる。ここで、あるi行目の走査線112に選択電圧が印加されたとき、TFT151a、151bがオンして、当該i行目の容量線132の一端側および両端側からそれぞれ第1容量信号Vc1を印加し、当該i行目の走査線112への選択電圧の印加終了後に、TFT152のオンにより当該i行目の容量線132に第2容量信号Vc2を印加して電圧ΔVだけ変化させる。
【選択図】図1
【解決手段】画素110は、画素容量と、一端が画素電極に接続され他端が容量線132に接続された蓄積容量とを含む。容量線132は、1〜320行のそれぞれに対応して設けられ、各々には、容量線132の一端側にTFT151aが、他端側に151bがそれぞれ設けられる。ここで、あるi行目の走査線112に選択電圧が印加されたとき、TFT151a、151bがオンして、当該i行目の容量線132の一端側および両端側からそれぞれ第1容量信号Vc1を印加し、当該i行目の走査線112への選択電圧の印加終了後に、TFT152のオンにより当該i行目の容量線132に第2容量信号Vc2を印加して電圧ΔVだけ変化させる。
【選択図】図1
Description
本発明は、液晶などの電気光学装置において容量線の電圧を変化させる場合に、横方向に発生する表示むらを抑える技術に関する。
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量(液晶容量)が設けられるが、この画素容量を交流駆動するためには、データ信号の電圧として正負の両極性が必要となり、電圧振幅が広くなる。このため、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子に電圧振幅に対応した耐圧が要求される。
そこで、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて2値電圧で駆動することにより、データ信号の電圧振幅を狭める技術が提案されている(特許文献1参照)。
特開2001−83943号公報参照
そこで、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて2値電圧で駆動することにより、データ信号の電圧振幅を狭める技術が提案されている(特許文献1参照)。
ところで、この技術では、画素容量への電圧書き込み時において、容量線の電圧が、ノイズ等の重畳によって所定電圧から乖離してしまうと、当該容量線に対応した画素は、目的とする階調とならなくなる。1行の容量線には多数の画素に対応しており、これらの画素がすべて目標とする階調にならなくなるので、表示ムラが容量線・走査線の延在方向である横方向に沿って現れることになる。
本発明は、このような事情に鑑みてなされたもので、その目的の1つは、容量線の電圧を変化させる構成において、横方向に発生する表示むらを抑える技術を提供することにある。
本発明は、このような事情に鑑みてなされたもので、その目的の1つは、容量線の電圧を変化させる構成において、横方向に発生する表示むらを抑える技術を提供することにある。
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、を含む画素と、を有する電気光学装置の駆動回路であって、前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、一の容量線に対し、当該一の容量線に対応する走査線に選択電圧が印加される期間に所定電圧を印加し、前記選択電圧の印加が終了した後に、前記所定電圧から予め定められた値だけ相違した電圧を印加する容量線駆動回路と、前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備し、前記容量線駆動回路は、前記複数の容量線の各々に対応して、少なくとも第1および供給トランジスタの組を含み、一の容量線に対応する前記第1および供給トランジスタのゲート電極が当該一の容量線に対応する走査線にそれぞれ接続され、前記第1トランジスタのドレイン電極が前記画素の配列領域に対して当該一の容量線の一端側に接続され、前記供給トランジスタのドレイン電極が前記配列領域に対して当該一の容量線の他端側に接続されて、前記選択電圧が印加された走査線に対応する容量線に対し、前記第1および供給トランジスタをそれぞれ介して前記所定電圧を印加することを特徴とする。本発明によれば、画素容量に電圧を書き込むために走査線に選択電圧が印加される期間において、当該走査線に対応する容量線に、一端側の第1トランジスタと他端側の供給トランジスタとの双方を介し両側から所定電圧を供給するので、第1トランジスタおよび供給トランジスタのサイズを大きくしなくても、容量線において波形鈍りやデータ線の電圧変化等の影響を受けにくくすることができる。
本発明において、一の画素容量では、前記コモン電極に対する画素電極の電位が高位側となる正極性書込と低位側となる負極性書込とが交互に実行され、前記容量線駆動回路は、前記正極性書込となる画素容量の容量線に対し前記所定電圧として低位電圧を印加し、前記負極性書込となる画素容量の容量線に対し前記所定電圧として高位電圧を印加する構成が好ましい。
また、本発明において、前記容量線駆動回路は、前記容量線の各々に対応して、前記第1および供給トランジスタに加え、第2乃至第4トランジスタを含み、一の容量線に対応する第1、供給、第2乃至第4トランジスタのうち、前記第1トランジスタおよび供給トランジスタのソース電極は、前記所定電圧を給電する第1給電線に接続され、前記第2トランジスタは、ゲート電極が前記第3および第4トランジスタの共通ドレイン電極に接続され、ソース電極が前記所定電圧から予め定められた値だけ相違した電圧を給電する第2給電線に接続され、ドレイン電極が前記第1トランジスタのドレイン電極とともに当該一の容量線に接続され、前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第2トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第4トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が前記第2トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続された構成としても良い。この構成によれば、容量線の電位が不確定となる期間をなくす、または、極力少なくすることができる。
さらに、前記容量線の各々に対応して設けられた複数の検出トランジスタと、前記第1給電線に給電する容量信号出力回路と、を有し、一の容量線に対応する前記検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が当該一の容量線に接続され、ドレイン電極が検出線に接続され、前記容量信号出力回路は、前記検出線の電圧が前記所定電圧となるように前記第1給電線に給電する電圧を制御する構成としても良い。この構成によれば、波形鈍りやデータ線の電圧変化等の影響があっても、容量線が所定電圧となるように制御される。
また、本発明において、前記容量線駆動回路は、前記容量線の各々に対応して、前記第1および供給トランジスタに加え、第2乃至第4トランジスタを含み、一の容量線に対応する第1、供給、第2乃至第4トランジスタのうち、前記第1トランジスタおよび供給トランジスタのソース電極は、前記所定電圧を給電する第1給電線に接続され、前記第2トランジスタは、ゲート電極が前記第3および第4トランジスタの共通ドレイン電極に接続され、ソース電極が前記所定電圧から予め定められた値だけ相違した電圧を給電する第2給電線に接続され、ドレイン電極が前記第1トランジスタのドレイン電極とともに当該一の容量線に接続され、前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第2トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第4トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が前記第2トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続された構成としても良い。この構成によれば、容量線の電位が不確定となる期間をなくす、または、極力少なくすることができる。
さらに、前記容量線の各々に対応して設けられた複数の検出トランジスタと、前記第1給電線に給電する容量信号出力回路と、を有し、一の容量線に対応する前記検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が当該一の容量線に接続され、ドレイン電極が検出線に接続され、前記容量信号出力回路は、前記検出線の電圧が前記所定電圧となるように前記第1給電線に給電する電圧を制御する構成としても良い。この構成によれば、波形鈍りやデータ線の電圧変化等の影響があっても、容量線が所定電圧となるように制御される。
一方、本発明において、前記容量線の各々に対応して設けられた一端側検出トランジスタおよび他端側検出トランジスタの複数組と、第1容量信号出力回路と、第2容量信号出力回路と、を有し、前記第1トランジスタのソース電極は、一端側給電線に接続され、前記供給トランジスタのソース電極は、他端側給電線に接続され、一の容量線に対応する前記一端側検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記配列領域に対して当該一の容量線の一端側に接続され、ドレイン電極が一端側検出線に接続され、当該一の容量線に対応する前記他端側検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記配列領域に対して当該一の容量線の他端側に接続され、ドレイン電極が他端側検出線に接続され、前記第1容量信号出力回路は、前記一端側検出線の電圧が前記所定電圧となるように前記一端側給電線に給電する電圧を制御し、前記第2容量信号出力回路は、前記他端側検出線の電圧が前記所定電圧となるように前記他端側給電線に給電する電圧を制御する構成としても良い。この構成によれば、容量線の電圧を一端側および他端側の両端でそれぞれ検出するとともに、それぞれにおいて所定電圧となるように制御するので、容量線の配線抵抗の影響も少なくすることができる。
なお、本発明は、電気光学装置の駆動回路のみならず、駆動方法としても、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
なお、本発明は、電気光学装置の駆動回路のみならず、駆動方法としても、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
<第1実施形態>
まず、本発明の第1実施形態について説明する。図1は、本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100の周辺に、走査線駆動回路140、容量線駆動回路150a、150b、データ線駆動回路190が配置するとともに、制御回路20が、これらの各部をそれぞれ制御する構成となっている。
まず、本発明の第1実施形態について説明する。図1は、本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100の周辺に、走査線駆動回路140、容量線駆動回路150a、150b、データ線駆動回路190が配置するとともに、制御回路20が、これらの各部をそれぞれ制御する構成となっている。
表示領域100は、画素110が配列する領域であり、本実施形態では、1行目から321行目までの計321行の走査線112が行(X)方向に延在するように設けられ、また、240列のデータ線114が列(Y)方向に延在するように設けられている。そして、図1において最も下の321行目を除いた1〜320行目の走査線112と1〜240列目のデータ線114との交差に対応して、画素110がそれぞれ配列している。
したがって、本実施形態では、画素110が表示領域100において縦320行×横240列でマトリクス状に配列することになる。ただし、本発明をこの配列に限定する趣旨ではない。
したがって、本実施形態では、画素110が表示領域100において縦320行×横240列でマトリクス状に配列することになる。ただし、本発明をこの配列に限定する趣旨ではない。
321行目の走査線112は、画素110に対応していないので、ダミー走査線として機能する。このため、321行目の走査線112は、表示領域100の垂直走査(走査線に順番に選択電圧を印加する動作)において、選択されても画素110に対する電圧書込にはなんら寄与しない。
また、1〜320行目の走査線112に対応して、それぞれ容量線132がX方向に延在して設けられている。このため、本実施形態において、容量線132については、ダミーとなる321行目の走査線112を除いた1〜320行目の走査線112に対応して設けられることになる。
また、1〜320行目の走査線112に対応して、それぞれ容量線132がX方向に延在して設けられている。このため、本実施形態において、容量線132については、ダミーとなる321行目の走査線112を除いた1〜320行目の走査線112に対応して設けられることになる。
ここで、画素110の詳細な構成について説明する。図2は、画素110の構成を示す図であり、i行及びこれに下方向で隣接する(i+1)行と、j列及びこれに右方向で隣接する(j+1)列との交差に対応する2×2の計4画素分の構成が示されている。
なお、i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって、1以上320以下の整数であり、j、(j+1)は、画素110が配列する列を一般的に示す場合の記号であって、1以上240以下の整数である。ここで、i、(i+1)については、画素110が配列する行を一般的に示す場合には、1以上320以下の整数であるが、走査線112の行を説明する場合には、ダミーである321行目を含める場合があるので1以上321以下の整数となる。
なお、i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって、1以上320以下の整数であり、j、(j+1)は、画素110が配列する列を一般的に示す場合の記号であって、1以上240以下の整数である。ここで、i、(i+1)については、画素110が配列する行を一般的に示す場合には、1以上320以下の整数であるが、走査線112の行を説明する場合には、ダミーである321行目を含める場合があるので1以上321以下の整数となる。
図2に示されるように、各画素110は、画素スイッチング素子として機能するnチャネル型の薄膜トランジスタ(thin film transistor:以下単に「TFT」と略称する)116と、画素容量(液晶容量)120と、蓄積容量130とを有する。各画素110については互いに同一構成なので、i行j列に位置するもので代表して説明すると、当該i行j列の画素110において、TFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は画素容量120の一端たる画素電極118に接続されている。
また、画素容量120の他端はコモン電極108に接続されている。このコモン電極108は、図1に示されるように全ての画素110にわたって共通であり、コモン信号Vcomが制御回路20から供給される。なお、本実施形態においてコモン信号Vcomは、時間的に電圧LCcomで一定である。
なお、図2において、Yi、Y(i+1)は、それぞれi、(i+1)行目の走査線112に供給される走査信号を示し、また、Ci、C(i+1)は、それぞれi、(i+1)行目の容量線132の電圧を示している。
また、画素容量120の他端はコモン電極108に接続されている。このコモン電極108は、図1に示されるように全ての画素110にわたって共通であり、コモン信号Vcomが制御回路20から供給される。なお、本実施形態においてコモン信号Vcomは、時間的に電圧LCcomで一定である。
なお、図2において、Yi、Y(i+1)は、それぞれi、(i+1)行目の走査線112に供給される走査信号を示し、また、Ci、C(i+1)は、それぞれi、(i+1)行目の容量線132の電圧を示している。
表示領域100は、特に図示はしないが、画素電極118が形成された素子基板とコモン電極108が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶105を封止した構成となっている。このため、画素容量120は、画素電極118とコモン電極108とで誘電体の一種である液晶105を挟持したものとなり、画素電極118とコモン電極108との差電圧を保持することになる。この構成において、画素容量120では、その透過光量が当該保持電圧の実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量120において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードとする。
なお、本実施形態では説明の便宜上、画素容量120において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードとする。
また、i行j列の画素110における蓄積容量130は、一端が画素電極118(TFT116のドレイン電極)に接続されるとともに、他端がi行目の容量線132に接続されている。ここで、画素容量120および蓄積容量130における容量値を、それぞれCp ixおよびCsとする。
説明を再び図1に戻すと、制御回路20は、各種の制御信号を出力して電気光学装置10における各部の制御等をするとともに、信号Voffをオフ電圧給電線161に供給し、信号Vonをオン電圧給電線163に供給し、第1容量信号Vc1を第1給電線165に供給し、第2容量信号Vc2を第2給電線167に供給し、さらにコモン信号Vcomをコモン電極108に供給する。なお、これらの信号については後述する。
表示領域100の周辺には、上述したように、走査線駆動回路140や、容量線駆動回路150a、150b、データ線駆動回路190などの周辺回路が設けられている。
このうち、走査線駆動回路140は、制御回路20による制御にしたがって、1フレームの期間において、走査信号Y1、Y2、Y3、…、Y320、Y321を、それぞれ1、2、3、…、320、321行目の走査線112に供給するものである。詳細には、走査線駆動回路140は、走査線112を図1において上から数えて1、2、3、…、320、321行目という順番で選択して、選択した走査線への走査信号を選択電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧Vssに相当するLレベルとする。
このうち、走査線駆動回路140は、制御回路20による制御にしたがって、1フレームの期間において、走査信号Y1、Y2、Y3、…、Y320、Y321を、それぞれ1、2、3、…、320、321行目の走査線112に供給するものである。詳細には、走査線駆動回路140は、走査線112を図1において上から数えて1、2、3、…、320、321行目という順番で選択して、選択した走査線への走査信号を選択電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧Vssに相当するLレベルとする。
なお、走査線駆動回路140は、図3に示されるように、制御回路20から供給されるスタートパルスDyを、クロック信号Clyにしたがって順次シフトすること等によって、走査信号Y1、Y2、Y3、Y4、…、Y320、Y321を出力する また、本実施形態において1フレームの期間には、走査信号Y1がHレベルになってから走査信号Y320がLレベルになるまでの有効走査期間Faのほか、それ以外の垂直帰線期間が含まれる。なお、1行の走査線112が選択されて選択電圧が印加される期間が水平走査期間(H)である。
容量線駆動回路150aは、表示領域100に対して一端側に設けられ、この第1実施形態では、1〜320行の容量線132に対応して設けられたnチャネル型のTFT151a、152〜154の組から構成される。一方、容量線駆動回路150bは、表示領域100に対して容量線駆動回路150aとは反対の他端側に設けられ、各行の容量線132に対応して設けられたTFT151bから構成される。
ここで、i行目の容量線132に対応する各TFTについて説明すると、i行目のTFT151a(第1トランジスタ)は、そのゲート電極がi行目の走査線112に接続され、ソース電極が第1給電線165に接続されている。i行目のTFT152(第2トランジスタ)は、そのゲート電極がi行目のTFT153、154の共通ドレイン電極に接続され、そのソース電極が第2給電線167に接続されている。そして、TFT151a、152の共通ドレイン電極がi行目の容量線132に接続されている。
i行目のTFT153(第3トランジスタ)は、そのゲート電極がi行目の走査線112に接続され、そのソース電極がオフ電圧給電線161に接続され、また、TFT154(第4トランジスタ)は、そのゲート電極が(i+1)行目の走査線112に接続され、そのソース電極がオン電圧給電線163に接続されている。
一方、i行目のTFT151b(供給トランジスタ)は、そのゲート電極がi行目の走査線112に接続され、そのソース電極が第1給電線165に接続され、そのドレイン電極がi行目の容量線132に接続されている。
i行目のTFT153(第3トランジスタ)は、そのゲート電極がi行目の走査線112に接続され、そのソース電極がオフ電圧給電線161に接続され、また、TFT154(第4トランジスタ)は、そのゲート電極が(i+1)行目の走査線112に接続され、そのソース電極がオン電圧給電線163に接続されている。
一方、i行目のTFT151b(供給トランジスタ)は、そのゲート電極がi行目の走査線112に接続され、そのソース電極が第1給電線165に接続され、そのドレイン電極がi行目の容量線132に接続されている。
ここで、オフ電圧給電線161は、制御回路20から供給される信号Voffの電圧に保たれる。この信号Voffの電圧は、それがTFT152のゲート電極に印加されたとしても、当該TFT152をオフ(ソース・ドレイン間が非導通)状態とさせる電圧である。また、オン電圧給電線163は、制御信号20から供給される信号Vonの電圧に保たれる。この信号Vonの電圧は、それがTFT152のゲート電極に印加されたときに、当該TFT152をオン(ソース・ドレイン間が導通)状態とさせる電圧である。
ところで、画素容量120については、直流成分の印加による液晶の劣化を防止するために交流駆動する必要がある。ここで、画素を交流駆動する際に、1フレームの期間において各画素110に対して、どのような極性とするかについては、第1実施形態にあっては、走査線毎に反転する走査線反転方式とする。
画素に対する書込極性は、制御回路20によって出力される極性指定信号Polによって指定される。詳細には、極性指定信号Polは、本実施形態では図3に示されるように、ある1フレームの期間(「nフレーム」と表記)において、奇数1、3、5、…、319行への走査信号がHレベルとなる水平走査期間(H)にHレベルとなって正極性書込を指定し、偶数2、4、6、…、320行への走査信号がHレベルとなる期間にLレベルとなって負極性書込を指定する。また、極性指示信号Polは、次の(n+1)フレームにおいて、奇数行への走査信号がHレベルとなる水平走査期間(H)にLレベルとなり、偶数行への走査信号がHレベルとなる水平走査期間(H)にHレベルとなって、nフレームと比較して各行について書込極性が反転する。
なお、画素に対する書込極性については、コモン電極108の電圧LCcomよりも画素電極118の電位を高位側とする場合を正極性とし、低位側とする場合を負極性とする。また、本実施形態において電圧については、特に説明のない限り、図示しない電源の接地電位を電圧ゼロの基準としている。
画素に対する書込極性は、制御回路20によって出力される極性指定信号Polによって指定される。詳細には、極性指定信号Polは、本実施形態では図3に示されるように、ある1フレームの期間(「nフレーム」と表記)において、奇数1、3、5、…、319行への走査信号がHレベルとなる水平走査期間(H)にHレベルとなって正極性書込を指定し、偶数2、4、6、…、320行への走査信号がHレベルとなる期間にLレベルとなって負極性書込を指定する。また、極性指示信号Polは、次の(n+1)フレームにおいて、奇数行への走査信号がHレベルとなる水平走査期間(H)にLレベルとなり、偶数行への走査信号がHレベルとなる水平走査期間(H)にHレベルとなって、nフレームと比較して各行について書込極性が反転する。
なお、画素に対する書込極性については、コモン電極108の電圧LCcomよりも画素電極118の電位を高位側とする場合を正極性とし、低位側とする場合を負極性とする。また、本実施形態において電圧については、特に説明のない限り、図示しない電源の接地電位を電圧ゼロの基準としている。
第1容量信号Vc1は、極性指示信号Polによって、ある行の画素に対して正極性書込が指定されていれば、図3に示されるように当該行への走査信号がHレベルとなる水平走査期間(H)において電圧Vslとなる一方、ある行の画素に対して負極性書込が指定されていれば、当該行への走査信号がHレベルとなる走査期間期間(H)において電圧Vshとなる。
また、第2容量信号Vc2は、この第1実施形態では極性指示信号Polで指定される書込極性にかかわらず、同図に示されるように電圧LCcomで一定である。なお、この電圧LCcomは、上述したようにコモン電極108に印加される電圧である。
電圧Vsl、Vshは、(Vss≦)Vsl<Vsh(≦Vdd)という関係にあり、電圧Vslが、電圧Vshよりも相対的に低い電圧となっている。また、本実施形態では、電圧Vslと電圧LCcomとの差、および、電圧Vshと電圧LCcomとの差をそれぞれΔVとしている。このため、電圧Vslおよび電圧Vshとは、それぞれ電圧LCcomを基準にして対称の位置関係にある。
また、第2容量信号Vc2は、この第1実施形態では極性指示信号Polで指定される書込極性にかかわらず、同図に示されるように電圧LCcomで一定である。なお、この電圧LCcomは、上述したようにコモン電極108に印加される電圧である。
電圧Vsl、Vshは、(Vss≦)Vsl<Vsh(≦Vdd)という関係にあり、電圧Vslが、電圧Vshよりも相対的に低い電圧となっている。また、本実施形態では、電圧Vslと電圧LCcomとの差、および、電圧Vshと電圧LCcomとの差をそれぞれΔVとしている。このため、電圧Vslおよび電圧Vshとは、それぞれ電圧LCcomを基準にして対称の位置関係にある。
データ線駆動回路190は、走査線駆動回路140によってHレベルの走査信号が供給される走査線(選択走査線)に位置する画素110に対して、階調に応じた電圧であって、かつ、極性指示信号Polで指定された極性に応じた電圧(詳細については後述する)のデータ信号をデータ線114に供給するものである。
ここで、データ線駆動回路190は、縦320行×横240列のマトリクス配列に対応した記憶領域(図示省略)を有し、各記憶領域には、それぞれ対応する画素110の階調値(明るさ)を指定する表示データDaが記憶される。各記憶領域に記憶される表示データDaは、表示内容に変更が生じたとき、制御回路20によって変更後の表示データDaが供給されて記憶領域の内容が書き換えられる。
データ線駆動回路190は、選択走査線に位置する画素110の表示データDaを記憶領域から1行分読み出すとともに、当該読み出した表示データで指定された階調および指定された極性に応じた電圧のデータ信号に変換し、データ線114に供給する動作を、選択走査線位置する1〜240列のそれぞれについて実行する。
ここで、データ線駆動回路190は、縦320行×横240列のマトリクス配列に対応した記憶領域(図示省略)を有し、各記憶領域には、それぞれ対応する画素110の階調値(明るさ)を指定する表示データDaが記憶される。各記憶領域に記憶される表示データDaは、表示内容に変更が生じたとき、制御回路20によって変更後の表示データDaが供給されて記憶領域の内容が書き換えられる。
データ線駆動回路190は、選択走査線に位置する画素110の表示データDaを記憶領域から1行分読み出すとともに、当該読み出した表示データで指定された階調および指定された極性に応じた電圧のデータ信号に変換し、データ線114に供給する動作を、選択走査線位置する1〜240列のそれぞれについて実行する。
なお、制御回路20は、クロック信号Clyの論理レベルが遷移するタイミングにおいてラッチパルスLpをデータ線駆動回路190に供給する。上述したように、走査線駆動回路140は、スタートパルスDyをクロック信号Clyにしたがって順次シフトすること等によって、走査信号Y1、Y2、Y3、Y4、…、Y320、Y321を出力するので、走査線がHレベルとなる期間の開始タイミングは、クロック信号Clyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路190は、例えばラッチパルスLpを1フレームの期間にわたってカウントし続けることによって何行目の走査信号がHレベルとなるのか、および、ラッチパルスLpの供給タイミングによってHレベルとなる期間の開始タイミングを知ることができる。
次に、第1実施形態に係る電気光学装置10の動作について説明する。
nフレームにおいて、走査線駆動回路140は、走査信号Y1、Y2、Y3、…、Y321を順番にHレベルとする。そこでまず、これらの各行のうち、代表してi行目および(i+1)行目の動作について説明する。また、ここでは、iを奇数とし、(i+1)を偶数として、i行目の画素に対して正極性書込が指定されるものとする。
nフレームにおいて、走査線駆動回路140は、走査信号Y1、Y2、Y3、…、Y321を順番にHレベルとする。そこでまず、これらの各行のうち、代表してi行目および(i+1)行目の動作について説明する。また、ここでは、iを奇数とし、(i+1)を偶数として、i行目の画素に対して正極性書込が指定されるものとする。
走査信号YiがHレベルになると、i行j列のTFT116がオンするので、正極性のデータ信号Xjが画素容量120の一端(画素電極118)と蓄積容量130の一端とにそれぞれ印加される。
また、走査信号YiがHレベルであれば、i行目に対応するTFT153がオンするので、i行目のTFT152のゲート電極には、当該オン状態にあるTFT153を介してオフ電圧給電線161の信号Voffが印加される。このため、当該TFT152はオフする。一方、走査信号YiがHレベルであれば、i行目に対応するTFT151a、151bもオンする。
このため、図6に示されるように、当該i行目の容量線132は、その一端側と他端側との両側において第1給電線165に接続された状態となる。
また、走査信号YiがHレベルであれば、i行目に対応するTFT153がオンするので、i行目のTFT152のゲート電極には、当該オン状態にあるTFT153を介してオフ電圧給電線161の信号Voffが印加される。このため、当該TFT152はオフする。一方、走査信号YiがHレベルであれば、i行目に対応するTFT151a、151bもオンする。
このため、図6に示されるように、当該i行目の容量線132は、その一端側と他端側との両側において第1給電線165に接続された状態となる。
ここで、i行目に対して正極性書込が指定されているので、走査信号YiがHレベルとなる水平走査期間において、第1給電線165に供給される第1容量信号Vc1は電圧Vslとなる。
したがって、このときのデータ信号Xjの電圧をVjとすれば、走査信号YiがHレベルとなる期間の終了時には、図4(a)に示されるようにi行j列における画素容量120には電圧(Vj−LCcom)が充電され、蓄積容量130には電圧(Vj−Vsl)が充電される。
したがって、このときのデータ信号Xjの電圧をVjとすれば、走査信号YiがHレベルとなる期間の終了時には、図4(a)に示されるようにi行j列における画素容量120には電圧(Vj−LCcom)が充電され、蓄積容量130には電圧(Vj−Vsl)が充電される。
次に走査信号YiがLレベルになるとともに、走査信号Y(i+1)がHレベルになる。走査信号YiがLレベルになると、i行1列〜i行240列の画素におけるTFT116がオフする。
一方、走査信号YiがLレベルとなり、走査信号Y(i+1)がHレベルになると、i行目においてTFT151a、151bがオフし、TFT154がオンするので、i行目のTFT152のゲート電極には、当該オン状態にあるTFT154を介してオン電圧給電線163の信号Vonが印加される。
このため、図7に示されるように、当該i行目の容量線132は、第2給電線167に接続された状態となり、電圧LCcomに上昇する。
したがって、図4(b)に示されるように、画素容量120と蓄積容量130との直列接続において、画素容量120の他端(コモン電極)が電圧LCcomに保たれたまま、蓄積容量130の他端が電圧Vslから電圧LCcomに電圧ΔVだけ上昇するので、電荷の再配分により画素電極118の電圧も上昇する。
一方、走査信号YiがLレベルとなり、走査信号Y(i+1)がHレベルになると、i行目においてTFT151a、151bがオフし、TFT154がオンするので、i行目のTFT152のゲート電極には、当該オン状態にあるTFT154を介してオン電圧給電線163の信号Vonが印加される。
このため、図7に示されるように、当該i行目の容量線132は、第2給電線167に接続された状態となり、電圧LCcomに上昇する。
したがって、図4(b)に示されるように、画素容量120と蓄積容量130との直列接続において、画素容量120の他端(コモン電極)が電圧LCcomに保たれたまま、蓄積容量130の他端が電圧Vslから電圧LCcomに電圧ΔVだけ上昇するので、電荷の再配分により画素電極118の電圧も上昇する。
詳細には、当該直列の接続点である画素電極118の電圧は、
Vj+{Cs/(Cs+Cpix)}・ΔV
となり、走査信号YiがHレベルであったときのデータ信号の電圧Vjよりも、i行目の容量線132の電圧変化分であるΔVに、画素容量120および蓄積容量130の容量比{Cs/(Cs+Cpix)}を乗じた値だけ上昇することになる。
換言すれば、i行目の容量線132の電圧CiがΔVだけ上昇すると、画素電極118の電圧は、走査信号YiがHレベルであったときのデータ信号の電圧Vjよりも、{Cs/(Cs+Cpix)}・ΔV(=ΔVpixとする)だけ上昇することになる。なお、各部の寄生容量は無視している。
Vj+{Cs/(Cs+Cpix)}・ΔV
となり、走査信号YiがHレベルであったときのデータ信号の電圧Vjよりも、i行目の容量線132の電圧変化分であるΔVに、画素容量120および蓄積容量130の容量比{Cs/(Cs+Cpix)}を乗じた値だけ上昇することになる。
換言すれば、i行目の容量線132の電圧CiがΔVだけ上昇すると、画素電極118の電圧は、走査信号YiがHレベルであったときのデータ信号の電圧Vjよりも、{Cs/(Cs+Cpix)}・ΔV(=ΔVpixとする)だけ上昇することになる。なお、各部の寄生容量は無視している。
続いて、走査信号Y(i+1)がHレベルからLレベルになると、i行目においてTFT153、154がいずれもオフする。このため、i行目のTFT152のゲート電極は、電気的にいずれにも接続されない状態(ハイ・インピーダンス状態)となるが、走査信号Y(i+1)がLレベルになる直前の電圧状態、すなわち信号Vonの電圧を、寄生容量によって保持しているので、当該TFT152はオン状態を維持する。このため、図8に示されるように、当該i行目の容量線132は、第2給電線167に接続された状態を保ち、電圧LCcomを維持することになる。
以後、本実施形態においてi行目の容量線132は、再度、走査信号YiがHレベルとなるまで寄生容量によって電圧LCcomに維持されるので、画素容量120によって保持される電圧は、電圧ΔVpixだけ上昇した画素電極118の電圧とコモン電極108の電圧LCcomとの差電圧ということになる。
以後、本実施形態においてi行目の容量線132は、再度、走査信号YiがHレベルとなるまで寄生容量によって電圧LCcomに維持されるので、画素容量120によって保持される電圧は、電圧ΔVpixだけ上昇した画素電極118の電圧とコモン電極108の電圧LCcomとの差電圧ということになる。
このため、データ線駆動回路190は、正極性書込が指定される場合に、走査信号YiがHレベルのときのデータ信号Xjを、画素電極118が電圧ΔVpixだけ上昇することを見越した電圧とする。すなわち、データ線駆動回路190は、データ信号Xjを、上昇後の画素電極118の電圧がコモン電極108の電圧LCcomよりも高位であって両者の差電圧がi行j列の階調に応じた値となるような電圧とする。
詳細には、図5に示されるように、電圧ΔVpixだけ上昇したときに、画素電極は、白色wに相当する電圧Vw(+)から黒色bに相当する電圧Vb( +)までの範囲cであって、階調が低く(暗く)なるにつれて電圧Vw(+)から高位側の電圧となるので、電圧ΔVpixだけ上昇する前に画素電極に印加すべきデータ信号は、範囲cをΔVpixだけ下降させた範囲dであって、低い階調を指定するにつれて高位側とした電圧となる。
詳細には、図5に示されるように、電圧ΔVpixだけ上昇したときに、画素電極は、白色wに相当する電圧Vw(+)から黒色bに相当する電圧Vb( +)までの範囲cであって、階調が低く(暗く)なるにつれて電圧Vw(+)から高位側の電圧となるので、電圧ΔVpixだけ上昇する前に画素電極に印加すべきデータ信号は、範囲cをΔVpixだけ下降させた範囲dであって、低い階調を指定するにつれて高位側とした電圧となる。
ところで一方、i行目の画素に対して正極性書込が指定されると、次の(i+1)行目の画素に対しては負極性書込が指定される。走査信号Y(i+1)がHレベルになると、(i+1)行j列のTFT116がオンして、負極性のデータ信号Xjが画素容量120の一端(画素電極118)と蓄積容量130の一端とにそれぞれ印加される。
走査信号Y(i+1)がHレベルであれば、走査信号Y(i+2)はLレベルであるから、(i+1)行目においてTFT151a、151bがオンし、TFT152がオフするので、当該(i+1)行目の容量線132は、その一端側と他端側との両側において第1給電線165に接続された状態となる。ここで、第1給電線165に供給される第1容量信号Vc1は、(i+1)行目に対して負極性書込が指定されているので、走査信号Y(i+1)がHレベルとなる水平走査期間において電圧Vshとなる。
したがって、このときのデータ信号Xjの電圧をVjとすれば、走査信号YiがHレベルとなる期間の終了時には、図4(c)に示されるように(i+1)行j列における画素容量120には電圧(LCcom−Vj)が充電され、蓄積容量130には電圧(Vsh−Vj)が充電される。
走査信号Y(i+1)がHレベルであれば、走査信号Y(i+2)はLレベルであるから、(i+1)行目においてTFT151a、151bがオンし、TFT152がオフするので、当該(i+1)行目の容量線132は、その一端側と他端側との両側において第1給電線165に接続された状態となる。ここで、第1給電線165に供給される第1容量信号Vc1は、(i+1)行目に対して負極性書込が指定されているので、走査信号Y(i+1)がHレベルとなる水平走査期間において電圧Vshとなる。
したがって、このときのデータ信号Xjの電圧をVjとすれば、走査信号YiがHレベルとなる期間の終了時には、図4(c)に示されるように(i+1)行j列における画素容量120には電圧(LCcom−Vj)が充電され、蓄積容量130には電圧(Vsh−Vj)が充電される。
走査信号Y(i+1)がLレベルになると、(i+1)行1列〜(i+1)行240列の画素におけるTFT116がオフする。また、走査信号Y(i+1)がLレベル、走査信号Y(i+2)がHレベルであれば、(i+1)行目においてTFT151a、151bがオフし、TFT154のオンによりTFT152がオンするので、当該(i+1)行目の容量線132は、第2給電線167に接続された状態となり、電圧LCcomに下降する。このため、図4(d)に示されるように画素容量120と蓄積容量130との直列接続において、画素容量120の他端(コモン電極)が電圧LCcomに保たれたまま、蓄積容量130の他端が電圧Vshから電圧LCcomに電圧ΔVだけ下降するので、電荷の再配分により画素電極118の電圧も下降する。
詳細には、画素電極118の電圧は、
Vj−{Cs/(Cs+Cpix)}・ΔV
となり、走査信号Y(i+1)がHレベルであったときのデータ信号の電圧Vjよりも、(i+1)行目の容量線132の電圧変化分ΔVに、容量比{Cs/(Cs+Cpix)}を乗じた値だけ下降することになる。
Vj−{Cs/(Cs+Cpix)}・ΔV
となり、走査信号Y(i+1)がHレベルであったときのデータ信号の電圧Vjよりも、(i+1)行目の容量線132の電圧変化分ΔVに、容量比{Cs/(Cs+Cpix)}を乗じた値だけ下降することになる。
このため、データ線駆動回路190は、負極性書込が指定される場合に、走査信号YiがHレベルのときのデータ信号Xjを、画素電極118が電圧ΔVpixだけ下降することを見越した電圧とする。すなわち、データ線駆動回路190は、データ信号Xjを、下降後の画素電極118の電圧がコモン電極108の電圧LCcomよりも高位であって両者の差電圧がi行j列の階調に応じた値となるような電圧とする。詳細には、図5に示されるように、電圧ΔVpixだけ下降したときに、画素電極は、白色wに相当する電圧Vw(-)から黒色bに相当する電圧Vb(-)までの範囲eであって、階調が低く(暗く)なるにつれて電圧Vw(-)から低位側の電圧となるので、電圧ΔVpixだけ下降する前に画素電極に印加すべきデータ信号は、範囲eをΔVpixだけ上昇させた範囲fであって、低い階調を指定するにつれて低位側とした電圧となる。
なお、図9は、走査信号と容量線と画素電極との電圧関係を示す図であり、i行j列の画素電極118の電圧変化をPix(i,j)で示し、i行(j+1)列の画素電極118の電圧変化をPix(i+1,j)で示している。
この図に示されるように、i行目に正極性書込が指定されている場合、i行目の容量線132の電圧Ciは、走査信号YiがHレベルとなる水平走査期間(H)において電圧Vslとなり、当該水平走査期間(H)が終了したときに(次の走査信号Y(i+1)がHレベルになったときに)電圧LCcomとなって電圧ΔVだけ上昇する。
一方、i行目に正極性書込が指定されている場合、(i+1)行目には負極性書込が指定されるので、(i+1)行目の容量線132の電圧C(i+1)は、走査信号Y(i+1)がHレベルとなる水平走査期間(H)において電圧Vshとなり、当該水平走査期間が終了したときに電圧LCcomとなって電圧ΔVだけ下降する。
この図に示されるように、i行目に正極性書込が指定されている場合、i行目の容量線132の電圧Ciは、走査信号YiがHレベルとなる水平走査期間(H)において電圧Vslとなり、当該水平走査期間(H)が終了したときに(次の走査信号Y(i+1)がHレベルになったときに)電圧LCcomとなって電圧ΔVだけ上昇する。
一方、i行目に正極性書込が指定されている場合、(i+1)行目には負極性書込が指定されるので、(i+1)行目の容量線132の電圧C(i+1)は、走査信号Y(i+1)がHレベルとなる水平走査期間(H)において電圧Vshとなり、当該水平走査期間が終了したときに電圧LCcomとなって電圧ΔVだけ下降する。
次に、nフレームにおいて、各行の実際の動作について順番に説明する。最初に走査線駆動回路140によって走査信号Y1がHレベルになる。一方、走査信号Y1がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、1行目であって1〜240列目の画素の表示データDaを読み出すとともに、当該表示データDaで指定された階調および正極性に応じた電圧(ΔVpixの上昇を見越して、範囲dであって低い階調を指定するにつれて高位側とした電圧)のデータ信号X1〜X240に変換し、それぞれ1〜240列のデータ線114に供給する。走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1〜X240が印加される。このため、走査信号Y1がHレベルとなる期間において、1行1列〜1行240列の画素容量120には、それぞれデータ信号X1〜X240の電圧とコモン電極108の電圧LCcomとの差電圧が書き込まれることになる。
一方、走査信号Y1がHレベルであれば、走査信号Y2はLレベルである。このため、1行目の容量線132は、第1給電線165に接続されて、走査信号Y1がHレベルとなる水平走査期間(H)において電圧Vslとなる。したがって、当該水平走査期間(H)において、1行1列〜1行240列の蓄積容量130には、それぞれデータ信号X1〜X240の電圧と電圧Vslとの差電圧が書き込まれることになる。
次に走査信号Y1がLレベルになるとともに、走査信号Y2がHレベルになる。
走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるTFT116がオフする。
また、走査信号Y1がLレベルになり、走査信号Y2がHレベルになると、1行目の容量線132は、1行目のTFT154のオンにより、TFT152のゲート電極に信号Vonが印加されるので、当該TFT152もオンする。このため、1行目の容量線132は第2給電線167に接続されて、電圧ΔVだけ上昇する。これにより、1行目における画素電極118は、電圧ΔVpixだけ上昇して、指定する階調が暗くなるにつれて高位側の電圧にシフトし、画素容量120で保持される電圧が階調に応じた差電圧となる。
なお、1行目のTFT152のゲート電極には、信号Vonが寄生容量によって保持されるので、TFT154がオフしても、以降、再び走査信号Y1がHレベルとなるまで、当該TFT152はオンし続ける。このため、1行目の容量線132は電圧LCcomに確定して保持される。
走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるTFT116がオフする。
また、走査信号Y1がLレベルになり、走査信号Y2がHレベルになると、1行目の容量線132は、1行目のTFT154のオンにより、TFT152のゲート電極に信号Vonが印加されるので、当該TFT152もオンする。このため、1行目の容量線132は第2給電線167に接続されて、電圧ΔVだけ上昇する。これにより、1行目における画素電極118は、電圧ΔVpixだけ上昇して、指定する階調が暗くなるにつれて高位側の電圧にシフトし、画素容量120で保持される電圧が階調に応じた差電圧となる。
なお、1行目のTFT152のゲート電極には、信号Vonが寄生容量によって保持されるので、TFT154がオフしても、以降、再び走査信号Y1がHレベルとなるまで、当該TFT152はオンし続ける。このため、1行目の容量線132は電圧LCcomに確定して保持される。
一方、走査信号Y2がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、2行目であって1〜240列目の画素の表示データDaを読み出すとともに、当該表示データDaで指定された階調および負極性に応じた電圧(ΔVpixの下降を見越して、範囲fであって低い階調を指定するにつれて低位側とした電圧)のデータ信号X1〜X240に変換し、それぞれ1〜240列のデータ線114に供給する。走査信号Y2がHレベルになると、2行1列〜2行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1〜X240が印加される。このため、走査信号Y2がHレベルとなる期間において、2行1列〜2行240列の画素容量120には、それぞれデータ信号X1〜X240の電圧とコモン電極108の電圧LCcomとの差電圧が書き込まれることになる。
一方、走査信号Y2がHレベルであれば、走査信号Y3はLレベルである。このため、2行目の容量線132は、第1給電線165に接続されて、走査信号Y1がHレベルとなる水平走査期間(H)において電圧Vshとなる。したがって、走査信号Y2がHレベルとなる水平走査期間において、2行1列〜2行240列の蓄積容量130には、それぞれデータ信号X1〜X240の電圧と電圧Vshとの差電圧が書き込まれることになる。
続いて、走査信号Y2がLレベルになるとともに、走査信号Y3がHレベルになる。走査信号Y2がLレベルになると、2行1列〜2行240列の画素におけるTFT116がオフする。また、走査信号Y2がLレベルとなり、走査信号Y3がHレベルになると、2行目の容量線132は、TFT152、154のオンにより第2給電線167に接続されて、電圧Vshから電圧LCcomに電圧ΔVだけ下降する。これにより、2行目における画素電極118は、電圧ΔVpixだけ下降して、指定する階調が暗くなるにつれて低位側の電圧にシフトし、画素容量120で保持される電圧が階調に応じた差電圧となる。
なお、2行目のTFT152のゲート電極には信号Vonが保持されるので、以降、再び走査信号Y2がHレベルとなるまで、2行目の容量線132は、電圧LCcomに確定して保持される。
なお、2行目のTFT152のゲート電極には信号Vonが保持されるので、以降、再び走査信号Y2がHレベルとなるまで、2行目の容量線132は、電圧LCcomに確定して保持される。
nフレームでは、以降同様にして書き込み動作および容量線の電圧シフト動作が320行目まで実行される。これにより、nフレームにおいて、奇数1、3、5、…、319行目の画素容量120には、容量線132の電圧ΔVの上昇後に、階調に応じた正極性電圧が保持される一方、偶数2、4、6、…、320行目の画素容量120には、容量線132の電圧ΔVの下降後に階調に応じた負極性電圧が保持されることになる。
次の(n+1)フレームでも同様な動作が繰り返されるが、各行の書込極性が反転されるので、奇数行目の画素容量120には、容量線132の電圧ΔVの下降後に、階調に応じた負極性電圧が保持される一方、偶数行目の画素容量120には、容量線132の電圧ΔVの上昇後に階調に応じた正極性電圧が保持されることになる。
次の(n+1)フレームでも同様な動作が繰り返されるが、各行の書込極性が反転されるので、奇数行目の画素容量120には、容量線132の電圧ΔVの下降後に、階調に応じた負極性電圧が保持される一方、偶数行目の画素容量120には、容量線132の電圧ΔVの上昇後に階調に応じた正極性電圧が保持されることになる。
画素容量120の交流駆動では、電圧LCcomに一定に保たれたコモン電極108に対して、画素電極118に正極性および負極性の電圧を交互に印加するので、画素電極118の電圧は、ノーマリーホワイトモードであれば、図5に示されるように、負極性の黒色に相当する電圧Vb(-)から正極性の黒色に相当する電圧Vb(+)までの範囲Pにわたる。
これに対して、本実施形態では、画素電極を正極性の電圧範囲cとする場合には、データ線を介して印加するデータ信号の電圧を容量線の電圧シフトにより電圧ΔVpixだけ上昇させる一方、画素電極を電圧範囲eとする場合には、データ信号の電圧を容量線の電圧シフトにより電圧ΔVpixだけ下降させるので、データ信号の電圧範囲は狭くて済む。
このため、本実施形態によれば、データ線駆動回路190を構成する素子の耐圧が低く抑えられるだけでなく、データ線の寄生容量により無駄に消費される電力も少なくて済むことになる。
これに対して、本実施形態では、画素電極を正極性の電圧範囲cとする場合には、データ線を介して印加するデータ信号の電圧を容量線の電圧シフトにより電圧ΔVpixだけ上昇させる一方、画素電極を電圧範囲eとする場合には、データ信号の電圧を容量線の電圧シフトにより電圧ΔVpixだけ下降させるので、データ信号の電圧範囲は狭くて済む。
このため、本実施形態によれば、データ線駆動回路190を構成する素子の耐圧が低く抑えられるだけでなく、データ線の寄生容量により無駄に消費される電力も少なくて済むことになる。
また、本実施形態において、1〜320行の容量線132は、例えばi行目の容量線132は、i行目の走査信号がHレベルとなる水平走査期間(H)にわたって、一端側に設けられたTFT151aのみならず、他端側に設けられたTFT151bも介して、両端側から第1容量信号Vc1を供給する構成となっている。そこで以下、この構成による効果を検討することにする。
i行目の容量線132は、i行目の走査信号YiがHレベルとなったときに、i行目のTFT151a等のオンによって第1給電線165に接続され、走査信号YiがLレベルになるとともに走査信号Y(i+1)がHレベルとなったときに、電圧ΔVの変化を与えるべく、第2給電線167に接続される。
ただし、各行の容量線132には、実際には、様々な容量が寄生するとともに、配線抵抗やTFT151aのオン抵抗等によって、一種の積分回路が形成されるので、走査信号がHレベルとなったときに電圧LCcomから電圧Vslまたは電圧Vshへは、理想的にパルス的ではなく積分波形的に変化して、波形鈍りが生じる。
さらに、1〜320行目の容量線132は、それぞれ1〜240列目のデータ線114と電気的な絶縁を保ちつつ交差するので、図2において破線で示されるように、各列のデータ線114と容量を介して結合する。このため、各行の容量線132は、データ線114の電圧変化の影響も受けることにもなる。
なお、波形鈍りとデータ線の電圧変化とでは、どちらの影響が支配的であるかについては、パネルの構成や駆動方法などの様々な条件が絡み合うので、一概には言えない。
ただし、各行の容量線132には、実際には、様々な容量が寄生するとともに、配線抵抗やTFT151aのオン抵抗等によって、一種の積分回路が形成されるので、走査信号がHレベルとなったときに電圧LCcomから電圧Vslまたは電圧Vshへは、理想的にパルス的ではなく積分波形的に変化して、波形鈍りが生じる。
さらに、1〜320行目の容量線132は、それぞれ1〜240列目のデータ線114と電気的な絶縁を保ちつつ交差するので、図2において破線で示されるように、各列のデータ線114と容量を介して結合する。このため、各行の容量線132は、データ線114の電圧変化の影響も受けることにもなる。
なお、波形鈍りとデータ線の電圧変化とでは、どちらの影響が支配的であるかについては、パネルの構成や駆動方法などの様々な条件が絡み合うので、一概には言えない。
ここで、容量線の波形鈍りは、各行の水平走査期間において時間経過とともに回復する。また、データ線114は、水平走査期間の開始時に電圧変化するので、当該電圧変化による容量線への影響についても、各行の水平走査期間において時間が経過するにつれて小さくなる。このため、波形鈍りやデータ線の電圧変化の影響を受けても、各行の水平走査期間の終了時において、当該行の容量線132が電圧Vslまたは電圧Vslに到達していれば、当該行の水平走査期間後に電圧ΔVだけ正しく変化させることができる。
しかしながら、i行目の容量線132が、波形鈍りやデータ線の電圧変化等の影響によって、i行目の水平走査期間の終了時に電圧Vslまたは電圧Vshからずれていると、当該行の水平走査期間後に電圧ΔVだけ変化しない状態が発生する。
例えばi行目の容量線が電圧Vslから電圧ΔVpだけ高い状態で、走査信号YiがHレベルからLレベルになるとともに、走査信号Y(i+1)がHレベルになると、当該i行目の容量線132の電圧変化は、ΔVpだけ少ない(ΔV−ΔVp)しか変化しないことになる。
ここで、i行j列の画素について検討すると、走査信号YiがHレベルとなる期間においてデータ信号Xjが電圧Vjであるとき、走査信号Y(i+1)がHレベルとなったときにi行目の容量線132が電圧(ΔV−ΔVp)しか変化しないと、画素電極118の電圧は、
Vj+{Cs/(Cs+Cpix)}・(ΔV−ΔVp)
となり、本来の電圧よりも、
{Cs/(Cs+Cpix)}・ΔVp
だけ少なく変化し、この電圧に応じた階調となってしまう。
例えばi行目の容量線が電圧Vslから電圧ΔVpだけ高い状態で、走査信号YiがHレベルからLレベルになるとともに、走査信号Y(i+1)がHレベルになると、当該i行目の容量線132の電圧変化は、ΔVpだけ少ない(ΔV−ΔVp)しか変化しないことになる。
ここで、i行j列の画素について検討すると、走査信号YiがHレベルとなる期間においてデータ信号Xjが電圧Vjであるとき、走査信号Y(i+1)がHレベルとなったときにi行目の容量線132が電圧(ΔV−ΔVp)しか変化しないと、画素電極118の電圧は、
Vj+{Cs/(Cs+Cpix)}・(ΔV−ΔVp)
となり、本来の電圧よりも、
{Cs/(Cs+Cpix)}・ΔVp
だけ少なく変化し、この電圧に応じた階調となってしまう。
この現象は、i行j列だけでなく、i行目の容量線132に対応する画素1行分について同様に発生するので、横方向の表示むらとなって視認されることになる。
なお、この説明では、i行目に対して正極性が指定された場合であって、i行目の容量線がi行目の水平走査期間の終了時に電圧Vslから電圧ΔVpだけ高い状態を例にとって説明したが、負極性が指定された場合であって、i行目の容量線がi行目の水平走査期間の終了時に電圧Vshから電圧ΔVpだけ低い状態でも同様な横方向の表示むらが発生する。
なお、この説明では、i行目に対して正極性が指定された場合であって、i行目の容量線がi行目の水平走査期間の終了時に電圧Vslから電圧ΔVpだけ高い状態を例にとって説明したが、負極性が指定された場合であって、i行目の容量線がi行目の水平走査期間の終了時に電圧Vshから電圧ΔVpだけ低い状態でも同様な横方向の表示むらが発生する。
ここで、波形鈍りやデータ線の電圧変化の影響については、概算すると、容量線に第1容量信号Vc1を供給するトランジスタのオン抵抗と容量線の抵抗成分との和に、当該容量線にかかる容量を乗じた積で示すことができる。
ここで、容量線132に対して、一端側のTFT151aのみによって第1容量信号Vc1を供給する構成(以下、便宜的に「参照構成」と称する)では、波形鈍りやデータ線の電圧変化等の影響を受けにくくするため、当該TFT151aのオン抵抗を小さくすることが考えられる。ここで、1行分の容量線の抵抗成分をRhとし、当該容量線にかかる容量をChとしたとき、TFT151aのオン抵抗を半分のR/2としたときに、波形鈍りやデータ線の電圧変化の影響については、
(R/2+Rh)Ch
で示され、展開すると、
R・Ch/2+Rh・Ch……(1)
と表すことができる。
ここで、容量線132に対して、一端側のTFT151aのみによって第1容量信号Vc1を供給する構成(以下、便宜的に「参照構成」と称する)では、波形鈍りやデータ線の電圧変化等の影響を受けにくくするため、当該TFT151aのオン抵抗を小さくすることが考えられる。ここで、1行分の容量線の抵抗成分をRhとし、当該容量線にかかる容量をChとしたとき、TFT151aのオン抵抗を半分のR/2としたときに、波形鈍りやデータ線の電圧変化の影響については、
(R/2+Rh)Ch
で示され、展開すると、
R・Ch/2+Rh・Ch……(1)
と表すことができる。
これに対して、第1実施形態では、容量線132に対して両端のTFT151a、151bから第1容量信号Vc1を供給するので、各行の容量線132をそれぞれ中心で分断した構成と等価になる。このため、1行分の容量線の抵抗成分は半分のRh/2となり、当該容量線にかかる容量についても半分のCh/2となる。
このため、波形鈍りやデータ線の電圧変化の影響については、
(R+Rh/2)Ch/2
で示され、展開すると、
R・Ch/2+Rh・Ch/4……(2)
と表すことができる。
このため、波形鈍りやデータ線の電圧変化の影響については、
(R+Rh/2)Ch/2
で示され、展開すると、
R・Ch/2+Rh・Ch/4……(2)
と表すことができる。
参照構成において、1つのTFT151aのオン抵抗を半分にするためには、トランジスタサイズがほぼ2倍必要となる。一方、本実施形態では、第1容量信号Vc1を容量線132に対して一端側のTFT151aと他端側のTFT151bとの2つによって供給する。このため、トランジスタサイズについてのみ着目すると、参照構成と本実施形態とでは、サイズ2倍のトランジスタが1個必要とするか、サイズが1倍のトランジスタを2個必要とするか、の違いに過ぎないから、ほとんど差がない。
しかしながら、波形鈍りやデータ線の電圧変化の影響についてみたとき、本実施形態による(2)は、参照構成による(1)と比較して第2項が四分の一となるので、横方向の表示むらを大きく低減することができることが判る。換言すれば、第1実施形態によれば、トランジスタのサイズを必要上に大きくしないでも、横方向の表示むらを低減することができる、ということになる。
さらに、各行の容量線132には、ある程度の配線抵抗が存在するので、参照構成では、TFT151aが設けられる一端側よりも、その反対の他端側の方が、抵抗分が大きくなる。このため、参照構成では、横方向の表示むらの程度が、表示領域100の左右で異なる、といった現象も発生する。これに対して、本実施形態では、第1容量信号Vc1を容量線132の両端側から供給するので、横方向の表示むらが仮に視認されたとしても、その程度が左右で異なってしまう現象の発生を抑えることができる。
しかしながら、波形鈍りやデータ線の電圧変化の影響についてみたとき、本実施形態による(2)は、参照構成による(1)と比較して第2項が四分の一となるので、横方向の表示むらを大きく低減することができることが判る。換言すれば、第1実施形態によれば、トランジスタのサイズを必要上に大きくしないでも、横方向の表示むらを低減することができる、ということになる。
さらに、各行の容量線132には、ある程度の配線抵抗が存在するので、参照構成では、TFT151aが設けられる一端側よりも、その反対の他端側の方が、抵抗分が大きくなる。このため、参照構成では、横方向の表示むらの程度が、表示領域100の左右で異なる、といった現象も発生する。これに対して、本実施形態では、第1容量信号Vc1を容量線132の両端側から供給するので、横方向の表示むらが仮に視認されたとしても、その程度が左右で異なってしまう現象の発生を抑えることができる。
<第1実施形態の応用・変形>
上述した第1実施形態では、次のような応用・変形が可能である。
走査線反転方式に限られず、フレーム期間における書込極性を各行にわたって同一とする面反転(フレーム反転)方式としても良い。フレーム反転方式とする場合、極性指定信号Pol、第1容量信号Vc1および第2容量信号Vc2については、例えば図10に示されるようなものとなる。
すなわち、面反転方式とする場合、極性指定信号Polはフレーム期間毎に極性反転し、第1容量信号Vc1は、正極性書込が指定されたフレームにおいて電圧Vslとなり、負極性書込が指定されたフレームにおいて電圧Vshとなる。なお、第2容量信号Vc2は、電圧LCcomで一定として良い。
上述した第1実施形態では、次のような応用・変形が可能である。
走査線反転方式に限られず、フレーム期間における書込極性を各行にわたって同一とする面反転(フレーム反転)方式としても良い。フレーム反転方式とする場合、極性指定信号Pol、第1容量信号Vc1および第2容量信号Vc2については、例えば図10に示されるようなものとなる。
すなわち、面反転方式とする場合、極性指定信号Polはフレーム期間毎に極性反転し、第1容量信号Vc1は、正極性書込が指定されたフレームにおいて電圧Vslとなり、負極性書込が指定されたフレームにおいて電圧Vshとなる。なお、第2容量信号Vc2は、電圧LCcomで一定として良い。
また、容量線駆動回路150aについては、i行目でいえば、走査信号Y(i+1)がHレベルからLレベルに変化した後の期間においても、i行目の容量線132を、第2給電線167に接続するために、TFT151aに加えてTFT153、154を設けたが、i行目のTFT152のゲート電極を、次の(i+1)行目の走査線に接続して、TFT153、154を省略しても良い。ただし、省略した構成にすると、i行目でいえば、走査信号Y(i+1)がHレベルからLレベルに変化した後の期間において、i行目の容量線132が電気的にどこにも接続されない状態となるので、例えば、データ線の電圧変化の影響を受けて横方向の表示むらが発生する可能性が高くなる。
<第2実施形態>
次に、本発明の第2実施形態に係る電気光学装置について説明する。図11は、第2実施形態に係る電気光学装置の構成を示すブロック図である。
図11に示す構成が図1に示した第1実施形態と相違する部分は、容量線駆動回路150aにおいて各行に対応してTFT176aが設けられている点、並びに、検出線185、オペアンプ30および抵抗素子32を備える点である。そこで以下については、これらの相違点を中心に説明することにする。
次に、本発明の第2実施形態に係る電気光学装置について説明する。図11は、第2実施形態に係る電気光学装置の構成を示すブロック図である。
図11に示す構成が図1に示した第1実施形態と相違する部分は、容量線駆動回路150aにおいて各行に対応してTFT176aが設けられている点、並びに、検出線185、オペアンプ30および抵抗素子32を備える点である。そこで以下については、これらの相違点を中心に説明することにする。
まず、容量線駆動回路150aには、各行の容量線132に対応して検出トランジスタとして機能するTFT176aがそれぞれ設けられている。ここで、i行目のTFT176aは、そのゲート電極がi行目の走査線に112に接続され、そのソース電極がi行目の容量線132に接続され、そのドレイン電極が検出線185に接続されている。なお、検出線185は、各行のTFT176aのドレイン電極に対して共通接続される。
オペアンプ30の反転入力端(−)は、検出線185に接続される。一方、オペアンプ30の非反転入力端(+)には、制御回路20からの目標信号Vc1refが供給され、その出力端は、第1給電線165に接続されている。なお、抵抗素子32は、オペアンプ30の出力端と反転入力端(−)との間に介挿されている。
この第2実施形態において、制御回路20から供給される目標信号Vc1refは、図3における第1容量信号Vc1と同波形である。
この第2実施形態において、制御回路20から供給される目標信号Vc1refは、図3における第1容量信号Vc1と同波形である。
この第2実施形態によれば、オペアンプ30の出力の一部は、抵抗素子32を介して反転入力端(−)に帰還されるので、オペアンプ30は、検出線185の電圧が目標信号Vc1refの電圧となるように第1容量信号Vc1の電圧を制御して出力することになる。このため、オペアンプ30は、抵抗素子32とともに、容量信号出力回路を構成することになる。ここで、走査信号YiがHレベルとなる水平走査期間(H)では、i行目のTFT176aがオンするので、検出線185にはi行目の容量線132の(実際の)電圧が現れる。一方、目標信号Vc1refは、当該水平走査期間(H)において正極性書込が指定されていれば、電圧Vslであり、負極性書込が指定されていれば、電圧Vshである。このため、オペアンプ30は、は、i行目の容量線132に対して、正極性書込が指定されていれば電圧Vslとなるように、負極性書込が指定されていれば電圧Vshとなるように、それぞれ負帰還制御する。
したがって、第2実施形態によれば、第1実施形態と比較すると、走査信号YiがHレベルとなる水平走査期間(H)の終了時に、i行目の容量線132を、波形鈍りやデータ線の電圧変化の程度によらずに、電圧Vslまたは電圧Vshの一方に、より正確に安定化させることが可能となる。
ここでは動作説明を、i行目で代表させて説明しているが、1〜320行については同様に、順番に実行される。
このため、第2実施形態によれば、第1実施形態と同様に、データ線の電圧振幅を狭めることができるだけなく、第1実施形態と比較して、横方向に発生する表示むらの発生や、その表示むら程度が左右で異なる現象を、より確実に抑えることが可能となる。
ここでは動作説明を、i行目で代表させて説明しているが、1〜320行については同様に、順番に実行される。
このため、第2実施形態によれば、第1実施形態と同様に、データ線の電圧振幅を狭めることができるだけなく、第1実施形態と比較して、横方向に発生する表示むらの発生や、その表示むら程度が左右で異なる現象を、より確実に抑えることが可能となる。
なお、第2実施形態では、各行の容量線132において一端側で電圧検出を行う構成としたが、TFT176aを容量線駆動回路150bの側に設けて他端側で電圧検出を行う構成としても良い。
<第3実施形態>
次に、本発明の第3実施形態に係る電気光学装置について説明する。図12は、第3実施形態に係る電気光学装置の構成を示すブロック図である。
第2実施形態では、各行の容量線132において一端側または他端側で電圧検出を行うとともに、第1容量信号Vc1を一端側と他端側とに供給する構成としたが、この図に示される第3実施形態では、各行の容量線132における電圧検出・第1容量信号Vc1の供給を、一端側と他端側とでそれぞれ独立して行う構成としたものである。
次に、本発明の第3実施形態に係る電気光学装置について説明する。図12は、第3実施形態に係る電気光学装置の構成を示すブロック図である。
第2実施形態では、各行の容量線132において一端側または他端側で電圧検出を行うとともに、第1容量信号Vc1を一端側と他端側とに供給する構成としたが、この図に示される第3実施形態では、各行の容量線132における電圧検出・第1容量信号Vc1の供給を、一端側と他端側とでそれぞれ独立して行う構成としたものである。
詳細には、容量線駆動回路150aにあっては各行にTFT176aが設けられる点については第2実施形態と同様であるが、容量線駆動回路150bにあっても各行にTFT176bがそれぞれ設けられる。
このうち、各行におけるTFT176a(一端側検出トランジスタ)のドレイン電極は一端側の検出線185aに共通接続され、当該検出線185aがオペアンプ30aの反転入力端(−)に接続される一方、オペアンプ30aの出力端が一端側の第1給電線165aに接続されるとともに、抵抗素子32aを介して反転入力端(−)に帰還されている。同様に、各行におけるTFT176b(他端側検出トランジスタ)のドレイン電極は他端側の検出線185bに共通接続され、当該検出線185bがオペアンプ30bの反転入力端(−)に接続される一方、オペアンプ30bの出力端が一端側の第1給電線165bに接続されるとともに、抵抗素子32bを介して反転入力端(−)に帰還されている。
そして、オペアンプ30a、30bの非反転入力端(+)には、それぞれ目標信号Vc1refが供給されている。
このうち、各行におけるTFT176a(一端側検出トランジスタ)のドレイン電極は一端側の検出線185aに共通接続され、当該検出線185aがオペアンプ30aの反転入力端(−)に接続される一方、オペアンプ30aの出力端が一端側の第1給電線165aに接続されるとともに、抵抗素子32aを介して反転入力端(−)に帰還されている。同様に、各行におけるTFT176b(他端側検出トランジスタ)のドレイン電極は他端側の検出線185bに共通接続され、当該検出線185bがオペアンプ30bの反転入力端(−)に接続される一方、オペアンプ30bの出力端が一端側の第1給電線165bに接続されるとともに、抵抗素子32bを介して反転入力端(−)に帰還されている。
そして、オペアンプ30a、30bの非反転入力端(+)には、それぞれ目標信号Vc1refが供給されている。
第3実施形態によれば、容量線132の電圧を一端側および他端側でそれぞれ検出し、一端側で検出した電圧が目標信号Vc1refとなるように一端側の第1給電線165aの電圧を制御するとともに、他端側で検出した電圧が目標信号Vc1refとなるように他端側の第1給電線165bの電圧を制御するので、第2実施形態と比較して、横方向に発生する表示むらの発生や、特に当該表示むら程度が左右で異なる現象を、さらに確実に抑えることが可能となる。
<第1乃至第3実施形態の関連事項>
上述した実施形態において、容量線駆動回路150a、150bの構成素子については薄膜トランジスタとしてTFT116と共通プロセスで素子基板に形成する構成を例にとって説明したが、別体のICチップを素子基板に実装して、トランジスタとして構成しても良い。また、ICチップを素子基板側に実装する際には、容量線駆動回路150aを、走査線駆動回路140、データ線駆動回路190とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路20についても素子基板に造り込む構成としても良い。
また、画素容量120については、透過型ではなく、反射型として良いし、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
上述した実施形態において、容量線駆動回路150a、150bの構成素子については薄膜トランジスタとしてTFT116と共通プロセスで素子基板に形成する構成を例にとって説明したが、別体のICチップを素子基板に実装して、トランジスタとして構成しても良い。また、ICチップを素子基板側に実装する際には、容量線駆動回路150aを、走査線駆動回路140、データ線駆動回路190とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路20についても素子基板に造り込む構成としても良い。
また、画素容量120については、透過型ではなく、反射型として良いし、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
上述した実施形態では、容量線駆動回路150aにおいて、i行目の容量線132に対応するTFT154のゲート電極を、次の(i+1)行の走査線112に接続したが、一定の行数m(mは2以上の整数)だけ離間した走査線112に接続する構成でも良い。ただし、離間行数mが多くなると、i行目のTFT154のゲート電極を、(i+m)行目の走査線112に接続する必要があり、配線が複雑化する。
また、最終の320行目の容量線132に対応するTFT154までを駆動するために、ダミーの走査線112がm行必要となる。ただし、各実施形態のようにmが「1」であれば、垂直帰線期間をなくして、320行目の容量線132に対応するTFT154のゲート電極を、1行目の走査線112に接続する構成とすれば、また、例えばmが「2」であれば、垂直帰線期間をなくして、319、320行目の容量線132に対応するTFT154のゲート電極を、それぞれ1、2行目の走査線112に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
また、垂直帰線期間においては書込極性を指定することは無意味であるので、極性指定信号Polなどの論理信号を一定のレベルに固定しても良い。さらに、コモン電極108の信号Vcomを、正極性書込が指定されたときに低位とし、負極性書込が指定されたときに高位として切り替える構成でも良い。
また、最終の320行目の容量線132に対応するTFT154までを駆動するために、ダミーの走査線112がm行必要となる。ただし、各実施形態のようにmが「1」であれば、垂直帰線期間をなくして、320行目の容量線132に対応するTFT154のゲート電極を、1行目の走査線112に接続する構成とすれば、また、例えばmが「2」であれば、垂直帰線期間をなくして、319、320行目の容量線132に対応するTFT154のゲート電極を、それぞれ1、2行目の走査線112に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
また、垂直帰線期間においては書込極性を指定することは無意味であるので、極性指定信号Polなどの論理信号を一定のレベルに固定しても良い。さらに、コモン電極108の信号Vcomを、正極性書込が指定されたときに低位とし、負極性書込が指定されたときに高位として切り替える構成でも良い。
また、各実施形態では、画素容量120として画素電極118とコモン電極108とで液晶105を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
一方、各実施形態では、垂直走査方向を図1において上から下方向に向かった方向としているので、i行目の容量線132に対応するTFT152のゲート電極を、(i+1)行目の走査線112に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には(i−1)行目の走査線112に接続すれば良い。すなわち、i行目の容量線132に対応するTFT152のゲート電極については、i行目の走査線以外の走査線であって、i行目の走査線に選択電圧の印加終了後に、選択電圧が印加される走査線112に接続される構成であれば良い。
一方、各実施形態では、垂直走査方向を図1において上から下方向に向かった方向としているので、i行目の容量線132に対応するTFT152のゲート電極を、(i+1)行目の走査線112に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には(i−1)行目の走査線112に接続すれば良い。すなわち、i行目の容量線132に対応するTFT152のゲート電極については、i行目の走査線以外の走査線であって、i行目の走査線に選択電圧の印加終了後に、選択電圧が印加される走査線112に接続される構成であれば良い。
さらに、画素容量120はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行うとしても良いし、さらに、例えばGを、YG(黄緑)およびEG(エメラルドグリーン)に分けて、これらの4色の画素で1ドットを構成して、広色帯化を図った構成としても良い。
上述した説明では、書込極性の基準をコモン電極108に印加される電圧LCcomとしているが、これは、画素110におけるTFT116が理想的なスイッチとして機能する場合であり、実際には、TFT116のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極(画素電極118)の電位が低下する現象(プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる)が発生する。液晶の劣化を防止するためには、上述したように画素容量120については交流駆動としなければならないが、コモン電極108への印加電圧LCcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込による画素容量120の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう(TFT116がnチャネルの場合)。このため、実際には、書込極性の基準電圧とコモン電極108の電圧LCcomとを別々として、書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧LCcomよりも高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量130は、直流的には絶縁されているので、第1給電線165と第2給電線167に印加されている電位差だけが上述の関係となっていれば良いので、例えば電圧LCcomとの電位差は何ボルトであっても構わない。
さらに、蓄積容量130は、直流的には絶縁されているので、第1給電線165と第2給電線167に印加されている電位差だけが上述の関係となっていれば良いので、例えば電圧LCcomとの電位差は何ボルトであっても構わない。
<電子機器>
次に、上述した実施形態に係る電気光学装置10を表示装置として有する電子機器について説明する。図13は、いずれかの実施形態に係る電気光学装置10を用いた携帯電話1200の構成を示す図である。
この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、上述した電気光学装置10を備えるものである。なお、電気光学装置10のうち、表示領域100に相当する部分の構成要素については外観としては現れない。
次に、上述した実施形態に係る電気光学装置10を表示装置として有する電子機器について説明する。図13は、いずれかの実施形態に係る電気光学装置10を用いた携帯電話1200の構成を示す図である。
この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、上述した電気光学装置10を備えるものである。なお、電気光学装置10のうち、表示領域100に相当する部分の構成要素については外観としては現れない。
なお、電気光学装置10が適用される電子機器としては、図13に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型(またはモニタ直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、フォトストレージビューワ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置10が適用可能であることは言うまでもない。
10…電気光学装置、20…制御回路、30…オペアンプ、32…抵抗素子、100…表示領域、108…コモン電極、110…画素、112…走査線、114…データ線、116…TFT、120…画素容量、130…蓄積容量、132…容量線、140…走査線駆動回路、150a、150b…容量線駆動回路、151a、151b、152〜154、176a、176b…TFT、165…第1給電線、167…第2給電線、
185…検出線、1200…携帯電話
185…検出線、1200…携帯電話
Claims (7)
- 複数の走査線と、
複数のデータ線と、
前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、
各々は、
一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動回路であって、
前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、
一の容量線に対し、
当該一の容量線に対応する走査線に選択電圧が印加される期間に所定電圧を印加し、
前記選択電圧の印加が終了した後に、前記所定電圧から予め定められた値だけ相違した電圧を印加する容量線駆動回路と、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
前記容量線駆動回路は、
前記複数の容量線の各々に対応して、少なくとも第1トランジスタおよび供給トランジスタの組を含み、
一の容量線に対応する前記第1トランジスタおよび前記供給トランジスタのゲート電極が当該一の容量線に対応する走査線にそれぞれ接続され、
前記第1トランジスタのドレイン電極が前記画素の配列領域に対して当該一の容量線の一端側に接続され、前記供給トランジスタのドレイン電極が前記配列領域に対して当該一の容量線の他端側に接続されて、
前記選択電圧が印加された走査線に対応する容量線に対し、前記第1および供給トランジスタをそれぞれ介して前記所定電圧を印加する
ことを特徴とする電気光学装置の駆動回路。 - 一の画素容量では、前記コモン電極に対する画素電極の電位が高位側となる正極性書込と低位側となる負極性書込とが交互に実行され、
前記容量線駆動回路は、
前記正極性書込となる画素容量の容量線に対し前記所定電圧として低位電圧を印加し、
前記負極性書込となる画素容量の容量線に対し前記所定電圧として高位電圧を印加する
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記容量線の各々に対応して、前記第1トランジスタおよび供給トランジスタに加え、第2乃至第4トランジスタを含み、
一の容量線に対応する第1、供給、第2乃至第4トランジスタのうち、
前記第1トランジスタおよび前記供給トランジスタのソース電極は、前記所定電圧を給電する第1給電線に接続され、
前記第2トランジスタは、ゲート電極が前記第3および第4トランジスタの共通ドレイン電極に接続され、ソース電極が前記所定電圧から予め定められた値だけ相違した電圧を給電する第2給電線に接続され、ドレイン電極が前記第1トランジスタのドレイン電極とともに当該一の容量線に接続され、
前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第2トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第4トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が前記第2トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続された
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 前記容量線の各々に対応して設けられた複数の検出トランジスタと、
前記第1給電線に給電する容量信号出力回路と、
を有し、
一の容量線に対応する前記検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が当該一の容量線に接続され、ドレイン電極が検出線に接続され、
前記容量信号出力回路は、前記検出線の電圧が前記所定電圧となるように前記第1給電線に給電する電圧を制御する
ことを特徴とする請求項3に記載の電気光学装置の駆動回路。 - 前記容量線の各々に対応して設けられた一端側検出トランジスタおよび他端側検出トランジスタの複数組と、
第1容量信号出力回路と、
第2容量信号出力回路と、
を有し、
前記第1トランジスタのソース電極は、一端側給電線に接続され、
前記供給トランジスタのソース電極は、他端側給電線に接続され、
一の容量線に対応する前記一端側検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記配列領域に対して当該一の容量線の一端側に接続され、ドレイン電極が一端側検出線に接続され、
当該一の容量線に対応する前記他端側検出トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記配列領域に対して当該一の容量線の他端側に接続され、ドレイン電極が他端側検出線に接続され、
前記第1容量信号出力回路は、前記一端側検出線の電圧が前記所定電圧となるように前記一端側給電線に給電する電圧を制御し、
前記第2容量信号出力回路は、前記他端側検出線の電圧が前記所定電圧となるように前記他端側給電線に給電する電圧を制御する
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 複数の走査線と、
複数のデータ線と、
前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、
各々は、
一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
を含む画素と、
前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、
一の容量線に対し、
当該一の容量線に対応する走査線に選択電圧が印加される期間に所定電圧を印加し、
前記選択電圧の印加が終了した後に、前記所定電圧から予め定められた値だけ相違した電圧を印加する容量線駆動回路と、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
前記容量線駆動回路は、
前記複数の容量線の各々に対応して、少なくとも第1トランジスタおよび供給トランジスタの組を含み、
一の容量線に対応する前記第1トランジスタおよび前記供給トランジスタのゲート電極が当該一の容量線に対応する走査線にそれぞれ接続され、
前記第1トランジスタのドレイン電極が前記画素の配列領域に対して当該一の容量線の一端側に接続され、前記供給トランジスタのドレイン電極が前記配列領域に対して当該一の容量線の他端側に接続されて、
前記選択電圧が印加された走査線に対応する容量線に対し、前記第1および供給トランジスタをそれぞれ介して前記所定電圧を印加する
ことを特徴とする電気光学装置。 - 請求項6に記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011894A JP2009175277A (ja) | 2008-01-22 | 2008-01-22 | 電気光学装置、駆動回路および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011894A JP2009175277A (ja) | 2008-01-22 | 2008-01-22 | 電気光学装置、駆動回路および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009175277A true JP2009175277A (ja) | 2009-08-06 |
JP2009175277A5 JP2009175277A5 (ja) | 2010-09-16 |
Family
ID=41030467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008011894A Withdrawn JP2009175277A (ja) | 2008-01-22 | 2008-01-22 | 電気光学装置、駆動回路および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009175277A (ja) |
-
2008
- 2008-01-22 JP JP2008011894A patent/JP2009175277A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100949636B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전기기기 | |
JP4277894B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4241781B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
KR100927516B1 (ko) | 전기 광학 장치, 구동 회로 및 전자기기 | |
JP4720261B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4254824B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2002055325A (ja) | スイング共通電極を利用した液晶表示装置及びその駆動方法 | |
JP4670834B2 (ja) | 電気光学装置、電気光学装置の駆動回路及び電気機器 | |
JP2008102242A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009175278A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4192980B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2005128101A (ja) | 液晶表示装置 | |
JP4428401B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4215109B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009162983A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
JP2009192666A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4929852B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009175277A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008040202A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009223173A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009192625A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009162982A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
JP4858521B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008292536A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4811445B2 (ja) | 電気光学装置、駆動回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111219 |