JP2009171101A - デジタル遅延補間信号発生方法及びその装置 - Google Patents
デジタル遅延補間信号発生方法及びその装置 Download PDFInfo
- Publication number
- JP2009171101A JP2009171101A JP2008005601A JP2008005601A JP2009171101A JP 2009171101 A JP2009171101 A JP 2009171101A JP 2008005601 A JP2008005601 A JP 2008005601A JP 2008005601 A JP2008005601 A JP 2008005601A JP 2009171101 A JP2009171101 A JP 2009171101A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- value
- sample point
- signal
- digital delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
【解決手段】最小遅延時間(ディレー分解能)より長い周期(低いサンプル周期)で信号をA/D変換し、最小遅延時間に相当する周期の振幅値をデジタル的に補間し、最小遅延時間でサンプリングされた信号を得る際、元のサンプル点のサンプル値a〜eをナイキストフィルタを用いてデジタル的に補間することにより、サンプル周期Tsより短い遅延時間を持つデジタル遅延補間信号を新サンプル点Aで生成することができる。
【選択図】図5
Description
まず、図2Aに示すサンプル周期Ts=1/fsでA/D変換器14によりサンプリングされたアナログ信号Siを、図2Bに示すように、サンプル周期Tsの1/4時間サンプルに変換する場合の処理手順を説明する。
図3、図4、図5A、図5B、及び図5Cを参照して説明した上記の基本処理手順では、元のサンプル周期Tsに対して1/4サンプル周期(サンプル時間)Ts/4の信号を生成しているが、フェージングシミュレータ10で要求される最小遅延時間は0.1[ns]であるので、0.1[ns]周期で基本処理手順を実行する必要があり、現時点では、ハードウエアの実現性に乏しい。もちろん、ハードウエアの発展に伴い、この基本処理手順により元のサンプル周期Tsに対して1/4サンプル周期での信号を実用的に作成することができる。
14…A/D変換器 16…デジタル遅延回路
18…D/A変換器 20…ローパスフィルタ
22…レイリーフェージング発生回路 24…合成回路
26…出力端子
Claims (2)
- サンプル周期Ts(周波数fs=1/Ts)でA/D変換されたアナログ信号の各サンプル点のサンプル値に対し時間Ts/n(nは、2以上の自然数)前の各サンプル点のサンプル値を補間により生成するデジタル遅延補間信号発生方法であって、
アナログ信号の前記各サンプル点の前記各サンプル値と、該各サンプル値の1つ前のサンプル値との間のn−1個の各仮想サンプル点の各サンプル値を仮にゼロと置く過程と、
アナログ信号の前記各サンプル点の前記各サンプル値に対して、アナログ信号の前記各サンプル点で値が1、この両隣の前記各サンプル点で値がゼロとなるインパルス応答を持ち、周波数fs/2以上で振幅がゼロとなるナイキストフィルタ又は周波数fs/2以上近傍の周波数で振幅がゼロとなる前記ナイキストフィルタに近似するフィルタを通す過程と、
アナログ信号の前記各サンプル点の時間Ts/n前の前記各仮想サンプル点のサンプル値を生成する際、当該各仮想サンプル点の前記インパルス応答値の和を当該サンプル値として生成する過程と、
を備えることを特徴とするデジタル遅延補間信号発生方法。 - 請求項1記載の方法を用いて、サンプル周期TsでA/D変換されたアナログ信号の各サンプル点のサンプル値に対し時間Ts/n(nは、2以上の自然数)前の各サンプル点のサンプル値を補間により生成して出力するデジタル遅延補間信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005601A JP2009171101A (ja) | 2008-01-15 | 2008-01-15 | デジタル遅延補間信号発生方法及びその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005601A JP2009171101A (ja) | 2008-01-15 | 2008-01-15 | デジタル遅延補間信号発生方法及びその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009171101A true JP2009171101A (ja) | 2009-07-30 |
Family
ID=40971821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005601A Pending JP2009171101A (ja) | 2008-01-15 | 2008-01-15 | デジタル遅延補間信号発生方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009171101A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296512A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | くし形フィルタ |
JPH11330913A (ja) * | 1998-05-18 | 1999-11-30 | Sharp Corp | デジタルフィルタ |
JP2004260774A (ja) * | 2003-02-28 | 2004-09-16 | Hitachi Ltd | 移動通信システムにおける伝搬路推定方法 |
-
2008
- 2008-01-15 JP JP2008005601A patent/JP2009171101A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296512A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | くし形フィルタ |
JPH11330913A (ja) * | 1998-05-18 | 1999-11-30 | Sharp Corp | デジタルフィルタ |
JP2004260774A (ja) * | 2003-02-28 | 2004-09-16 | Hitachi Ltd | 移動通信システムにおける伝搬路推定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5006403B2 (ja) | 無線周波数増幅器のスイッチ変調 | |
US9100030B1 (en) | Real-time modification of waveform characteristics in arbitrary waveform generator | |
US20060122814A1 (en) | Method and apparatus for digital signal processing analysis and development | |
Papenfuss et al. | Implementation of a real-time, frequency selective, RF channel simulator using a hybrid DSP-FPGA architecture | |
JP3730961B2 (ja) | チャンネル・シミュレーションの実行方法及びチャンネル・シミュレータ | |
CN109655644B (zh) | 一种降低任意波信号输出抖动的方法和装置 | |
JP2017502560A (ja) | 消去パルス波高因子の低減 | |
JP2018031655A (ja) | 模擬目標発生装置及び方法 | |
CN107484197B (zh) | 任意多普勒功率谱的无线衰落信道模拟装置及方法 | |
JP2004328436A (ja) | A/d変換装置 | |
JP2013135401A (ja) | リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法 | |
JP5603890B2 (ja) | 信号発生方法および信号発生システム | |
JP2009171101A (ja) | デジタル遅延補間信号発生方法及びその装置 | |
CN113406369B (zh) | 一种超宽带时变运动多体制多信号生成方法 | |
WO2012122908A1 (zh) | 模拟射频信号生成方法及系统 | |
JP2010130185A (ja) | サンプリングレート変換回路 | |
Naghmash et al. | FPGA implementation of software defined radio model based 16QAM | |
KR20080102848A (ko) | 다이렉트 샘플링 방식 무선 수신장치 및 방법 | |
Saad et al. | An efficient designed prototype technique for OFDM PAPR reduction using FPGA | |
CN103716018B (zh) | 数字宽带激励源实现装置及方法 | |
JP6266169B2 (ja) | 送信装置、受信装置および通信システム | |
JP3074603B2 (ja) | フェージングシミュレータ | |
Thiel et al. | Digital asynchronous signal interpolation and clock domain crossing | |
JP4445358B2 (ja) | フェージング信号生成器及びマルチパスフェージングシミュレータ | |
JP2008227861A (ja) | 雑音信号発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130430 |