JP2009170699A - 半導体装置の検査装置および検査方法 - Google Patents

半導体装置の検査装置および検査方法 Download PDF

Info

Publication number
JP2009170699A
JP2009170699A JP2008007927A JP2008007927A JP2009170699A JP 2009170699 A JP2009170699 A JP 2009170699A JP 2008007927 A JP2008007927 A JP 2008007927A JP 2008007927 A JP2008007927 A JP 2008007927A JP 2009170699 A JP2009170699 A JP 2009170699A
Authority
JP
Japan
Prior art keywords
light
received
semiconductor device
semiconductor package
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008007927A
Other languages
English (en)
Inventor
Michio Ono
道夫 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008007927A priority Critical patent/JP2009170699A/ja
Publication of JP2009170699A publication Critical patent/JP2009170699A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】従来の半導体装置の検査装置は、気泡などが存在しても光を完全に遮断することがないアンダーフィル剤の充填状態を検査するために、そのまま適用することは困難である。
【解決手段】半導体パッケージ12を、該半導体パッケージ12の一面に形成されたはんだバンプ13により回路基板11に接続し、接続した半導体パッケージ12と回路基板11との間の隙間15にアンダーフィル剤16を充填して構成した半導体装置10の検査装置1であって、前記半導体装置10の前記アンダーフィル剤16内へ光を照射する発光具2と、前記発光具2から発光され前記アンダーフィル剤16内を透過した光を受光する受光具3と、前記受光具3の受光量を算出し、前記受光量の多少により前記アンダーフィル剤16の充填状態の良否を判定する制御装置5とを有する。
【選択図】 図1

Description

本発明は、半導体パッケージを、該半導体パッケージの一面に形成されたバンプにより回路基板に接続し、接続した半導体パッケージと回路基板との間の隙間に樹脂を充填して構成した半導体装置の検査装置および検査方法に関する。
近年、半導体装置の小型および高密度化に伴って、その一面にはんだなどにて構成される多数のバンプを配列したBGA(Ball Grid Array)やCSP(Chip Size Package)などの半導体パッケージを回路基板に表面実装して構成される半導体装置が、多く用いられている。
このようなBGAやCSPなどの半導体パッケージを回路基板に表面実装した半導体装置は、例えば特許文献1に示すようなものがある。
また、BGAやCSPなどの半導体パッケージを回路基板に表面実装した半導体装置においては、前記半導体パッケージのバンプと回路基板との接合面積が小さい場合などに、接合した半導体パッケージと回路基板との間の隙間にエポキシ樹脂などの樹脂(アンダーフィル剤)を充填して、半導体パッケージと回路基板との接合強度を高めて、両者の接合信頼性を向上している。
このように、前記アンダーフィル剤は、接合信頼性を確保するものであるため、半導体パッケージと回路基板との隙間内に密に充填されていることが好ましい。
つまり、充填されたアンダーフィル剤の中に気泡や異物などが混入していると、アンダーフィル剤と半導体パッケージおよび回路基板との接合面積が減少したり、アンダーフィル剤の強度が低下したりするため、接合信頼性が低下するおそれがある。
従って、半導体パッケージと回路基板との隙間内にアンダーフィル剤を充填して構成した半導体装置においては、アンダーフィル剤の充填状態を検査することが重要である。
半導体装置におけるアンダーフィル剤の充填状態の検査としては、例えば回路基板に実装された半導体パッケージを該回路基板から剥がしてアンダーフィル剤の充填状態を確認する方法があるが、このような検査方法は半導体装置が検査のために破壊される破壊検査であるため、極一部の製品を抜き取りで検査するだけであり、全数を検査することができないので、アンダーフィル剤の充填状態を全ての製品について保証することが困難であり、好ましくない。
これに対して、半導体パッケージを破壊しないでアンダーフィル剤の充填状態を確認することができる非破壊検査は、全ての製品に対して行うことができ、アンダーフィル剤の充填状態を全ての製品について保証することが可能であるため好ましい。
半導体装置におけるアンダーフィル剤の充填状態を非破壊検査により検査する方法としては、例えば特許文献1に示すように、半導体装置の上面側または下面側からエックス線を照射してアンダーフィル剤のエックス線透過像を取得し、取得したエックス線透過像に基づいてアンダーフィル剤の充填状態を検査する方法がある。
また、BGAなどの半導体パッケージを回路基板に表面実装した半導体装置におけるアンダーフィル剤の充填状態を検査する方法に類似する検査方法として、特許文献2に示すように、BGAパッケージを回路基板に接合して構成した半導体装置におけるはんだボールの接合状態を検査する検査方法が開示されている。
特許文献2においては、BGAパッケージのはんだボールの接合部の隙間に光線を照射して、前記隙間を通過した光線を受光素子により受光して、その受光状態に基づいてはんだボールの接合状態を検査するように構成している。
特開2007−180361号公報 特開2006−41167号公報
前述の特許文献1に記載のように、エックス線透過像に基づいてアンダーフィル剤の充填状態を検査する場合、アンダーフィル剤を構成する樹脂材料は比重が小さいために、そのままでは大きなコントラストのエックス線透過像を得ることが困難なことから、アンダーフィル剤に比重の大きな金属塩などの粉末を分散させて、コントラストが大きいエックス線透過像を得るようにしていた。
しかし、金属塩などの粉末を分散させたアンダーフィル剤は粘性が高くなって流動性が低下するため、半導体パッケージと回路基板との隙間にアンダーフィル剤を充填するのに多くの時間を要し、生産性が低下するという問題があった。
また、半導体装置にエックス線を照射する検査方法であるため、エックス線を遮蔽する必要があり、設備が大掛かりになるという問題があった。
また、特許文献2に記載されるように、半導体装置の一側方からBGAパッケージと回路基板との隙間に光線を照射して、隙間を通過した光線が半導体装置の他側方にて検出されるか否かを検査している。
つまり、光線を照射している箇所にはんだボールのショートが存在していたり、はんだボールの接続位置がずれていて光線を照射している箇所にはんだボールが存在していたりすると、前記隙間における光線の透過が遮られて、半導体装置の一側方から照射された光線が他側方へ到達することができなくなるため、半導体装置の他側方における光線の検出の有無を検査するようにしている。
しかし、前記アンダーフィル剤の充填状態を検出するために、アンダーフィル剤として光が透過する材料を用い、特許文献2に記載のように、半導体装置の一側方から光線を照射し、他側方にて光線の検出の有無を検出するように構成した場合、アンダーフィル剤中に気泡が存在していたとしても、光は完全に遮られるわけではなくある程度は透過して他側方へ到達するため、単に半導体装置の他側方における光線の検出の有無を検査するだけでは、アンダーフィル剤の充填状態を適切に検査することは困難である。
このように、特許文献2に記載の技術は、光を完全に遮断するはんだボールの接続状態を検査するものであるため、気泡などが存在しても光を完全に遮断することがないアンダーフィル剤の充填状態を検査するために、そのまま適用することは困難である。
そこで、本発明においては、エックス線を照射する場合のように大掛かりな設備を必要とせず、また生産性の低下を招くことなく、アンダーフィル剤の充填状態を適切に検査することができる半導体装置の検査装置および検査方法を提供するものである。
上記課題を解決する半導体装置の検査装置および検査方法は、以下の特徴を有する。
即ち、請求項1記載の如く、半導体パッケージを、該半導体パッケージの一面に形成されたバンプにより回路基板に接続し、接続した半導体パッケージと回路基板との間の隙間に樹脂を充填して構成した半導体装置の検査装置であって、前記半導体装置の前記樹脂内へ光を照射する発光部と、前記発光部から発光され前記樹脂内を透過した光を受光する受光部と、前記受光部の受光量を算出し、前記受光量の多少により前記樹脂の充填状態の良否を判定する判定部とを有する。
これにより、光を完全に遮断することがない樹脂内の気泡や異物等の存在を受光部による受光量の変化により検出することが可能であるので、樹脂の充填状態を適切に検査することができる。
また、半導体パッケージの周囲に発光部および受光部を配置するだけの簡単な構成で樹脂の充填状態を検査することができるため、エックス線を照射する場合のように遮蔽構造を設けたりする等の大掛かりな設備を必要とすることがない。
さらに、アンダーフィル剤に金属塩などの粉末を分散させる必要もなくそのまま用いることができるので、半導体パッケージと回路基板との隙間にアンダーフィル剤を充填する際には短時間で充填することができ、生産性が低下することもない。
また、請求項2記載の如く、前記発光部は、前記半導体パッケージの側方に並設される複数の発光器を備え、前記受光部は、前記半導体パッケージを挟んで前記複数の発光器に対向して配置される複数の受光器を備え、前記各受光器は、該各受光器に対応する発光器から照射された光を受光する。
これにより、他の受光器よりも受光量が少ない受光器を検出し、その受光量が少ない受光器の配置位置から樹脂における気泡や異物等の存在箇所を特定することが可能となり、より精密な樹脂の充填状態の検査を行うことが可能となる。
また、請求項3記載の如く、前記半導体パッケージまたは回路基板には、前記隙間内と外部とを連通する導光孔が形成されており、前記発光部は前記導光孔から前記樹脂内へ光を照射し、前記受光部は、前記隙間の周縁部に配置される。
これにより、光を、導光孔を通じた一点から照射するだけで樹脂の充填状態を適切に検査することが可能となり、発光部を小型化することができる。
また、請求項4記載の如く、前記判定部は、前記受光部の受光量の合計を算出し、前記受光量の合計値の多少により前記樹脂の充填状態の良否を判定する。
これにより、各受光器の受光量の多少により前記樹脂の充填状態の良否を判定する場合に比べて判定部での演算量を減少させることができ、判定部の低コスト化を図ることができる。
また、請求項5記載の如く、半導体パッケージを、該半導体パッケージの一面に形成されたバンプにより回路基板に接続し、接続した半導体パッケージと回路基板との間の隙間に樹脂を充填して構成した半導体装置の検査方法であって、前記半導体装置の前記樹脂内へ光を照射する光照射工程と、前記光照射工程にて照射され前記樹脂内を透過した光を受光する受光工程と、前記受光工程にて受光した光の受光量を算出し、前記受光量の多少により前記樹脂の充填状態の良否を判定する判定工程とを有する。
これにより、光を完全に遮断することがない樹脂内の気泡や異物等の存在を受光工程における受光量の変化により検出することが可能であるので、樹脂の充填状態を適切に検査することができる。
また、半導体パッケージの周囲から光を照射して、半導体パッケージの周囲にて樹脂内を透過した光を受光するだけの簡単な構成で樹脂の充填状態を検査することができるため、エックス線を照射する場合のように遮蔽構造を設けたりする等の大掛かりな設備を必要とすることがない。
さらに、アンダーフィル剤に金属塩などの粉末を分散させさせる必要もなくそのまま用いることができるので、半導体パッケージと回路基板との隙間にアンダーフィル剤を充填する際には短時間で充填することができるので、生産性が低下することもない。
また、請求項6記載の如く、前記発光工程では、前記半導体パッケージの側方における複数個所から前記樹脂内へ光を照射し、前記受光工程では、前記複数個所から照射された光をそれぞれ受光し、前記判定工程では、前記受光した光毎の受光量の多少により前記樹脂の充填状態の良否を判定する。
これにより、他の受光箇所よりも受光量が少ない受光箇所を検出し、その受光量が少ない受光箇所の位置から樹脂における気泡や異物等の存在箇所を特定することが可能となり、より精密な樹脂の充填状態の検査を行うことが可能となる。
また、請求項7記載の如く、前記半導体パッケージまたは回路基板には、前記隙間内と外部とを連通する導光孔が形成されており、前記光照射工程では、前記導光孔から前記樹脂内へ光を照射し、前記受光工程では、前記隙間の周縁部にて前記樹脂内を透過した光を受光する。
これにより、光を、前記導光孔を通じた一点から照射するだけで樹脂の充填状態を適切に検査することが可能となり、光を照射する発光部を小型化することができる。
また、請求項8記載の如く、前記判定工程では、受光した光の合計受光量を算出し、算出した合計受光量の多少により前記樹脂の充填状態の良否を判定する。
これにより、複数の受光箇所の受光量の多少により前記樹脂の充填状態の良否を判定する場合に比べて、判定時の演算量を減少させることができ、判定時に演算を行う演算装置の低コスト化を図ることができる。
本発明によれば、光を完全に遮断することがない樹脂内の気泡や異物等の存在を受光部による受光量の変化により検出することが可能であるので、樹脂の充填状態を適切に検査することができる。
また、エックス線を照射する場合のように遮蔽構造を設けたりする等の大掛かりな設備を必要とすることがなく、生産性を低下させることもない。
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
[第一の実施形態]
図1および図2に示す半導体装置の検査装置1は、BGA(Ball Grid Array)やCSP(Chip Size Package)などの半導体パッケージ12を回路基板11に表面実装し、実装した半導体パッケージ12と回路基板11との隙間15に樹脂にて構成されるアンダーフィル剤16を充填して構成される半導体装置10において、前記アンダーフィル剤16の充填状態を検査するための装置である。
前記半導体パッケージ12は、平面視において略矩形状に形成され、該半導体パッケージ12の一面側(図2における下面側)にははんだバンプ13・13・・・が多数形成されており、前記多数のはんだバンプ13・13・・・はマトリックス(行列)状に配置されている。
前記半導体パッケージ12は、このように一面側に形成されているはんだバンプ13・13・・・により前記回路基板11にはんだ付け実装されており、半導体パッケージ12と回路基板11との間には、両者間に介装されるはんだバンプ13・13・・・により隙間15が形成されている。
そして、前記半導体パッケージ12と回路基板11との隙間15(厳密には、半導体パッケージ12と回路基板11との隙間15における、はんだバンプ13・13・・・が占めている以外の空間)にアンダーフィル剤16が充填されている。
前記アンダーフィル剤16は、エポキシ樹脂やアクリル樹脂などの樹脂部材にて構成されており、ペースト状のアンダーフィル剤16をディスペンサなどの樹脂供給具により前記隙間15に注入した後に、半導体装置10を加熱するなどして前記アンダーフィル剤16を硬化させている。
また、前記アンダーフィル剤16を構成する樹脂部材としては、光が透過可能な部材が用いられている。
半導体装置の検査装置1は、光を発する発光具2・2と、光を受ける受光具3・3と、前記発光具2・2および受光具3・3に接続され、該発光具2・2の発光の制御や、受光具3・3の受光信号の処理などを行う制御装置5とを備えている。
前記発光具2は、例えば複数の発光素子2a・2a・・・を並設して構成され、前記受光具3は、例えば複数の受光素子3a・3a・・・を並設して構成されている。
具体的には、前記発光具2は、例えば発光素子2a・2a・・・として複数のLED(発光ダイオード)素子やLD(レーザーダイオード)素子を用いたLEDアレイやLDアレイにて構成され、前記受光具3は、例えば受光素子3a・3a・・・として複数のCCD素子やCMOS素子やフォトトランジスタを用いたCCDイメージセンサやCMOSイメージセンサやフォトトランジスタアレイにて構成されている。
また、前記発光具2から照射される光は可視光領域の光に限るものではなく、より波長が短い紫外光等や、より波長が長い赤外光等を用いることもできる。
前記一方の発光具2は、前記半導体パッケージ12における一辺の側部近傍に配置され、前記一方の発光具2が配置される一辺に対向する一辺の側部近傍に前記一方の受光具3が配置されている。
また、前記一方の発光具2が配置される一辺に隣接する一辺の側部近傍に前記他方の発光具2が配置され、前記他方の発光具2が配置される一辺に対向する一辺の側部近傍に前記他方の受光具3が配置されている。
図1においては、半導体パッケージ12の左側の辺と上側の辺の側部近傍に発光具2・2が配置され、右側の辺と下側の辺の側部近傍に受光具3・3が配置されている。
前記一方の発光具2に対向して配置される一方の受光具3には、該一方の発光具2を構成する各発光素子2a・2a・・・に対応する受光素子3a・3a・・・がそれぞれ備えられており、前記他方の発光具2に対向して配置される他方の受光具3には、該他方の発光具2を構成する各発光素子2a・2a・・・に対応する受光素子3a・3a・・・がそれぞれ備えられている。
また、前記発光具2・2および受光具3・3は、配置される半導体パッケージ12の一辺の長さと同等もしくはそれ以上の長さに構成されている。
そして、前記発光具2を構成する各発光素子2a・2a・・・は、それぞれ前記各はんだバンプ13・13・・・間に光を照射するように配置されており、前記受光具3を構成する各受光素子3a・3a・・・は、対応する発光素子2a・2a・・・から発光され、はんだバンプ13・13間を透過してきた光をそれぞれ受光するように配置されている。
次に、このように構成される検査装置1により、前記半導体パッケージ12と回路基板11との隙間15に充填されるアンダーフィル剤16の充填状態を検査する方法について説明する。
まず、前記制御装置5の制御により、前記発光具2・2の各発光素子2a・2a・・・から前記隙間15へ向けて光が照射される。
各発光素子2a・2a・・・から照射された光は、前記半導体パッケージ12の一辺(図1における左側および上側の辺)側から、前記隙間15内に充填されているアンダーフィル剤16内を透過して、前記一辺(図1における左側および上側の辺)と対向する一辺(図1における右側および下側の辺)側へ到達し、前記各受光素子3a・3a・・・により受光される。
この場合、気泡や異物等がなく、前記隙間15に完全に充填された状態のアンダーフィル剤16の部分を透過する光(図3において実線で示される光)は、途中部に透過を妨げるものが存在しないため透過率が高くなり、各受光素子3a・3a・・・の受光量が多くなるため、該各受光素子3a・3a・・・から出力される受光信号は大きくなる。
一方、気泡や異物等が存在している状態のアンダーフィル剤16の部分を透過した光(図3、図4において点線で示される光)は、透過途中に気泡や異物等により散乱や遮蔽等されて透過率が低くなり、各受光素子3a・3a・・・の受光量が少なくなるため、各受光素子3a・3a・・・から出力される受光信号は小さくなる。
このように、各受光素子3a・3a・・・の受光信号の大きさが、アンダーフィル剤16の充填状態により変化するため、受光信号の大きさに基づいてアンダーフィル剤16の充填状態(気泡や異物等の存在)を検査することが可能となっている。
本例の場合、光を受光した前記各受光素子3a・3a・・・からの受光信号が前記制御装置5に入力され、該制御装置5において入力された受光信号の大きさに基づきアンダーフィル剤16の充填状態の良否を判定するようにしている。
例えば、予め制御装置5に受光信号の閾値を設定しておき、制御装置5に入力された受光信号の値が前記閾値以上であれば、その光の透過経路途中に気泡や異物等がなくアンダーフィル剤16の充填状態は良好であると判定し、制御装置5に入力された受光信号の値が前記閾値よりも小さければ、その光の透過経路途中に気泡や異物等が存在していてアンダーフィル剤16の充填状態が不良であると判定するように構成することができる。
具体的には、図5に示すように、受光具3を構成する各受光素子3a−1・3a−2・・・のうち、受光素子3a−5の受光信号強度が閾値Tよりも小さい値を示している場合、受光素子3a−5が受光した光の透過経路内に気泡や異物等が存在しており、アンダーフィル剤16の充填状態が不良であると制御装置5にて判定される。
また、受光素子3a−5以外の受光素子3a−1・3a−2・・・については閾値T以上の値を示しているため、当該受光素子3a−1・3a−2・・・が受光した光の透過経路内には気泡や異物等が無く、アンダーフィル剤16の充填状態は良好であると制御装置5にて判定される。
このように、アンダーフィル剤16の充填状態の良否を判定する場合、図3に示すように、前記発光具2・2からの光の照射を、行方向および列方向における全てのはんだバンプ13・13間に行うことで、前記隙間15の全ての領域におけるアンダーフィル剤16の充填状態を検査することが可能となる。
なお、前記アンダーフィル剤16は光を透過可能な部材にて構成されているが、必ずしも完全に透明である必要ではなく、例えば半導体装置10の一側方から光を照射した際に、照射された光がアンダーフィル剤16内を透過して、ある程度の強度の光が半導体装置10の他側方へ到達する程度の透明度を有していれば、いわゆる半透明であってもよい。
特に、光の透過経路にあたるアンダーフィル剤16内に気泡や異物等が存在する場合と存在しない場合とで、前記受光素子3a・3a・・・における受光信号の大きさの違いが制御装置5において識別できる程度の光を、該受光素子3a・3a・・・が受光できる程度の透明度を有していればよい。
また、アンダーフィル剤16の充填状態の良否の判定は、受光具3を構成する各受光素子3a・3a・・・の受光量の合計値の多少に基づいて行うこともできる。
つまり、前記各受光素子3a・3a・・・の透過経路の何れかに気泡や異物等が存在していると、気泡や異物等が全く存在していない場合に比べて各受光素子3a・3a・・・の受光量の合計値が減少するため、前記受光量の合計値の閾値を制御装置5に予め設定しておき、制御装置5に入力された受光量の合計値が前記閾値以上であるか、または前記閾値より少ないかによってアンダーフィル剤16の充填状態の良否の判定を行うことができる。
例えば、図6には、受光具3における各受光素子3a−1・3a−2・・・の受光量を表す受光信号強度の合計値の閾値Tが示されている。
前記閾値Tは、受光素子3a−1〜3a−9の全てにおいてアンダーフィル剤16の充填状態が良好である場合の、各受光素子3a−1・3a−2・・・の受光量の合計値よりも小さく、かつ、何れか一つ以上の受光素子3a−1・3a−2・・・においてアンダーフィル剤16の充填状態が不良であった場合の、各受光素子3a−1・3a−2・・・の受光量の合計値よりも大きくなる値に設定されている。
従って、図6における左側のグラフのように、受光素子3a−1〜3a−9の全ての透過経路におけるアンダーフィル剤16に気泡や異物等がなく、各受光素子3a−1・3a−2・・・の受光量の合計値が前記閾値T以上である場合には、制御装置5にてアンダーフィル剤16の充填状態が良好であると判定され、図6における右側のグラフのように、受光素子3a−5の透過経路におけるアンダーフィル剤16に気泡や異物等があって受光量の合計値が前記閾値Tよりも小さい場合には、制御装置5にてアンダーフィル剤16の充填状態が不良であると判定される。
このように、受光具3における各受光素子3a・3a・・・の受光量の合計値が予め設定された閾値T以上であるか否かを判定することによっても、アンダーフィル剤16の充填状態の良否を検査することが可能である。
なお、本例の場合、各受光素子3a・3a・・・の受光量の合計値は、一方および他方の受光具3における各受光素子3a・3a・・・の受光量の合計値をそれぞれ個別に求めてもよく、一方の受光具3における各受光素子3a・3a・・・の受光量、および他方の受光具3における各受光素子3a・3a・・・の受光量の全ての合計値を求めてもよい。
以上のごとく、本半導体装置の検査装置1は、前記半導体装置10の隙間15に充填されるアンダーフィル剤16内へ光を照射する発光部である発光具2・2と、前記発光具2・2から発光され前記アンダーフィル剤16内を透過した光を受光する受光部である受光具3・3と、前記受光具3・3の受光量を算出し、前記受光量の多少により前記アンダーフィル剤16の充填状態の良否を判定する判定部となる制御装置5とを有しており、光を完全に遮断することがないアンダーフィル剤16内の気泡や異物等の存在を受光具3・3による受光量の変化により検出することが可能であるので、アンダーフィル剤16の充填状態を適切に検査することができる。
また、半導体パッケージ12の周囲に発光具2・2および受光具3・3を配置するだけの簡単な構成でアンダーフィル剤16の充填状態を検査することができるため、エックス線を照射する場合のように遮蔽構造を設けたりする等の大掛かりな設備を必要とすることがない。
さらに、アンダーフィル剤16に金属塩などの粉末を分散させさせる必要もなくそのまま用いることができるので、半導体パッケージ12と回路基板11との隙間15にアンダーフィル剤16を充填する際には短時間で充填することができるので、生産性が低下することもない。
特に、本半導体装置の検査装置1においては、前記発光具2は、前記半導体パッケージ12の側方(一辺の側部近傍)に並設される複数の発光素子2a・2a・・・を備え、前記受光具3は、前記半導体パッケージ12を挟んで前記複数の発光素子2a・2a・・・に対向して配置される複数の受光素子3a・3a・・・を備えており、前記各受光素子3a・3a・・・は、該各受光素子3a・3a・・・に対応する発光素子2a・2a・・・から照射された光を受光するようにして、受光素子3a・3a・・・単位で受光量の多少を検出できるように構成しているので、他の受光素子3a・3a・・・よりも受光量が少ない受光素子3a・3a・・・を検出し、その受光量が少ない受光素子3a・3a・・・の配置位置からアンダーフィル剤16における気泡や異物等の存在箇所を特定することが可能となり、より精密なアンダーフィル剤16の充填状態の検査を行うことが可能となる。
また、前記制御装置5においては、前記受光具3・3における受光量の合計を算出し、前記受光量の合計値の多少により前記アンダーフィル剤16の充填状態の良否を判定することも可能であるので、各受光素子3a・3a・・・の受光量の多少により前記アンダーフィル剤16の充填状態の良否を判定する場合に比べて制御装置5での演算量を減少させることができ、制御装置5の低コスト化を図ることができる。
なお、本例では、前記発光具2および受光具3は、それぞれ複数の発光素子2a・2a・・・および複数の受光素子3a・3a・・・を並設して構成しているが、単独の発光素子2aおよび受光素子3aにて構成することもできる。
この場合、前記発光素子2aおよび受光素子3aは、それぞれ配置される半導体パッケージ12の一辺の長さと同等もしくはそれ以上の長さに構成することが好ましい。
[第二の実施形態]
半導体装置の検査装置1は、次に示すように構成することもできる。
図7および図8に示す半導体装置10は、図1および図2に示した第一の実施形態の半導体装置10と同様に、はんだバンプ13・13・・・により回路基板11と半導体パッケージ12とを接合し、該回路基板11と半導体パッケージ12との隙間15にアンダーフィル剤16を充填して構成されているが、回路基板11における半導体パッケージ12実装位置の略中央部に導光孔11aが形成されている点で、第一の実施形態の半導体装置10と異なっている。
回路基板11に導光孔11aが形成されていること以外の構成については、図7および図8に示す半導体装置10と図1および図2に示した前述の半導体装置10とで同様であるため、説明を省略する。
前記導光孔11aは、回路基板11の裏面(半導体パッケージ12が実装されている面とは反対側の面)から表面(半導体パッケージ12が実装されている面)にかけて貫通しており、回路基板11の裏面側から前記導光孔11aに光を照射すると、照射された光が前記回路基板11と半導体パッケージ12との隙間15内に到達するように構成されている。
図7および図8に示す半導体装置の検査装置1も、第一の実施形態の場合と同様に、BGAやCSPなどの半導体パッケージ12を回路基板11に表面実装し、実装した半導体パッケージ12と回路基板11との隙間15に樹脂にて構成されるアンダーフィル剤16を充填して構成される半導体装置10において、前記アンダーフィル剤16の充填状態を検査するための装置である。
本実施形態の半導体装置の検査装置1は、光を発する発光具2と、光を受ける受光具3・3・・・と、前記発光具2および受光具3・3・・・に接続され、該発光具2の発光の制御や、受光具3・3・・・の受光信号の処理などを行う制御装置5とを備えている。
前記発光具2は、例えば単独の発光素子2aからなり、前記受光具3は、例えば複数の受光素子3a・3a・・・を並設して構成されている。
具体的には、前記発光具2は、例えば発光素子2aとしてLED(発光ダイオード)素子やLD(レーザーダイオード)素子を用いて構成されており、前記受光具3は、例えば受光素子3a・3a・・・として複数のCCD素子やCMOS素子やフォトトランジスタを用いたCCDイメージセンサやCMOSイメージセンサやフォトトランジスタアレイにて構成されている。
また、本例の場合も、前記発光具2から照射される光は可視光領域の光に限るものではなく、より波長が短い紫外光等や、より波長が長い赤外光等を用いることもできる。
前記発光具2は、前記回路基板11の裏面側における導光孔11a形成位置近傍に配置されており、回路基板11の裏面側から導光孔11a内に光を照射するように構成されている。
また、前記受光具3・3・・・は、前記半導体パッケージ12における各辺の側部近傍に配置されている。つまり、受光具3・3・・・は、半導体パッケージ12の四辺全ての側部近傍に配置されており、該半導体パッケージ12の周囲を全域にわたって囲んでいる。
また、受光具3・3・・・は、配置される半導体パッケージ12の一辺の長さと同等もしくはそれ以上の長さに構成されている。
次に、このように構成される検査装置1により、前記半導体パッケージ12と回路基板11との隙間15に充填されるアンダーフィル剤16の充填状態を検査する方法について説明する。
まず、前記制御装置5の制御により、前記発光具2の発光素子2aから前記導光孔11aへ向けて光が照射される。
発光素子2aから照射された光は、導光孔11aから回路基板11と半導体パッケージ12との隙間15内へ侵入し、該隙間15内に充填されたアンダーフィル剤16内を透過していく。
導光孔11aから隙間15内に侵入した光は、平面視において該導光孔11aを中心として半導体パッケージ12の周縁部側へ向かって四方八方に進行していき、該半導体パッケージ12の周縁部に到達して、半導体パッケージ12の各辺近傍に配置された各受光具3・3・・・により受光される。
この場合、隙間15内に充填されるアンダーフィル剤16の内部に気泡や異物等がなく充填状態が良好であれば、導光孔11aは半導体パッケージ12の略中央に位置しているとともに、光は前記隙間15内を導光孔11aから半導体パッケージ12の周縁部側へ向かって進行する際にアンダーフィル剤16内を均等に進行していくため、各辺における受光具3・3・・・の受光量(各受光素子3a・3a・・・の受光量の合計)は略等しくなる。
一方、アンダーフィル剤16内の何れかの箇所に気泡や異物等が存在していると、導光孔11aから半導体パッケージ12の周縁部側へ向かって進行する光がその気泡や異物等により拡散や遮蔽等されるため、導光孔11aからの透過経路途中に気泡や異物が存在している光を受光する受光具3(図7においては半導体パッケージ12の右側に位置する受光具3)、他の受光具3・3・・・(図7においては半導体パッケージ12の左側、上側、および下側に位置する受光具3・3・・・)に比べて受光量が少なくなる。
従って、各辺に配置された各受光具3・3・・・の受光量の多少によりアンダーフィル剤16の充填状態の良否を検査したり、各辺に配置された各受光具3・3・・・の受光量を比較して、その差分の大きさに基づいてアンダーフィル剤16の充填状態の良否を検査したり、各受光具3・3・・・の受光量の全てを合計した総受光量の多少によりアンダーフィル剤16の充填状態の良否を検査したりすることができる。
半導体パッケージ12の各辺の側方に配置された各受光具3・3・・・の受光量の多少によりアンダーフィル剤16の充填状態の良否を検査する場合には、例えば前述の図5に示した場合と同様に、予め受光量の閾値を制御装置5に設定しておき、該制御装置5にて各受光具3・3・・・の受光量が前記閾値よりも多いか否かを判定して、前記閾値よりも少ない受光量の受光具3・3・・・がなければアンダーフィル剤16の充填状態が良好であると判断し、前記閾値よりも少ない受光量の受光具3・3・・・があった場合には、アンダーフィル剤16の充填状態が不良であると判断するように構成することができる。
また、各辺に配置された各受光具3・3・・・の受光量を比較してアンダーフィル剤16の充填状態の良否を検査する場合には、各受光具3・3・・・の受光量の差分が予め設定しておいた所定値以上あった場合に、アンダーフィル剤16の充填状態が不良であると判断するように構成することができる。
さらに、各受光具3・3・・・の受光量の全てを合計した総受光量の多少によりアンダーフィル剤16の充填状態の良否を検査する場合には、予め前記総受光量の閾値を制御装置5に設定しておき、該制御装置5にて各受光具3・3・・・の総受光量が前記閾値よりも多いか否かを判定して、総受光量が前記閾値よりも多ければアンダーフィル剤16の充填状態が良好であると判断し、前記閾値よりも少なければ、アンダーフィル剤16の充填状態が不良であると判断するように構成することができる。
このように、前記導光孔11aを通じて前記隙間15の略中央部に光を照射し、該隙間15の略中央部からアンダーフィル剤16内を周縁部に向かって透過する光を、前記半導体パッケージ12の周囲に配置した受光具3・3・・・により受光することで、導光孔11aを通じた一点から光を照射するだけでアンダーフィル剤16の充填状態を適切に検査することが可能となり、発光具2の小型化を図ることもできる。
また、本例の半導体装置の検査装置1においても、前記制御装置5にて、前記各受光具3・3における受光量の合計を算出し、前記受光量の合計値の多少により前記アンダーフィル剤16の充填状態の良否を判定することもが可能となっている。
これにより、各受光素子3a・3a・・・の受光量の多少により前記アンダーフィル剤16の充填状態の良否を判定する場合に比べて制御装置5での演算量を減少させることができ、制御装置5の低コスト化を図ることができる。
また、前記導光孔11aは、本例の半導体装置の検査装置1の場合、回路基板11に形成したが、半導体パッケージ12に形成することも可能である。
この場合、導光孔は平面視において半導体パッケージ12の略中央に形成して、前記半導体パッケージ12と回路基板11との隙間15の略中央部に発光具2からの光を照射するように構成することができる。
また、本例では、前記受光具3は、複数の受光素子3a・3a・・・を並設して構成しているが、単独の受光素子3aにて構成することもできる。
この場合、前記受光素子3aは、配置される半導体パッケージ12の一辺の長さと同等もしくはそれ以上の長さに構成することが好ましい。
半導体装置の検査装置を示す平面図である。 半導体装置の検査装置を示す側面断面図である。 アンダーフィル剤内に気泡が存在する場合の光の透過具合を示す平面図である。 アンダーフィル剤内に気泡が存在する場合の光の透過具合を示す側面断面図である。 複数の受光素子の受光信号強度、および受光信号強度の閾値を示す図である。 受光素子の全てにおいてアンダーフィル剤の充填状態が良好である場合の受光信号強度の合計値、および何れか一つの受光素子においてアンダーフィル剤の充填状態が不良である場合の受光量の合計値を示す図である。 半導体装置の検査装置の第二の実施形態を示す平面図である。 半導体装置の検査装置の第二の実施形態を示す側面断面図である。
符号の説明
1 半導体装置の検査装置
2 発光具
2a 発光素子
3 受光具
3a 受光素子
5 制御装置
10 半導体装置
11 回路基板
11a 導光孔
12 半導体パッケージ
13 はんだバンプ
15 隙間
16 アンダーフィル剤

Claims (8)

  1. 半導体パッケージを、該半導体パッケージの一面に形成されたバンプにより回路基板に接続し、接続した半導体パッケージと回路基板との間の隙間に樹脂を充填して構成した半導体装置の検査装置であって、
    前記半導体装置の前記樹脂内へ光を照射する発光部と、
    前記発光部から発光され前記樹脂内を透過した光を受光する受光部と、
    前記受光部の受光量を算出し、前記受光量の多少により前記樹脂の充填状態の良否を判定する判定部とを有する、
    ことを特徴とする半導体装置の検査装置。
  2. 前記発光部は、前記半導体パッケージの側方に並設される複数の発光器を備え、
    前記受光部は、前記半導体パッケージを挟んで前記複数の発光器に対向して配置される複数の受光器を備え、
    前記各受光器は、該各受光器に対応する発光器から照射された光を受光する、
    ことを特徴とする請求項1に記載の半導体装置の検査装置。
  3. 前記半導体パッケージまたは回路基板には、前記隙間内と外部とを連通する導光孔が形成されており、
    前記発光部は前記導光孔から前記樹脂内へ光を照射し、
    前記受光部は、前記隙間の周縁部に配置される、
    ことを特徴とする請求項1に記載の半導体装置の検査装置。
  4. 前記判定部は、前記受光部の受光量の合計を算出し、
    前記受光量の合計値の多少により前記樹脂の充填状態の良否を判定する、
    ことを特徴とする請求項1〜請求項3の何れか一項に記載の半導体装置の検査装置。
  5. 半導体パッケージを、該半導体パッケージの一面に形成されたバンプにより回路基板に接続し、接続した半導体パッケージと回路基板との間の隙間に樹脂を充填して構成した半導体装置の検査方法であって、
    前記半導体装置の前記樹脂内へ光を照射する光照射工程と、
    前記光照射工程にて照射され前記樹脂内を透過した光を受光する受光工程と、
    前記受光工程にて受光した光の受光量を算出し、前記受光量の多少により前記樹脂の充填状態の良否を判定する判定工程とを有する、
    ことを特徴とする半導体装置の検査方法。
  6. 前記発光工程では、前記半導体パッケージの側方における複数個所から前記樹脂内へ光を照射し、
    前記受光工程では、前記複数個所から照射された光をそれぞれ受光し、
    前記判定工程では、前記受光した光毎の受光量の多少により前記樹脂の充填状態の良否を判定する、
    ことを特徴とする請求項5に記載の半導体装置の検査方法。
  7. 前記半導体パッケージまたは回路基板には、前記隙間内と外部とを連通する導光孔が形成されており、
    前記光照射工程では、前記導光孔から前記樹脂内へ光を照射し、
    前記受光工程では、前記隙間の周縁部にて前記樹脂内を透過した光を受光する、
    ことを特徴とする請求項5に記載の半導体装置の検査方法。
  8. 前記判定工程では、受光した光の合計受光量を算出し、算出した合計受光量の多少により前記樹脂の充填状態の良否を判定する、
    ことを特徴とする請求項5〜請求項7の何れか一項に記載の半導体装置の検査方法。

JP2008007927A 2008-01-17 2008-01-17 半導体装置の検査装置および検査方法 Withdrawn JP2009170699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007927A JP2009170699A (ja) 2008-01-17 2008-01-17 半導体装置の検査装置および検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007927A JP2009170699A (ja) 2008-01-17 2008-01-17 半導体装置の検査装置および検査方法

Publications (1)

Publication Number Publication Date
JP2009170699A true JP2009170699A (ja) 2009-07-30

Family

ID=40971546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007927A Withdrawn JP2009170699A (ja) 2008-01-17 2008-01-17 半導体装置の検査装置および検査方法

Country Status (1)

Country Link
JP (1) JP2009170699A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013132638A1 (ja) * 2012-03-08 2013-09-12 富士通株式会社 電子部品検査装置及び方法
US9368414B2 (en) 2014-03-20 2016-06-14 Samsung Electronics Co., Ltd. Semiconductor inspecting apparatus and method of inspecting and manufacturing semiconductor device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013132638A1 (ja) * 2012-03-08 2013-09-12 富士通株式会社 電子部品検査装置及び方法
JPWO2013132638A1 (ja) * 2012-03-08 2015-07-30 富士通株式会社 電子部品検査装置及び方法
US9541602B2 (en) 2012-03-08 2017-01-10 Fujitsu Limited Electronic component inspection apparatus and method
US9368414B2 (en) 2014-03-20 2016-06-14 Samsung Electronics Co., Ltd. Semiconductor inspecting apparatus and method of inspecting and manufacturing semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP5646769B2 (ja) X線検査方法及び装置
JP4910378B2 (ja) X線検査装置及びx線検査方法
JP6128337B2 (ja) 半導体装置の製造方法及び製造装置
JP2009170699A (ja) 半導体装置の検査装置および検査方法
JP4660998B2 (ja) 接合検査装置
JP2009182162A (ja) ボンディング装置
JP5894657B1 (ja) X線検査装置
JP2015137858A (ja) 検査装置
JP2001012932A (ja) 実装部品検査方法
KR20110085957A (ko) 발광 디바이스 제조 장치 및 발광 디바이스 제조 방법
JP2011007575A (ja) シンチレータプレートの製造方法
JP2008209308A (ja) リード端子検査方法およびリード端子検査装置
KR20090053327A (ko) 조명 유닛 및 이를 포함하는 검사 장치
JP2010139425A (ja) X線検査装置
US20130119282A1 (en) Wafer level packaging, optical detection sensor and method of forming same
JP2730526B2 (ja) Bga接合部検査装置及び方法
JPH10209227A (ja) 半導体集積回路の検査システム、半導体集積回路の検査装置、および半導体集積回路の検査方法
JP2009141213A (ja) 半導体装置および半導体装置の検査方法
JP2006329822A (ja) 電磁波検出器およびこれを備えた検査装置
JP2014222191A (ja) 蛍光x線分析装置
KR20010108632A (ko) 반도체소자의 솔더 볼 검사 장치 및 방법
KR20150056148A (ko) 검사 효율이 향상된 엑스레이 검사 장치 및 엑스레이 검사 방법
KR20200052521A (ko) 고밀도 검사 대상에 대한 검사 영역의 선택 방법 및 이를 위한 검사 장치
CN214794403U (zh) 自动光学检测装置及线路板检测系统
JP2001144147A (ja) 表面実装型パッケージ接合部検査装置及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100609

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110322