JP2009165127A - 容量性負荷のためのパワースイッチアッセンブリ - Google Patents

Abstract

【課題】容量性負荷のための改良されたパワースイッチアッセンブリを提供する。
【解決手段】共通電極１４並びに第１及び第２の個別電極１６、１８を含む容量性負荷１０のためのパワースイッチアッセンブリは、電圧源Ｖｃｃに結合されて、そこから電力を受け取るためのノードｎ１と、このノードｎ１と接地点との間に接続された第１スイッチング装置と、ノードｎ１と接地点との間に接続された第２スイッチング装置と、ノードと接地点との間に接続された駆動回路とを備えている。駆動回路は、容量性負荷の共通電極１４に接続された出力端子を含む。第１スイッチング装置は、容量性負荷の第１電極１６に結合され、第１方向における容量性負荷１０の移動を制御するように構成される。第２スイッチング装置は、容量性負荷の第２電極１８に結合され、第１方向とは逆の第２方向における容量性負荷１０の移動を制御するように構成される。
【選択図】図１

Description

本発明は、容量性負荷のためのパワースイッチアッセンブリ、その構成又はトポロジーに係る。

図２ａ及び２ｂは、片側に共通電極を、そして反対側に２つの個別電極を有する容量性負荷のための従来のパワースイッチアッセンブリを示している。キャパシタＣ１’の２つの電極は、容量性負荷の共通電極と、容量性負荷の２つの個別電極の一方とを各々表している。キャパシタＣ２’の２つの電極は、容量性負荷の共通電極と、容量性負荷の２つの個別電極の他方とを各々表している。キャパシタＣ１’は、４つのスイッチＳ１’〜Ｓ４ ’を経て電圧源Ｖ１に結合され、そしてキャパシタＣ２’は、４つのスイッチＳ５’〜Ｓ８ ’を経て電圧源Ｖ２に結合される。通常、容量性負荷は、圧電バイブレータのような超音波振動素子である。キャパシタＣ１’又はＣ２’に電力を供給するために、そのたびに、電圧源Ｖ１及びＶ２の一方しか選択されない。キャパシタＣ１’に電力を供給するために電圧源Ｖ１が選択されたときには、振動素子が第１の方向に移動できる。キャパシタＣ２’に電力を供給するために電圧源Ｖ２が選択されたときには、振動素子は、第１の方向とは逆の第２の方向に移動できる。

しかしながら、上述した従来のパワースイッチアッセンブリでは、２つの電圧源と８つのスイッチが使用され、その結果、回路が複雑で、コストが高くなる。

それ故、上述した欠点を克服する容量性負荷のための改良されたパワースイッチアッセンブリが要望される。

従って、本発明は、その１つの態様において、共通電極と、第１及び第２の個別電極とを有する容量性負荷のためのパワースイッチアッセンブリにおいて、電圧源に結合されて、そこから電力を受け取るためのノードと、このノードと容量性負荷の第１電極との間に接続され、第１のＰＷＭ信号を受信するように構成された制御端子を有している第１スイッチと、容量性負荷の第１電極と接地点との間に接続され、第２のＰＷＭ信号を受信するように構成された制御端子を有している第２スイッチと、ノードと容量性負荷の第２電極との間に接続され、第３のＰＷＭ信号を受信するように構成された制御端子を有している第３スイッチと、容量性負荷の第２電極と接地点との間に接続され、第４のＰＷＭ信号を受信するように構成された制御端子を有している第４スイッチと、ノードと接地点との間に接続され、容量性負荷の共通電極に接続された出力端子を含む駆動回路と、を備えたパワースイッチアッセンブリを提供する。

好ましくは、第１スイッチはトランジスタであり、このトランジスタのベースは、第１スイッチの制御端子として働き、このトランジスタのコレクタは、ノードに結合され、このトランジスタのエミッタは、容量性負荷の第１電極に結合される。

好ましくは、第２スイッチはトランジスタであり、このトランジスタのベースは、第２スイッチの制御端子として働き、このトランジスタのコレクタは、容量性負荷の第１電極に結合され、このトランジスタのエミッタは、接地される。

好ましくは、第３スイッチはトランジスタであり、このトランジスタのベースは、第３スイッチの制御端子として働き、このトランジスタのコレクタは、ノードに結合され、このトランジスタのエミッタは、容量性負荷の第３電極に結合される。

好ましくは、第４スイッチはトランジスタであり、このトランジスタのベースは、第４スイッチの制御端子として働き、このトランジスタのコレクタは、容量性負荷の第２電極に結合され、このトランジスタのエミッタは、接地される。

又、本発明は、その第２の態様によれば、共通電極並びに第１及び第２の個別電極を有する容量性負荷と、電圧源に結合されて、そこから電力を受け取るためのノードと、ノードと接地点との間に接続され、容量性負荷の第１電極に結合された出力端子を有し、第１方向における容量性負荷の移動を制御するように構成された第１スイッチング装置と、ノードと接地点との間に接続され、容量性負荷の第２電極に結合された出力端子を有し、第１方向とは逆の第２方向における容量性負荷の移動を制御するように構成された第２スイッチング装置と、ノードと接地点との間に接続され、容量性負荷の共通電極に結合された出力端子を含む駆動回路と、を備えたパワースイッチアッセンブリも提供する。

好ましくは、第１スイッチング装置は、ノードと容量性負荷の第１電極との間に接続された第１スイッチと、容量性負荷の第１電極と接地点との間に接続された第２スイッチとを備え、これらのスイッチの各々は、スイッチの交互の導通を制御するためのＰＷＭ信号を受信するように構成された制御端子を有する。

好ましくは、第２スイッチング装置は、ノードと容量性負荷の第２電極との間に接続された第３スイッチと、容量性負荷の第２電極と接地点との間に接続された第４スイッチとを備え、これら第３及び第４スイッチの各々は、これら第３及び第４スイッチの交互の導通を制御するためのＰＷＭ信号を受信するように構成された制御端子を有する。容量性負荷が第１方向に移動するときには、第３及び第４スイッチは導通しないように制御されるが、第１及び第２スイッチは交互に導通するように制御される。容量性負荷が第２方向に移動するときには、第１及び第２スイッチは導通しないように制御されるが、第３及び第４スイッチは交互に導通するように制御される。

前記スイッチは、トランジスタ、ＭＯＳＦＥＴ（金属−酸化物−半導体電界効果トランジスタ）、ＩＧＢ（絶縁ゲートバイポーラトランジスタ）のようないかなる種類のパワースイッチでもよい。

好ましくは、駆動回路は、ノードと接地点との間に直列に接続された第１キャパシタ及び第２キャパシタを備え、第１キャパシタと第２キャパシタとの間の接続部は、駆動回路の出力端子として働き、容量性負荷の共通電極に結合される。

好ましくは、第１及び第２キャパシタは、同じ値を有する。

以下、添付図面を参照して、本発明の好ましい実施形態を一例として詳細に説明する。

本発明の第１の実施形態によるパワースイッチアッセンブリの回路図である。 従来のパワースイッチアッセンブリの回路図である。 従来のパワースイッチアッセンブリの回路図である。

図１は、本発明の好ましい実施形態による容量性負荷のためのパワースイッチアッセンブリを示す。容量性負荷１０は、共通電極１４と、第１及び第２の電極１６、１８とを備えている。

パワースイッチアッセンブリは、４つのパワースイッチＳ１、Ｓ２、Ｓ３、Ｓ４、及び２つのキャパシタＣ１、Ｃ２を備えている。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、トランジスタ、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、又はゲートターンオフサイリスタ（ＧＴＯ）である。本発明の好ましい実施形態の以下の説明において、説明上、スイッチとしてトランジスタが使用される。第１トランジスタＳ１のベースは、ＰＷＭ信号ＰＷＭ１を受信するように構成され、そのエミッタは、容量性負荷１０の第１電極１６に結合され、そしてそのコレクタは、ノードｎ１に結合される。ノードｎ１は、電圧源Ｖｃｃに結合されて、そこから電力を受け取る。第２トランジスタＳ２のベースは、ＰＷＭ信号ＰＷＭ２を受信するように構成され、そのエミッタは、接地され、そしてそのコレクタは、容量性負荷１０の第１電極１６に結合される。第３トランジスタＳ３のベースは、ＰＷＭ信号ＰＷＭ３を受信するように構成され、そのエミッタは、容量性負荷１０の電極１８に結合され、そしてそのコレクタは、ノードｎ１に結合される。第４トランジスタＳ４のゲートは、ＰＷＭ信号ＰＷＭ４を受信するように構成され、そのエミッタは、接地され、そしてそのコレクタは、容量性負荷１０の第２電極１８に結合される。２つのキャパシタＣ１、Ｃ２は、分割回路を形成する。第１キャパシタＣ１の一方の電極は、ノードｎ１に結合され、そしてその他方の電極は、容量性負荷１０の共通電極１４に結合される。第２キャパシタＣ２の一方の電極は、容量性負荷１０の共通電極１４に結合され、そしてその他方の電極は、接地される。

本発明の好ましい実施形態では、容量性負荷１０は、超音波振動素子である。共通電極１４は、その第１表面に配設され、一方、第１及び第２電極１６、１８は、その第２表面に配設される。第１及び第２のトランジスタＳ１及びＳ２は、第１方向における振動素子１０の移動を制御するための第１スイッチング装置を構成する。第３及び第４のトランジスタＳ３及びＳ４は、好ましくは第１方向とは逆の第２方向における振動素子１０の移動を制御するための第２スイッチング装置を構成する。振動素子１０が第１方向に移動するときには、第１及び第２のトランジスタＳ１、Ｓ２は、交互に導通するようにＰＷＭ信号ＰＷＭ１、ＰＷＭ２によって制御されるが、第３及び第４のトランジスタＳ３、Ｓ４は、導通しない（ターンオフされる）ように制御される。好ましくは、ＰＷＭ信号ＰＷＭ１、ＰＷＭ２は、同じ周波数を有するが、１８０度位相差がある。従って、半分の周期中に、第１トランジスタＳ１がターンオンし、一方、第２トランジスタＳ２がターンオフする。電流は、ノードｎ１から流れ、第１トランジスタＳ１、振動素子１０、第２キャパシタＣ２を経て接地点へと通過する。残りの半分の周期中に、第１トランジスタＳ１はターンオフし、一方、第２トランジスタＳ２はターンオンする。電流は、ノードｎ１から流れ、キャパシタＣ１、振動素子１０、第２トランジスタＳ２を経て接地点へと通過する。もちろん、制御信号ＰＷＭ１、ＰＷＭ２は、トランジスタＳ１、Ｓ２のシューティングを回避し、即ちトランジスタＳ１、Ｓ２が同時に導通するのを回避するように構成されねばならない。同様に、振動素子１０が第２方向に移動するときには、第３及び第４のトランジスタＳ３、Ｓ４は、交互に導通するようにＰＷＭ信号ＰＷＭ３、ＰＷＭ４によって制御され、一方、第１及び第２のトランジスタＳ１、Ｓ２は、導通しないように制御される。好ましくは、ＰＷＭ信号ＰＷＭ３、ＰＷＭ４は、同じ周波数を有するが、１８０度の位相差がある。従って、半分の周期において、第３トランジスタＳ３がターンオンし、一方、第４トランジスタＳ４がターンオフする。電流は、ノードｎ１から流れ、第３トランジスタＳ３、振動素子１０及び第２キャパシタＣ２を経て接地点へと通過する。残りの半サイクルには、第４トランジスタＳ４がターンオンし、一方、第３トランジスタＳ３がターンオフする。電流は、ノードｎ１から流れ、キャパシタＣ１、振動素子１０及び第４トランジスタＳ４を経て接地点へと通過する。もちろん、制御信号ＰＷＭ３、ＰＷＭ４は、トランジスタＳ３、Ｓ４のシューティングを回避し、即ちトランジスタＳ３、Ｓ４が同時に導通するのを回避するように構成されねばならない。

ＰＷＭ信号ＰＷＭ１〜４は、ＰＷＭジェネレータによって与えることができる。或いは又、ＰＷＭ信号ＰＷＭ１〜４は、ＭＣＵによって与えることもできる。

以上の説明から明らかなように、好ましい実施形態による圧電モータの駆動回路は、４個のパワースイッチしか使用しない。それ故、パワースイッチアッセンブリは、低コストで簡単な構造を有する。

本出願の説明及び特許請求の範囲において、各々の動詞「備える(comprise)」、「含む(include)」、「収容する(contain)」、「有する(have)」、及びその変化は、包括的な意味で、述べたアイテムの存在を特定するのに使用されるが、付加的なアイテムの存在を除外するものではない。

１つ以上の好ましい実施形態を参照して本発明を説明したが、当業者であれば、種々の変更が可能であることが明らかであろう。それ故、本発明の範囲は、特許請求の範囲によって決定される。

１０：容量性負荷
１４：共通電極
１６：第１電極
１８：第２電極
Ｓ１、Ｓ２、Ｓ３、Ｓ４：パワースイッチ
Ｃ１、Ｃ２：キャパシタ

Claims (14)

1. 共通電極と、第１及び第２の個別電極とを備えた容量性負荷のためのパワースイッチアッセンブリにおいて、
   電圧源に結合されて、そこから電力を受け取るためのノードと、
   前記ノードと前記容量性負荷の第１電極との間に接続され、第１のＰＷＭ信号を受信するように構成された制御端子を有している第１スイッチと、
   前記容量性負荷の第１電極と接地点との間に接続され、第２のＰＷＭ信号を受信するように構成された制御端子を有している第２スイッチと、
   前記ノードと前記容量性負荷の第２電極との間に接続され、第３のＰＷＭ信号を受信するように構成された制御端子を有している第３スイッチと、
   前記容量性負荷の第２電極と接地点との間に接続され、第４のＰＷＭ信号を受信するように構成された制御端子を有している第４スイッチと、
   前記ノードと接地点との間に接続され、前記容量性負荷の共通電極に接続された出力端子を含む駆動回路と、
   を備えたパワースイッチアッセンブリ。
2. 前記駆動回路は、前記ノードと接地点との間に直列に接続された第１キャパシタ及び第２キャパシタを備え、前記駆動回路の出力端子として働く前記第１キャパシタと第２キャパシタとの間の接続部は、前記容量性負荷の共通電極に接続される、請求項１に記載のパワースイッチアッセンブリ。
3. 前記第１及び第２キャパシタは、同じ値を有する、請求項２に記載のパワースイッチアッセンブリ。
4. 前記第１スイッチはトランジスタであり、このトランジスタのベースは、前記第１スイッチの制御端子として働き、このトランジスタのコレクタは、前記ノードに結合され、このトランジスタのエミッタは、前記容量性負荷の第１電極に結合される、請求項１から３のいずれかに記載のパワースイッチアッセンブリ。
5. 前記第２スイッチはトランジスタであり、このトランジスタのベースは、前記第２スイッチの制御端子として働き、このトランジスタのコレクタは、前記容量性負荷の第１電極に結合され、このトランジスタのエミッタは、接地される、請求項１から４のいずれかに記載のパワースイッチアッセンブリ。
6. 前記第３スイッチはトランジスタであり、このトランジスタのベースは、前記第３スイッチの制御端子として働き、このトランジスタのコレクタは、前記ノードに結合され、このトランジスタのエミッタは、前記容量性負荷の第３電極に結合される、請求項１から５のいずれかに記載のパワースイッチアッセンブリ。
7. 前記第４スイッチはトランジスタであり、このトランジスタのベースは、前記第４スイッチの制御端子として働き、このトランジスタのコレクタは、前記容量性負荷の第２電極に結合され、このトランジスタのエミッタは、接地される、請求項１から６のいずれかに記載のパワースイッチアッセンブリ。
8. 前記スイッチは、トランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ及びＧＴＯから選択される、請求項１、２又は３に記載のパワースイッチアッセンブリ。
9. 共通電極並びに第１及び第２の個別電極を有する容量性負荷と、
   電圧源に結合されて、そこから電力を受け取るためのノードと、
   前記ノードと接地点との間に接続され、前記容量性負荷の第１電極に結合された出力端子を有し、第１方向における前記容量性負荷の移動を制御するように構成された第１スイッチング装置と、
   前記ノードと接地点との間に接続され、前記容量性負荷の第２電極に結合された出力端子を有し、第２方向における前記容量性負荷の移動を制御するように構成された第２スイッチング装置と、
   前記ノードと接地点との間に接続され、前記容量性負荷の共通電極に結合された出力端子を含む駆動回路と、
   を備えたパワースイッチアッセンブリ。
10. 前記駆動回路は、前記ノードと接地点との間に直列に接続された第１キャパシタ及び第２キャパシタを備え、前記第１キャパシタと第２キャパシタとの間の接続部は、前記駆動回路の出力端子として働き、前記容量性負荷の共通電極に結合される、請求項９に記載のパワースイッチアッセンブリ。
11. 前記第１スイッチング装置は、前記ノードと前記容量性負荷の第１電極との間に接続された第１スイッチと、前記容量性負荷の第１電極と接地点との間に接続された第２スイッチとを備え、これらのスイッチの各々は、スイッチの交互の導通を制御するためのＰＷＭ信号を受信するように構成された制御端子を有する、請求項１０に記載のパワースイッチアッセンブリ。
12. 前記第２スイッチング装置は、前記ノードと前記容量性負荷の第２電極との間に接続された第３スイッチと、前記容量性負荷の第２電極と接地点との間に接続された第４スイッチとを備え、これら第３及び第４スイッチの各々は、これら第３及び第４スイッチの交互の導通を制御するためのＰＷＭ信号を受信するように構成された制御端子を有し、更に、前記容量性負荷が前記第１方向に移動するときには、前記第３及び第４スイッチは導通しないように制御されるが、前記第１及び第２スイッチは交互に導通するように制御され、そして前記容量性負荷が前記第２方向に移動するときには、前記第１及び第２スイッチは導通しないように制御されるが、前記第３及び第４スイッチは交互に導通するように制御される、請求項１１に記載のパワースイッチアッセンブリ。
13. 前記スイッチは、トランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ及びＧＴＯから選択される、請求項１２に記載のパワースイッチアッセンブリ。
14. 前記第１及び第２キャパシタは、同じ値を有する、請求項１０から１３のいずれかに記載のパワースイッチアッセンブリ。

Images