JP2009164588A

JP2009164588A - 表面処理銅箔及び回路基板

Info

Publication number: JP2009164588A
Application number: JP2008312000A
Authority: JP
Inventors: Hiromichi Kutsuna; 宏途沓名; Yuji Suzuki; 裕二鈴木
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2007-12-10
Filing date: 2008-12-08
Publication date: 2009-07-23
Anticipated expiration: 2028-12-08
Also published as: KR20090060958A; TWI402009B; CN101541142B; CN101541142A; TW200936003A; JP4974186B2

Abstract

【課題】家電製品・携帯電子機器などの薄型化・小型化に対応でき、ファインパターン化の要求を満たす表面処理銅箔、特に、ＩＶＨ法による回路構成に適した表面粗さが小さく、かつ絶縁基板との密着性が良好であり、導電性ペーストの金属粒との接続抵抗が低い表面処理銅箔を提供すること。
【解決手段】絶縁基板の表裏に銅箔回路が設けられ、これら銅箔回路が絶縁基板に設けたスルーホールに充填の金属粒子で接続されている積層基板における前記銅箔回路を構成する表面処理銅箔であって、銅箔（元箔）の少なくとも片面は、該銅箔表面に接合される前記金属粒子との接合部の、前記金属粒子との接合面の面積が銅箔表面積の３０％以上となるように表面処理されている表面処理銅箔である。
【選択図】図１

Description

本発明は表面処理銅箔に関するものであり、特に、積層回路基板（多層プリント配線板）において、表裏に設けられた回路（配線）の導通を導電性組成物（導電性ペースト）によって行う積層回路基板に好適な表面処理銅箔に関するものである。
また本発明は、前記表面処理銅箔で回路を形成した回路基板に関するものである。

従来の積層回路基板の製造方法として、多層配線基板用基材を多層に積層後、絶縁層にスルーホールを開口し、該スルーホールの内周面をめっき処理しためっき層によって層間導通を取るスルーホールめっき法がある。該スルーホールめっき法による積層回路基板は、各層の回路を低く安定した接続抵抗で接続できる利点をもつが、工程が複雑で、工数も多いため、コストが高くなり、積層回路基板の用途を制限する要因となっている。
また、スルーホールめっき法による積層回路基板では、スルーホールの直上には部品を実装できず、配線の自由度が低い欠点もある。
この欠点を解消するために、スルーホールめっき法による積層回路基板において、実装部品の配置位置を避けるように、スルーホールを基板表面に対して傾斜させて形成する手法も採用されている。

また近年、スルーホールめっき法に代わる層間接続法として、スルーホールに導電性ペーストを充填したＩＶＨ（ＩｎｔｅｒｓｔｉｔｉａｌＶｉａＨｏｌｅ）による積層回路基板が実用化されている。この導電性ペーストを用いた積層回路基板は、スルーホールめっき法によるものに比して製造工程が簡素化され、低コスト化を図ることができる。
ＩＶＨ法を使用して積層回路を作成する代表的な方法として、ＡＬＩＶＨ（非特許文献１参照）がある。
ＡＬＩＶＨでは、絶縁基板としてアラミドエポキシプリプレグを使用し、レーザー穴開け加工でスルーホールを形成する。次いでスルーホールに導電性ペーストを充填した絶縁基板の両面に銅箔を積層し、熱プレスで銅箔と絶縁基板とを接着する。その後、銅箔をパターニング（エッチング）して所定の回路を形成する。上記工程を繰り返して積層回路基板を形成する。

ＡＬＩＶＨなどのＩＶＨ法で使用する銅箔としては、アラミドエポキシプリプレグとの密着性と導電性ペーストの接続性から、その表面粗さが４μｍ以上の両面粗化処理銅箔や片面粗化処理銅箔が使用されてきている。しかし、近年更なる家電製品・携帯電子機器などの薄型化・小型化が進む中で、ファインパターン化が要求されているが、現状使用されている表面処理銅箔では、この要求を満たすことができていない。
エレクトロニクス実装用高機能性基板材料、株式会社シーエムシー出版、２００５年１月３１日発行１８ページ参照

本発明は、家電製品・携帯電子機器などの薄型化・小型化が進む中で、ファインパターン化の要求を満たすことができる表面処理銅箔、特に、ＩＶＨ法による回路構成に適した表面粗さが小さく、かつ絶縁基板との密着性が良好であり、導電性ペーストの金属粒との接続抵抗が低い表面処理銅箔を提供することにある。
また本発明は、前記表面処理銅箔で回路を形成することで、ファインパターンの回路を構成できる回路基板を提供することにある。

本発明の表面処理銅箔は、絶縁基板の表裏に銅箔回路が設けられ、これら銅箔回路が絶縁基板に設けたスルーホールに充填の金属粒子で接続されている積層基板における前記銅箔回路を構成する表面処理銅箔であって、銅箔（元箔）の少なくとも片面は、該銅箔表面に接合される金属粒子との接合部の、前記金属粒子との接合面の面積が銅箔表面積の３０％以上となるように表面処理された表面処理層が設けられていることを特徴とする表面処理銅箔である。

好適には、前記表面処理層は、銅箔表面に粗化粒子が付着された層であり、粗化処理された層の表面はＲｚ：１．０〜３．０μｍであり、明度値：２５以下である。
ここで、表面粗さＲｚとは、JIS B 0601-1994「表面粗さの定義と表示」に規定されたものであり、十点平均粗さである。
また、明度値とは、JIS Z 8105(1982)より同一条件で照明した白色面を基準として物体表面の相対的な明暗に関する色の属性を尺度化したものである。

好適には、前記表面処理層は、該表面処理層の１００μｍ×１００μｍの面積に、高さが１〜５μｍである前記粗化粒子による突起物が２００〜２５０００個分布している。

好適には、前記表面処理層は、該表面処理層の観察断面２５μｍの範囲に、高さが１〜５μｍである前記粗化粒子による突起物が、６〜３５個の個数で略均等に分布している。

好適には、前記表面処理層における前記突起物間の最大幅は、０．０１μｍ以上であり、観察断面２５μｍの範囲内に存在する突起物の個数で、２５μｍを割った長さの２倍以下である。

本発明の回路基板は、本発明の表面処理銅箔を用いて作成したことを特徴とする回路基板である。

本発明は、家電製品・携帯電子機器などの薄型化・小型化に対応でき、ファインパターン化の要求を満たす表面処理銅箔、特に、ＩＶＨ法による回路構成に適した表面粗さが小さく、かつ絶縁基板との密着性が良好であり、導電性ペーストの金属粒との接続抵抗が低い表面処理銅箔を提供することができる。

また、本発明は、前記表面処理銅箔で回路を形成することで、ファインパターンの回路を構成できる回路基板を提供することができる。

本実施形態に係る銅箔は、表面処理銅箔であり、特に、ＩＶＨ法による回路構成に適した表面処理銅箔である。
ＩＶＨ法を使用して積層回路を作成する代表的な方法として、ＡＬＩＶＨについて説明する。図１（ａ）〜（ｉ）はＡＬＩＶＨによる積層回路基板の製造方法の工程を示す断面図である。
まず、図１（ａ）に示すようには絶縁基板としてアラミドエポキシプリプレグ１を使用し、図１（ｂ）に示すようにレーザー穴開け加工でスルーホール２を形成する。
次に、図１（ｃ）に示すようにスルーホール２に導電性ペースト３を充填する。
次に、図１（ｃ）に示すようにスルーホール２に導電性ペースト３を充填した絶縁基板１の両面に銅箔４，５を積層し、図１（ｄ）に示すように熱プレスで銅箔４と絶縁基板１とを接着する。この熱プレス工程の熱で導電性ペースト３が溶けてスルーホール２を介して両面の銅箔４，５が導通状態に接続される。
次に、図１（ｅ）に示すように銅箔をパターニング（エッチング）して所定の回路を形成する。上記のようにして単層の基板１０を形成する。
積層基板を多層化するには上記工程を繰り返す。例えば、図１（ｆ）に示すように、図１（ａ）〜（ｃ）に示す工程と同様にして基板１１，１２を形成し、基板１０の上面及び下面に上記の基板１１，１２をそれぞれ積層し、その両面に銅箔１３，１４を積層し、図１（ｇ）に示すように熱プレスで基板１０，１１，１２及び銅箔１３，１４を接着する。この熱プレス工程の熱で導電性ペーストが溶けてスルーホールを介して両面の銅箔４，５が導通状態に接続される。その後、図１（ｈ）に示すように銅箔をパターニング（エッチング）して所定の回路を形成する。上記のようにして三層積層した積層回路基板を形成する。
さらに、必要に応じて上記の工程を繰り返す。即ち、上記の積層回路基板の上面及び下面に上記の基板１５，１６をそれぞれ積層し、その両面に銅箔１７，１８を積層し、熱プレスで各基板と銅箔を接着し、銅箔をパターニング（エッチング）して所定の回路を形成する。このようにして、図１（ｉ）に示すように、五層積層した積層回路基板を形成する。

本実施形態では、表面処理前の銅箔（以下元箔ということがある）は、電解もしくは圧延によって製造された銅箔または銅合金箔（これらを区別する必要がない場合は単に銅箔という）である。銅箔の厚さは１μｍ〜２００μｍが好適である。銅箔の厚みは、厚さが１μｍ以下では銅箔の表面上に粗化処理を行うことは非常に難しく、１μｍ以下の厚さは好ましくない。銅箔の厚さはその用途により適宜選択して用いることができる。
銅箔（元箔）の表面粗さは、Ｒｚ：０．０１μｍ〜２μｍであることが好ましい。元箔の表面粗さについては、Ｒｚ：０．０１μｍ以下の箔は、現実的に製造も困難であり、もし製造できても製造コストがかかることから現実的に不適であり、また、Ｒｚ：２．０μｍ以上の元箔を使用してもよいが、高周波特性及びファインパターン化を考えると元箔の表面粗さが２μｍ以下であることが好ましい。
ここで、表面粗さＲｚとは、JIS B 0601-1994「表面粗さの定義と表示」に規定されものであり、十点平均粗さである。

本実施形態においては、上記した元箔の少なくとも片面に表面処理を施す。
元箔の表面粗化処理は、元箔の表面に粗化粒子を付着させて粗化面とする。粗化面の表面粗さはＲｚが１．０〜３．０μｍとすることが好ましい。Ｒｚ：１．０μｍ未満では、ピール強度が低いためその目的を果たす表面処理銅箔としては満足でなく、また、Ｒｚ：３．０μｍより大きいと、高周波特性が低下するうえにファインパターン化に不向きとなるためである。

本実施形態において、元箔表面を表面処理する方法としては、元箔表面上に銅もしくは銅合金を付着させることが好ましい。銅または銅合金の付着量は、２ｍｇ／ｄｍ^２〜４００ｍｇ／ｄｍ^２が好ましい。付着量が２ｍｇ／ｄｍ^２未満ではピール強度が低いためその目的を果たす表面処理銅箔としては満足でない。
付着量が４００ｍｇ／ｄｍ^２より大きいと、高周波特性が低下し、情報伝達量が低下する。その原因は銅もしくは銅合金の付着量が多いと粗化粒子が大きくなり、表面の粗さが大きくなるためである。高周波にて導体に電流を流す時、周波数が高くなるほど電流は導体の表層部に流れるようになる（表皮効果）。それゆえ導体表面の粗さが増すと電流が流れる表面の長さが長くなることで抵抗が増え、電流の損失が増え、情報伝達量が低下する。このため、銅もしくは銅合金の付着量は４００ｍｇ／ｄｍ^２以下にすることが望ましいが、高周波特性を無視できる用途では付着量の上限を無視することも可能である。

本実施形態において、元箔の表面処理は、その表面に接合される導電性ペーストに含まれる金属粒子との接合部の、前記金属粒子との接合面の面積が銅箔表面面積の３０％以上となるように表面処理する。
金属粒子と銅箔表面との接合面積とは、次のようにして測定した面積である。
先ず、銅箔の表面積を測定する。即ち、銅箔の巾方向および長手方向の断面測定を行なう。銅箔表面の断面部を測定した巾方向の長さをＬ、同様に長手方向をＬ´とすると、ＬとＬ´を掛け合わせたものを銅箔表面面積とする。断面部の長さ測定は、画像解析ソフト（株式会社バイオアーツ画像解析ソフトImageJ 2006）を使用し、粗化粒子の外周に沿って銅箔表面の長さを測定した。
銅箔表面の巾Ｌ内において導電性ペーストの金属粒子の接合している部分の長さをすべて足し合わせたものをＳ、銅箔表面の長さＬ´内において導電性ペーストの金属粒子の接合している部分の長さをすべて足し合わせたものをＳ´とする。ＳとＳ´を掛け合わせたものを接合面積とする。
このときの接合面積が銅箔表面面積に対して３０％以上であればよい。接合面積が銅箔表面面積に対して３０％以上であれば接着力は満足でき、銅箔（配線回路）と金属粒子との接触抵抗が低下し、両者の間で満足する接続部が得られる。なお、接触面積が３０％以下では接着力が不足し、接触抵抗が増加して発熱する等の不具合が発生する恐れがあるため、好ましくない。

導電性ペーストに混入する金属粒子としては、アルミニウム、タングステン、鉛、亜鉛、金、銀、銅、ニッケル、コバルト等が好適に使用できる。

また、本実施形態においては表面粗化処理を行った粗化処理銅箔は、明度値が３０以下であり、好ましくは２５以下である。本実施形態における明度とは、通常、表面の粗さを見る指標として使用されている明度であり、測定方法としては、測定サンプル表面に光をあて光の反射量を測定し明度値として表す方法で測定する。ここでは、JIS Z 8105(1982)より同一条件で照明した白色面を基準として物体表面の相対的な明暗に関する色の属性を尺度化したものである。この方法で表面処理銅箔の処理面の明度を測定すると、表面粗さのＲｚが大きいかまたは粗化粒子間の溝の深さが深い時は、光の反射量が少なくなるため明度値が低くなり、平滑だと光の反射量が大きくなり明度が高くなる傾向がある。絶縁基板とのピール強度を向上させるためには明度を３０以下とし、好ましくは２５以下とする。また、明度３０を超えると、粗化面を大きなＲｚとしても凹凸がなだらかな凹凸となるため表面処理銅箔と絶縁基板との食いつきが悪く、ピール強度が向上しないためである。
なお、明度の測定は、被測定銅箔に
Ｎｉ：０．０１〜０．５ｍｇ／ｄｍ^２
Ｚｎ：０．０１〜０．５ｍｇ／ｄｍ^２
Ｃｒ：０．０１〜０．３ｍｇ／ｄｍ^２
の範囲内の防錆処理を施した後、明度計（スガ試験機株式会社機種名：ＳＭカラーコンピューター型番ＳＭ−４）を使用して測定した。
以上のような表面粗さ（Ｒｚ）および明度値を兼ね備えた本実施形態の表面処理銅箔は、積層・複合化されて、優れたピール強度およびファインパターン特性を有し、この表面処理銅箔を使用することで優れた回路基板となる。

本実施形態においては、上記したように、元箔の表面を粗化処理したものであるが、面内における均一なピール強度を得るために粗化粒子から形成される突起物は、１００μｍ×１００μｍの面内に突起物が２００〜２５０００個あることが望ましい。突起物の個数が２００個より少ないと突起物間の隙間が広くなりファインパターンを切ることができず、２５０００以上であると突起物と突起物が狭まりピール強度が出なくなってしまうことから好ましくない。
さらに面内におけるバラツキが無く優れたピール強度及びファインパターン特性を得るために下記する粗化粒子から形成される突起物が略均等に存在（分布）することが好ましい。即ち、突起物の高さは、１．０μm乃至５．０μmのものがよい。元箔表面に形成される突起物の高さが、１．０μｍ以下では、高さが低いためピール強度を上げる効果が得られず、５．０μｍ以上では突起物の分布が均一にならず、表面処理銅箔の表面粗さＲｚが範囲毎にバラツキが大きくなるため、安定性のあるピール強度が保てず、また高周波特性が低下するうえにファインパターン化に不向きとなるためである。なお、ここでいう高さとは、元箔の表面と突起物の頂点との距離である。

また、突起物の個数は、数が少なければ、ピール強度が出せず、また個数が多いと銅箔表面と突起物との密着性が弱く数が多くてもその効果は逆に減少することから、観察断面２５μｍ内に６個〜３５個が好適であり、特に１０個〜２０個が最適である。
ここで、本実施家形態でいう突起物の概念について説明する。隣接する突起物の間に形成される溝部の底と突起物の頂点との距離（以下、溝深さということがある）が０．３μm未満の場合、このような隣接する突起物は１つの突起物として把握し、また、溝深さが０．３μm以上の場合、このような隣接する突起物は２つの突起物として把握する。この溝深さは、前記した突起物の高さが元箔の表面と突起物の頂点との距離をいうのに対し、表面処理を行った後の溝部の底と突起物の頂点との距離をいう点で異なる。
突起物の数を数える方法としては、表面処理銅箔を樹脂で埋め、研磨を行った後断面をＳＥＭ観察を行い観察写真にて、２５μｍの長さで上記定義する突起物の数が何個あるかを数える方法で測定した。

さらに、高さが、１．０μｍ〜５．０μｍである突起物の個数が、２５μｍ内に６個〜３５個存在し、該突起物間に深さが０．３μｍ以上の溝を存在させて略均等に分布させるのは、突起物が２５μｍ以内で部分的に集中することを避け、銅箔の幅方向・長手方向でピール強度の安定化を図るためである。
本実施形態で「略均等に分布している」とは、
突起物の頂点と銅箔表面の間の高さが、１．０μｍ〜５．０μｍである突起物の個数をｎ（個）
突起物を断面観察したときの観察幅を２５（μｍ）
とした時に、２５／ｎ（μｍ）の幅の領域に少なくとも、該突起物の１つの一部分がその領域に存在している、ことを表す。

また、ピール強度の安定化を図るためには、形成する突起物の幅に均一性があることが望ましく、各突起物の最大幅が、０．０１μｍ以上、２５μｍの範囲内に存在する突起物の個数で２５μｍを割った長さの２倍以下の幅であることが好ましい。なお、ここでいう最大幅とは、前記した断面のＳＥＭ観察において、突起物の高さ方向と垂直な方向の距離の最大値をいう。
また突起物間の溝深さにおいては、突起物間の平均溝深さが、０．５μｍ以上であると更に好ましい。突起物間の平均溝深さは、溝の深さが０．３μｍ以上の突起物n個に対して、各突起物の両サイドの溝深さを測定し、その時の値をＡ１（μｍ）Ｂ１（μｍ）・・・・・・Ａｎ（μｍ）Ｂｎ（μｍ）とした時、次式により求めた値である。
((A１+B１)+・・・・・・+（Aｎ+Bｎ）)／2／ｎで求める。

図２は本発明の実施形態において測定した表面処理銅箔の観察断面の図である。
未処理銅箔表面ＳＵに対して突起物Ｐが形成されている。突起物Ｐの数ｎは２５μｍ以内に６個以上、例えば６〜３５個存在し、その高さは１〜５μｍの範囲に入っている。ａで示すように溝深さが０．３μｍ未満である場合は突起物として数えず、ｂで示すように溝深さは０．３μｍ以上である。突起物Ｐの最大の幅Ｗは０．０１μｍ以上であり、２５μｍの範囲内に存在する突起物Ｐの個数で２５μｍを割った長さの２倍以下の幅となっている。

図３は好ましくない表面処理銅箔の観察断面の図である。
未処理銅箔表面ＳＵに対して突起物Ｐが形成されている。突起物Ｐの最大の幅Ｗが０．０１μｍ以上であり、２５μｍの範囲内に存在する突起物Ｐの個数で２５μｍを割った長さの２倍より大きい幅を有する異常な幅の突起物Ｐが存在する。

図４は好ましくない表面処理銅箔の観察断面の図である。
未処理銅箔表面ＳＵに対して突起物Ｐが形成されている。突起物Ｐが均等に分布していない断面を示している。図４中、ｃで示すように、突起物Ｐの一部分も存在しない領域があり、この場合には略均等に分布しているとはいえない。

上記構成からなる粗化処理面の箔上にＣｒおよび／またはクロメート被膜を形成させ防錆処理を行ない、又は、必要に応じシランカップリング剤処理または防錆処理＋シランカップリング剤処理を施す。

以下に、本発明を実施形態に基づいて更に詳しく説明するが、本発明はこれらに限定されるものではない。
＜実施例＞
下記の元箔１〜４を用意した。
元箔１
厚さ：１２μｍで、マット面粗度：Ｒｚ＝１．２６μｍ、光沢面粗度：Ｒｚ＝１．８２μｍの電解銅箔。
元箔２
厚さ：１２μｍで、マット面粗度：Ｒｚ＝１．５２μｍ、光沢面粗度：Ｒｚ＝１．４６μｍの電解銅箔。
元箔３
厚さ：１２μｍで、マット面粗度：Ｒｚ＝１．８６μｍ、光沢面粗度：Ｒｚ＝１．２０
μｍの電解銅箔。
元箔４
厚さ：１２μｍで、両面の粗度：Ｒｚ＝１．２０μｍの圧延銅箔。

用意した元箔１〜４を下記に示す電気めっき条件Ａ、Ｂ、またはＣにより表面処理を施した。表１に元箔の種類と電気めっき条件との組合せを示す。なお、各実施例は、元箔１〜４を電気めっき条件Ａ、Ｂ、またはＣのめっき浴１→めっき浴２の順番で少なくとも１回のめっきを行い表面処理銅箔とした。
作成した表面処理銅箔の表面形状を実施例１〜８として表１に示す。
更に、実施例によっては、その粗化処理面に、Ｎｉめっき（０．３ｍｇ／ｄｍ^２）、亜鉛めっき（０．１ｍｇ／ｄｍ^２）を施し、その上にクロメート処理を施した。

電気めっき条件Ａ
・めっき浴１
硫酸銅（Ｃｕ金属として）５〜１０ｇ／ｄｍ^３
硫酸３０〜１２０ｇ／ｄｍ^３
モリブデン酸アンモニウム（Ｍｏ金属として）０．１〜５．０ｇ／ｄｍ^３
電流密度１０〜６０Ａ／ｄｍ^２
通電時間１秒〜２分
浴温２０〜６０℃
・めっき浴２
硫酸銅（Ｃｕ金属として）２０〜７０ｇ／ｄｍ^３
硫酸３０〜１２０ｇ／ｄｍ^３、
電流密度５〜６０Ａ／ｄｍ^２
通電時間１秒〜２分
浴温２０℃〜６５℃

電気めっき条件Ｂ
・めっき浴１
硫酸銅（Ｃｕ金属として）１〜５０ｇ／ｄｍ^３
硫酸ニッケル（Ｎｉ金属として）２〜２５ｇ／ｄｍ^３
メタバナジン酸アンモニウム（Ｖ金属として）０．１〜１５ｇ／ｄｍ^３
pH １．０〜４．５
電流密度１〜６０Ａ／ｄｍ^２
通電時間１秒〜２分
浴温２０℃〜６０℃
・めっき浴２
硫酸銅（Ｃｕ金属として）１０〜７０ｇ／ｄｍ^３
硫酸３０〜１２０ｇ／ｄｍ^３
電流密度５〜６０Ａ／ｄｍ^２
通電時間１秒〜２分
浴温２０℃〜６５℃

電気めっき条件Ｃ
・めっき浴１
硫酸銅（Ｃｕ金属として）１〜５０／ｄｍ^３
硫酸コバルト（Ｃｏ金属として）１〜５０ｇ／ｄｍ^３
モリブデン酸アンモニウム（Ｍｏ金属として）０．１〜１０ｇ／ｄｍ^３
pH ０．５〜４．０
電流密度１〜６０Ａ／ｄｍ^２
通電時間１秒〜２分
浴温２０℃〜６０℃
・めっき浴２
硫酸銅（Ｃｕ金属として）１０〜７０ｇ／ｄｍ^３
硫酸３０〜１２０ｇ／ｄｍ^３
電流密度５〜６０Ａ／dm²
通電時間１秒〜２分
浴温２０℃〜６５℃

＜比較例＞
上記元箔１、３、４を下記に示す電気めっき条件Ａ’、またはＢ’により表面処理を施した。表１に元箔の種類と電気めっき条件との組合せを併記する。なお、各比較例は、元箔１または３を上記電気めっき条件Ａ’、またはＢ’のめっき浴１→めっき浴２の順番で少なくとも１回のめっきを行い表面処理銅箔とした。なお、比較例で作成した表面処理銅箔の絶縁基板との接合面（粗化処理面）側の表面にＮｉめっき（０．３ｍｇ／ｄｍ^２）亜鉛めっき（０．１ｍｇ／ｄｍ^２）を施し、更にその上にクロメート処理を施し、比較例試料とした。
作成した表面処理銅箔の表面形状を比較例１〜６として表１に併記する。

電気めっき条件Ａ’
・めっき浴１
硫酸銅（Ｃｕ金属として）５〜１０ｇ／ｄｍ^３
硫酸３０〜１２０ｇ／ｄｍ^３
モリブデン酸アンモニウム（Ｍｏ金属として）０．１〜５．０ｇ／ｄｍ^３
電流密度１０〜６０Ａ／ｄｍ^２
通電時間１秒〜２分
浴温２０〜６０℃
・めっき浴２
硫酸銅（Ｃｕ金属として）２０〜７０ｇ／ｄｍ³
硫酸３０〜１２０ｇ／ｄｍ^３
電流密度３Ａ／ｄｍ^２
通電時間２分以上（表面粗さにおいて時間を変更）
浴温１５℃

電気めっき条件Ｂ’
・めっき浴１
硫酸銅（Ｃｕ金属として）１〜５０ｇ／ｄｍ³
硫酸ニッケル（Ｎｉ金属として）２〜２５ｇ／ｄｍ³
メタバナジン酸アンモニウム（Ｖ金属として）０．１〜１５ｇ／ｄｍ³
pH １．０〜４．５
電流密度１〜６０Ａ／ｄｍ²
通電時間１秒〜２分
浴温２０℃〜６０℃
・めっき浴２
硫酸銅（Ｃｕ金属として）２０〜７０ｇ／ｄｍ^３
硫酸３０〜１２０ｇ／ｄｍ^３
電流密度３Ａ／ｄｍ^２
通電時間２分以上（表面粗さにおいて時間を変更）
浴温１５℃

［ピール強度の測定・評価］
実施例及び比較例で作成した表面処理銅箔を、縦２５０ｍｍ、横２５０ｍｍに切断したのち、その粗化処理を施した方の面を、熱圧着後に厚さ１ｍｍとなる枚数のＢＴレジン（三菱瓦斯化学株式会社の商標、ビスマレイミド・トリアジン樹脂からなる熱硬化性樹脂）の上におき、全体を２枚の平滑なステンレス鋼板で挟み、温度１９０℃、圧力５０ｋｇ／ｃｍ^２で９０分間熱圧着し、貼りつけピール強度を測定した
ピール強度の測定は、ＪＩＳＣ６４７１に準じ、１８０度方向に引き剥がして行った。
表1から明らかなように、各実施例は０．９ＫＮ／ｍ以上でピール強度をクリアしているが、比較例１〜６では０．８ＫＮ／ｍであり、ピール強度を満足するものではなかった。

［ファインパターン特性評価］
図５は上記で作成した表面処理銅箔ＦをＢＴレジンなどの基板ＳＢに貼り付け、下記のように加工したときの断面概略図である。
図５に示すように、ライン幅：Ｌ・スペース幅：ＳにてレジストＲを形成した銅箔Ｆを、塩化鉄浴にてエッチングした。ライン幅のトップの幅がレジスト幅と同じになるエッチング時間を決定し、各ライン幅及び各スペース幅（基板１枚に形成するラインを１０本とする）でレジストＲを形成した基板を各ｎ＝１０で作成し、塩化鉄浴で上記決定した時間、エッチングを行った。各基板において、ライン間にブリッジが発生していないこと、根残りがないこと、またはラインのトップの幅がレジストと同じになっていることを観察し、ｎ＝１０作成した各基板にそれらが観察されなかったものの中で最小のＬ・Ｓの値を表１に示す。
表1から明らかなように、各実施例では、Ｌ／Ｓ＝３０／３０の以下のファインパターンを作成することができた。比較例６を除く各比較例では辛うじて３０／３０のパターンを作成することができたが、それ以下は不可能であった。また、比較例６は表面処理粗さが小さいためにファインパターンを作成するには適していた。

［加熱後の抵抗値の増加率測定］
ＢＴレジンにコア穴を開け導電性ペーストを充填させた後プレスを行い、銅粒子と銅箔を接合させ抵抗値を測定した。この測定結果を加熱後の抵抗値増加率として表１に示す。
表１から明らかなように、熱処理後の抵抗値の増加率は各実施例では６０％以下であるのに対し、比較例１〜６では１４０％を超えてしまっている。
また、耐湿試験を行った後同じ場所の抵抗値を測定し耐湿試験前後での抵抗値の増加率を計算しその優劣を確認した。
表１から明らかなように、耐湿試験後の抵抗値の増加率は各実施例では１００％以下であるのに対し、比較例１〜６では１４０％を超えてしまっている。

[明度の測定]
明度の測定については上記において説明した通りである。各実施例では明度は２５以下であり、比較例１〜６では３０以上である。

上記したように、各実施例では、金属粒子と銅箔との接合面積が３０％以上であり、ピール強度、明度、抵抗値、加熱試験、耐湿試験後の抵抗率増加の割合、ファインパターン作成において満足する銅箔を作成することができた。これに対し、比較例１〜６は金属粒子と銅箔との接合面積が３０％以下であったり、明度、抵抗値、加熱試験、耐湿試験後の抵抗率増加の割合において満足する結果が得られなかったり、また、ピール強度、ファインパターン作成においても満足できない等、全てを満足する銅箔とはならなかった。

本発明は、粗化粒子で形成される特定の形状と分布を示す突起物を銅箔表面に形成させた表面処理銅箔にすることで、粗さが小さくても、密着性が強く且つ導電性ペーストの金属粒子との接合面積を確保させることで安定した電気伝導性を保つ表面処理銅箔を提供することができるものである。

ＩＶＨ法の工程を説明する工程図である。本発明の１実施形態における断面概略図である。表面処理銅箔における好ましくない断面形状を有する表面処理銅箔の断面を示す概略断面図である。表面処理銅箔における好ましくない断面形状を有する表面処理銅箔の断面を示す概略断面図である。ファインパターン形成におけるエッチング巾を説明する断面説明図である。

符号の説明

１絶縁基板（プレプレグ）
２スルーホール
３導電性ペースト
４銅箔

Claims

絶縁基板の表裏に銅箔回路が設けられ、これら銅箔回路が絶縁基板に設けたスルーホールに充填の金属粒子で接続されている積層基板における前記銅箔回路を構成する表面処理銅箔であって、銅箔（元箔）の少なくとも片面は、該銅箔表面に接合される前記金属粒子との接合部の、前記金属粒子との接合面の面積が銅箔表面積の３０％以上となるように表面処理された表面処理層が設けられている表面処理銅箔。
前記表面処理層は、銅箔表面に粗化粒子が付着された層であり、該表面処理層の表面はＲｚ：１．０〜３．０μｍ、明度値：２５以下である請求項１に記載の表面処理銅箔。
前記表面処理層は、該表面処理層の１００μｍ×１００μｍの面積に、高さが１〜５μｍである前記粗化粒子による突起物が２００〜２５０００個分布している請求項１または２に記載の表面処理銅箔。
前記表面処理層は、該表面処理層の観察断面２５μｍの範囲に、高さが１〜５μｍである前記粗化粒子による突起物が、６〜３５個の個数で略均等に分布している請求項１〜３のいずれかに記載の表面処理銅箔。
前記表面処理層における前記突起物間の最大幅は０．０１μｍ以上であり、観察断面２５μｍの範囲内に存在する突起物の個数で、２５μｍを割った長さの２倍以下である請求項１〜４のいずれかに記載の表面処理銅箔。
回路基板を、請求項１〜５のいずれかに記載の表面処理銅箔を用いて作成したことを特徴とする回路基板。