JP2009159426A

JP2009159426A - パルス出力装置

Info

Publication number: JP2009159426A
Application number: JP2007336950A
Authority: JP
Inventors: Yasuyoshi Koike; 泰美小池
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2007-12-27
Filing date: 2007-12-27
Publication date: 2009-07-16
Anticipated expiration: 2027-12-27
Also published as: JP5294138B2

Abstract

【課題】適正なパルス数のパルス信号が出力されない状態を検知可能なパルス出力装置を提供する。
【解決手段】ＣＰＵ３は、入力信号に応じたパルス数を算出するパルス数算出手段３１と、パルス数算出手段３１により算出されたパルス数のパルス信号を出力するパルス出力手段３２と、後述するパルス用カウンタ６１によりカウントされたパルス数と、パルス数算出手段３１により算出されたパルス数とを照合する照合手段３３を構成する。外部回路６には、パルス出力手段３２から出力されたパルス信号のパルス数をカウントするパルス用カウンタ６１と、パルス用カウンタ６１によりカウントされたカウント数を格納するレジスタ６２と、レジスタ６２に格納されたカウント数をシリアル通信によりＣＰＵ３に向けて送信する通信手段６３と、が設けられる。
【選択図】図１

Description

本発明は、入力信号に応じたパルス数のパルス信号を出力するパルス出力装置に関する。

フィールド機器に内蔵された装置として、入力信号に応じたパルス数のパルス信号を出力するパルス出力装置が知られている。パルス出力装置は、測定対象からのアナログ信号を増幅する入力回路と、入力回路で増幅された信号を演算値（デジタルデータ）に変換するＡ／Ｄコンバータと、上記演算値から、所定時間に出力すべきパルス数を算出し、出力ポートから当該パルス数のパルス信号（矩形信号）を出力するＣＰＵと、このパルス信号によりオン／オフが制御されるトランジスタとを備える。

このような構成により、測定対象からの信号が演算値に変換され、演算値に応じた、所定時間に出力すべきパルス数が算出される。さらに、算出されたパルス数に応じた回数だけＣＰＵの出力ポートにてＨＩＧＨ／ＬＯＷ出力が繰り返されて矩形波が生成される。この矩形波によりトランジスタのオン／オフが制御され、算出されたパルス数のパルス信号が外部に向けて出力される。

測定対象からの信号に応じた特定のパルス数のパルス信号を出力する上記一連の動作は、所定の演算周期ごとに繰り返される。
特開２００２−２１４００７号公報

上記のパルス出力装置において、例えば、ＣＰＵのポート出力等に異常がある場合、パルス信号が出力されず、あるいは誤ったパルス数のパルス信号が出力される可能性がある。しかし、従来のパルス出力装置では、適正なパルス数のパルス信号が出力されない状態になっても、異常を検知することができないという問題がある。

本発明の目的は、適正なパルス数のパルス信号が出力されない状態を検知可能なパルス出力装置を提供することにある。

本発明のパルス出力装置は、入力信号に応じたパルス数を算出するパルス数算出手段と、前記パルス数算出手段により算出されたパルス数のパルス信号を出力するパルス出力手段と、を備え、前記入力信号に応じたパルス数の前記パルス信号を出力するパルス出力装置において、前記パルス出力手段から出力されたパルス信号のパルス数をカウントするカウント手段と、前記カウント手段によりカウントされたパルス数と、前記パルス数算出手段により算出されたパルス数とを照合する照合手段と、を備えることを特徴とする。
このパルス出力装置によれば、カウント手段によりカウントされたパルス数と、パルス数算出手段により算出されたパルス数とを照合するので、適正なパルス数のパルス信号が出力されない状態を検知できる。

前記照合手段による照合の結果、前記カウント手段によりカウントされたパルス数と、前記パルス数算出手段により算出されたパルス数とが一致しない場合に、異常を通知する異常通知手段を備えてもよい。

前記異常通知手段は、前記パルス数算出手段により算出されたパルス数を通知してもよい。

前記パルス数算出手段、前記パルス出力手段および前記照合手段を１つのＣＰＵにより構成するとともに、前記カウント手段を前記ＣＰＵの外部に設け、前記パルス出力装置は、前記カウント手段におけるパルス数のカウント結果を前記照合手段に向けて送信する通信手段を備えてもよい。

前記カウント手段および前記通信手段の動作タイミングは、前記ＣＰＵからの制御信号に基づいて制御されてもよい。

本発明のパルス出力装置によれば、カウント手段によりカウントされたパルス数と、パルス数算出手段により算出されたパルス数とを照合するので、適正なパルス数のパルス信号が出力されない状態を検知できる。

以下、図１〜図２を参照して、本発明によるパルス出力装置の一実施形態について説明する。

図１（ａ）は、本実施形態のパルス出力装置の構成を示すブロック図である。

図１（ａ）に示すように、本実施形態のパルス出力装置は、測定対象からのアナログ信号を増幅する入力回路１と、入力回路１で増幅された信号を演算値（デジタルデータ）に変換するＡ／Ｄコンバータ２と、上記演算値から、所定時間に出力すべきパルス数を算出し、出力ポートから当該パルス数のパルス信号（矩形信号）を出力するＣＰＵ３と、このパルス信号によりオン／オフが制御されるトランジスタ５とを備える。

このような構成により、測定対象からの信号が演算値に変換され、演算値に応じた、所定時間に出力すべきパルス数が算出される。さらに、算出されたパルス数に応じた回数だけＣＰＵ３の出力ポートにてＨＩＧＨ／ＬＯＷ出力が繰り返されて矩形波が生成される。この矩形波によりトランジスタ５のオン／オフが制御され、算出されたパルス数のパルス信号が外部に向けて出力される。

測定対象からの信号に応じた特定のパルス数のパルス信号を出力する上記一連の動作は、所定の演算周期ごとに繰り返される。

図１（ａ）に示すように、本実施形態のパルス出力装置は、適正なパルス数のパルス信号が出力されない状態を検知可能とするための外部回路６を備える。

図１（ｂ）は、ＣＰＵ３および外部回路６の機能を示すブロック図である。

図１（ｂ）に示すように、ＣＰＵ３は、入力信号に応じたパルス数を算出するパルス数算出手段３１と、パルス数算出手段３１により算出されたパルス数のパルス信号を出力するパルス出力手段３２と、後述するパルス用カウンタ６１によりカウントされたパルス数と、パルス数算出手段３１により算出されたパルス数とを照合する照合手段３３を構成する。

外部回路６には、パルス出力手段３２から出力されたパルス信号のパルス数をカウントするパルス用カウンタ６１と、パルス用カウンタ６１によりカウントされたカウント数を格納するレジスタ６２と、レジスタ６２に格納されたカウント数をシリアル通信によりＣＰＵ３に向けて送信する通信手段６３と、が設けられる。パルス用カウンタ６１はカウント手段として機能する。

次に、本実施形態のパルス出力装置の動作について説明する。

図２（ａ）は、動作タイミングを示すタイミングチャートである。

図１（ｂ）および図２（ａ）に示すように、ＣＰＵ３は、上記演算周期に対応する制御信号を出力し、パルス用カウンタ６１に与える。パルス用カウンタ６１は、この制御信号が立ち上がっている期間、パルス出力手段３２から出力されるパルス信号をカウントアップする。図２（ａ）に示すように、上記演算周期が１つ終了すると、制御信号の立ち下がりをトリガとしてパルス用カウンタ６１の最終的なカウント数がレジスタ６２に格納される。そして、格納されたカウント数は、通信手段６３によりＣＰＵ３へ送信される。

例えば、図２（ａ）では、演算周期ごとにカウント数が５→３→２の順に切り替わり、１周期分ずつ遅れてその値がレジスタ６２に格納されている。

一方、図１（ｂ）に示すように、パルス数算出手段３１により算出されたパルス数は、順次、ＣＰＵ３の内部ＲＡＭ３５に記憶される。

図２（ｂ）は、ＣＰＵ３における動作手順を示すフローチャートである。

図２（ｂ）のステップＳ１では、照合手段３３において、レジスタ６２から通信手段６３を介して得た上記カウント数と、パルス数算出手段３１により算出されＲＡＭ３５に格納された、対応する演算周期のパルス数と、を照合する。

ステップＳ２では照合の結果、両者が一致したか否か判断し、判断が肯定されればステップＳ１へ戻り、判断が否定されればステップＳ３へ進む。

ステップＳ３では、異常通知手段３４により異常通知を行い（図１（ｂ））、ステップＳ１へ戻る。

上記ステップＳ３では、ワーニングやアラームを発生させて、異常状態であることを表示装置、アラーム装置あるいは通信を介して外部に知らせる。これにより、異常発生時の適切な処置を採ることが可能となる。

また、照合手段３３における照合対象となったパルス数、すなわちパルス数算出手段３１により算出されたパルス数に基づく情報を通知してもよい。例えば、パルス数算出手段３１により算出されたパルス数自体を通知し、あるいは、上記カウント数と、上記パルス数との差分を通知してもよい。このように、パルス数算出手段３１により算出されたパルス数に基づく情報を通知することで、パルス出力装置からのパルス信号を受ける機器での適切な処理が可能となる。例えば、パルス数の累積値の修正が可能となる。

上記実施形態では、外部回路６にカウント手段（パルス用カウンタ６１）を設けているが、通常、パルス出力装置からのパルス信号を受ける機器には、そのパルス信号のパルス数をカウントする機能が設けられているため、その機能をカウント手段として利用することもできる。この場合、パルス出力装置の動作のみならず、当該接続機器におけるパルス数のカウント機能を同時にチェックできることになる。

以上説明したように、本発明のパルス出力装置によれば、カウント手段によりカウントされたパルス数と、パルス数算出手段により算出されたパルス数とを照合するので、適正なパルス数のパルス信号が出力されない状態を検知できる。

本発明の適用範囲は上記実施形態に限定されることはない。本発明は、入力信号に応じたパルス数のパルス信号を出力するパルス出力装置に対し、広く適用することができる。

一実施形態のパルス出力装置の構成等を示す図であり、（ａ）は、パルス出力装置の構成を示すブロック図、（ｂ）は、ＣＰＵおよび外部回路の機能を示すブロック図。パルス出力装置の動作を示す図であり、（ａ）は、動作タイミングを示すタイミングチャート、ｂ）は、ＣＰＵにおける動作手順を示すフローチャート。

符号の説明

３ＣＰＵ
３１パルス数算出手段
３２パルス出力手段
３３照合手段
６１パルス用カウンタ（カウント手段）
６３通信手段

Claims

入力信号に応じたパルス数を算出するパルス数算出手段と、
前記パルス数算出手段により算出されたパルス数のパルス信号を出力するパルス出力手段と、を備え、
前記入力信号に応じたパルス数の前記パルス信号を出力するパルス出力装置において、
前記パルス出力手段から出力されたパルス信号のパルス数をカウントするカウント手段と、
前記カウント手段によりカウントされたパルス数と、前記パルス数算出手段により算出されたパルス数とを照合する照合手段と、
を備えることを特徴とするパルス出力装置。
前記照合手段による照合の結果、前記カウント手段によりカウントされたパルス数と、前記パルス数算出手段により算出されたパルス数とが一致しない場合に、異常を通知する異常通知手段を備えることを特徴とする請求項１に記載のパルス出力装置。
前記異常通知手段は、前記パルス数算出手段により算出されたパルス数に基づく情報を通知することを特徴とする請求項２に記載のパルス出力装置。
前記パルス数算出手段、前記パルス出力手段および前記照合手段を１つのＣＰＵにより構成するとともに、前記カウント手段を前記ＣＰＵの外部に設け、
前記パルス出力装置は、前記カウント手段におけるパルス数のカウント結果を前記照合手段に向けて送信する通信手段を備えることを特徴とする請求項１〜３のいずれか１項に記載のパルス出力装置。
前記カウント手段および前記通信手段の動作タイミングは、前記ＣＰＵからの制御信号に基づいて制御されることを特徴とする請求項４に記載のパルス出力装置。