JP2009147337A - 相変化物質層パターンの形成方法、相変化メモリー装置の製造方法、及びこれに使用される相変化物質層研磨用スラリー造成物 - Google Patents

相変化物質層パターンの形成方法、相変化メモリー装置の製造方法、及びこれに使用される相変化物質層研磨用スラリー造成物 Download PDF

Info

Publication number
JP2009147337A
JP2009147337A JP2008314555A JP2008314555A JP2009147337A JP 2009147337 A JP2009147337 A JP 2009147337A JP 2008314555 A JP2008314555 A JP 2008314555A JP 2008314555 A JP2008314555 A JP 2008314555A JP 2009147337 A JP2009147337 A JP 2009147337A
Authority
JP
Japan
Prior art keywords
change material
material layer
phase change
polishing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008314555A
Other languages
English (en)
Other versions
JP2009147337A5 (ja
JP5468769B2 (ja
Inventor
Jong-Young Kim
▲ジョン▼永 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009147337A publication Critical patent/JP2009147337A/ja
Publication of JP2009147337A5 publication Critical patent/JP2009147337A5/ja
Application granted granted Critical
Publication of JP5468769B2 publication Critical patent/JP5468769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】相変化物質層パターンの形成方法、相変化メモリー装置の製造方法、及びこれに使用される相変化物質層研磨用スラリー造成物が開示される。
【解決手段】基板上に窪みを有する絶縁膜を形成した後、絶縁膜上に窪みを埋めながら相変化物質層を形成する。絶縁膜と相変化物質層との間の第1研磨選択比を有する第1スラリー造成物を適用して相変化物質層に対する第1研磨工程を遂行した後、第1研磨選択比より低い第2研磨選択比を有する第2スラリー造成物を適用して相変化物質層に対する第2研磨工程を遂行して窪みを埋める相変化物質層パターンを形成する。これによって、相変化物質層パターンの上部に窪みが発生するか、あるいは表面酸化膜が形成されることを抑制して相変化メモリー装置の不良発生を著しく減少させることができる。
【選択図】図1

Description

本発明は相変化物質層パターンの形成方法、相変化メモリー装置の製造方法、及びこれに使用される相変化物質層研磨用スラリー造成物に関する。より詳しくは、化学的かつ機械的研磨工程を利用する相変化物質層パターンの形成方法、相変化メモリー装置の製造方法、及びこれに使用される相変化物質層研磨用スラリー造成物に関する。
一般的に、半導体メモリー装置は電源供給が中断される場合に、保存されたデータの維持可否によってDRAM装置またはSRAM装置のような揮発性半導体メモリー装置と、フラッシュメモリー装置またはEEPROM装置のような非揮発性半導体メモリー装置に区分できる。デジタルカメラ、携帯電話、またはMP3プレイヤーのような電子機器に使用される半導体メモリー装置とには非揮発性メモリー装置であるフラッシュメモリー装置が主に使用されている。しかし、フラッシュメモリー装置はデータを記録するか、あるいは記録されたデータを読む過程で比較的に多くの時間が要求されるため、このようなフラッシュメモリー装置の代替としてMRAM装置、FRAM装置、またはPRAM装置のような新しい半導体装置が開発された。
PRAM装置は通常的にカルコゲン(chalcogenide)化合物の相転移(phase transition)による非晶質状態と結晶状態間の抵抗の差を利用してデータを保存する。PRAM装置は印加されたパルスの振幅と長さによってカルコゲン化合物であるゲルマニウム-アンチモン-テルル(Ge-Sb-Te:GST)からなる相変化物質層の可逆的相変化(reversible phase transition)を利用してデータを「0」と「1」の状態に保存する。具体的に、抵抗の大きい非晶質状態への変換に要求されるリセット(reset)電流と抵抗の小さい結晶状態に換えるセット(set)電流は相変化物質層の下に位置するトランジスタから下部電極を経て、相変化物質層に流れて相変化がおきる。このような従来のPRAM装置及びその製造方法は特許文献1、特許文献2、特許文献3、及び特許文献4などに開示されている。
前述の従来の文献に開示されているPRAM装置の製造方法において、データが保存される相変化物質層パターンはカルコゲン化合物を利用した膜蒸着工程で相変化物質層を形成した後、前記相変化物質層を乾式エッチング工程でエッチングして形成される。しかし、相変化物質層を乾式エッチング工程でパターニングする間、相変化物質層にエッチング損傷が深刻に発生することにより、相変化物質層の損傷された部位からデータの保存にエラーが発生するなどのPRAM装置の不良が生じる問題が起こる。
前記のような相変化物質層のエッチング損傷を防ぐために、ダマシン工程及び研磨工程を利用して孤立された構造のホールを埋めて物質層パターンを形成する方法が開発されてきた。例えば、特許文献5には酸性シリカスラリーを利用して相変化物質層を研磨する工程が開示されている。しかし、従来で使用されてきたスラリー造成物は相変化物質層の上部に厚く表面酸化膜を形成し、相変化物質層の内部に酸素が容易に移動して相転移に必要な電気的特性の劣化を引き起こすことがある。また、ゲルマニウム-アンチモン-テルルのような相変化物質は元素別に酸化剤を始めにとしてスラリー造成物の成分に対する反応性が異なり、研磨工程の後に残る相変化物質層の位置によって成分が不均一に変化することにより、相変化メモリー装置の相転移特性が低下される問題が発生する。
アメリカ特許第5,166,758号 アメリカ特許第5,825,046号 韓国公開特許第2004-100499号 韓国公開特許第2003-081900号 日本公開特許第2005-32855号
従って、本発明の目的は向上された電気的特性を有する相変化物質層パターンの形成方法を提供することにある。
本発明の他の目的は前述の相変化物質層パターンの形成方法を利用して相変化メモリー装置の製造方法を提供することにある。
本発明のさらに他の目的は前述の相変化メモリー装置の製造方法に使用される相変化物質層研磨用スラリー造成物を提供することにある。
前述の本発明の一目的を達成するために、本発明の実施例による相変化物質層パターンの形成方法においては、基板上に窪みを有する絶縁膜を形成した後、前記絶縁膜上に前記窪みを埋めて相変化物質層を形成する。前記絶縁膜と前記相変化物質層との間の第1研磨選択比を有する第1スラリー造成物を適用して前記相変化物質層に対する第1研磨工程を遂行した後、前記第1研磨選択比より低い第2研磨選択比を有する第2スラリー造成物を適用して前記相変化物質層に対する第2研磨工程を遂行して前記窪みを埋める相変化物質層パターンを形成する。
本発明の実施例において、前記第1研磨選択比は約1:5〜1:1,000の範囲でありうる。また、前記第2研磨選択比は約1:0.5〜1:2の範囲でありうる。
本発明の実施例において、前記第2研磨工程を遂行する段階は、前記第1スラリー造成物が前記相変化物質層の上部表面を酸化させて形成される表面酸化膜を除去する段階をさらに含むことができる。
本発明の実施例において、前記第1スラリー造成物は無機研磨剤、酸化剤、有機酸、及び溶媒を含むことができる。また、前記第2スラリー造成物は無機研磨剤、酸化剤、有機酸、アゾール化合物、および溶媒を含むことができる。
本発明の一実施例において、前記第1スラリー造成物は無機研磨剤を約0.1〜2重量%の範囲で含み、前記第2スラリー造成物は無機研磨剤を約2.1〜5重量%の範囲で含むことができる。
本発明の他の実施例において、前記第1スラリー造成物は酸化剤を0.12〜5%の範囲で含み、前記第2スラリー造成物は酸化剤を0.01〜0.5重量%の範囲で含むことができる。
本発明のさらに他の実施例において、前記第1スラリー造成物は前記絶縁膜に対する研磨速度が1〜250Å/minの範囲であり、前記第2スラリー造成物は前記絶縁膜に対する研磨速度が300〜1,000Å/minの範囲でありうる。また、前記第1スラリー造成物は前記相変化物質層に対する研磨速度が1,000〜100,000Å/minの範囲であり、前記第2スラリー造成物は前記相変化物質層に対する研磨速度が150〜1,000Å/minの範囲でありうる。
本発明の一実施例において、前記第1及び第2スラリー造成物は各々第1含量の無機研磨剤と第2含量の無機研磨剤を含み、前記第1含量は第2含量より少ない。前記第2スラリー造成物は前記絶縁膜に対する研磨速度が第1スラリー造成物の前記絶縁膜に対する研磨速度より速い。前記第2研磨工程を遂行する段階は、前記第1スラリー造成物が前記相変化物質層の上部表面を酸化させて形成される表面酸化膜を除去する段階をさらに含むことができる。
一実施例において、前記第1研磨工程を遂行することは、前記相変化物質層の一部が前記絶縁膜の上面上に残るまで、前記絶縁膜の上面上に位置する前記相変化物質層のバルク部分を除去することを含み、前記第2研磨工程を遂行することは、前記絶縁膜の上面が露出するまで前記表面酸化膜と前記絶縁膜の上面上に残っている前記相変化物質層の一部を除去することを含むことができる。
別の実施例において、前記第1研磨工程を遂行することは前記絶縁膜の少なくとも一部が露出されるまで前記絶縁膜の上面上に位置する前記相変化物質層のバルク部分を除去することを含み、前記第2研磨工程を遂行することは前記絶縁膜の上面が全部露出するまで前記表面酸化膜、前記相変化物質層の一部及び前記絶縁膜の一部を除去することを含むことができる。
前述の本発明の他の目的を達成するめに、本発明の実施例による相変化メモリー装置の製造方法においては、基板上に下部電極を形成し、前記下部電極上に絶縁膜を形成する。前記絶縁膜を部分的にエッチングして前記下部電極を露出させるコンタクトホールを形成した後、前記コンタクトホールを埋めつつ、前記絶縁膜上に相変化物質層を形成する。前記絶縁膜と前記相変化物質層との間の第1研磨選択比を有する第1スラリー造成物を利用して前記相変化物質層に対する第1研磨工程を遂行した後、前記第1研磨選択比より低い第2研磨選択比を有する第2スラリー造成物を利用して前記相変化物質層に対する第2研磨工程を遂行して前記コンタクトホールを埋める相変化物質層パターンを形成する。前記相変化物質層パターン上に上部電極を形成して相変化メモリー装置を製造する。
また、前述の本発明のさらに他の目的を達成するために、本発明の実施例による相変化物質層研磨用スラリー造成物は無機研磨剤2.1〜5重量%、酸化剤0.01〜0.5重量%、有機酸0.1〜5重量%、アゾール化合物0.01〜10重量%、及び余分の溶媒を含み、相変化メモリー装置の相変化物質層の研磨に使用される。
前述の本発明の実施例による相変化物質層パターンの形成方法は高選択比のスラリー造成物を利用して第1研磨工程を遂行した後、低選択比のスラリー造成物を利用して第2研磨工程を遂行する。これによって、高選択比のスラリー造成物を利用した一通りの研磨工程を遂行する場合に比べて、相変化物質層パターンの上部に意図しない窪みが発生することを抑制できる。また、低選択比のスラリー造成物が発生することを抑制できる。また、低選択比のスラリー造成物のみを利用する場合には、相変化物質層の研磨速度が低くて研磨効率が落ちる問題があるが、高選択比のスラリー造成物と低選択比のスラリー造成物を共に使用することによって研磨工程の効率を著しく改善できる。
また、高選択比スラリー造成物のみを使用する場合には酸化膜のような絶縁膜の研磨速度が遅く、相変化物質層パターンの上部に厚い表面酸化膜が形成され、相変化物質層の内部に酸素が拡散して相転移と関連する電気的特性が低下されることが生じる。しかし、本発明の実施例による相変化物質方法においては、酸化膜の除去速度が相対的に速い低選択比のスラリー造成物を利用して第2研磨工程を追加的に遂行することによって、第1研磨工程で形成された相変化物質層上部の表面酸化膜を除去すると同時に表面酸化膜の形成を効果的に抑制できる。これによって、表面酸化膜の形成による相変化物質層の電気的特性の低下及び相変化メモリー装置の不良発生を大きく減少させることができる。
以下、添付図面を参照しつつ、本発明の望ましい実施例による相変化物質層パターンの形成方法、相変化メモリー装置の製造方法、及びこれに使用される相変化物質層研磨用スラリー造成物に対して詳細に説明する。しかし、本発明が下記の実施例に制限されるものではなく、該当分野において通常の知識を有する者であれば、本発明の技術的思想範囲内で本発明の多様な別の形態をもって具現できる。
本発明で使用された用語は、特定の実施例を説明するために使用されたもので、本発明を制限する意図として使用されたものではない。単数表現は文脈上において明白に相違すると説明しない限り、複数の表現を含む。「含む」または「成される」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを示すものであって、1つまたはそれ以上の他の特徴あるいは数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在あるいは付加機能性を予め排除しないものと理解されるべきである。別に定義しない限り、技術的または科学的用語を含めてここで使用される全ての用語は本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同一の意味を有する。一般的に使用される辞典で定義されるものと同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと解釈されるべきであり、本出願において明白に定義しない限り、理想的または過度に形式的な意味として解釈しない。
添付図面において、基板、層(膜)、領域、パッド、パターン、または構造物のサイズは本発明の明確性に基づくために実際より拡大して図示した。本発明において、各層(膜)、領域、電極、パッド、パターンまたは構造物が基板、各層(膜)、領域、電極、パッド、またはパターンの「上に」、「上部に」または「下部」に形成されることと言及する場合には各層(膜)、領域、電極、パッド、パターン、または構造物が直接基板、各層(膜)、領域、パッド、またはパターンの上に形成されるか、あるいは下に位置することを意味するか、または他の構造物が基板上に追加的に形成されることができる。また、物質、層(膜)、領域、電極、パッド、パターン、構造物、工程が「第1」、「第2」、及び/または「第3」として言及される場合、このような部材を限定するためではなく、ただ、各物質、層(膜)、領域、電極、パッド、パターン、構造物、及び工程を区分するためである。従って、「第1」、「第2」、及び/または「第3」は、各物質、層(膜)、領域、電極、パッド、パターン、構造物、及び工程に対して各々選択的または交換的に使用できる。
[相変化物質パターンの形成方法]
図1は、本発明の実施例による相変化物質層パターンの形成方法を説明するための工程フローチャートであり、図2〜図4は本発明の実施例による相変化物質層パターンの形成方法を説明するための断面図である。
図1及び図2を参照すれば、基板100上に窪み110を具備する絶縁膜105を形成する(S10)。基板100は半導体基板または金属酸化物単結晶基板を含む。例えば、基板100はシリコンウエハー、SOI基板、アルミニウム酸化物単結晶基板、またはストロンチウム酸化物単結晶基板を含むことができる。
本発明の実施例において、基板100には所定の不純物が注入されて形成されるコンタクト領域(図示せず)が形成される。また、基板100上には導電膜パターン、絶縁膜パターン、パッド、電極、スペーサー、ゲート構造物、及び/またはトランジスタを含む下部構造物(図示せず)が形成される。
絶縁膜105はシリコン酸化物、シリコン酸窒化物、シリコン窒化物などのような絶縁物質を利用して形成できる。絶縁膜105を形成するのに使用されるシリコン酸化物の例としては、BPSG(boro−phospho−silicate glass)、 PSG(phosphosilicate glass)USG(undoped silicate glass)、SOG(spin-on-glass)、TEOS(tetraethyl orthosilicate)、PE-TEOS(plasma-enhanced tetraethyl orthosilicate)、HDP-CVD(high density plasma chemical vapor deposition)酸化物などを挙げることができる。また、絶縁膜105は化学気相蒸着(CVD)工程、低圧化学気相蒸着(LPCVD)工程、プラズマ促進化学気相蒸着(PECVD)工程、または高密度プラズマ化学気相蒸着(HDP-CVD)工程を利用して形成できる。
絶縁膜105に形成される窪み110は絶縁膜105上面の高さが絶縁膜105の他の部分に比べて相対的に低い部分で、窪み110はコンタクト領域のような基板100の所定部位を露出させるか、あるいはパッドのような基板100上の下部構造物を露出させる開口またはコンタクトホールを含む。窪み110は絶縁膜105を部分的にエッチングして形成できる。例えば、基板100上に絶縁膜105を形成した後、絶縁膜105上にフォトレジストパターン(図示せず)を形成する。前記フォトレジストパターンをエッチングマスクを利用して絶縁膜105を部分的にエッチングして絶縁膜105に窪み110を形成する。
再び、図1及び図2を参照すれば、窪み110を埋めつつ絶縁膜105上に相変化物質層115を形成する(S20)。相変化物質層115はカルコゲン化合のような相変化物質を利用して形成される。例えば、相変化物質層115は化学気相蒸着工程またはスパッタリング工程などで形成できる。カルコゲン化合物はテルル(Te)、セレニウム(Se)、イオウ(S)、これらの化合物、およびこれらの合金を含む用語であり、カルコゲン化合物の例としては、ゲルマニウム-アンチモン-テルル(Ge-Sb-Te; GST)、ゲルマニウム-セレン-テルル(Ge-Se-Te)、錫-セレン-テルル(Sn-Se-Te)、錫-アンチモン-テルル(Sn-Sb-Te)、錫-ヒ素-セレン(Sn-As-Se)、ヒ素-ゲルマニウム-アンチモン-テルル(As- Ge-Sb-Te)、ヒ素-ゲルマニウム-セレン-テルル(As-Ge-Se-Te)、ゲルマニウム-アンチモン-セレン-テルル(Ge-Sb-Se-Te)などを挙げることがでるが、これらに限定されない。
本発明の実施例において、相変化物質層115は炭素、窒素、安定化金属などでドーピングされたカルコゲン化合物を利用して形成できる。前記安定化金属の例としてはチタニウム(Ti)、ニッケル(Ni)、ジルコニウム(Zr)、モリブデン(Mo)、ルテニウム(Ru)、パラジウム(Pd)、ハフニウム(Hf)、タンタル(Ta)、イリジウム(Ir)、または白金(Pt)などを挙げることができるが、これらに限定されない。
図1及び図3を参照すれば、高選択比の第1スラリー造成物を利用して相変化物質層115に対して第1研磨工程を遂行する(S30)。
前記第1スラリー造成物は絶縁膜105に対する相変化物質層115の研磨選択比が高いスラリー造成物として、絶縁膜105を研磨停止膜として使用し、相変化物質層115を速い速度で研磨することに使用される。前記第1研磨工程においては絶縁膜105の上面の上側に形成されている相変化物質層115のバルク部分が除去され、絶縁膜105の上面が部分的に露出されるまで、あるいは絶縁膜105の上面が露出されずに相変化物質層115の一部が残るまで遂行できる。
本発明の実施例において、前記第1研磨工程で使用される前記第1スラリー造成物は約1:5〜1:1,000の範囲の研磨選択比(絶縁膜:相変化物質層)を有することができる。例えば、前記第1スラリー造成物が約1:5未満の研磨選択比を有する場合には、相変化物質層115の研磨時間が長くなって工程効率が落ち、絶縁膜105が研磨停止膜として適切に機能しない可能性が生じる。また、第1スラリー造成物の研磨選択比が約1:1,000を超過する場合には、相変化物質層115の研磨速度を正確に制御しにくくなる可能性が生じる。従って、前記第1スラリー造成物は約1:5〜約1:1,000の研磨選択比を有することが望ましい。
本発明の実施例において、前記第1研磨工程に使用される前記第1スラリー造成物は研磨剤、酸化剤、有機酸、及び溶媒を含むことができる。例えば、前記第1スラリー造成物は研磨剤0.1〜2重量%、酸化剤0.12〜5重量%、有機酸0.1〜5%及び余分の溶媒を含むことができる。
前記第1スラリー造成物に使用できる研磨剤としては、シリカ、アルミナ、セリナ、ジルコニア、ティタニア、またはこれらの混合物などを挙げることができるが、これらに限定されない。また、前記研磨剤は平均粒子の大きさが5nm〜1,000nmの範囲のものを使用でき、望ましくは、10nm〜500nmの範囲であるものを使用できる。
前記第1スラリー造成物が研磨剤を約0.1重量%未満含む場合、相変化物質層115の研磨速度が低下されて研磨工程の効率が低下されることが生じる。また、前記研磨剤の含量が約2重量%を超過する場合には、絶縁膜105の研磨速度が増加して絶縁膜105を研磨停止膜として使用しにくくなる可能性がある。従って、前記第1スラリー造成物は研磨剤を約0.1〜約2重量%の範囲で含むことが望ましく、より望ましくは、約0.1〜約1.8重量%の範囲で含むことができる。
前記第1スラリー造成物に使用できる酸化剤の例としては、過酸化水素、ヨウ素酸カリウム(KIO)、過炭酸塩(percarbonate)、過酸化ベンゾイル、過酢酸、過酸化-ジ-T-ブチル、モノ過硫酸塩(monopersulfate)、二亜過硫酸塩(dipersulfate)、過酸化ナトリウム、過ヨウ素酸、過ヨウ素酸塩、 過臭素酸、過臭素酸塩、過塩素酸、過塩素酸、過ホウ酸、過ホウ酸塩、過マンガン酸塩などを挙げることができるが、これに限定されない。また、これらは単独または混合して使用できる。
前記第1スラリー造成物が酸化剤を約0.12重量%未満で含む場合、相変化物質層の研磨速度が大きく減少されて第1研磨工程の効率が低下されることが生じる。従って、前記第1スラリー造成物が酸化剤を約0.12重量%以上含むことが望ましく、より望ましくは酸化剤を約0.15〜5重量%の範囲で含むことができる。
前記第1スラリー造成物はカルボン酸のような有機酸を含む。有機酸は研磨剤による研磨速度を向上させて酸化剤を安定化させる役割をする。前記第1スラリー造成物に使用できる有機酸の例としては、クエン酸(citric acid)、マロン酸(malonic acid)、酢酸(acetic acid)、グルタル酸(glutaric acid)、グリコ酸(glycolic acid)、蟻酸(formic acid)、乳酸(lactic acid)、リンゴ酸(malic acid)、マレイン酸(maleic acid)、シュウ酸(oxalic acid)、フタル酸(phthalic acid)、コハク酸(succinic acid)、酒石酸(tartaric acid)などを挙げることができる。これらは単独または混合して使用することができる。前記第1スラリー造成物に含まれる有機酸の量は酸化剤の安定性及び研磨剤の分散性を考慮して適切に調節でき、約0.1〜約5重量%の範囲に使用できる。
前記第1スラリー造成物は水溶性溶媒を含み、例えば、脱イオン水を溶媒として含むことができる。溶媒の含量は研磨剤、酸化剤などの濃度及びこれらの分散性を考慮して適切に調節でき、例えば、約88〜98.6重量%の範囲であり得る。また、前記第1スラリー造成物は溶媒とともにph調節剤をさらに含むことができる。前記ph調節剤としては、硫酸、塩酸、リン酸、窒酸などのような無機酸、カルボキシ酸のような有機酸、水酸化アンモニウム、水酸化カリウム、水酸化ナトリウムなどのような塩基性溶液を使用できる。例えば、前記第1スラリー造成物は約2.0〜約6.0のphを有することができる。
本発明の実施例において、前述の成分からなる第1スラリー造成物は酸化膜、酸窒化膜、窒化膜などのような絶縁膜105の研磨速度が約1〜250Å/minの範囲で、カルコゲン化合物を含む相変化物質層115の研磨速度が約1,000〜約100,000Å/minであり得る。例えば、前記第1スラリー造成物に含まれた研磨剤の含量が約2重量%を超過することにより、絶縁膜105の研磨速度が250Å/minより速い場合には、絶縁膜105が損傷されるか、あるいは研磨停止機能を果たせないことが生じる。また、前記第1スラリー造成物が酸化剤を約0.12重量%未満で含み、相変化物質層115の研磨速度が約1,000Å/minより遅い場合には、前記第1研磨工程の効率が大きく低下されることが生じる。
前述の第1スラリー造成物を利用して相変化物質層115に対して第1研磨工程を遂行することによって、相変化物質層115のバルク部分が大部分除去できる。
再び、図3を参照すれば、前記第1研磨工程が遂行された相変化物質層115の上部表面には表面酸化膜120が形成される。表面酸化膜120はカルコゲン化合物が前記第1スラリー造成物によって化学的に酸化して形成される酸化物を含む。引き続き、相変化物質層115上に上部電極が形成される場合、表面酸化膜120は相変化物質層115と上部電極との接触面で電気的抵抗を増加させて相変化メモリー装置の不良を引き起こすことがある。従って、相変化物質層115上の表面酸化膜120は後続工程を通じて除去される必要がある。
図1及び図4を参照すれば、低選択比の第2スラリー造成物を利用して、相変化物質層115に対して第2研磨工程を遂行する(S40)。絶縁膜105の上面が露出されるまで、前記第2研磨工程を遂行することによって、絶縁膜105の上部に残っている相変化物質層115と、相変化物質層115上の表面酸化膜120が除去され、絶縁膜105の窪み110を埋める相変化物質層パターン125が形成される。
本発明の実施例において、前記第2研磨工程に使用される前記第2スラリー造成物は約1:0.5〜約1:2の範囲の研磨選択比(絶縁膜:相変化物質層)を有することができる。例えば、前記第2スラリー造成物が約1:0.5未満の研磨選択比を有する場合には、相変化物質層115に比べて絶縁膜105が過多研磨されて絶縁膜105の上面に窪みが発生することがある。また、第2スラリー造成物の研磨選択比が約1:2を超過する場合には、絶縁膜105の研磨速度に比べて相変化物質層115の研磨速度が速く形成されて層変化物質層パターン125の上面に意図しない窪みが発生して相変化メモリー装置の不良を引き起こすことがある。前記のような低い研磨選択比を有する第2スラリー造成物は、絶縁物質に対する研磨能力が第1スラリー造成物に比べて向上されるため、カルコゲン化合物のような相変化物質層が酸化して形成される表面酸化膜120に対する研磨能力も改善できる。
本発明の実施例において、前記第2研磨工程で使用される前記第2スラリー造成物は研磨剤、酸化剤、有機酸、アゾール化合物、及び溶媒を含むことができる。例えば、前記第2スラリー造成物は研磨剤2.1〜5重量%、酸化剤0.01〜0.5重量%、有機酸0.1〜5重量%、アゾール化合物0.01〜10重量%及び余分の溶媒を含むことができる。前記第2スラリー造成物に使用できる研磨剤、酸化剤、有機酸、及び溶媒の例は前記第1スラリー造成物において説明したものと実質的に同一であり、重複を避けるためにこれに対する説明は省略する。
前記第2スラリー造成物が研磨剤を約2.1重量%未満含めば、絶縁膜105の研磨速度が非常に遅く、相対的に相変化物質層115の研磨速度が速くて相変化物質層パターン125上に窪みが発生し、相変化物質層115上の表面酸化膜120が充分に除去できない場合がある。また、前記第2スラリー造成物が研磨剤を約5重量%超過して含む場合には、絶縁膜105の研磨速度が非常に速くて工程を制御することが難しくなる。従って、前記第2スラリー造成物は研磨剤を約2.1〜5重量%の範囲を含むことが望ましく、より望ましくは2.2〜5重量%の範囲を含むことができる。
前記第2スラリー造成物が酸化剤を約0.01重量%未満含むか、あるいは酸化剤を含まない場合には、研磨されてから残る相変化物質層パターン125の成分が不均一になり得る。例えば、酸化剤の含量が前記のように非常に少ない場合、スラリー造成物に対するゲルマニウム、アンチモン、及びテルルの反応性の差が大きく付けられ、研磨後に残っているGST層でテルルの含量が相対的に多く、ゲルマニウムが少なくなり、相変化物質層パターン125の相転移特性が低下されることがある。また、前記第2スラリー造成物で酸化剤の含量が約0.5重量%を超過する場合、相変化物質層パターン125上に表面酸化膜が形成されて上部電極との接触抵抗が増加されうる。従って、前記第2スラリー造成物は酸化剤を約0.01〜約0.5重量%の範囲で含むことが望ましい。
前記第2スラリー造成物は相変化物質層115の研磨速度を下げることのできる相変化物質相の研磨抑制剤を含むことができる。前記研磨抑制剤としてはアゾール化合物を使用できる。アゾール化合物は、相変化物質層115に対する研磨は抑制しつつも、絶縁膜105に対する研磨速度には影響を与えないため、低選択比のスラリー造成物が製造できる。前記第2スラリー造成物に使用できるアゾール化合物の例としては、トリアゾール、ベンゾトリアゾール、イミダゾール、テトラゾール、チアゾール、オキサゾール、ピラゾール、またはこれらの混合物を挙げることができるが、これらに限らない。前記第2スラリー造成物は研磨選択比を考慮してアゾール化合物を適切な量で含むことができ、例えば、約0.01〜10重量%の範囲で含むことができ、望ましくは約0.05〜1重量%の範囲で含むことができる。
前記第2スラリー造成物に含まれる有機酸の量は酸化剤の安定性及び研磨剤の分散性を考慮して適切に調節でき、約0.1〜約5重量%の範囲で使用できる。また、前記第2スラリー造成物で溶媒の含量は研磨剤、酸化剤などの濃度及びこれらの分散性を考慮して適切に調節でき、例えば、約79.5〜97.78重量%の範囲であり得る。また、前記第2スラリー造成物は溶媒とともにph調節剤をさらに含むことができる。例えば、前記第2スラリー造成物は約2.0〜約6.0のphを有することができる。前記ph調節剤の例は前記第1スラリー造成物で説明したものと実質的に同一である。
本発明の実施例において、前述の成分からなる第2スラリー造成物は酸化膜、酸窒化膜、窒化膜などのような絶縁膜105の研磨速度が約300〜1,000Å/minの範囲で、カルコゲン化合物を含む相変化物質層115の研磨速度が約150〜約1,000Å/minの範囲であることができる。第1スラリー造成物と比べて、第2スラリー造成物は相変化物質層115に対する研磨速度を減少することができ、絶縁膜105に対する研磨速度を増加することができる。即ち、相変化物質層115に対する研磨速度の場合、第2スラリー造成物の研磨速度が第1スラリー造成物の研磨速度より遅いことがあり、絶縁膜105に対する研磨速度の場合、第2スラリー造成物の研磨速度が第1スラリー造成物の研磨速度より速くできる。
前述の第2スラリー造成物を利用して相変化物質層115に対して絶縁膜105の上面が完全に露出されるまで第2研磨工程を遂行することにより、相変化物質層115上の表面酸化膜120が除去され、絶縁膜105の窪み110を埋める相変化物質層パターン125を形成することができる。
前記のように、高選択比の第1スラリー造成物と低選択比の第2スラリー造成物を利用した2回の研磨工程を通じて相変化物質層パターンを形成する方法は、相変化物質層パターンの上部が研磨しすぎて、窪みが発生することを抑制すると同時に優秀な研磨効率を維持できる。また、相変化物質層パターンの上部に厚い表面の酸化膜が形成されることを防ぎ、相変化物質層パターンの電気的特性の低下及び相変化メモリー装置の不良発生を大きく減少させることができる。
[相変化メモリー装置の製造方法]
図5〜図10は、本発明の実施例による相変化メモリー装置の製造方法を説明するための断面図である。
図5を参照すれば、素子分離工程を利用して半導体基板または金属酸化物単結晶基板を含む基板200上に酸化物からなる素子分離膜205を形成する。例えば、素子分離膜205はSTI工程または熱酸化工程を通じて形成できる。素子分離膜205の形成によって基板200にはアクティブ領域及びフィールド領域が定義される。
基板200上にゲート絶縁膜(図示せず)、ゲート導電膜(図示せず)、及びゲートマスク層(図示せず)を順次に形成する。前記ゲート絶縁膜は酸化物または金属酸化物を使用して形成する。例えば、前記ゲート絶縁膜はシリコン酸化物、アルミニウム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物などを利用して形成できる。前記ゲート導電膜は不純物がドーピングされたポリシリコン、金属、または金属窒化物を使用して形成される。例えば、前記ゲート導電膜はタングステン、アルミニウム、銅、チタン、タンタル、タングステン窒化物、アルミニウム窒化物、チタン窒化物、タンタル窒化物、またはチタンアルミニウム窒化物を使用して形成できる。前記ゲートマスク層は前記ゲート絶縁膜及び前記ゲート導電膜に対してエッチング選択比を有する物質を使用して形成される。例えば、前記ゲートマスク層はシリコン窒化物またはシリコン酸窒化物を使用して形成できる。
写真エッチング工程を通じて前記ゲートマスク層、前記ゲート導電膜、及び前記ゲート絶縁膜を順次にパターニングして前記アクティブ領域上にゲート絶縁膜パターン210、ゲート導電膜パターン215、及びゲートマスク220を順次に形成する。本発明の他の実施例によれば、前記ゲートマスク層を先にエッチングして前記ゲート導電膜上にゲートマスク220を形成した後、ゲートマスク220をエッチングマスクとして利用して前記ゲート導電膜及び前記ゲート絶縁膜をパターニングすることにより、ゲート導電膜パターン215とゲート絶縁膜パターン210を形成できる。
基板200上にゲートマスク220を覆いながら下部絶縁膜(図示せず)を形成した後、前記下部絶縁膜を部分的にエッチングしてゲート絶縁膜パターン210、ゲート導電膜パターン215、及びゲートマスク220の側壁上にゲートスペーサー225を形成する。従って、前記アクティブ領域上にはゲート構造物230が形成される。各ゲート構造物230はゲート絶縁膜パターン210、ゲート導電膜パターン215、ゲートマスク220、及びゲートスペーサー225を含む。
図6を参照すれば、ゲート構造物230を、マスクを利用するイオン注入工程を通じて前記アクティブ領域の所定部分に不純物を注入して、ゲート構造物230に隣接する第1コンタクト領域235及び第2コンタクト領域240を形成する。第1コンタクト領域235には後続して形成される下部電極260(図8参照)が電気的に接続され、第2コンタクト領域240には下部配線265(図8参照)が電気的に接続される。
基板200上にゲート構造230を覆う下部層間絶縁膜245を形成する。下部層間絶縁膜245は酸化物を化学気相蒸着工程、プラズマ促進化学気相蒸着工程、低圧化学気相蒸着工程、または高密度プラズマ化学気相蒸着工程で蒸着して形成される。例えば、下部層間絶縁膜245は、PSG、BPSG、USG、SOG、TEOS、PE-TEOS、FOX、またはHDP-CVD酸化物のようなシリコン酸化物を使用して形成できる。本発明の他の実施例によれば、化学機械的研磨工程及び/またはエッチバック工程を利用して下部層間絶縁膜245の上面を平坦化させることができる。
下部層間絶縁膜245を写真エッチング工程を利用して部分的にエッチングすることにより、下部層間絶縁膜245に第1及び第2コンタクト領域(235、240)を露出させる第1及び第2コンタクトホール(図示せず)を形成する。前記第1コンタクトホールは第1コンタクト領域235を露出させ、前記第2コンタクトホールは第2コンタクト領域240を露出させる。
前記第1及び第2コンタクトホールを埋めながら下部層間絶縁膜245上に第1下部導電膜(図示せず)を形成する。前記第1下部導電膜は金属、金属窒化物、またはドーピングされたポリシリコンを使用して形成される。例えば、前記下部導電膜はタングステン、アルミニウム、銅、チタン、タンタル、タングステン窒化物、アルミニウム窒化物、チタン窒化物、タンタル窒化物、またはチタンアルミニウム窒化物を使用して形成できる。前記第1下部導電膜はスパッタリング工程、化学気相蒸着工程、低圧化学気相蒸着工程、原子層積層工程、電子ビーム蒸着工程、またはパルスレーザー蒸着工程を利用して形成される。
下部層間絶縁膜245が露出されるまで、前記第1下部導電膜を部分的に除去して第1及び第2コンタクト領域(235、240)上に各々前記第1及び第2コンタクトホールを埋める第1及び第2パッド(250、255)を形成する。第1パッド250は前記第1コンタクトホールを埋めながら第1コンタクト領域235上に形成され、第2パッド255は前記第2コンタクトホールを埋めながら第2コンタクト領域240上に形成される。
図7を参照すれば、第1パッド250、第2パッド255、及び下部層間絶縁膜245上に第2下部導電膜(図示せず)を形成する。第2下部導電膜は不純物がドーピングされたポリシリコン、金属、または金属窒化物を使用して形成される。例えば、前記第2下部導電膜はタングステン、アルミニウム、銅、チタン、タンタル、モリブデン、タングステン窒化物、アルミニウム窒化物、チタン窒化物、タンタル窒化物、モリブデン窒化物、ニオビウム窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウムシリコン窒化物、タングステンシリコン窒化物、タングステンボロン窒化物、ジルコニウムアルミニウム窒化物、モリブデンシリコン窒化物、モリブデンアルミニウム窒化物、タンタルシリコン窒化物、またはタンタルアルミニウム窒化物を利用して形成できる。これらは単独または互いに混合して使用できる。前記第2下部導電膜はスパッタリング工程、化学気相蒸着工程、低圧化学気相蒸着工程、原子層積層工程、電子ビーム蒸着工程、またはパルスレーザー蒸着工程を利用して形成される。
前記第2下部導電膜を写真エッチング工程でパターニングして第1及び第2パッド(250、255)上に各々下部電極260及び下部配線265を形成する。下部電極260は第1パッド250を通じて第1コンタクト領域235に電気的に接続される。下部配線265は第2パッド255を通じて第2コンタクト領域240に電気的に接続される。下部配線265はビットラインを含む。本発明の実施例において、下部電極260と下部配線265は各々第1パッド250と第2パッド255に比べて実質的に広い幅で形成できる。
下部層間絶縁膜245上に下部電極260と下部配線265を覆う絶縁膜270を形成する。絶縁膜270はシリコン酸化物、シリコン酸窒化物、またはシリコン酸窒化物などのような絶縁物質を使用して形成される。例えば、絶縁膜270は、PSG、BPSG、USG、SOG、TEOS、PE-TEOS、FOX、またはHDP-CVD酸化物のようなシリコン酸化物を使用して形成できる。絶縁膜270は化学気相蒸着工程、プラズマ促進化学気相蒸着工程、低圧化学気相蒸着工程、または高密度プラズマ化学気相蒸着工程を利用して形成される。本発明の一実施例によれば、化学機械的研磨工程及び/またはエッチバック工程を利用して絶縁膜270の上面を平坦化させることができる。絶縁膜270は下部層間絶縁膜245と実質的に同一の絶縁物質あるいは相違する絶縁物質を使用して形成できる。
図8を参照すれば、絶縁膜270を写真エッチング工程で部分的にエッチングし、絶縁膜270を貫通して下部電極260を露出させる開口275を形成する。例えば、開口275は等方性エッチング工程を利用して形成できる。
開口275を埋めながら露出された下部電極260上に相変化物質層280を形成する。相変化物質層280はカルコゲン化合物または不純物がドーピングされたカルコゲン化合物を使用して形成される。例えば、相変化物質層280はゲルマニウム-アンチモン-テルル(Ge-Sb-Te;GST)のようなカルコゲン化合物あるいは炭素、窒素、または安定化金属でドーピングされたカルコゲン化合物を利用して形成できる。相変化物質層280はスパッタリング工程または化学気相蒸着工程を利用して形成できる。相変化物質層280を形成する工程は図2を参照して説明した工程と実質的に同一である。
図9を参照すれば、相変化物質層280に第1及び第2研磨工程を遂行して相変化物質層パターン285を形成する。前記第1研磨工程は絶縁膜270に対する相変化物質層280の研磨選択比の高い第1スラリー造成物を使用して遂行される。前記第1研磨工程は絶縁膜270の上面が部分的に露出されるまで遂行するか、あるいは絶縁膜270の上面が露出されずに相変化物質層280が絶縁膜270の上面上に部分的に残るまで遂行できる。これによって絶縁膜270の上面上に形成されている相変化物質層280のバルク部分を除去することができる。
バルク部分が除去された相変化物質層280に対して第2研磨工程を遂行して開口275を埋める相変化物質層パターン285を形成する。前記第2研磨工程は絶縁膜270に対する相変化物質層280の研磨選択比の低い第2スラリー造成物を使用して遂行される。前記第2研磨工程を通じて絶縁膜270の上面上に残る相変化物質層280と、絶縁膜270の上面一部及び第1研磨工程で相変化物質層280の上部表面に形成される表面酸化膜が除去され、上面がむらなく平坦化された相変化物質層パターン285と絶縁膜270が形成できる。前記第1及び第2研磨工程と前記第1及び第2スラリー造成物は図1及び図2〜図4を参照して説明した工程及び造成物と実質的に同一であって、これについて、これ以上の説明は省略する。
相変化物質層パターン285及び絶縁膜270上に第1上部導電膜(図示せず)を形成する。前記第1上部導電膜は金属または金属窒化物のような導電性物質を使用して形成され、単一膜または多層膜から形成できる。前記第1上部導電膜はスパッタリング工程、化学気相蒸着工程、原子層積層工程、電子ビーム蒸着工程、またはパルスレーザー蒸着工程を利用して形成できる。
本発明の実施例において、前記第1上部導電膜は金属を使用して第1薄膜(図示せず)を形成し、前記第1薄膜上に金属窒化物を使用して第2薄膜(図示せず)を形成して製造できる。例えば、前記第1薄膜はアルミニウム、ガリウム、インジウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、モリブデン、ルテニウム、パラジウム、ハフニウム、タンタル、イリジウム、または白金を使用して形成できる。これらは単独または互いに混合して使用できる。また、前記第2薄膜はアルミニウム窒化物、ガリウム窒化物、インジウム窒化物、チタン窒化物、クロム窒化物、マンガン窒化物、鉄窒化物、コバルト窒化物、ニッケル窒化物、ジルコニウム窒化物、モリブデン窒化物、ルテニウム窒化物、パラジウム窒化物、ハフニウム窒化物、タンタル窒化物、イリジウム窒化物、白金窒化物、タングステン窒化物、アルミニウム窒化物、ニオビウム窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウムシリコン窒化物、タングステンシリコン窒化物、タングステンボロン窒化物、ジルコニウムアルミニウム窒化物、モリブデンシリコン窒化物、モリブデンアルミニウム窒化物、タンタルシリコン窒化物及び/またはタンタルアルミニウム窒化物を使用して形成できる。
写真エッチング工程を通じて前記第1上部導電膜をパターニングして相変化物質層パターン285上に上部電極290を形成する。上部電極290は相変化物質層パターン285に比べて実質的に広い幅を形成する。
図10を参照すれば、上部電極290を覆いながら、絶縁膜270上に上部層間絶縁膜293を形成する。上部層間絶縁膜293は化学気相蒸着工程、プラズマ促進化学気相蒸着工程、低圧化学気相蒸着工程、または高密度化学気相蒸着工程を利用して形成される。上部層間絶縁膜293は、PSG、BPSG、USG、SOG、TEOS、PE-TEOS、FOX、またはHDP-CVD酸化物のようなシリコン酸化物を使用して形成できる。本発明の一実施例によれば、上部層間絶縁膜293は下部層間絶縁膜245及び/または絶縁膜270と実質的に同一の絶縁物質を使用して形成できる。本発明の他の実施例において、下部層間絶縁膜245、絶縁膜270及び/または上部層間絶縁膜293は各々相違する絶縁物質を使用して形成できる。
上部層間絶縁膜293を写真エッチング工程を通じて部分的にエッチングして上部層間絶縁膜293に上部電極290を露出させる上部コンタクトホール(図示せず)を形成する。前記上部コンタクトホールを埋めながら露出された上部電極290と上部層間絶縁膜293上に上部パッド296及び上部配線299を形成する。上部パッド296と上部配線299は不純物でドーピングされたポリシリコン、金属、または導電性金属窒化物を使用して形成される。上部配線296及び上部パッド299はスパッタリング工程、化学気相蒸着工程、原子層積層工程、電子ビーム蒸着工程、またはパルスレーザー蒸着工程を利用して形成される。本発明の一実施例によれば、上部パッド296と上部配線299は一体に形成される。本発明の他の実施例において、前記上部コンタクトホールを埋める上部パッド296を先に形成した後、上部パッド296と上部層間絶縁膜293上に上部配線299を形成できる。
図11〜図13は、本発明の他の実施例による相変化メモリー装置の製造方法を説明するための断面図である。図11〜図13に示した相変化メモリー装置の製造方法において、基板300上に素子分離膜305、ゲート構造物330、第1及び第2コンタクト領域(335、340)及び第1下部層間絶縁膜345を形成する工程は図5〜図6を参照して説明した工程と実質的に同一である。ゲート構造物330は基板300のアクティブ領域上に位置して、ゲート絶縁膜パターン310、ゲート導電膜パターン315、ゲートマスク320、及びゲートスペーサー325を含む。
図11を参照すれば、第1下部層間絶縁膜345を写真エッチング工程で部分的にエッチングして第2コンタクト領域340を露出させる下部コンタクトホール(図示せず)を形成する。この場合、第1コンタクト領域335は露出されない。前記下部コンタクトホールを埋めながら第1下部層間絶縁膜345上に第1下部導電膜(図示せず)を形成する。第1下部導電膜は不純物でドーピングされたポリシリコン、金属、または導電性金属窒化物を使用して形成される。
前記第1下部導電膜を第1下部層間絶縁膜345が露出されるまで部分的に除去して第2コンタクト領域340上に前記下部コンタクトホールを埋める下部パッド355を形成する。下部パッド355は後続して形成される下部配線360を第2コンタクト領域340に電気的に接続する。
下部パッド355と第1下部層間絶縁膜345上に第2下部導電膜(図示せず)を形成した後、前記第2下部導電膜をパターニングして下部パッド355上にビットラインなどを含む下部配線360を形成する。本発明の他の実施例によれば、下部パッド355と下部配線360は一体に形成できる。具体的には、前記下部コンタクトホールを埋めながら第2コンタクト領域340と第1下部層間絶縁膜345上に下部導電膜を形成した後、前記下部導電膜をパターニングして下部パッド355と下部配線360を同時に形成する。
第1下部層間絶縁膜345上に下部配線360を覆う第2下部層間絶縁膜365を形成する。第2下部層間絶縁膜365はシリコン酸化物のような絶縁物質を使用して形成される。第2下部層間絶縁膜は第1下部層間絶縁膜345と実質的に同一または相違する絶縁物質で形成される。
第2下部層間絶縁膜365と第1下部層間絶縁膜345を部分的にエッチングして、第2下部層間絶縁膜365及び第1下部層間絶縁膜345を貫通して第1コンタクト領域335を露出させる開口350を形成する。
図12を参照すれば、開口350を埋めながら第1コンタクト領域335上にダイオード370を形成する。例えば、ダイオード370は露出された第1コンタクト領域335をシードとして利用する選択的エピタキシャル成長(SEG)工程で形成されたポリシリコンを含む。本発明の一実施例によれば、ダイオード370は第1及び第2下部層間絶縁膜(345、365)の厚さの合計と実質的に同一の厚さを有する。本発明の他の実施例において、ダイオード370の高さは第1及び第2下部層間絶縁膜(345、365)の厚さの合計より大きいかまたは小さい。
ダイオード370と第2下部層間絶縁膜365上に絶縁膜375を形成した後、写真エッチング工程を遂行してダイオード370を露出させる開口(図示せず)を形成する。前記開口を埋めながら露出されたダイオード370と絶縁膜375上に相変化物質層380を形成する。絶縁膜375、前記開口及び相変化物質層380を形成する工程は図7及び図8を参照して説明した工程と実質的に同一工程を通じて形成される。
図13を参照すれば、相変化物質層380に第1及び第2研磨工程を遂行して相変化物質層パターン385を形成する。前記第1研磨工程は絶縁膜375に対する相変化物質層を形成する。前記第1研磨工程は絶縁膜375に対する相変化物質層380の研磨選択比の高い第1スラリー造成物を使用して遂行され、これによって絶縁膜375の上面上に形成されている相変化物質層380のバルク部分が除去される。バルク部分が除去された相変化物質層380に対して第2研磨工程を遂行して前記開口を埋める相変化物質層パターン385を形成する。前記第2研磨工程は絶縁膜375に対する相変化物質層380の研磨選択比の低い第2スラリー造成物を使用して遂行される。前記第2研磨工程を通じて絶縁膜375の上面上に残る相変化物質層380と、絶縁膜375の上面の一部及び第1研磨工程で相変化物質層380の上部表面に形成される表面酸化膜が除去され、上面がむらなく平坦化された相変化物質層パターン385と絶縁膜375が形成される。前記第1及び第2研磨工程と前記第1及び第2スラリー造成物は図1及び図2〜図4を参照して説明した工程及び造成物と実施的に同一であって、これに対して、これ以上の説明は省略する。
相変化物質層パターン385及び絶縁膜375上に第1上部導電膜(図示せず)を形成する。写真エッチング工程を通じて前記第1上部導電膜をパターニングして相変化物質層パターン385上に上部電極390を形成する。上部電極390を覆いながら絶縁膜375上に上部層間絶縁膜393を形成し、上部層間絶縁膜393を写真エッチング工程を通じて部分的にエッチングして上部層間絶縁膜393に上部電極390を露出させる上部コンタクトホール(図示せず)を形成する。前記上部コンタクトホールを埋めながら露出された上部電極390と上部層間絶縁膜393上に上部パッド396及び上部配線399を形成する。上部電極390、上部層間絶縁膜393、上部パッド396、及び上部配線399を形成する工程は図9及び図10を参照して説明したことと実質的に同一である。
以下、相変化物質層研磨用スラリー造成物の製造に関する実施例及び研磨実験を通じて本発明をさらに詳しく説明する。しかし、下記実施例は本発明を例示するものであって、本発明はこれに限定されず、多様に修正及び変更できる。
[相変化物質層研磨用スラリー造成物の製造]
[製造例1]
研磨剤であるコロイダルシリカ約3.5重量%、クエン酸約3重量%、過酸化水素約0.2重量%、ベンゾトリアゾール約0.2重量%、及び余分の脱イオン水を混合し、ph調節剤である塩酸を適正量添加してphが約4.0である相変化物質層研磨用スラリー造成物を製造した。
[製造例2〜7]
研磨剤、クエン酸、過酸化水素、及びベンゾトリアゾールの含量が異なることを除いては製造例1の方法と実質的に同一方法で相変化物質層研磨用スラリー造成物を製造した。相変化物質層研磨用スラリー造成物の製造に使用された研磨剤、クエン酸、過酸化水素、及びベンゾトリアゾールの含量を下記の表1に示す。表1において含量の単位は重量%である。
Figure 2009147337
[研磨速度及び研磨選択比の評価]
製造例1〜7で製造されたスラリー造成物に対して相変化物質層及び酸化膜に対する研磨実験を遂行して研磨速度及び研磨選択比を評価した。
シリコン基板上に化学蒸着工程を遂行してゲルマニウム(Ge)-アンチモン(Sb)-テルル(Te)(GST)を含む相変化物質層を形成した。製造された相変化物質層の厚さは約800Åと測定された。また、シリコン基板上に化学気相蒸着工程を遂行してシリコン酸化物を含む絶縁膜を形成した。製造された絶縁膜の厚さは約5,000Åと測定された。
前記のように製造された相変化物質層と絶縁膜に対して製造例1〜7で製造されたスラリー造成物を利用してCMP工程を遂行した後、研磨前後の相変化物質層と絶縁膜の厚さ変化を4point probe利用して測定して、研磨速度を評価した。前記CMP工程はEBARA研磨装置を利用して遂行した。前記CMP工程において、研磨パッドの回転速度は約25rpm、ヘッドの回転速度は約20rpm、down pressureは約100hPa、back pressureは約50hPaで、スラリー造成物の流量は約100mL/minと調節した。
相変化物質層と絶縁膜の研磨速度及び研磨選択比を測定した結果を下記の表2に示した。下記の表2において、研磨速度単位はÅ/minで、含量の単位は重量%である。
Figure 2009147337
表2に示したように、研磨剤の含量が1重量%である場合にはシリコン酸化膜の研磨速度が250Å/min以下で遅いが、研磨剤の含量が3.5重量%である場合にはシリコン酸化膜の研磨速度が300Å/min以上で速いことが表された。特に、研磨剤の含量が3.5重量%である場合にはシリコン酸化膜の研磨速度が、研磨剤の含量が1重量%である場合に比べて約2倍以上増加したことが表された。
従って、絶縁膜の相対的研磨速度を下げて、高選択比のスラリー造成物を製造するためには研磨剤の含量が3.5重量%より低い約2重量%以下であることが望ましく、より詳しくは研磨剤の含量が約1.8重量%以下であることがわかる。また、絶縁膜の相対的研磨速度を上げて低選択比のスラリー造成物を製造するためには研磨剤の含量が1重量%を超える約2.1重量%以上であることが望ましく、より望ましくは2.2重量%以上であることがわかる。
研磨剤の含量が同一で、アゾール化合物の含量が他の製造例4〜7のスラリー造成物を比べると、アゾール化合物の含量が増加しても絶縁膜の研磨速度は大きく変化しないことが表された。しかし、アゾール化合物を使用しない場合には、相変化物質層の研磨速度が非常に速いが、アゾール化合物を含むスラリー造成物は相変化物質層の研磨速度が1,000Å/min以下に大きく減少することが表された。従って、アゾール化合物は相変化物質層の研磨抑制剤として作用し、相変化物質層の相対的な研磨速度を下げて絶縁膜に対する相変化物質層の研磨選択比を下げるためには、スラリー造成物がアゾール化合物を含むことが望ましい。例えば、低選択比スラリー造成物はアゾール化合物を0.01重量%〜10重量%含むことが望ましく、より望ましくは0.05〜1重量%含めばよい。
一方、製造例2のスラリー造成物はアゾール化合物を含まないのにも関わらず相変化物質層の研磨速度が低いことが表された。これは、酸化剤の含量を製造例1の場合に比べて半分に減らしたことによるもので、酸化剤の含量が低い場合には相変化物質層の研磨速度が減少することがわかる。従って、相変化物質層の相対的な研磨速度を下げて絶縁膜に対する相変化物質層の研磨選択比を下げるためにはスラリー造成物に含まれた酸化剤の含量を下げることが望ましい。例えば、低選択比スラリー造成物は酸化剤の含量が約0.5重量%以下であることが望ましい。ただ、酸化剤に対するゲルマニウム、アンチモン、及びテルルの反応性に差があり、酸化剤の含量が少なすぎる場合には研磨後に残っているGST層の成分構成が不均一になることが観察され、酸化剤は少なくとも0.01重量%以上含むことが望ましい。
上述の本発明の実施例による相変化物質層パターンの形成方法は高選択比のスラリー造成物を利用して第1研磨工程を遂行した後、低選択比のスラリー造成物を利用して第2研磨工程を遂行する。これによって、低選択比のスラリー造成物を利用した1回の研磨工程を遂行する場合に比べて、相変化物質層パターンの上部に望まない窪みが発生することが抑制できる。また、低選択比のスラリー造成物のみを利用する場合には相変化物質層の研磨速度が低くて研磨効率が落ちる問題が生じるが、高選択比スラリー造成物と低選択比スラリー造成物をともに使用することによって研磨工程の効率が著しく改善できる。
また、高選択比スラリー造成物のみを使用する場合には酸化膜のような絶縁膜の研磨速度が低く、相変化物質層パターンの上部に厚い表面酸化膜が形成され、相変化物質層内部に酸素が拡散されて相転移と関連する電気的特性が低下されることがある。しかし、本発明の実施例による相変化物質層の形成方法においては、酸化膜の除去速度が相対的に速い低選択比スラリー造成物を利用して第2研磨工程を追加的に遂行することによって、第1研磨工程で形成された相変化物質層上部の表面酸化膜を除去すると同時に表面酸化膜の形成が効果的に抑制できる。これにより、表面酸化膜の形成による相変化物質層の電気的特性の低下及び相変化メモリー装置の不良発生を大きく減少させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明の実施例による相変化物質層パターンの形成方法を説明するための工程フローチャートである。 本発明の実施例による相変化物質層パターンの形成方法を説明するための断面図である。 本発明の実施例による相変化物質層パターンの形成方法を説明するための断面図である。 本発明の実施例による相変化物質層パターンの形成方法を説明するための断面図である。 本発明の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の他の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の他の実施例による相変化メモリー装置の製造方法を説明するための断面図である。 本発明の他の実施例による相変化メモリー装置の製造方法を説明するための断面図である。
符号の説明
100、200、300 基板
105、270、375 絶縁膜
110 窪み
120 表面酸化膜
115、280、380 相変化物質層
125、285、385 相変化物質層パターン
205、305 素子分離膜
210、310 ゲート絶縁膜パターン
215、315 ゲート導電膜パターン
220、320 ゲートマスク
225、325 ゲートスペーサー
230、330 ゲート構造物
235、335 第1コンタクト領域
240、340 第2コンタクト領域
245、345、365 下部層間絶縁膜
250 第1パッド
255 第2パッド
355 下部パッド
260 下部電極
265、360 下部配線
275 開口
290、390 上部電極
293、393 上部層間絶縁膜
296、396 上部パッド
299、399 上部配線

Claims (23)

  1. 基板上に窪みを有する絶縁膜を形成する段階と、
    前記窪みを埋めながら前記絶縁膜上に相変化物質層を形成する段階と、
    前記絶縁膜と前記相変化物質層との間の第1研磨選択比を有する第1スラリー造成物を適用して前記相変化物質層に対する第1研磨工程を遂行する段階と、
    前記第1研磨選択比より低い第2研磨選択比を有する第2スラリー造成物を適用して前記相変化物質層に対する第2研磨工程を遂行し、前記窪みを埋める相変化物質層パターンを形成する段階とを含む相変化物質層パターンの形成方法。
  2. 前記第1研磨選択比は1:5〜1:1,000の範囲であることを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  3. 前記第2研磨選択比1:0.5〜1:2の範囲であることを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  4. 前記第2研磨工程を遂行する段階は、前記第1スラリー造成物が前記相変化物質層の上部表面を酸化させて形成される表面酸化膜を除去する段階をさらに含むことを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  5. 前記第1スラリー造成物は無機研磨剤、酸化剤、有機酸、及び溶媒を含み、前記第2スラリー造成物は無機研磨剤、酸化剤、有機酸、アゾール化合物、および溶媒を含むことを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  6. 前記第1スラリー造成物は無機研磨剤を0.1〜2重量%の範囲で含み、前記第2スラリー造成物は無機研磨剤を2.1〜5重量%の範囲で含むことを特徴とする請求項5記載の相変化物質層パターンの形成方法。
  7. 前記第1スラリー造成物は酸化剤を0.12〜5%の範囲で含み、前記第2スラリー造成物は酸化剤を0.01〜0.5重量%の範囲で含むことを特徴とする請求項5記載の相変化物質層パターンの形成方法。
  8. 前記第1スラリー造成物は前記絶縁膜に対する研磨速度が1〜250Å/minの範囲であり、前記第2スラリー造成物は前記絶縁膜に対する研磨速度が300〜1,000Å/minの範囲であることを特徴とする請求項5記載の相変化物質層パターンの形成方法。
  9. 前記第1スラリー造成物は前記相変化物質層に対する研磨速度が1,000〜100,000Å/minの範囲であり、前記第2スラリー造成物は前記相変化物質層に対する研磨速度が150〜1,000Å/minの範囲であることを特徴とする請求項5記載の相変化物質層パターンの形成方法。
  10. 前記絶縁膜はシリコン酸化物、シリコン酸窒化物、シリコン窒化物、またはこれらの混合物を利用して形成されることを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  11. 前記相変化物質層はカルコゲン化合物を利用して形成されることを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  12. 前記窪みを有する前記絶縁膜を形成する段階は、
    基板上に下部電極を形成する段階と、
    前記下部電極上に前記絶縁膜を形成する段階と、
    前記絶縁膜を部分的にエッチングして前記下部電極を露出させるコンタクトホールを形成する段階と含むことを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  13. 前記相変化物質層パターン上に上部電極を形成する段階をさらに含むことを特徴とする請求項12記載の相変化物質層パターンの形成方法。
  14. 前記窪みを有する前記絶縁膜を形成する段階は、
    基板上にダイオードを形成する段階と、
    前記ダイオード上に前記絶縁膜を形成する段階と、
    前記絶縁膜を部分的にエッチングして前記ダイオードを露出させる開口を形成する段階とを含むことを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  15. 前記第1及び第2スラリー造成物は各々第1含量の無機研磨剤と第2含量の無機研磨剤を含み、前記第1含量は第2含量より少ないことを特徴とする請求項1記載の相変化物質層パターンの形成方法。
  16. 前記第2スラリー造成物は前記絶縁膜に対する研磨速度が第1スラリー造成物の前記絶縁膜に対する研磨速度より速いことを特徴とする請求項15記載の相変化物質層パターンの形成方法。
  17. 前記第2研磨工程を遂行する段階は、前記第1スラリー造成物が前記相変化物質層の上部表面を酸化させて形成される表面酸化膜を除去する段階をさらに含むことを特徴とする請求項16記載の相変化物質層パターンの形成方法。
  18. 前記第2研磨工程で前記相変化物質層に対する研磨速度は第1研磨工程で前記相変化物質層に対する研磨速度より遅いことを特徴とする請求項5記載の相変化物質層パターンの形成方法。
  19. 前記第1研磨工程を遂行することは前記相変化物質層の一部が前記絶縁膜の上面上に残るまで前記絶縁膜の上面上に位置する前記相変化物質層のバルク部分を除去することを含み、
    前記第2研磨工程を遂行することは前記絶縁膜の上面が露出されるまで前記表面の酸化膜と前記絶縁膜の上面上に残る前記相変化物質層の一部を除去することを含むことを特徴とする請求項第4記載の相変化物質層パターンの形成方法。
  20. 前記第1研磨工程を遂行することは前記絶縁膜の少なくとも一部が露出されるまで前記絶縁膜の上面上に位置する前記相変化物質層のバルク部分を除去することを含み、
    前記第2研磨工程を遂行することは前記絶縁膜の上面が全部露出されるまで前記表面酸化膜、前記相変化物質層の一部及び前記絶縁膜の一部を除去することを含むことを特徴とする請求項4記載の相変化物質層パターンの形成方法。
  21. 無機研磨剤2.1〜5重量%、酸化剤0.01〜0.5重量%、有機酸0.1〜5重量%、アゾール化合物0.01〜10重量%、及び余分の溶媒を含み、相変化メモリー装置の相変化物質層の研磨に使用される相変化物質層の研磨用スラリー造成物。
  22. 前記スラリー造成物は絶縁物質と相変化物質との間の研磨選択比が1:0.5〜1:2の範囲であることを特徴とする請求項21記載の相変化物質層の研磨用スラリー造成物。
  23. 前記スラリー造成物は絶縁膜に対する研磨速度が300〜1,000Å/minの範囲であり、前記相変化物質層に対する研磨速度が150〜1,000Å/minの範囲であることを特徴とする請求項21記載の相変化物質層の研磨用スラリー造成物。
JP2008314555A 2007-12-11 2008-12-10 相変化物質層パターンの形成方法 Active JP5468769B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0128365 2007-12-11
KR1020070128365A KR101198100B1 (ko) 2007-12-11 2007-12-11 상변화 물질층 패턴의 형성 방법, 상변화 메모리 장치의제조 방법 및 이에 사용되는 상변화 물질층 연마용 슬러리조성물

Publications (3)

Publication Number Publication Date
JP2009147337A true JP2009147337A (ja) 2009-07-02
JP2009147337A5 JP2009147337A5 (ja) 2012-02-02
JP5468769B2 JP5468769B2 (ja) 2014-04-09

Family

ID=40722105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314555A Active JP5468769B2 (ja) 2007-12-11 2008-12-10 相変化物質層パターンの形成方法

Country Status (3)

Country Link
US (1) US7682976B2 (ja)
JP (1) JP5468769B2 (ja)
KR (1) KR101198100B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114446A (ja) * 2008-11-05 2010-05-20 Rohm & Haas Electronic Materials Cmp Holdings Inc ケミカルメカニカル研磨組成物及びそれに関連する方法
JP2012235111A (ja) * 2011-04-28 2012-11-29 Rohm & Haas Electronic Materials Cmp Holdings Inc ケミカルメカニカルポリッシング組成物及び相変化合金を研磨する方法
WO2013047734A1 (ja) * 2011-09-30 2013-04-04 株式会社 フジミインコーポレーテッド 研磨用組成物
JP2013157581A (ja) * 2012-02-01 2013-08-15 Fujimi Inc 研磨用組成物
WO2013179718A1 (ja) * 2012-05-29 2013-12-05 株式会社 フジミインコーポレーテッド 研磨用組成物

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100094827A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 상변화 메모리 장치의 형성 방법
US8283202B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US8283650B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell
US8012790B2 (en) * 2009-08-28 2011-09-06 International Business Machines Corporation Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US7943420B1 (en) * 2009-11-25 2011-05-17 International Business Machines Corporation Single mask adder phase change memory element
US20120001118A1 (en) * 2010-07-01 2012-01-05 Koo Ja-Ho Polishing slurry for chalcogenide alloy
US20120003834A1 (en) * 2010-07-01 2012-01-05 Koo Ja-Ho Method Of Polishing Chalcogenide Alloy
CN102463522B (zh) * 2010-11-18 2014-09-24 中芯国际集成电路制造(上海)有限公司 铝的化学机械抛光方法
KR20120104031A (ko) * 2011-03-11 2012-09-20 삼성전자주식회사 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
CN102690604A (zh) * 2011-03-24 2012-09-26 中国科学院上海微系统与信息技术研究所 化学机械抛光液
US8309468B1 (en) 2011-04-28 2012-11-13 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing composition and method for polishing germanium-antimony-tellurium alloys
US11271155B2 (en) 2020-03-10 2022-03-08 International Business Machines Corporation Suppressing oxidation of silicon germanium selenium arsenide material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151451A (ja) * 2000-11-14 2002-05-24 Jsr Corp 研磨速度比の調整方法ならびに化学機械研磨用水系分散体およびこの化学機械研磨用水系分散体を用いた半導体装置の製造方法
JP2004349608A (ja) * 2003-05-26 2004-12-09 Hitachi Chem Co Ltd 研磨液及び研磨方法
WO2007089824A1 (en) * 2006-02-01 2007-08-09 Cabot Microelectronics Corporation Compositions and methods for cmp of phase change alloys

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
KR20030081900A (ko) 2002-04-15 2003-10-22 삼성전자주식회사 상변화 메모리 소자의 제조방법
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
JP2005032855A (ja) 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2005123482A (ja) 2003-10-17 2005-05-12 Fujimi Inc 研磨方法
JP4900565B2 (ja) 2005-02-23 2012-03-21 Jsr株式会社 化学機械研磨方法
KR100682948B1 (ko) * 2005-07-08 2007-02-15 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법
KR100681266B1 (ko) 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US8518296B2 (en) * 2007-02-14 2013-08-27 Micron Technology, Inc. Slurries and methods for polishing phase change materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151451A (ja) * 2000-11-14 2002-05-24 Jsr Corp 研磨速度比の調整方法ならびに化学機械研磨用水系分散体およびこの化学機械研磨用水系分散体を用いた半導体装置の製造方法
JP2004349608A (ja) * 2003-05-26 2004-12-09 Hitachi Chem Co Ltd 研磨液及び研磨方法
WO2007089824A1 (en) * 2006-02-01 2007-08-09 Cabot Microelectronics Corporation Compositions and methods for cmp of phase change alloys

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114446A (ja) * 2008-11-05 2010-05-20 Rohm & Haas Electronic Materials Cmp Holdings Inc ケミカルメカニカル研磨組成物及びそれに関連する方法
JP2012235111A (ja) * 2011-04-28 2012-11-29 Rohm & Haas Electronic Materials Cmp Holdings Inc ケミカルメカニカルポリッシング組成物及び相変化合金を研磨する方法
WO2013047734A1 (ja) * 2011-09-30 2013-04-04 株式会社 フジミインコーポレーテッド 研磨用組成物
JP2013157581A (ja) * 2012-02-01 2013-08-15 Fujimi Inc 研磨用組成物
WO2013179718A1 (ja) * 2012-05-29 2013-12-05 株式会社 フジミインコーポレーテッド 研磨用組成物
WO2013179720A1 (ja) * 2012-05-29 2013-12-05 株式会社 フジミインコーポレーテッド 研磨用組成物
WO2013179721A1 (ja) * 2012-05-29 2013-12-05 株式会社 フジミインコーポレーテッド 研磨用組成物並びにそれを用いた研磨方法及びデバイス製造方法
US9631121B2 (en) 2012-05-29 2017-04-25 Fujimi Incorporated Polishing composition

Also Published As

Publication number Publication date
US20090149006A1 (en) 2009-06-11
KR101198100B1 (ko) 2012-11-09
US7682976B2 (en) 2010-03-23
JP5468769B2 (ja) 2014-04-09
KR20090061374A (ko) 2009-06-16

Similar Documents

Publication Publication Date Title
JP5468769B2 (ja) 相変化物質層パターンの形成方法
US8148710B2 (en) Phase-change memory device using a variable resistance structure
KR100749740B1 (ko) 상변화 메모리 장치의 제조 방법
KR100829602B1 (ko) 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
KR100655796B1 (ko) 상변화 메모리 장치 및 그 제조 방법
US8192592B2 (en) Methods of forming a phase-change material layer including tellurium and methods of manufacturing a phase-change memory device using the same
KR100791477B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP2008022003A (ja) 相変化物質層、相変化物質層形成方法、及びこれを利用した相変化メモリ装置の製造方法
TW201740552A (zh) 半導體結構及其製造方法
KR20100009029A (ko) 텅스텐 재성장을 통한 심 없는 텅스텐 패턴 및 그 패턴형성 방법
US8546177B2 (en) Methods of manufacturing phase-change memory device and semiconductor device
KR101815590B1 (ko) 반도체 소자의 패턴 형성 방법
US8124526B2 (en) Methods of forming a thin ferroelectric layer and methods of manufacturing a semiconductor device including the same
US20130112914A1 (en) Slurry Composition For Polishing And Method Of Manufacturing Phase Change Memory Device Using The Same
KR101782844B1 (ko) 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
JP2005354057A (ja) キャパシタの金属下部電極形成方法及びこのための選択的な金属膜エッチング方法
KR20070011887A (ko) 상변화 메모리 장치 및 그 제조 방법
KR20080077769A (ko) 비휘발성 메모리 소자의 제조방법
KR20070120242A (ko) 콘택 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조방법.
JP2006060218A (ja) Cmpスラリー、cmpスラリーを用いる化学機械的研磨方法、及び化学機械的研磨方法を用いるキャパシタ表面の形成方法
KR20070079647A (ko) 상변화 메모리 소자의 제조 방법
KR20080076254A (ko) 연마 방법 및 이를 이용하여 상변화 메모리 장치의 제조방법
KR100576452B1 (ko) 반도체소자의 폴리실리콘 플러그 형성방법
JP2011114060A (ja) 半導体装置及びその製造方法
KR20080114024A (ko) 상변화 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140130

R150 Certificate of patent or registration of utility model

Ref document number: 5468769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250