JP2009147138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009147138A JP2009147138A JP2007323333A JP2007323333A JP2009147138A JP 2009147138 A JP2009147138 A JP 2009147138A JP 2007323333 A JP2007323333 A JP 2007323333A JP 2007323333 A JP2007323333 A JP 2007323333A JP 2009147138 A JP2009147138 A JP 2009147138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- sidewall
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本発明による半導体装置の製造方法は、第1領域全体と第2領域全体とを全面に覆うサイドウォール下地膜9を形成する工程と、サイドウォール下地膜9上であって第1ゲート構造および第2ゲート構造の側面にサイドウォール膜10を形成する工程と、第1領域全体と第2領域全体とを全面に覆うカバー膜11を形成する工程と、第2領域において、サイドウォール下地膜9およびカバー膜11を除去し、サイドウォール膜10に覆われたサイドウォール下地膜9のみ残す工程とを備える。
【選択図】図7
Description
Claims (5)
- (a)第1導電型の第1領域と第2導電型の第2領域とを有する半導体基板を準備する工程と、
(b)前記第1領域上にゲート絶縁膜およびゲート電極を順に積層してなる第1ゲート構造を形成するとともに、前記第2領域上にゲート絶縁膜およびゲート電極を順に積層してなる第2ゲート構造を形成する工程と、
(c)前記第1領域において前記第1ゲート構造の両側に第1拡散領域を形成するとともに、前記第2領域において前記第2ゲート構造の両側に第2拡散領域を形成する工程と、
(d)前記工程(c)の後、前記第1領域全体と前記第2領域全体とを全面に覆うサイドウォール下地膜を形成する工程と、
(e)前記サイドウォール下地膜上であって前記第1ゲート構造および前記第2ゲート構造の側面にサイドウォール膜を形成する工程と、
(f)前記工程(e)の後、前記第1領域全体と前記第2領域全体とを全面に覆うカバー膜を形成する工程と、
(g)前記第2領域において、前記サイドウォール下地膜および前記カバー膜を除去し、前記サイドウォール膜に覆われた前記サイドウォール下地膜のみ残す工程と、
(h)前記工程(g)の後、前記第2拡散領域を掘り下げて、そこを所定の材料で埋め戻す工程と、
(i)前記工程(h)の後、前記第1領域において、前記サイドウォール下地膜および前記カバー膜を除去し、前記サイドウォール膜に覆われた前記サイドウォール下地膜のみ残す工程と、
を備える、半導体装置の製造方法。 - 前記第1導電型はp型であり、かつ前記半導体基板はシリコンであるとき、前記所定の材料はSiGeであることを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記第2導電型はn型であり、かつ前記半導体基板はシリコンであるとき、前記所定の材料はSiCであることを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記サイドウォール膜は、窒化シリコン膜、酸化シリコン膜、ポリシリコン膜のいずれかであることを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記カバー膜は、酸化シリコン膜、窒化シリコン膜、ポリシリコン膜のいずれかであることを特徴とする、請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007323333A JP2009147138A (ja) | 2007-12-14 | 2007-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007323333A JP2009147138A (ja) | 2007-12-14 | 2007-12-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009147138A true JP2009147138A (ja) | 2009-07-02 |
Family
ID=40917406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323333A Pending JP2009147138A (ja) | 2007-12-14 | 2007-12-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009147138A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011048714A1 (ja) * | 2009-10-23 | 2011-04-28 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165665A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007227565A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2009088069A (ja) * | 2007-09-28 | 2009-04-23 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-12-14 JP JP2007323333A patent/JP2009147138A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165665A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007227565A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2009088069A (ja) * | 2007-09-28 | 2009-04-23 | Panasonic Corp | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011048714A1 (ja) * | 2009-10-23 | 2011-04-28 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2011091265A (ja) * | 2009-10-23 | 2011-05-06 | Panasonic Corp | 半導体装置及びその製造方法 |
US8604554B2 (en) | 2009-10-23 | 2013-12-10 | Panasonic Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7214629B1 (en) | Strain-silicon CMOS with dual-stressed film | |
US8536653B2 (en) | Metal oxide semiconductor transistor | |
TWI417992B (zh) | 用於形成具有不同特性之接觸絕緣層及矽化物區域之技術 | |
US20070023795A1 (en) | Semiconductor device and method of fabricating the same | |
JP5132928B2 (ja) | 半導体装置 | |
JP4896789B2 (ja) | 半導体装置の製造方法 | |
JP2007158322A (ja) | ひずみシリコンcmos装置 | |
KR20080035659A (ko) | 스트레스형 mos 디바이스 제조방법 | |
JP2009164548A (ja) | マイクロローディング効果を軽減するためのSiGe埋め込みダミーパターンを備えたSiGe装置 | |
US20140353717A1 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region | |
US8232178B2 (en) | Method for forming a semiconductor device with stressed trench isolation | |
US8138054B2 (en) | Enhanced field effect transistor | |
KR20100090215A (ko) | 듀얼 임베디드 애피택셜 성장 반도체 공정에서의 응력 최적화 | |
US20090315115A1 (en) | Implantation for shallow trench isolation (STI) formation and for stress for transistor performance enhancement | |
JP2007067118A (ja) | 半導体装置及びその製造方法 | |
JP4888118B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US8686506B2 (en) | High performance devices and high density devices on single chip | |
JP2009272480A (ja) | 半導体装置の製造方法 | |
JP2009164454A (ja) | 半導体装置の製造方法および半導体装置 | |
US7951662B2 (en) | Method of fabricating strained silicon transistor | |
JP5212362B2 (ja) | 半導体装置の製造方法 | |
JP2009147138A (ja) | 半導体装置の製造方法 | |
JP2008004698A (ja) | 半導体装置の製造方法 | |
JP2008539592A (ja) | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス | |
TWI626678B (zh) | 用於類比應用之高增益電晶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |