JP2009142034A - 電力供給装置 - Google Patents
電力供給装置 Download PDFInfo
- Publication number
- JP2009142034A JP2009142034A JP2007314781A JP2007314781A JP2009142034A JP 2009142034 A JP2009142034 A JP 2009142034A JP 2007314781 A JP2007314781 A JP 2007314781A JP 2007314781 A JP2007314781 A JP 2007314781A JP 2009142034 A JP2009142034 A JP 2009142034A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- current
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
【課題】Ｈ型ブリッジ回路の制御回路の故障を防ぎ、かつ、入力電流を効率よくコイル電流に変換させ、スイッチング損失を低減することができる電力供給装置を提供する。
【解決手段】電源ラインＶDD、ＶSS間に直列に接続されたトランジスタＴｒ１、Ｔｒ２及びＴｒ３、Ｔｒ４、Ｔｒ１とＴｒ２との間とＴｒ３とＴｒ４との間に接続されたコイル９を有するＨ型ブリッジ回路１と、Ｔｒ１からコイル９を介してＴｒ４に電流が流れる正転時電流経路、Ｔｒ３からＴｒ２に電流が流れる反転時電流経路を交互に形成し、正転時電流経路形成の直後にＴｒ１をオフしてＴｒ２をオンすることにより正転時還流電流路を形成し、反転時電流経路形成の直後にＴｒ３をオフしてＴｒ４をオンすることにより反転時還流電流路を形成するノンオーバーラップ生成回路２、３とによって電力供給装置を構成する。
【選択図】 図２
【解決手段】電源ラインＶDD、ＶSS間に直列に接続されたトランジスタＴｒ１、Ｔｒ２及びＴｒ３、Ｔｒ４、Ｔｒ１とＴｒ２との間とＴｒ３とＴｒ４との間に接続されたコイル９を有するＨ型ブリッジ回路１と、Ｔｒ１からコイル９を介してＴｒ４に電流が流れる正転時電流経路、Ｔｒ３からＴｒ２に電流が流れる反転時電流経路を交互に形成し、正転時電流経路形成の直後にＴｒ１をオフしてＴｒ２をオンすることにより正転時還流電流路を形成し、反転時電流経路形成の直後にＴｒ３をオフしてＴｒ４をオンすることにより反転時還流電流路を形成するノンオーバーラップ生成回路２、３とによって電力供給装置を構成する。
【選択図】 図２
Description
本発明は、ＭＯＳトランジスタで構成されたＨ型ブリッジ回路を有する電力供給装置に関する。
モータ等に電力を供給するバッテリには、Ｈ型ブリッジ回路を備えるものがある。図１１、１２、１３、１４は、一般的なＨ型ブリッジ回路における電流の経路を説明するための図である。図示したＨ型ブリッジ回路は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４の４つのトランジスタと、電源ラインＶDD及びＶSSで構成されている。トランジスタＴｒ１〜Ｔｒ４は、いずれもＭＯＳ（metal-oxide-semiconductor）トランジスタであって、トランジスタＴｒ１、トランジスタＴｒ３はＰ型のトランジスタである。また、トランジスタＴｒ２、トランジスタＴｒ４はＮ型のトランジスタである。
図中に示した信号ＰＧ１はトランジスタＴｒ１のゲートに入力される信号である。信号ＰＧ２はトランジスタＴｒ３のゲートに入力される信号である。また、信号ＮＧ１はトランジスタＴｒ２のゲートに入力される信号であって、信号ＮＧ２はトランジスタＴｒ４のゲートに入力される信号である。
図中のトランジスタＴｒ１とトランジスタＴｒ２とのドレイン同士の接続点が出力端子ＯＵＴ１である。また、図中のトランジスタＴｒ３とトランジスタＴｒ４とのドレイン同士の接続点が出力端子ＯＵＴ２である。出力端子ＯＵＴ１と出力端子ＯＵＴ２との間には負荷としてコイル９が接続されている。
図中のトランジスタＴｒ１とトランジスタＴｒ２とのドレイン同士の接続点が出力端子ＯＵＴ１である。また、図中のトランジスタＴｒ３とトランジスタＴｒ４とのドレイン同士の接続点が出力端子ＯＵＴ２である。出力端子ＯＵＴ１と出力端子ＯＵＴ２との間には負荷としてコイル９が接続されている。
図示したＨ型ブリッジ回路は、正転時電流経路、正転時還流電流経路、反転時電流経路、反転時還流電流経路の４つの電流経路を構成し得る。図１１中の矢線１１は正転時電流経路を示している。また、図１２中の矢線１２は正転時還流電流経路を示し、図１３中の矢線１３は反転時電流経路を、図１４中の矢線１４は反転時還流電流経路をそれぞれ示している。
トランジスタＴｒ１〜Ｔｒ４には、各々寄生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４が存在している。正転時還流電流経路１２において、電流は寄生ダイオードＤ２を通って流れる。また、反転時還流電流経路１４において、電流は寄生ダイオードＤ４を通って流れる。
トランジスタＴｒ１〜Ｔｒ４には、各々寄生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４が存在している。正転時還流電流経路１２において、電流は寄生ダイオードＤ２を通って流れる。また、反転時還流電流経路１４において、電流は寄生ダイオードＤ４を通って流れる。
ここで、Ｈ型ブリッジ回路の入力信号と、入力信号が入力された場合に流れる電流の波形について説明する。図１５（ａ）〜（ｆ）、図１６（ａ）〜（ｆ）は、信号ＰＧ１、信号ＰＧ２、信号ＮＧ１、信号ＮＧ２と、トランジスタＴｒ１に流れる電流ＩDD、コイル９に流れる電流ＩLの波形を示している。図１５は正転時のものであって、図１６は反転時のものである。以下、図１１〜図１６を用い、従来のＨ型ブリッジ回路の正転時、反転時の電流経路について説明する。
（正転時）
正転時、信号ＰＧ１は図１５（ａ）に示したＰＷＭ波形を持つパルス幅変調信号（以下、ＰＷＭ変調信号）となる。ＰＷＭ変調信号は、Ｌｏｗレベル（以下、Ｌレベル）とＨｉｇｈレベル（以下、Ｈレベル）とが切り替る。トランジスタＴｒ１は、ＰＷＭ変調信号のレベルに応じてオン、オフする。
また、図１５（ｂ）に示したように、信号ＮＧ１はＬレベルであり、図１５（ｃ）に示したように信号ＰＧ２と信号ＮＧ２はそれぞれＨレベルである。
正転時、先ず、信号ＰＧ１及び信号ＮＧ１がＬレベル、信号ＰＧ２及び信号ＮＧ２がＨレベルになる。このとき、トランジスタＴｒ２、トランジスタＴｒ３はオフし、トランジスタＴｒ１、トランジスタＴｒ４がオンする。この結果、図１１中の矢線１１で示した電流経路が形成される。電流は、電源ラインＶDD→トランジスタＴｒ１→コイル９→トランジスタＴｒ４→電源ラインＶSSの順に流れる。電流が流れたことによってコイル９にはエネルギが蓄積される。
正転時、信号ＰＧ１は図１５（ａ）に示したＰＷＭ波形を持つパルス幅変調信号（以下、ＰＷＭ変調信号）となる。ＰＷＭ変調信号は、Ｌｏｗレベル（以下、Ｌレベル）とＨｉｇｈレベル（以下、Ｈレベル）とが切り替る。トランジスタＴｒ１は、ＰＷＭ変調信号のレベルに応じてオン、オフする。
また、図１５（ｂ）に示したように、信号ＮＧ１はＬレベルであり、図１５（ｃ）に示したように信号ＰＧ２と信号ＮＧ２はそれぞれＨレベルである。
正転時、先ず、信号ＰＧ１及び信号ＮＧ１がＬレベル、信号ＰＧ２及び信号ＮＧ２がＨレベルになる。このとき、トランジスタＴｒ２、トランジスタＴｒ３はオフし、トランジスタＴｒ１、トランジスタＴｒ４がオンする。この結果、図１１中の矢線１１で示した電流経路が形成される。電流は、電源ラインＶDD→トランジスタＴｒ１→コイル９→トランジスタＴｒ４→電源ラインＶSSの順に流れる。電流が流れたことによってコイル９にはエネルギが蓄積される。
続いて、信号ＰＧ１、信号ＰＧ２、ＮＧ２がＨレベル、ＮＧ１がＬレベルになる。すると、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３がオフし、トランジスタＴｒ４がオンする。このとき、コイル９に蓄積されていたエネルギによって図１２中の矢線１２で示した電流経路を流れる還流電流が発生する。すなわち、この還流電流は、電源ラインＶSS→寄生ダイオードＤ２→コイル９→トランジスタＴｒ４→電源ラインＶSSの順に流れる。この還流電流により、コイル９に蓄積されたエネルギのうちのＩL×ＶFのエネルギが損失される。なお、ＶFは、オン状態の寄生ダイオードＤ２によって生じる順方向の降下電圧である。
（反転時）
反転時、信号ＰＧ２は図１６（ｃ）に示したＰＷＭ変調信号となる。また、図１６（ｄ）に示したように、ＮＧ２は常にＬレベルの信号である。このとき、トランジスタＴｒ３はＰＷＭ変調信号のレベルに応じてオン、オフする。また、トランジスタＴｒ１及びトランジスタＴｒ４はオフし、トランジスタＴｒ２がオンする。この結果、図１３中の矢線１３で示す電流経路が形成される。このとき、電流は、電源ラインＶDD→トランジスタＴｒ３→コイル９→トランジスタＴｒ２→電源ラインＶSSの順に流れてコイル９にエネルギを蓄積する。
反転時、信号ＰＧ２は図１６（ｃ）に示したＰＷＭ変調信号となる。また、図１６（ｄ）に示したように、ＮＧ２は常にＬレベルの信号である。このとき、トランジスタＴｒ３はＰＷＭ変調信号のレベルに応じてオン、オフする。また、トランジスタＴｒ１及びトランジスタＴｒ４はオフし、トランジスタＴｒ２がオンする。この結果、図１３中の矢線１３で示す電流経路が形成される。このとき、電流は、電源ラインＶDD→トランジスタＴｒ３→コイル９→トランジスタＴｒ２→電源ラインＶSSの順に流れてコイル９にエネルギを蓄積する。
続いて、信号ＰＧ１、信号ＰＧ２、ＮＧ１がＨレベル、ＮＧ２がＬレベルになる。すると、トランジスタＴｒ１、トランジスタＴｒ３、トランジスタＴｒ４がオフし、トランジスタＴｒ２がオンする。このとき、コイル９に蓄積されていたエネルギによって図１４に示した矢線１４で示す電流経路を流れる還流電流が発生する。還流電流は、電源ラインＶSS→寄生ダイオードＤ４→コイル９→トランジスタＴｒ２→電源ラインＶSSの順に流れる。この場合、寄生ダイオードＤ４に還流電流が流れるため、コイル９に蓄積されたエネルギのうちＩL×ＶFのエネルギが損失される。
ところで、コイル９に蓄積されたエネルギ損失を低減させる方法としては、還流電流を、寄生ダイオードでなくトランジスタのチャネルを経由させて流す技術がある。図１７、図１８は、還流電流をトランジスタのチャネルを経由させたことによってエネルギ損失を低減することを説明するための図である。
図１１に示した電流経路は、前記したように、トランジスタＴｒ１とトランジスタＴｒ４とをオンすることによって形成される。この状態からトランジスタＴｒ１とトランジスタＴｒ４とをオフすると、電流は、図１７に示した矢線１７のように、電源ラインＶSS→寄生ダイオードＤ２→コイル９→寄生ダイオードＤ３→電源ラインＶDDの順に流れる。このときのエネルギ損失ＥL1は、以下の式（１）のように表される。
ＥL1＝Ｉ×ＶF×２ …式（１）
図１１に示した電流経路は、前記したように、トランジスタＴｒ１とトランジスタＴｒ４とをオンすることによって形成される。この状態からトランジスタＴｒ１とトランジスタＴｒ４とをオフすると、電流は、図１７に示した矢線１７のように、電源ラインＶSS→寄生ダイオードＤ２→コイル９→寄生ダイオードＤ３→電源ラインＶDDの順に流れる。このときのエネルギ損失ＥL1は、以下の式（１）のように表される。
ＥL1＝Ｉ×ＶF×２ …式（１）
一方、図１１に示した状態において、トランジスタＴｒ１とトランジスタＴｒ４とがオフした瞬間にトランジスタＴｒ２とトランジスタＴｒ３とをオンするとする。この場合、還流電流は、図１８の矢線１８に示したように、電源ラインＶSS→トランジスタＴｒ２→コイル９→トランジスタＴｒ３→電源ラインＶDDの順に流れる。トランジスタＴｒ２、トランジスタＴｒ３のチャネルの抵抗をＲとすると、図１８に示す状態のエネルギ損失ＥL2は、
ＥL2＝Ｉ2×Ｒ×２ …式（２）
となる。
ここで、Ｉ＝０．２（Ａ）
ＶF＝０．７（Ｖ）
Ｒ＝２（Ω）とすると、
ＥL1＝０．２８（Ｗ）
ＥL2＝０．０８（Ｗ）となる。
ＥL2＝Ｉ2×Ｒ×２ …式（２）
となる。
ここで、Ｉ＝０．２（Ａ）
ＶF＝０．７（Ｖ）
Ｒ＝２（Ω）とすると、
ＥL1＝０．２８（Ｗ）
ＥL2＝０．０８（Ｗ）となる。
上記した結果から、トランジスタのチャネルを経由して還流電流を流すことにより、寄生ダイオードを経由させて還流電流を流すよりもエネルギ損失を低減することができることが明らかである。
このような従来技術としては、例えば、特許文献１が挙げられる。
特開２００１−８４９４号公報
このような従来技術としては、例えば、特許文献１が挙げられる。
しかしながら、上記した特許文献１では、還流電流をチャネル経由で流すため、エネルギ損失を抑える一方で、以下の課題を生じる。すなわち、コイル９にエネルギを蓄積する際の電流経路の抵抗値と放電時の電流経路の抵抗値とが等しいため、エネルギの蓄積時と蓄積されたエネルギによって電流が流れる時とで時定数が等しくなる。このため、ＰＷＭ変調信号のデューティ比を５０％とすると、平均電流がコイル９を流れる電流の最大値の５０％程度しか得られないことになる。
また、トランジスタＴｒ１〜Ｔｒ４をオンまたはオフさせるため、全てのトランジスタでスイッチング損失が発生する。
また、トランジスタＴｒ１〜Ｔｒ４をオンまたはオフさせるため、全てのトランジスタでスイッチング損失が発生する。
さらに、Ｈ型ブリッジ回路では、ステップダウンコンバート型の電源を用いる場合がある。この電源は、回路から電流を導出することができないため、コイル９の還流電流を電源に流し込もうとすると、電源の電位が上昇する。例えば、図１７、図１８に示したＨ型ブリッジ回路のように、還流電流の経路を電源ラインＶSSから電源ラインＶDDにかけて形成した場合、還流電流が流れた瞬間に電源ラインＶDDの電位が上昇する。電源の電位上昇が起こると、Ｈ型ブリッジ回路と電流経路形成のための制御回路とを同じ電源で駆動している場合には、制御回路が故障するおそれがある。
本発明は、上記した点に鑑みてなされたものであって、Ｈ型ブリッジ回路とその制御回路とを同一の電源で駆動させながら制御回路の故障を防ぎ、かつ、Ｈ型ブリッジ回路の入力電流を効率よくコイル電流に変換させ、さらにスイッチング損失を低減することができる電力供給装置を提供することを目的とする。
本発明は、上記した点に鑑みてなされたものであって、Ｈ型ブリッジ回路とその制御回路とを同一の電源で駆動させながら制御回路の故障を防ぎ、かつ、Ｈ型ブリッジ回路の入力電流を効率よくコイル電流に変換させ、さらにスイッチング損失を低減することができる電力供給装置を提供することを目的とする。
以上の課題を解決するため、本発明の請求項１に記載の電力供給装置は、第１電源と第２電源との間に直列に接続された第１トランジスタ及び第２トランジスタと、前記第１電源と前記第２電源との間に接続された第３トランジスタ及び第４トランジスタと、を備え、前記第１のトランジスタと前記第２トランジスタとの間と、前記第３トランジスタと前記第４トランジスタとの間に負荷を接続してなるＨ型ブリッジ回路を含み、前記第１トランジスタから前記負荷を介して前記第４トランジスタに電流が流れる第１流路と、前記第３トランジスタから前記負荷を介して前記第２トランジスタに電流が流れる第２流路と、を交互に形成する流路制御手段を有する電力供給装置であって、前記流路制御手段は、前記第１流路の形成の直後に、前記第１トランジスタをオフして前記第２トランジスタをオンすることにより、前記第２トランジスタ、前記第４トランジスタを介して前記負荷に電流を流す還流電流路を形成することを特徴とする。
また、請求項２に記載の電力供給装置は、請求項１に記載の発明において、前記第２トランジスタのオン抵抗値は前記第１トランジスタのオン抵抗値よりも低く、前記第４トランジスタのオン抵抗値は前記第３トランジスタのオン抵抗値よりも低いことを特徴とする。
また、請求項３に記載の電力供給装置は、請求項１または請求項２に記載の発明において、前記第１トランジスタ及び前記第３トランジスタがＰＭＯＳトランジスタであり、前記第２トランジスタ及び前記第４トランジスタがＮＭＯＳトランジスタであり、前記第１電源が正電源であり、前記第２電源は負電源またはグラウンドであることを特徴とする。
また、請求項３に記載の電力供給装置は、請求項１または請求項２に記載の発明において、前記第１トランジスタ及び前記第３トランジスタがＰＭＯＳトランジスタであり、前記第２トランジスタ及び前記第４トランジスタがＮＭＯＳトランジスタであり、前記第１電源が正電源であり、前記第２電源は負電源またはグラウンドであることを特徴とする。
また、請求項４に記載の電力供給装置は、請求項１または請求項２に記載の発明において、前記第１トランジスタ及び前記第３トランジスタがＮＭＯＳトランジスタであり、前記第２トランジスタ及び前記第４トランジスタがＰＭＯＳトランジスタであり、前記第１電源が負電源またはグラウンドであり、前記第２電源は正電源であることを特徴とする。
また、請求項５に記載の電力供給装置は、請求項１から請求項４のいずれか１つに記載の発明において、前記流路制御手段が、前記第１流路の形成後、前記第１トランジスタと前記第２トランジスタとにパルス幅変調信号が入力されることにより、前記第１トランジスタをオフして前記第２トランジスタをオンすることによって前記還流電流路を形成することを特徴とする。
また、請求項５に記載の電力供給装置は、請求項１から請求項４のいずれか１つに記載の発明において、前記流路制御手段が、前記第１流路の形成後、前記第１トランジスタと前記第２トランジスタとにパルス幅変調信号が入力されることにより、前記第１トランジスタをオフして前記第２トランジスタをオンすることによって前記還流電流路を形成することを特徴とする。
また、請求項６に記載の電力供給装置は、請求項５に記載の発明において、前記第１トランジスタに入力される前記パルス幅変調信号と、前記第２トランジスタに入力される前記パルス幅変調信号とは、オンを示すパルス信号が同時に出力されることがない、またはオフを示すパルス信号が同時に出力されることがない、ノンオーバーラップの関係を有することを特徴とする。
請求項１に記載の発明は、第１電源と第２電源との間で第１トランジスタ及び第２トランジスタを直列に接続し、第３トランジスタ及び第４トランジスタを直列に接続し、さらに第１のトランジスタ、第２トランジスタ間と、第３トランジスタ、第４トランジスタ間に負荷を接続してなるＨ型ブリッジ回路を構成することができる。そして、第１トランジスタから負荷を介して第４トランジスタに電流が流れる第１流路、第３トランジスタから負荷を介して第２トランジスタに電流が流れる第２流路とを交互に形成し、第１流路の形成の直後に第１トランジスタをオフして前記第２トランジスタをオンすることにより、前記第２トランジスタ、前記第４トランジスタを介して前記負荷に電流を流す還流電流路を形成することができる。
また、動作において、第１のトランジスタないし第４のトランジスタのうち第１流路の形成から還流電流路の形成に移行する際、トランジスタを２つだけスイッチングすればよいので、４つのトランジスタをスイッチングするＨ型ブリッジ回路よりもスイッチング損失を低減することができる。また、第１電源を介さずに還流電流路を形成することができるので、Ｈ型ブリッジ回路とその制御回路とを同一の電源で駆動させながら制御回路の故障を防ぐことができる。
請求項２に記載の電力供給装置は、第２トランジスタのオン抵抗値は第１トランジスタのオン抵抗値よりも低く、第４トランジスタのオン抵抗値は第３トランジスタのオン抵抗値よりも低く構成されているので、負荷の充電時と放電時とで放電時の時定数を小さくすることができる。このため、Ｈ型ブリッジ回路の入力電流を効率よくコイル電流に変換させることができる。
請求項３に記載の電力供給装置は、第１トランジスタ及び第３トランジスタをＰＭＯＳトランジスタ、第２トランジスタ及び第４トランジスタがＮＭＯＳトランジスタであり、前記第１電源が正電源であり、前記第２電源は負電源またはグラウンドとすることにより、周知の構成を使って比較的簡単にＨ型ブリッジ回路を構成することができる。
請求項４に記載の電力供給装置は、第１トランジスタ及び第３トランジスタがＮＭＯＳトランジスタであり、第２トランジスタ及び第４トランジスタがＰＭＯＳトランジスタであり、第１電源が負電源またはグラウンドであり、第２電源は正電源とすることにより、周知の構成を使って比較的簡単にＨ型ブリッジ回路を構成することができる。
請求項４に記載の電力供給装置は、第１トランジスタ及び第３トランジスタがＮＭＯＳトランジスタであり、第２トランジスタ及び第４トランジスタがＰＭＯＳトランジスタであり、第１電源が負電源またはグラウンドであり、第２電源は正電源とすることにより、周知の構成を使って比較的簡単にＨ型ブリッジ回路を構成することができる。
請求項５に記載の電力供給装置は、第１流路の形成後、第１トランジスタと第２トランジスタとにパルス幅変調信号が入力されることにより、第１トランジスタをオフして第２トランジスタをオンすることによって還流電流路を形成することができる。このため、比較的簡易な制御によって第１流路、第２流路から還流経路を形成することができる。
請求項６に記載の電力供給装置は、第１トランジスタに入力されるパルス幅変調信号と、第２トランジスタに入力される前記パルス幅変調信号との間にノンオーバーラップの関係があるため、第１トランジスタと第２トランジスタとが同時にオンして両者に貫通電流が流れることを防ぐことができる。
請求項６に記載の電力供給装置は、第１トランジスタに入力されるパルス幅変調信号と、第２トランジスタに入力される前記パルス幅変調信号との間にノンオーバーラップの関係があるため、第１トランジスタと第２トランジスタとが同時にオンして両者に貫通電流が流れることを防ぐことができる。
以下、図を参照して本発明に係る電力供給装置の一実施形態を説明する。
（回路構成）
・Ｈ型ブリッジ回路
図１は、本実施形態の電力供給装置を説明するための回路図である。図示した電力供給装置は、Ｈ型ブリッジ回路１と、ノンオーバーラップ生成回路２、３と、を備えている。
Ｈ型ブリッジ回路１は、電源ラインＶDDと、電源ラインＶSSとの間に直列に接続された第１トランジスタ（トランジスタＴｒ１）及び第２トランジスタ（トランジスタＴｒ２）とを備えている。また、電源ラインＶDDと、電源ラインＶSSとの間に直列に接続された第３トランジスタ（トランジスタＴｒ３）及び第４トランジスタ（トランジスタＴｒ４）と、を備えている。そして、トランジスタＴｒ１とトランジスタＴｒ２との間と、トランジスタＴｒ３とトランジスタＴｒ４との間に、負荷であるコイル９が接続されて構成されている。
（回路構成）
・Ｈ型ブリッジ回路
図１は、本実施形態の電力供給装置を説明するための回路図である。図示した電力供給装置は、Ｈ型ブリッジ回路１と、ノンオーバーラップ生成回路２、３と、を備えている。
Ｈ型ブリッジ回路１は、電源ラインＶDDと、電源ラインＶSSとの間に直列に接続された第１トランジスタ（トランジスタＴｒ１）及び第２トランジスタ（トランジスタＴｒ２）とを備えている。また、電源ラインＶDDと、電源ラインＶSSとの間に直列に接続された第３トランジスタ（トランジスタＴｒ３）及び第４トランジスタ（トランジスタＴｒ４）と、を備えている。そして、トランジスタＴｒ１とトランジスタＴｒ２との間と、トランジスタＴｒ３とトランジスタＴｒ４との間に、負荷であるコイル９が接続されて構成されている。
また、ノンオーバーラップ生成回路２、３は、トランジスタＴｒ１からコイル９を介してトランジスタＴｒ４に電流が流れる第１流路と、トランジスタＴｒ３からコイル９を介してトランジスタＴｒ２に電流が流れる第２流路と、を交互に形成する。本実施形態では、以降、第１流路を正転時電流経路、第２流路を反転時電流経路と記すものとする。
さらに、図１に示した電力供給装置は、ＰＷＭ変調信号８をノンオーバーラップ生成回路２、３に入力するための乗算回路４、５を備えている。乗算回路４には正転制御信号７が入力されている。また、乗算回路５には、インバータ６によって正転制御信号７が反転された反転制御信号７０が入力されている。
さらに、図１に示した電力供給装置は、ＰＷＭ変調信号８をノンオーバーラップ生成回路２、３に入力するための乗算回路４、５を備えている。乗算回路４には正転制御信号７が入力されている。また、乗算回路５には、インバータ６によって正転制御信号７が反転された反転制御信号７０が入力されている。
さらに、ノンオーバーラップ生成回路２、３は、正転時電流経路の形成の直後に、第１トランジスタをオフして第２トランジスタをオンすることにより、第２トランジスタ、第４トランジスタを介してコイル９に電流を流す還流電流路を形成する。
本実施形態では、図１に示したトランジスタＴｒ１をオフしてトランジスタＴｒ２をオンすることにより、トランジスタＴｒ２、トランジスタＴｒ４を介してコイル９に電流を流す還流電流路を形成する。
また、反転時電流経路の形成の直後にトランジスタＴｒ３をオフしてトランジスタＴｒ４をオンすることにより、トランジスタＴｒ２、トランジスタＴｒ４を介してコイル９に電流を流す還流電流路を形成するものとした。
本実施形態では、図１に示したトランジスタＴｒ１をオフしてトランジスタＴｒ２をオンすることにより、トランジスタＴｒ２、トランジスタＴｒ４を介してコイル９に電流を流す還流電流路を形成する。
また、反転時電流経路の形成の直後にトランジスタＴｒ３をオフしてトランジスタＴｒ４をオンすることにより、トランジスタＴｒ２、トランジスタＴｒ４を介してコイル９に電流を流す還流電流路を形成するものとした。
図１に示した回路では、トランジスタＴｒ１〜Ｔｒ４を全てＭＯＳ（Metal-Oxide Semiconductor）トランジスタとしている。そして、トランジスタＴｒ１及びトランジスタＴｒ３をＰＭＯＳトランジスタ、トランジスタＴｒ２及びトランジスタＴｒ４をＮＭＯＳトランジスタとしている。Ｔｒ１のゲート電極に入力される信号を信号ＰＧ１、Ｔｒ３のゲート電極に入力される信号を信号ＰＧ２と記す。また、トランジスタＴｒ２のゲート電極に入力される信号を信号ＮＧ１、トランジスタＴｒ４のゲート電極に入力される信号を信号ＮＧ２と記す。
トランジスタＴｒ１〜Ｔｒ４は、信号ＰＧ１、信号ＰＧ２、信号ＮＧ１、信号ＮＧ２に応じてそれぞれオンまたはオフする。トランジスタＴｒ２のオン抵抗値は、トランジスタＴｒ１のオン抵抗値よりも低く、トランジスタＴｒ４のオン抵抗値はトランジスタＴｒ３のオン抵抗値よりも低い。この関係は、式（３）のように表される。式（３）において、トランジスタＴｒ１、トランジスタＴｒ３のオン抵抗値をＲP1、ＲP2とし、トランジスタＴｒ２、トランジスタＴｒ４のオン抵抗値をＲN1、ＲN2とする。ただし、ＰＭＯＳ同士、ＮＭＯＳ同士のオン抵抗値はそれぞれ同じとする。
ＲP1＝ＲP2＞ＲN1＝ＲN2 …式（３）
なお、トランジスタのオン抵抗値は、ゲートの幅Ｗとゲート長であるＬとの比であるＷ／Ｌを大きくすることによって変更することが可能である。ただし、Ｗ／Ｌを大きくすることによってリーク電流やゲート容量も増大する。このため、本実施形態のＨ型ブリッジ回路１のオン抵抗値は、Ｗ／Ｌと素子特性との関係によって決定される。
ＲP1＝ＲP2＞ＲN1＝ＲN2 …式（３）
なお、トランジスタのオン抵抗値は、ゲートの幅Ｗとゲート長であるＬとの比であるＷ／Ｌを大きくすることによって変更することが可能である。ただし、Ｗ／Ｌを大きくすることによってリーク電流やゲート容量も増大する。このため、本実施形態のＨ型ブリッジ回路１のオン抵抗値は、Ｗ／Ｌと素子特性との関係によって決定される。
・ノンオーバーラップ生成回路
図２は、図１に示した電力供給装置のノンオーバーラップ生成回路２、３の具体的な構成を説明するための図である。ノンオーバーラップ生成回路２は、ＮＡＮＤ回路２４、インバータ２０、２１、ＮＯＲ回路２７によって構成されている。同様に、ノンオーバーラップ生成回路３は、ＮＡＮＤ回路２５、インバータ２２、２３、ＮＯＲ回路２８によって構成されている。また、乗算回路４、５として、ノンオーバーラップ生成回路２にはＮＯＲ回路２６が、ノンオーバーラップ生成回路にはＮＯＲ回路２９が設けられている。
図２は、図１に示した電力供給装置のノンオーバーラップ生成回路２、３の具体的な構成を説明するための図である。ノンオーバーラップ生成回路２は、ＮＡＮＤ回路２４、インバータ２０、２１、ＮＯＲ回路２７によって構成されている。同様に、ノンオーバーラップ生成回路３は、ＮＡＮＤ回路２５、インバータ２２、２３、ＮＯＲ回路２８によって構成されている。また、乗算回路４、５として、ノンオーバーラップ生成回路２にはＮＯＲ回路２６が、ノンオーバーラップ生成回路にはＮＯＲ回路２９が設けられている。
ノンオーバーラップ生成回路２は、トランジスタＴｒ１のゲート電極に信号ＰＧ１を、トランジスタＴｒ２のゲート電極に信号ＮＧ１を入力する。ノンオーバーラップ生成回路３は、トランジスタＴｒ３のゲート電極に信号ＰＧ２を、トランジスタＴｒ４のゲート電極に信号ＮＧ２を入力する。信号の入力によってトランジスタＴｒ１〜トランジスタ４が選択的にオン、オフされ、正転時電流経路、正転時還流経路、反転時電流経路、反転時還流経路が順に形成される。
ＰＷＭ変調信号８は、ＮＯＲ回路２６、２９に入力される。正転制御信号７はＮＯＲ回路２６に入力される。また、インバータ６を介して反転制御信号７０となり、ＮＯＲ回路２９に入力される。
ＰＷＭ変調信号８は、ＮＯＲ回路２６、２９に入力される。正転制御信号７はＮＯＲ回路２６に入力される。また、インバータ６を介して反転制御信号７０となり、ＮＯＲ回路２９に入力される。
（回路の動作）
Ｉ 正転時
図３、図４及び図５は、以上述べた電力供給装置が正転時電流経路及び正転時還流電流経路を形成する際の動作を説明するための図である。図３（ａ）は正転時電流経路Ａを示し、（ｂ）は正転時還流電流経路Ａ’を示している。本実施形態では、ノンオーバーラップ生成回路２、３が、トランジスタＴｒ１〜Ｔｒ４を制御して正転時電流経路Ａ、正転時還流電流経路Ａ’を形成する。
図４は、図３（ａ）、（ｂ）に示した正転時電流経路Ａ、正転時還流電流経路Ａ’を形成する際のＨ型ブリッジ回路１の状態を説明するための図である。図４（ａ）、（ｂ）は、正転時電流経路Ａ、正転時還流電流経路Ａ’形成のために入力されるＰＷＭ変調信号８及び正転制御信号７（ＣＬＫ）である。また、図４（ｃ）〜（ｆ）は、図４（ａ）、（ｂ）に示したＰＷＭ変調信号８、正転制御信号７が本実施形態の電力供給装置に入力された場合にトランジスタＴｒ１に入力される信号ＰＧ１、トランジスタＴｒ２に入力される信号ＮＧ１、トランジスタＴｒ３に入力される信号ＰＧ２、トランジスタＴｒ４に入力される信号ＮＧ２をそれぞれ示している。
Ｉ 正転時
図３、図４及び図５は、以上述べた電力供給装置が正転時電流経路及び正転時還流電流経路を形成する際の動作を説明するための図である。図３（ａ）は正転時電流経路Ａを示し、（ｂ）は正転時還流電流経路Ａ’を示している。本実施形態では、ノンオーバーラップ生成回路２、３が、トランジスタＴｒ１〜Ｔｒ４を制御して正転時電流経路Ａ、正転時還流電流経路Ａ’を形成する。
図４は、図３（ａ）、（ｂ）に示した正転時電流経路Ａ、正転時還流電流経路Ａ’を形成する際のＨ型ブリッジ回路１の状態を説明するための図である。図４（ａ）、（ｂ）は、正転時電流経路Ａ、正転時還流電流経路Ａ’形成のために入力されるＰＷＭ変調信号８及び正転制御信号７（ＣＬＫ）である。また、図４（ｃ）〜（ｆ）は、図４（ａ）、（ｂ）に示したＰＷＭ変調信号８、正転制御信号７が本実施形態の電力供給装置に入力された場合にトランジスタＴｒ１に入力される信号ＰＧ１、トランジスタＴｒ２に入力される信号ＮＧ１、トランジスタＴｒ３に入力される信号ＰＧ２、トランジスタＴｒ４に入力される信号ＮＧ２をそれぞれ示している。
図４（ｇ）、（ｈ）、（ｉ）は、上記した信号ＰＧ１、信号ＰＧ２、信号ＮＧ１、信号ＮＧ２の出力タイミングに応じてトランジスタＴｒ１に流れる電流ＩDD、コイル９に流れる電流ＩL、コイル９に流れる平均電流ＩＬａｖｅの波形を示している。なお、図４（ｈ）、（ｉ）中の実線は本実施形態のＨ型ブリッジ回路１において出力される電流ＩL、平均電流ＩＬａｖｅの波形を示している。また、図４（ｈ）、（ｉ）中の破線は、従来の電力供給装置のＨ型ブリッジ回路１において出力される電流ＩL、平均電流ＩＬａｖｅの波形を示している。
図４（ａ）〜（ｉ）の横軸はいずれも時間を示し、（ａ）〜（ｆ）の縦軸は電圧、（ｇ）、（ｈ）、（ｉ）の縦軸は電流をそれぞれ示している。また、本実施形態では、コイル９にエネルギが蓄積される状態を状態Ｓ１、蓄積されたエネルギが放出される状態を状態Ｓ２と記し、状態Ｓ１と、この状態Ｓ１の直後の状態Ｓ２とを合わせてＨ型ブリッジ回路１の動作の１単位とする。１単位の動作は開始から終了までに時間Ｔを要し、時間Ｔを動作時間と記す。また、図示したように、Ｈ型ブリッジ回路１が状態Ｓ１にある時間は時間ＴDである。したがって、Ｈ型ブリッジ回路１は、ｎ番目の動作の開始時間ｔｎから状態Ｓ１になり、時間ＴDが経過した後に状態Ｓ２に移行する。そして、開始時間ｔｎから動作時間Ｔの経過後にｎ＋１番目の動作を開始する。
図５は、図３に示したＨ型ブリッジ回路１の真理値表を示している。図５（ａ）はノンオーバーラップ生成回路２の動作を、図５（ｂ）はノンオーバーラップ生成回路３の動作を示す真理値表である。図５（ａ）、（ｂ）の上段は正転時電流経路Ａを形成する場合の動作、下段は正転時還流電流経路Ａ’を形成する場合の動作を示す真理値表である。
具体的には、図５（ａ）は、ＰＷＭ変調信号８、正転制御信号７（ＣＬＫ）、ノンオーバーラップ生成回路２を構成する各素子が出力する信号、信号ＰＧ１、信号ＮＧ１を示している。図中に示した数字は、図２に示したノンオーバーラップ生成回路２を構成する各素子の符号に対応している。
具体的には、図５（ａ）は、ＰＷＭ変調信号８、正転制御信号７（ＣＬＫ）、ノンオーバーラップ生成回路２を構成する各素子が出力する信号、信号ＰＧ１、信号ＮＧ１を示している。図中に示した数字は、図２に示したノンオーバーラップ生成回路２を構成する各素子の符号に対応している。
また、図５（ｂ）は、ＰＷＭ変調信号８、反転制御信号７０（ＣＬＫ（Ｒ））、ノンオーバーラップ生成回路３を構成する各素子が出力する信号、信号ＰＧ２、信号ＮＧ２を示している。図５（ａ）、（ｂ）中に示した数字は、図２に示したノンオーバーラップ生成回路３を構成する各素子の符号に対応している。図５（ａ）、（ｂ）中の「Ｈ」の文字は信号がＨレベルであることを示し、「Ｌ」の文字は信号がＬレベルであることを示している。
以下、図３、４、５を用い、ノンオーバーラップ生成回路２、３の動作を、順を追って説明する。
・正転時電流経路形成時の動作
図１に示すように、ノンオーバーラップ生成回路２には、ＰＷＭ変調信号８と正転制御信号７とが入力されている。ＰＷＭ変調信号８は、図４（ａ）のようにＨレベルとＬレベルとが存在するパルス信号である。正転制御信号７は、常にＬレベルである（図４（ｂ））。
ＰＷＭ変調信号８がＬレベルである場合、図５（ａ）上段に示すように、図２に示したＮＯＲ回路２６によってＨレベルの信号が出力される。出力されたＨレベルの信号は、ＮＯＲ回路２７に入力される。ＮＯＲ回路２７は、インバータ２０から入力される信号のＨレベルまたはＬレベルによらず、トランジスタＴｒ２にＬレベルの信号ＮＧ１を出力する。トランジスタＴｒ２は、ＮＭＯＳトランジスタであるから、Ｌレベルの信号ＮＧ１が入力されたことによってオフされる。
・正転時電流経路形成時の動作
図１に示すように、ノンオーバーラップ生成回路２には、ＰＷＭ変調信号８と正転制御信号７とが入力されている。ＰＷＭ変調信号８は、図４（ａ）のようにＨレベルとＬレベルとが存在するパルス信号である。正転制御信号７は、常にＬレベルである（図４（ｂ））。
ＰＷＭ変調信号８がＬレベルである場合、図５（ａ）上段に示すように、図２に示したＮＯＲ回路２６によってＨレベルの信号が出力される。出力されたＨレベルの信号は、ＮＯＲ回路２７に入力される。ＮＯＲ回路２７は、インバータ２０から入力される信号のＨレベルまたはＬレベルによらず、トランジスタＴｒ２にＬレベルの信号ＮＧ１を出力する。トランジスタＴｒ２は、ＮＭＯＳトランジスタであるから、Ｌレベルの信号ＮＧ１が入力されたことによってオフされる。
インバータ２１は、トランジスタＴｒ２に入力されたＬレベルの信号を入力し、Ｈレベルの信号を出力する。この信号は、ＮＡＮＤ回路２４に入力される。ＮＡＮＤ回路２４には、インバータ２１によって出力されたＨレベルの信号と共にＮＯＲ回路２６が出力したＨレベルの信号が入力される。ＮＡＮＤ回路２４は、Ｈレベルの信号とＨレベルの信号とが入力されたことによってＬレベルの信号ＰＧ１をトランジスタＴｒ１のゲート電極に出力する。トランジスタＴｒ１は、ＰＭＯＳトランジスタであるから、Ｌレベルの信号ＰＧ１が入力されたことによってオンされる。
一方、ノンオーバーラップ生成回路３には、ＰＷＭ変調信号８と、正転制御信号７を反転させた反転制御信号７０（ＣＬＫ（Ｒ））が入力されている。反転制御信号７０は、図５（ｂ）に示したように、常にＨレベルの信号である。
ＰＷＭ変調信号８がＬレベルである場合、図５（ｂ）上段に示すように、図２に示したＮＯＲ回路２９によってＬレベルの信号が出力される。出力されたＬレベルの信号は、ＮＡＮＤ回路２５に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２５は、インバータ２３から入力される信号のレベルによらず、トランジスタＴｒ３のゲート電極にＨレベルの信号ＰＧ２を出力する。トランジスタＴｒ３は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ２が入力されたことによってオフされる。
ＰＷＭ変調信号８がＬレベルである場合、図５（ｂ）上段に示すように、図２に示したＮＯＲ回路２９によってＬレベルの信号が出力される。出力されたＬレベルの信号は、ＮＡＮＤ回路２５に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２５は、インバータ２３から入力される信号のレベルによらず、トランジスタＴｒ３のゲート電極にＨレベルの信号ＰＧ２を出力する。トランジスタＴｒ３は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ２が入力されたことによってオフされる。
ＮＡＮＤ回路２５に出力されたＨレベルの信号は、インバータ２２によって反転されてＬレベルの信号となり、ＮＯＲ回路２８に入力される。ＮＯＲ回路２８には、インバータ２２から出力されたＬレベルの信号と共に、ＮＯＲ回路２９によって出力されたＬレベルの信号が入力される。ＮＯＲ回路２８は、Ｌレベルの信号とＬレベルの信号とが入力されたことによってＨレベルの信号ＮＧ２をトランジスタＴｒ４のゲート電極に出力する。トランジスタＴｒ４は、ＮＭＯＳトランジスタであるから、Ｈレベルの信号ＮＧ２が入力されたことによってオンされる。
この結果、本実施形態の電力供給装置のＨ型ブリッジ回路１には、図３（ａ）に示した正転時電流経路Ａが形成される。
この結果、本実施形態の電力供給装置のＨ型ブリッジ回路１には、図３（ａ）に示した正転時電流経路Ａが形成される。
・正転時還流電流経路形成時の動作
正転時電流経路Ａの形成時から時間ＴDの経過後、図４（ａ）に示したように、ＰＷＭ変調信号８がＬレベルからＨレベルに切り替えられる。このとき、図５（ａ）下段に示したように、ノンオーバーラップ生成回路２のＮＯＲ回路２６には、Ｈレベルの信号とＬレベルの信号とが入力される。ＮＯＲ回路２６は、Ｌレベルの信号を出力し、出力されたＬレベルの信号がＮＡＮＤ回路２４に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２４は、インバータ２１から入力される信号のレベルによらず、トランジスタＴｒ１のゲートにＨレベルの信号ＰＧ１を出力する。ＰＭＯＳトランジスタであるトランジスタＴｒ１は、Ｈレベルの信号ＰＧ１が入力されたことによってオフされる。
正転時電流経路Ａの形成時から時間ＴDの経過後、図４（ａ）に示したように、ＰＷＭ変調信号８がＬレベルからＨレベルに切り替えられる。このとき、図５（ａ）下段に示したように、ノンオーバーラップ生成回路２のＮＯＲ回路２６には、Ｈレベルの信号とＬレベルの信号とが入力される。ＮＯＲ回路２６は、Ｌレベルの信号を出力し、出力されたＬレベルの信号がＮＡＮＤ回路２４に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２４は、インバータ２１から入力される信号のレベルによらず、トランジスタＴｒ１のゲートにＨレベルの信号ＰＧ１を出力する。ＰＭＯＳトランジスタであるトランジスタＴｒ１は、Ｈレベルの信号ＰＧ１が入力されたことによってオフされる。
ＮＡＮＤ回路２４によって出力されたＨレベルの信号は、インバータ２０によって反転され、Ｌレベルの信号となってＮＯＲ回路２７に入力される。ＮＯＲ回路２７には、インバータ２０から出力されたＬレベルの信号と共に、ＮＯＲ回路２６によって出力されたＬレベルの信号が入力される。ＮＯＲ回路２７は、Ｌレベルの信号とＬレベルの信号とが入力されたことによってＨレベルの信号ＮＧ１をトランジスタＴｒ２のゲート電極に出力する。トランジスタＴｒ２は、ＮＭＯＳトランジスタであるから、Ｈレベルの信号ＮＧ１が入力されたことによってオンされる。
一方、ノンオーバーラップ生成回路３では、ＰＷＭ変調信号８がＨレベルである場合、図５（ｂ）下段に示すように、図２に示したＮＯＲ回路２９によってＬレベルの信号が出力される。出力されたＬレベルの信号は、ＮＡＮＤ回路２５に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２５は、インバータ２３から入力される信号のレベルによらず、トランジスタＴｒ３のゲート電極にＨレベルの信号ＰＧ２を出力する。トランジスタＴｒ３は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ２が入力されたことによってオフされる。
ＮＡＮＤ回路２５が出力したＨレベルの信号ＰＧ２は、インバータ２２によって反転されてＬレベルの信号となり、ＮＯＲ回路２８に入力される。ＮＯＲ回路２８には、インバータ２２から出力されたＬレベルの信号と共に、ＮＯＲ回路２９によって出力されたＬレベルの信号が入力される。ＮＯＲ回路２８は、Ｌレベルの信号とＬレベルの信号とが入力されたことによってＨレベルの信号ＮＧ２をトランジスタＴｒ４のゲート電極に出力する。トランジスタＴｒ４は、ＮＭＯＳトランジスタであるから、Ｈレベルの信号ＮＧ２が入力されたことによってオンされる。
この結果、本実施形態の電力供給装置のＨ型ブリッジ回路１には、図３（ｂ）に示した正転時還流電流経路Ａ’が形成される。
また、以上述べた動作において、トランジスタＴｒ２は、インバータ２０の影響によってトランジスタＴｒ１のオフから少し遅れてオンすることになる。この動作により、本実施形態の電力供給装置では、トランジスタＴｒ１とトランジスタＴｒ２とが略同時にオンすることによって両者の間に貫通電流が流れることを防止している。
また、以上述べた動作において、トランジスタＴｒ２は、インバータ２０の影響によってトランジスタＴｒ１のオフから少し遅れてオンすることになる。この動作により、本実施形態の電力供給装置では、トランジスタＴｒ１とトランジスタＴｒ２とが略同時にオンすることによって両者の間に貫通電流が流れることを防止している。
ＩＩ 反転時
図６、図７及び図８は、電力供給装置が反転時電流経路及び反転時還流電流経路を形成する際の動作を説明するための図である。図６（ａ）は反転時電流経路Ｂを示し、（ｂ）は反転時還流電流経路Ｂ’を示している。本実施形態では、ノンオーバーラップ生成回路２、３が、トランジスタＴｒ１〜Ｔｒ４を制御して反転時電流経路Ｂ、反転時還流電流経路Ｂ’を形成する。
図６、図７及び図８は、電力供給装置が反転時電流経路及び反転時還流電流経路を形成する際の動作を説明するための図である。図６（ａ）は反転時電流経路Ｂを示し、（ｂ）は反転時還流電流経路Ｂ’を示している。本実施形態では、ノンオーバーラップ生成回路２、３が、トランジスタＴｒ１〜Ｔｒ４を制御して反転時電流経路Ｂ、反転時還流電流経路Ｂ’を形成する。
図７は、図６（ａ）、（ｂ）に示した反転時電流経路Ｂ、反転時還流電流経路Ｂ’を形成する際のＨ型ブリッジ回路１の状態を説明するための図である。図７（ａ）、（ｂ）は、反転時電流経路Ｂ、反転時還流電流経路Ｂ’形成のために入力されるＰＷＭ変調信号８及び正転制御信号７（ＣＬＫ）である。また、図７（ｃ）〜（ｆ）は、図７（ａ）、（ｂ）に示したＰＷＭ変調信号８、正転制御信号７を電力供給装置に入力した場合にトランジスタＴｒ１に入力される信号ＰＧ１、トランジスタＴｒ２に入力される信号ＮＧ１、トランジスタＴｒ３に入力される信号ＰＧ２、トランジスタＴｒ４に入力される信号ＮＧ２をそれぞれ示している。
図７（ｇ）、（ｈ）、（ｉ）は、上記したＰＧ１、ＰＧ２、ＮＧ１、ＮＧ２の出力タイミングに応じてトランジスタＴｒ１に流れる電流ＩDD、コイル９に流れる電流ＩL、コイル９に流れる平均電流ＩＬａｖｅの波形を示している。なお、図７（ｈ）、（ｉ）中の実線は本実施形態の電力供給装置のＨ型ブリッジ回路１において出力される電流ＩLの波形を示している。また、図７（ｈ）（ｉ）中の破線は、従来の電力供給装置のＨ型ブリッジ回路１において出力される電流ＩLの波形を示している。
図７（ａ）〜（ｉ）の横軸はいずれも時間を示し、図７（ａ）〜（ｆ）の縦軸は電圧、図７（ｇ）、（ｈ）、（ｉ）の縦軸は電流をそれぞれ示している。
図８は、図６に示した回路の真理値表を示している。図８（ａ）はノンオーバーラップ生成回路２の動作を、図８（ｂ）はノンオーバーラップ生成回路３の動作を示す真理値表である。図８（ａ）、（ｂ）の上段は反転時電流経路Ｂを形成する場合の動作、下段は反転時還流電流経路Ｂ’を形成する場合の動作を示す真理値表である。
図８は、図６に示した回路の真理値表を示している。図８（ａ）はノンオーバーラップ生成回路２の動作を、図８（ｂ）はノンオーバーラップ生成回路３の動作を示す真理値表である。図８（ａ）、（ｂ）の上段は反転時電流経路Ｂを形成する場合の動作、下段は反転時還流電流経路Ｂ’を形成する場合の動作を示す真理値表である。
具体的には、図８（ａ）は、ＰＷＭ変調信号８、正転制御信号７（ＣＬＫ）、ノンオーバーラップ生成回路２を構成する各素子が出力する信号、信号ＰＧ１、信号ＮＧ１を示している。図中に示した数字は、図２に示したノンオーバーラップ生成回路２を構成する各素子の符号に対応している。また、図８（ｂ）は、ＰＷＭ変調信号８、反転制御信号７０（ＣＬＫ（Ｒ））、ノンオーバーラップ生成回路３を構成する各素子が出力する信号、信号ＰＧ２、信号ＮＧ２を示している。図８（ａ）、（ｂ）中に示した数字は、図２に示したノンオーバーラップ生成回路３を構成する各素子の符号に対応している。図８（ａ）、（ｂ）中の「Ｈ」の文字は信号がＨレベルであることを示し、「Ｌ」の文字は信号がＬレベルであることを示している。
以下、図７及び図８を用い、図６（ａ）に示した反転時電流経路Ｂ形成時のＨ型ブリッジ回路１の動作を説明する。
・反転時電流経路形成時の動作
図１に示すように、ノンオーバーラップ生成回路２には、ＰＷＭ変調信号８と正転制御信号７とが入力されている。正転制御信号７は、図７（ｂ）に示したように、常にＨレベルである。
ＰＷＭ変調信号８がＬレベルである場合、図８（ａ）上段に示すように、図２に示したＮＯＲ回路２６によってＬレベルの信号が出力される。出力されたＬレベルの信号は、ＮＡＮＤ回路２４に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２４は、インバータ２１から入力される信号のレベルによらずトランジスタＴｒ１のゲート電極にＨレベルの信号ＰＧ１を出力する。トランジスタＴｒ１は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ１が入力されたことによってオフされる。
・反転時電流経路形成時の動作
図１に示すように、ノンオーバーラップ生成回路２には、ＰＷＭ変調信号８と正転制御信号７とが入力されている。正転制御信号７は、図７（ｂ）に示したように、常にＨレベルである。
ＰＷＭ変調信号８がＬレベルである場合、図８（ａ）上段に示すように、図２に示したＮＯＲ回路２６によってＬレベルの信号が出力される。出力されたＬレベルの信号は、ＮＡＮＤ回路２４に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２４は、インバータ２１から入力される信号のレベルによらずトランジスタＴｒ１のゲート電極にＨレベルの信号ＰＧ１を出力する。トランジスタＴｒ１は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ１が入力されたことによってオフされる。
ＮＡＮＤ回路２４によって出力されたＨレベルの信号は、インバータ２０によって反転され、Ｌレベルの信号となってＮＯＲ回路２７に入力される。ＮＯＲ回路２７には、インバータ２０から出力されたＬレベルの信号と共に、ＮＯＲ回路２６によって出力されたＬレベルの信号が入力される。ＮＯＲ回路２７は、Ｌレベルの信号とＬレベルの信号とが入力されたことによってＨレベルの信号ＮＧ１をトランジスタＴｒ２のゲート電極に出力する。トランジスタＴｒ２は、ＮＭＯＳトランジスタであるから、Ｈレベルの信号ＮＧ１が入力されたことによってオンされる。
一方、ノンオーバーラップ生成回路３には、ＰＷＭ変調信号８と、正転制御信号７を反転させた反転制御信号７０（ＣＬＫ（Ｒ））が入力されている。図７（ｂ）に示したように、正転制御信号７が常にＨレベルであることから、反転制御信号７０は、常にＬレベルとなる。
ＰＷＭ変調信号８がＬレベルである場合、図８（ｂ）上段に示すように、図２に示したＮＯＲ回路２９によってＨレベルの信号が出力される。出力されたＨレベルの信号は、ＮＯＲ回路２８に入力される。Ｈレベルの信号が入力されたＮＯＲ回路２８は、インバータ２２から入力される信号のＨまたはＬによらず、トランジスタＴｒ４のゲート電極にＬレベルの信号ＮＧ２を出力する。トランジスタＴｒ４は、ＮＭＯＳトランジスタであるから、Ｌレベルの信号ＮＧ２が入力されたことによってオフされる。
ＰＷＭ変調信号８がＬレベルである場合、図８（ｂ）上段に示すように、図２に示したＮＯＲ回路２９によってＨレベルの信号が出力される。出力されたＨレベルの信号は、ＮＯＲ回路２８に入力される。Ｈレベルの信号が入力されたＮＯＲ回路２８は、インバータ２２から入力される信号のＨまたはＬによらず、トランジスタＴｒ４のゲート電極にＬレベルの信号ＮＧ２を出力する。トランジスタＴｒ４は、ＮＭＯＳトランジスタであるから、Ｌレベルの信号ＮＧ２が入力されたことによってオフされる。
インバータ２３は、トランジスタＴｒ４に入力されたＬレベルの信号を入力し、Ｈレベルの信号を出力する。このＨレベルの信号は、ＮＡＮＤ回路２５に入力される。ＮＡＮＤ回路２５には、インバータ２３によって出力されたＨレベルの信号と共にＮＯＲ回路２９によって出力されたＨレベルの信号が入力される。ＮＡＮＤ回路２５は、Ｈレベルの信号とＨレベルの信号とが入力されたことにより、Ｌレベルの信号ＰＧ２をトランジスタＴｒ３のゲートに出力する。トランジスタＴｒ３は、ＰＭＯＳトランジスタであるから、Ｌレベルの信号ＰＧ２が入力されたことによってオンされる。
この結果、本実施形態の電力供給装置のＨ型ブリッジ回路１には、図６（ａ）に示した反転時電流経路Ｂが形成される。
この結果、本実施形態の電力供給装置のＨ型ブリッジ回路１には、図６（ａ）に示した反転時電流経路Ｂが形成される。
・反転時還流電流経路形成時の動作
反転時電流経路Ｂの形成から時間ＴDの経過後、図７（ａ）に示したように、ＰＷＭ変調信号８がＬレベルからＨレベルに切り替わる。このとき、図８（ａ）下段に示すように、ノンオーバーラップ生成回路２のＮＯＲ回路２６には、Ｈレベルの信号とＨレベルの信号とが入力される。ＮＯＲ回路２６は、Ｌレベルの信号を出力し、出力されたＬレベルの信号がＮＡＮＤ回路２４に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２４は、インバータ２１から入力される信号のレベルによらず、トランジスタＴｒ１のゲート電極にＨレベルの信号ＰＧ１を出力する。トランジスタＴｒ１は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ１が入力されたことによってオフされる。
反転時電流経路Ｂの形成から時間ＴDの経過後、図７（ａ）に示したように、ＰＷＭ変調信号８がＬレベルからＨレベルに切り替わる。このとき、図８（ａ）下段に示すように、ノンオーバーラップ生成回路２のＮＯＲ回路２６には、Ｈレベルの信号とＨレベルの信号とが入力される。ＮＯＲ回路２６は、Ｌレベルの信号を出力し、出力されたＬレベルの信号がＮＡＮＤ回路２４に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２４は、インバータ２１から入力される信号のレベルによらず、トランジスタＴｒ１のゲート電極にＨレベルの信号ＰＧ１を出力する。トランジスタＴｒ１は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ１が入力されたことによってオフされる。
ＮＡＮＤ回路２４が出力したＨレベルの信号は、インバータ２０によって反転され、Ｌレベルの信号となってＮＯＲ回路２７に入力される。ＮＯＲ回路２７には、インバータ２０から出力されたＬレベルの信号と共に、ＮＯＲ回路２６によって出力されたＬレベルの信号が入力される。ＮＯＲ回路２７は、Ｌレベルの信号とＬレベルの信号とが入力されたことによってＨレベルの信号ＮＧ１をトランジスタＴｒ２のゲート電極に出力する。トランジスタＴｒ２は、ＮＭＯＳトランジスタであるから、Ｈレベルの信号ＮＧ１が入力されたことによってオンされる。
一方、ノンオーバーラップ生成回路３では、ＰＷＭ変調信号８がＨである場合、図８（ｂ）下段に示すように、図２に示したＮＯＲ回路２９によってＬレベルの信号が出力される。出力されたＬレベルの信号は、ＮＡＮＤ回路２５に入力される。Ｌレベルの信号が入力されたＮＡＮＤ回路２５は、インバータ２３から入力される信号のレベルによらず、トランジスタＴｒ３のゲート電極にＨレベルの信号ＰＧ２を出力する。トランジスタＴｒ３は、ＰＭＯＳトランジスタであるから、Ｈレベルの信号ＰＧ２が入力されたことによってオフされる。
ＮＡＮＤ回路２５が出力したＨレベルの信号は、インバータ２２によって反転され、Ｌレベルの信号となってＮＯＲ回路２８に入力される。ＮＯＲ回路２８には、インバータ２２から出力されたＬレベルの信号と共に、ＮＯＲ回路２９によって出力されたＬレベルの信号が入力される。ＮＯＲ回路２８は、Ｌレベルの信号とＬレベルの信号とが入力されたことによってＨレベルの信号ＮＧ２をトランジスタＴｒ４のゲート電極に出力する。トランジスタＴｒ４は、ＮＭＯＳトランジスタであるから、Ｈレベルの信号ＮＧ２が入力されたことによってオンされる。
この結果、本実施形態の電力供給装置のＨ型ブリッジ回路１には、図６（ｂ）に示した反転時還流電流経路Ｂ’が形成される。
この結果、本実施形態の電力供給装置のＨ型ブリッジ回路１には、図６（ｂ）に示した反転時還流電流経路Ｂ’が形成される。
以上述べた動作において、トランジスタＴｒ４は、インバータ２２の影響によってトランジスタＴｒ３のオフから少し遅れてオンすることになる。この動作により、電力供給装置では、トランジスタＴｒ３とトランジスタＴｒ４とが略同時にオンすることによって貫通電流が流れることを防止している。
以上述べた本実施形態は、前記したように、トランジスタＴｒ２、トランジスタＴｒ４のオン抵抗値がトランジスタＴｒ１、トランジスタＴｒ３よりも小さくなっている。このため、コイル９の充電時の時定数よりも放電時の時定数が小さくなる。この結果、図４（ｈ）、図７（ｈ）に示したように、コイル９を流れる電流ＩLの平均電流が、コイル９のエネルギの蓄積時と放出時とで時定数が等しい従来技術よりも大きくなる。
以上述べた本実施形態は、前記したように、トランジスタＴｒ２、トランジスタＴｒ４のオン抵抗値がトランジスタＴｒ１、トランジスタＴｒ３よりも小さくなっている。このため、コイル９の充電時の時定数よりも放電時の時定数が小さくなる。この結果、図４（ｈ）、図７（ｈ）に示したように、コイル９を流れる電流ＩLの平均電流が、コイル９のエネルギの蓄積時と放出時とで時定数が等しい従来技術よりも大きくなる。
また、状態Ｓ１から状態Ｓ２への遷移が、２つのトランジスタＴｒ１、トランジスタＴｒ２、またはトランジスタＴｒ３、トランジスタＴｒ４のオン、オフによって実現できる。このことから、本実施形態は、従来技術よりもスイッチングするトランジスタの数を少なくし、トランジスタのスイッチング損失を低減することができる。
さらに、本実施形態では、電源ラインＶDDを介すことなく還流電流を流す経路が形成できるので、還流電流による電源ラインＶDDの電位上昇を防ぐことができる。このため、本実施形態の電力供給装置では、ノンオーバーラップ生成回路２、３が故障する可能性を低減することができる。
さらに、本実施形態では、電源ラインＶDDを介すことなく還流電流を流す経路が形成できるので、還流電流による電源ラインＶDDの電位上昇を防ぐことができる。このため、本実施形態の電力供給装置では、ノンオーバーラップ生成回路２、３が故障する可能性を低減することができる。
以上説明した本実施形態では、トランジスタＴｒ１が第１トランジスタ、トランジスタＴｒ２が第２トランジスタ、トランジスタＴｒ３が第３トランジスタ、トランジスタＴｒ４が第４トランジスタに相当する。ノンオーバーラップ生成回路２、３は、本実施形態の流路制御手段として機能する。また、Ｈ型ブリッジ回路１において、電源ラインＶDD、電源ラインＶSSはそれぞれ第１電源、第２電源となる。
ただし、本実施形態は、上記したようにトランジスタＴｒ１を第１トランジスタ、トランジスタＴｒ３を第３トランジスタとする構成に限定されるものではない。例えば、トランジスタＴｒ３を第１トランジスタ、トランジスタＴｒ４を第２トランジスタ、トランジスタＴｒ１を第３トランジスタ、トランジスタＴｒ２を第４トランジスタとしてもよい。
ただし、本実施形態は、上記したようにトランジスタＴｒ１を第１トランジスタ、トランジスタＴｒ３を第３トランジスタとする構成に限定されるものではない。例えば、トランジスタＴｒ３を第１トランジスタ、トランジスタＴｒ４を第２トランジスタ、トランジスタＴｒ１を第３トランジスタ、トランジスタＴｒ２を第４トランジスタとしてもよい。
また、本実施形態は、トランジスタＴｒ１、トランジスタＴｒ３をＮＭＯＳトランジスタ、トランジスタＴｒ２、トランジスタＴｒ４をＰＭＯＳトランジスタとし、第１電源をグラウンドまたは負電源とし、第２電源を正電源とするものであってもよい。さらに、トランジスタＴｒ１〜Ｔｒ４を全てＰＭＯＳトランジスタ、またはＮＭＯＳトランジスタにしてもよい。このように構成する場合、本実施形態で説明したＰＷＭ変調信号８及び正転制御信号７、反転制御信号７０のレベルを適宜選択することはいうまでもない。
さらに、本実施形態は、トランジスタＴｒ１及びトランジスタＴｒ４をオンさせたことによって形成される電流経路を第１流路とし、トランジスタＴｒ３及びトランジスタＴｒ２をオンさせたことによって形成される電流経路を第２流路とするものに限定されるものではない。第１流路と第２流路とは、互いに反転するように形成される電流の経路であればよい。
さらに、本実施形態は、トランジスタＴｒ１及びトランジスタＴｒ４をオンさせたことによって形成される電流経路を第１流路とし、トランジスタＴｒ３及びトランジスタＴｒ２をオンさせたことによって形成される電流経路を第２流路とするものに限定されるものではない。第１流路と第２流路とは、互いに反転するように形成される電流の経路であればよい。
（電流経路モデル）
図９は、以上述べた本実施形態の電流経路をモデル化して示した図である。図９（ａ）は正転時電流経路、反転時電流経路のモデルである。（ｂ）は、正転時還流電流経路、反転時電流還流経路のモデルである。図９（ａ）、（ｂ）に示したＲPはＰＭＯＳトランジスタのオン抵抗値、Ｌはコイルのインピーダンス、ｒはコイルの抵抗成分である。また、ＲNはＮＭＯＳトランジスタのオン抵抗値である。（ａ）に示したＩst1（ｔ）は正転時電流経路、反転時電流経路に流れる電流値である。（ｂ）に示したＩst2（ｔ）は正転時還流電流経路、反転時還流電流経路に流れる電流値である。
図９は、以上述べた本実施形態の電流経路をモデル化して示した図である。図９（ａ）は正転時電流経路、反転時電流経路のモデルである。（ｂ）は、正転時還流電流経路、反転時電流還流経路のモデルである。図９（ａ）、（ｂ）に示したＲPはＰＭＯＳトランジスタのオン抵抗値、Ｌはコイルのインピーダンス、ｒはコイルの抵抗成分である。また、ＲNはＮＭＯＳトランジスタのオン抵抗値である。（ａ）に示したＩst1（ｔ）は正転時電流経路、反転時電流経路に流れる電流値である。（ｂ）に示したＩst2（ｔ）は正転時還流電流経路、反転時還流電流経路に流れる電流値である。
以上の条件において、Ｉst1（ｔ）は、正転時電流経路、反転時電流経路の形成の初期段階に流れる電流、すなわち正転時還流電流経路、反転時還流電流経路の形成終了段階に流れる電流Ｉst2を使って以下のように表される。
Ｉst1（ｔ）＝ＶDD／Ｒ1＋（Ｉst2−ＶDD／Ｒ1）×ｅｘｐ（−Ｒ1／Ｌ×ｔ）…式（４）
ただし、Ｒ1＝ＲP＋ＲN＋ｒ …式（５）
また、正転時還流電流経路、反転時還流電流経路の形成時において流れる電流Ｉst2（ｔ）は、正転時還流電流経路、反転時還流電流経路の形成の初期段階に流れる電流、すなわち正転時電流経路、反転時電流経路の形成終了段階に流れる電流Ｉst1を使って以下のように表される。
Ｉst2（ｔ）＝Ｉst1×ｅｘｐ（−Ｒ2／Ｌ×Ｔ） …式（６）
ただし、式（６）において、
Ｒ2＝２ＲN＋ｒ …式（７）
Ｉst1（ｔ）＝ＶDD／Ｒ1＋（Ｉst2−ＶDD／Ｒ1）×ｅｘｐ（−Ｒ1／Ｌ×ｔ）…式（４）
ただし、Ｒ1＝ＲP＋ＲN＋ｒ …式（５）
また、正転時還流電流経路、反転時還流電流経路の形成時において流れる電流Ｉst2（ｔ）は、正転時還流電流経路、反転時還流電流経路の形成の初期段階に流れる電流、すなわち正転時電流経路、反転時電流経路の形成終了段階に流れる電流Ｉst1を使って以下のように表される。
Ｉst2（ｔ）＝Ｉst1×ｅｘｐ（−Ｒ2／Ｌ×Ｔ） …式（６）
ただし、式（６）において、
Ｒ2＝２ＲN＋ｒ …式（７）
次に、Ｈ型ブリッジ回路１のＰＷＭ変換効率を考えるため、ＩDDaveとＩLaveを求める。ＩDDaveは、Ｈ型ブリッジ回路１の電流経路のうちの電源ラインＶDDを始点とした電流経路を流れる電流値、すなわちＨ型ブリッジ回路１の入力電流値を平均化したものである。本実施形態でいうＩDDaveは、電源ラインＶDD→ＰＭＯＳトランジスタＴｒ１→コイル９→ＮＭＯＳトランジスタＴｒ３→電源ラインＶSSの電流経路、または電源ラインＶDD→ＰＭＯＳトランジスタＴｒ３→コイル９→ＮＭＯＳトランジスタＴｒ２→電源ラインＶSSの電流経路を流れる電流値を、動作時間Ｔで平均化した電流値である。
電力供給装置が状態Ｓ１である期間が時刻ｔｎから時刻ｔｎ＋ＴDまで続いた場合、流れるＩDDaveは、以下の式（８）によって表される。
電力供給装置が状態Ｓ１である期間が時刻ｔｎから時刻ｔｎ＋ＴDまで続いた場合、流れるＩDDaveは、以下の式（８）によって表される。
上記した式（８）において、ＴDは以下の式（９）によって表される。式（９）中のＰＷＭ＿dutyは、ＰＷＭ変調信号のデューティ比である。
ＴD＝ＰＷＭ＿duty／１００×Ｔ …式（９）
ＩLaveは、コイル９を流れる電流の平均値である。本実施形態では、ＩLaveを、正転時電流経路Ａ、正転時還流電流経路Ａ’の形成時、または反転時電流経路Ｂ、反転時電流還流経路Ｂ’の形成時にコイル９に流れた電流を動作時間Ｔで平均化した電流値である。状態Ｓ１の期間が時刻ｔｎから時刻ｔｎ＋ＴDまで、状態Ｓ２の期間が時刻ｔｎ＋ＴDから時刻ｔｎ+1までとした場合、ＩLaveは、式（４）、式（７）を用い、以下の式（１０）によって表される。
ＴD＝ＰＷＭ＿duty／１００×Ｔ …式（９）
ＩLaveは、コイル９を流れる電流の平均値である。本実施形態では、ＩLaveを、正転時電流経路Ａ、正転時還流電流経路Ａ’の形成時、または反転時電流経路Ｂ、反転時電流還流経路Ｂ’の形成時にコイル９に流れた電流を動作時間Ｔで平均化した電流値である。状態Ｓ１の期間が時刻ｔｎから時刻ｔｎ＋ＴDまで、状態Ｓ２の期間が時刻ｔｎ＋ＴDから時刻ｔｎ+1までとした場合、ＩLaveは、式（４）、式（７）を用い、以下の式（１０）によって表される。
ここで、変換効率Ｋを以下の式（１１）が示すように定義する。
Ｋ＝ＩLave／ＩDDave …式（１１）
式（１１）に式（８）、式（１０）を代入すると、以下の式（１２）が得られる。
Ｋ＝１＋Ｌ×Ｉist1×Ｒ1／Ｒ2×（１−ｅｘｐ（−Ｒ2／Ｌ×（Ｔ−ＴD）））
…式（１２）
ここで、式（１２）において抵抗値Ｒ1、Ｒ2の大小関係に着目し、PWM変換効率Kを考察するものとする。例えば、ＰＷＭ変調信号のデューティ比を５０％、ＲP＋RN＝３．２Ωとすると、
Ｔ−ＴD＝１／（２×Ｔ）
Ｒ1＝１０Ω
Ｒ2＝２ＲN＋ｒ
となるから、
式（１２）は、
K
＝１＋Ｌ×Ｉst1_duty50×Ｒ1／Ｒ2×（１−ｅｘｐ（−Ｒ2／Ｌ×１／（２×Ｔ）））
／{ＶDD×１（２×Ｔ）＋Ｌ×（ＶDD／Ｒ1−Ｉst2_duty50）
×（ｅｘｐ（−Ｒ1／Ｌ×１／（２×Ｔ））−１）} …式（１３）
となり、Ｒ1、Ｒ2の関数（抵抗値ＲNの関数である）として表現できる。
Ｋ＝ＩLave／ＩDDave …式（１１）
式（１１）に式（８）、式（１０）を代入すると、以下の式（１２）が得られる。
Ｋ＝１＋Ｌ×Ｉist1×Ｒ1／Ｒ2×（１−ｅｘｐ（−Ｒ2／Ｌ×（Ｔ−ＴD）））
…式（１２）
ここで、式（１２）において抵抗値Ｒ1、Ｒ2の大小関係に着目し、PWM変換効率Kを考察するものとする。例えば、ＰＷＭ変調信号のデューティ比を５０％、ＲP＋RN＝３．２Ωとすると、
Ｔ−ＴD＝１／（２×Ｔ）
Ｒ1＝１０Ω
Ｒ2＝２ＲN＋ｒ
となるから、
式（１２）は、
K
＝１＋Ｌ×Ｉst1_duty50×Ｒ1／Ｒ2×（１−ｅｘｐ（−Ｒ2／Ｌ×１／（２×Ｔ）））
／{ＶDD×１（２×Ｔ）＋Ｌ×（ＶDD／Ｒ1−Ｉst2_duty50）
×（ｅｘｐ（−Ｒ1／Ｌ×１／（２×Ｔ））−１）} …式（１３）
となり、Ｒ1、Ｒ2の関数（抵抗値ＲNの関数である）として表現できる。
図１０は、式（１３）における、ＰＷＭ変調信号のデューティ比が５０％である場合のＰＷＭの変換効率Ｋと抵抗値ＲNとの関係を示した図である。図１０中に示した破線の図中左の領域がＲP＞ＲNの場合のKを示し、右の領域がＲP＜ＲNの場合のKを示している。図１０によれば、ＲNが小さくなるに連れてPWM変換効率Kが大きくなることがわかる。ＩDD、すなわちＨ型ブリッジ回路１の入力電流が一定であれば、ＰＷＭ変換効率Ｋが大きいほどコイル９に流れる電流ＩLが大きくなる。
なお、ＰＷＭ変調信号のデューティ比が５０％でない場合のＰＷＭ変換効率Ｋは、式（４）、式（６）、式（８）を使って電流値Ｉst1、Ｉst2、ＴDを算出し、式（１２）に代入することによって得ることができる。
前記したように、本実施形態の電力供給装置のＨ型ブリッジ回路１では、Ｐ型のトランジスタＴｒ１、トランジスタＴｒ３のオン抵抗値がＮ型のトランジスタＴｒ２、トランジスタＴｒ４のオン抵抗値よりも高い。すなわち、本実施形態では、抵抗値ＲNと抵抗値ＲPとがＲP＞ＲNの関係を満たしている。したがって、本実施形態で説明したＨ型ブリッジ回路１は、エネルギの蓄積時と蓄積されたエネルギの放出時とで時定数が等しくなる従来技術よりも大きいコイル電流を得ることができ、電流の変換効率を高めることができる（図４（ｈ）、図７（ｈ））。
なお、本実施形態は、抵抗値ＲNと抵抗値ＲPとがＲP＜ＲNとなる場合、ＰＭＯＳトランジスタを使って還流電流を流すよう構成しても同様の効果を得ることができる。このような電力供給装置は、モータ全般に適用可能であるが、特にボイスコイルモータに適用することに適している。
前記したように、本実施形態の電力供給装置のＨ型ブリッジ回路１では、Ｐ型のトランジスタＴｒ１、トランジスタＴｒ３のオン抵抗値がＮ型のトランジスタＴｒ２、トランジスタＴｒ４のオン抵抗値よりも高い。すなわち、本実施形態では、抵抗値ＲNと抵抗値ＲPとがＲP＞ＲNの関係を満たしている。したがって、本実施形態で説明したＨ型ブリッジ回路１は、エネルギの蓄積時と蓄積されたエネルギの放出時とで時定数が等しくなる従来技術よりも大きいコイル電流を得ることができ、電流の変換効率を高めることができる（図４（ｈ）、図７（ｈ））。
なお、本実施形態は、抵抗値ＲNと抵抗値ＲPとがＲP＜ＲNとなる場合、ＰＭＯＳトランジスタを使って還流電流を流すよう構成しても同様の効果を得ることができる。このような電力供給装置は、モータ全般に適用可能であるが、特にボイスコイルモータに適用することに適している。
１ Ｈ型ブリッジ回路
２，３ ノンオーバーラップ生成回路
４，５ 乗算回路
６ インバータ
７ 正転制御信号
７０ 反転制御信号
８ ＰＷＭ変調信号
９ コイル
２０，２１，２２，２３ インバータ
２４，２５ ＮＡＮＤ回路
２６，２７，２８，２９ ＮＯＲ回路
ＶDD，ＶSS 電源ライン
２，３ ノンオーバーラップ生成回路
４，５ 乗算回路
６ インバータ
７ 正転制御信号
７０ 反転制御信号
８ ＰＷＭ変調信号
９ コイル
２０，２１，２２，２３ インバータ
２４，２５ ＮＡＮＤ回路
２６，２７，２８，２９ ＮＯＲ回路
ＶDD，ＶSS 電源ライン
Claims (6)
- 第１電源と第２電源との間に直列に接続された第１トランジスタ及び第２トランジスタと、前記第１電源と前記第２電源との間に接続された第３トランジスタ及び第４トランジスタと、を備え、前記第１のトランジスタと前記第２トランジスタとの間と、前記第３トランジスタと前記第４トランジスタとの間に負荷を接続してなるＨ型ブリッジ回路を含み、前記第１トランジスタから前記負荷を介して前記第４トランジスタに電流が流れる第１流路と、前記第３トランジスタから前記負荷を介して前記第２トランジスタに電流が流れる第２流路と、を交互に形成する流路制御手段を有する電力供給装置であって、
前記流路制御手段は、前記第１流路の形成の直後に、前記第１トランジスタをオフして前記第２トランジスタをオンすることにより、前記第２トランジスタ、前記第４トランジスタを介して前記負荷に電流を流す還流電流路を形成することを特徴とする電力供給装置。 - 前記第２トランジスタのオン抵抗値は前記第１トランジスタのオン抵抗値よりも低く、前記第４トランジスタのオン抵抗値は前記第３トランジスタのオン抵抗値よりも低いことを特徴とする請求項１に記載の電力供給装置。
- 前記第１トランジスタ及び前記第３トランジスタがＰＭＯＳトランジスタであり、前記第２トランジスタ及び前記第４トランジスタがＮＭＯＳトランジスタであり、前記第１電源が正電源であり、前記第２電源は負電源またはグラウンドであることを特徴とする請求項１または請求項２に記載の電力供給装置。
- 前記第１トランジスタ及び前記第３トランジスタがＮＭＯＳトランジスタであり、前記第２トランジスタ及び前記第４トランジスタがＰＭＯＳトランジスタであり、前記第１電源が負電源またはグラウンドであり、前記第２電源は正電源であることを特徴とする請求項１から請求項３のいずれか１つに記載の電力供給装置。
- 前記流路制御手段は、
前記第１流路の形成後、前記第１トランジスタと前記第２トランジスタとにパルス幅変調信号を入力することにより、前記第１トランジスタをオフして前記第２トランジスタをオンすることによって前記還流電流路を形成することを特徴とする請求項１から請求項４のいずれか１つに記載の電力供給装置。 - 前記第１トランジスタに入力される前記パルス幅変調信号と、前記第２トランジスタに入力される前記パルス幅変調信号とは、オンを示すパルス信号が同時に出力されることがない、またはオフを示すパルス信号が同時に出力されることがない、ノンオーバーラップの関係を有することを特徴とする請求項５に記載の電力供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007314781A JP2009142034A (ja) | 2007-12-05 | 2007-12-05 | 電力供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007314781A JP2009142034A (ja) | 2007-12-05 | 2007-12-05 | 電力供給装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009142034A true JP2009142034A (ja) | 2009-06-25 |
Family
ID=40872101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007314781A Pending JP2009142034A (ja) | 2007-12-05 | 2007-12-05 | 電力供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009142034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162720A (zh) * | 2018-11-08 | 2020-05-15 | 财团法人工业技术研究院 | 多轴线圈共接式音圈马达驱动装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113498U (ja) * | 1987-01-13 | 1988-07-21 | ||
| JPS63268494A (ja) * | 1987-04-27 | 1988-11-07 | Matsushita Electric Ind Co Ltd | モ−タ駆動回路 |
| JPH06245585A (ja) * | 1993-02-21 | 1994-09-02 | Nissan Motor Co Ltd | 半導体装置 |
| JPH08154396A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | Ｈブリッジ型モータ駆動回路 |
| JPH09269633A (ja) * | 1996-02-01 | 1997-10-14 | Ricoh Co Ltd | 画像形成装置 |
| JP2002204593A (ja) * | 2000-10-30 | 2002-07-19 | Omron Corp | モータ制御装置及び電動パワーステアリング装置 |
| JP2002238290A (ja) * | 2001-02-13 | 2002-08-23 | Mitsubishi Electric Corp | モータ駆動制御装置 |
| JP2003134873A (ja) * | 2001-10-24 | 2003-05-09 | Matsushita Electric Ind Co Ltd | モータ駆動装置 |
| JP2005269885A (ja) * | 2004-02-16 | 2005-09-29 | Denso Corp | Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法 |
-
2007
- 2007-12-05 JP JP2007314781A patent/JP2009142034A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113498U (ja) * | 1987-01-13 | 1988-07-21 | ||
| JPS63268494A (ja) * | 1987-04-27 | 1988-11-07 | Matsushita Electric Ind Co Ltd | モ−タ駆動回路 |
| JPH06245585A (ja) * | 1993-02-21 | 1994-09-02 | Nissan Motor Co Ltd | 半導体装置 |
| JPH08154396A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | Ｈブリッジ型モータ駆動回路 |
| JPH09269633A (ja) * | 1996-02-01 | 1997-10-14 | Ricoh Co Ltd | 画像形成装置 |
| JP2002204593A (ja) * | 2000-10-30 | 2002-07-19 | Omron Corp | モータ制御装置及び電動パワーステアリング装置 |
| JP2002238290A (ja) * | 2001-02-13 | 2002-08-23 | Mitsubishi Electric Corp | モータ駆動制御装置 |
| JP2003134873A (ja) * | 2001-10-24 | 2003-05-09 | Matsushita Electric Ind Co Ltd | モータ駆動装置 |
| JP2005269885A (ja) * | 2004-02-16 | 2005-09-29 | Denso Corp | Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162720A (zh) * | 2018-11-08 | 2020-05-15 | 财团法人工业技术研究院 | 多轴线圈共接式音圈马达驱动装置 |
| CN111162720B (zh) * | 2018-11-08 | 2021-10-08 | 财团法人工业技术研究院 | 多轴线圈共接式音圈马达驱动装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225399B1 (ko) | 강압형 스위칭 조절기 | |
| JP5488550B2 (ja) | ゲート駆動回路および電力変換装置 | |
| JP4456569B2 (ja) | パワースイッチング素子の駆動回路 | |
| JP4119784B2 (ja) | パワーオンリセット回路 | |
| JP2006314154A (ja) | 電力変換器 | |
| JP2006333694A (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
| US20120068740A1 (en) | Voltage output circut | |
| JP2018074666A (ja) | 電力変換装置 | |
| JP2009088766A (ja) | 出力バッファ回路 | |
| JP5595256B2 (ja) | 半導体回路および半導体装置 | |
| JP2019057841A (ja) | 駆動回路 | |
| JP2011062021A (ja) | デッドタイム生成回路及びモータ制御装置 | |
| KR20070015455A (ko) | 레벨 시프트 회로 및 이를 구비한 스위칭 레귤레이터 | |
| JP2013157833A (ja) | ショットキー型トランジスタの駆動方法及び駆動回路 | |
| JP2010028522A (ja) | 半導体装置 | |
| WO2008046247A1 (fr) | Amplificateur à commutation | |
| JP2009142034A (ja) | 電力供給装置 | |
| JP2005072353A (ja) | トランジスタ回路および昇圧回路 | |
| JP2013005497A (ja) | スイッチング回路及びｄｃ−ｄｃコンバータ | |
| JP2015192496A (ja) | チャージポンプ回路 | |
| JP3818435B2 (ja) | 同期整流回路 | |
| JP6939087B2 (ja) | 集積回路装置 | |
| JP5130896B2 (ja) | 半導体素子の駆動回路 | |
| JP3681731B2 (ja) | ドライブ回路 | |
| JP2011030392A (ja) | Ｄｃ−ｄｃコンバータ及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121225 |