JP2009141744A - 通信装置及び半導体装置 - Google Patents

通信装置及び半導体装置 Download PDF

Info

Publication number
JP2009141744A
JP2009141744A JP2007316940A JP2007316940A JP2009141744A JP 2009141744 A JP2009141744 A JP 2009141744A JP 2007316940 A JP2007316940 A JP 2007316940A JP 2007316940 A JP2007316940 A JP 2007316940A JP 2009141744 A JP2009141744 A JP 2009141744A
Authority
JP
Japan
Prior art keywords
sampling point
circuit
receiving
semiconductor device
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007316940A
Other languages
English (en)
Other versions
JP2009141744A5 (ja
Inventor
Yuji Fukami
裕二 深見
Akihiro Ueda
明弘 上田
Ryoji Uno
亮二 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aiphone Co Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Aiphone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd, Aiphone Co Ltd filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2007316940A priority Critical patent/JP2009141744A/ja
Publication of JP2009141744A publication Critical patent/JP2009141744A/ja
Publication of JP2009141744A5 publication Critical patent/JP2009141744A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】フレーム受信を行う通信装置において、フレームの受信特性を向上することができる技術を提供する。
【解決手段】従来、サンプリングポイントの決定をプリアンブルフィールドだけで決定していたものを、フレーム受信中継続して、最適なサンプリングポイントを探し続けるようにする。変化回数集計回路208は、サンプリングポイント毎に変化点集計カウンタを持ち、サンプリングポイント毎の変化回数を集計する。変化点を検出したら、変化ポイントの集計カウンタをインクリメントし、他のポイントの集計カウンタをディクリメントする。サンプリングポイント選択回路209は、変化回数集計回路208の変化点集計カウンタを参照し、最も変化回数が多いサンプリングポイントの逆相を選択し、データのサンプリング回路201に指示する。
【選択図】図2

Description

本発明は、通信装置及び半導体装置に関し、特にその装置の受信回路部分の構成に適用して有効な技術に関する。
本発明者が検討した技術として、例えば、通信装置においては、以下の技術が考えられる。
図6は、本発明の前提として検討した通信装置に内蔵される受信回路の構成を示すブロック図である。
図6の受信回路を内蔵する通信装置を利用した通信システムは、通信装置間を二線で接続し、フレームを使って通信するシステムである。このシステムは、フレームの符号化コードとして、FM0を使用する。フレーム構成は、先頭からプリアンブルフィールド、SOF(Start Of Frame)フィールド、データフィールド、EOF(End Of Frame)フィールドを持つ。フレーム受信は、受信回路の通信クロックの逓倍クロックでオーバーサンプリングする。受信回路は、フレームのプリアンブルフィールドの検出時、サンプリングポイントを検出し、フレーム受信完了までサンプリングポイントを固定する。
ところで、前記のような通信装置の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
例えば、通信装置間の通信用クロックには周波数偏差がある。そして、受信フレームにはジッタが乗る。したがって、フレーム長が長く、通信装置間の通信用クロックの偏差が大きいと、サンプリングポイントがずれ、パケットを正しく受信できなくなる。
また、受信データにジッタが乗り、変化点検出ポイントがずれることにより、データのサンプリングポイントを誤り、パケットを正しく受信できない。
そこで、本発明の目的は、フレーム受信を行う通信装置において、フレームの受信特性を向上することができる技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明による通信装置及び半導体装置は、従来、サンプリングポイントの決定をプリアンブルフィールドだけで決定していたものを、フレーム受信中継続して、最適なサンプリングポイントを探し続けるようにしたものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
フレーム受信を行う通信装置において、フレームの受信特性が向上する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態による通信装置の構成を示すブロック図である。
まず、図1により、本実施の形態による通信装置の構成の一例を説明する。本実施の形態による通信装置101a,101bは、例えば、二線を使ったデジタルドアホンシステムに利用される装置である。このデジタルドアホンシステムでは、通信装置間を二線で接続し、フレームを使ってデジタル音声データの通信が行われる。例えば、通信装置101aは親機、通信装置101bは子機である。通信装置101a,101bのそれぞれは、受信回路102a,102b、送信回路103a,103bなどを備えている。受信回路102a,102b、送信回路103a,103bは、周知の半導体製造技術によって1個又は2個以上の半導体チップ上に形成された半導体装置である。
図2は本発明の一実施の形態による通信装置101a,101bに内蔵される受信回路102a,102bの構成を示すブロック図である。
図2に示すように、受信回路102a,102bは、例えば、サンプリング回路201、プリアンブル検出回路202、変化ポイント検出回路203、SFD検出回路204、EOF検出回路205、受信データ復号化回路206、受信サンプリング全体制御回路207、変化回数集計回路208、サンプリングポイント選択回路209などから構成される。
本実施の形態による通信装置の仕様の一例を以下に示す。
通信距離:240m
伝送媒体上の伝送速度:最大12.5Mbps
伝送媒体上のクロック周波数:最大25.0MHz
符号化方式:FM0
データサンプリング周波数:150MHz
転送方式:半二重通信、TDM(Time Division Multiplexing)
図3は、本実施の形態の通信装置におけるフレーム構成を示す図である。
図3に示すように、本実施の形態の通信装置におけるフレーム構成は、先頭からプリアンブルフィールド、SFD(Start Frame Delimiter)フィールド、データフィールド、EOF(End Of Frame)フィールドを持つ。データフィールドには、デジタル音声データ等が含まれる。
図4は、本実施の形態の通信装置における符号化コードFM0の波形を示す図である。
本実施の形態の通信装置は、フレームの符号化コードとして、FM0を使用する。図4に示すように、FM0は、極性(High/Lowレベル)に関係なく、1クロック毎に値が変化するものが”0”、変化しないものが”1”である。
図5は、本実施の形態の通信装置におけるサンプリングポイントを示す図である。
本実施の形態の通信装置において、フレーム受信は、受信回路の通信クロックの逓倍クロックでオーバーサンプリングする。図5は、サンプリングクロックが通信クロックの6逓倍、すなわちサンプリングポイントが6相の場合を示している。
前記背景技術で説明したように、今までの受信回路は、フレームのプリアンブルフィールドの検出時、サンプリングポイントを検出し、フレーム受信完了までサンプリングポイントを固定していた。一方、本実施の形態による受信回路102a,102bは、サンプリングポイントの決定をプリアンブルフィールドだけで決定していたものを、フレーム受信中、継続して、最適なサンプリングポイントを探し続けるものである。
具体的には、変化回数集計回路208は、サンプリングポイント毎に変化点集計カウンタを持ち、サンプリングポイント毎の変化回数を集計する。変化点を検出したら、変化ポイントの集計カウンタをインクリメントし、他のポイントの集計カウンタをディクリメントする。カウンタは、周波数偏差が大きい時の追従性を考慮して、上限値/下限値を持つ。
サンプリングポイント選択回路209は、最適なサンプリングポイントを選択する。すなわち、変化回数集計回路208の変化点集計カウンタを参照し、最も変化回数が多いサンプリングポイントの逆相(最も変化が少ないサンプリングポイント)を選択し、データのサンプリング回路201に指示する。例えば、図5の例で、サンプリングポイント3の変化点集計カウンタが最も大きい値を示した場合、その逆相であるサンプリングポイント0を選択し、サンプリング回路201に指示する。なお、サンプリングポイントが6相の場合、1の逆相は4、2の逆相は5、3の逆相は0、4の逆相は1、5の逆相は2、0の逆相は3である。
受信サンプリング全体制御回路207は、変化回数集計回路208に対する集計開始、集計カウンタのクリア等の集計制御、サンプリングポイント選択回路209に対するパケット受信中か否かの通知等の制御を行う。
以上のように、本実施の形態による通信装置に内蔵される受信回路は、プリアンブルフィールド検出時のみでなく、フレーム受信中、すべての通信データに基づいて最適なサンプリングポイントを選択して補正を行うので、フレームの受信特性が向上する。
したがって、本実施の形態の通信装置によれば、データの通信速度を上げることができる。また、通信装置間の通信用クロック偏差精度を緩和することができる。また、ジッタの許容量が大きくなり、通信距離を延ばすことができる。また、通信用クロック発振器の周波数偏差の許容範囲が広がるため、安価な発振器を使用することができる。また、通信装置間の通信距離が延び、システムとしての最大延長距離が延びる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、過去のデータ変化点の履歴を持ち、データの変化ポイントを統計的に導き、最適なサンプリングポイントを探すようにしてもよい。
また、前記実施の形態においては、デジタル音声データの通信装置について説明したが、これに限定されるものではなく、音声データ以外の通信装置についても適用可能である。
本発明は、デジタルドアホンシステム等のデジタル音声データ通信システムに利用することができる。
本発明の一実施の形態による通信装置の構成を示すブロック図である。 本発明の一実施の形態による通信装置に内蔵される受信回路の構成を示すブロック図である。 本発明の一実施の形態の通信装置におけるフレーム構成を示す図である。 本発明の一実施の形態の通信装置における符号化コードFM0の波形を示す図である。 本発明の一実施の形態の通信装置におけるサンプリングポイントを示す図である。 本発明の前提として検討した通信装置に内蔵される受信回路の構成を示すブロック図である。
符号の説明
101a,101b 通信装置
102a,102b 受信回路
103a,103b 送信回路
201 サンプリング回路
202 プリアンブル検出回路
203 変化ポイント検出回路
204 SFD検出回路
205 EOF検出回路
206 受信データ復号化回路
207 受信サンプリング全体制御回路
208 変化回数集計回路
209 サンプリングポイント選択回路

Claims (6)

  1. デジタル音声データを含むフレームを受信する受信回路を有する通信装置であって、
    前記受信回路は、
    フレーム受信中継続して、各サンプリングポイントにおける受信データの変化回数を集計する集計回路と、
    前記集計回路で集計された情報に基づき、最適なサンプリングポイントを選択する選択回路とを有することを特徴とする通信装置。
  2. 請求項1記載の通信装置において、
    前記選択回路は、最適なサンプリングポイントとして、最も変化回数が多いサンプリングポイントの逆相を選択することを特徴とする通信装置。
  3. 請求項1記載の通信装置において、
    前記受信回路は、プリアンブル検出時のみでなく、フレーム受信中全期間において、前記集計回路及び前記選択回路により最適なサンプリングポイントを選択し、サンプリングポイントを補正することを特徴とする通信装置。
  4. デジタル音声データを含むフレームを受信する受信回路を有する半導体装置であって、
    前記受信回路は、
    フレーム受信中継続して、各サンプリングポイントにおける受信データの変化回数を集計する集計回路と、
    前記集計回路で集計された情報に基づき、最適なサンプリングポイントを選択する選択回路とを有することを特徴とする半導体装置。
  5. 請求項4記載の半導体装置において、
    前記選択回路は、最適なサンプリングポイントとして、最も変化回数が多いサンプリングポイントの逆相を選択することを特徴とする半導体装置。
  6. 請求項4記載の半導体装置において、
    前記受信回路は、プリアンブル検出時のみでなく、フレーム受信中全期間において、前記集計回路及び前記選択回路により最適なサンプリングポイントを選択し、サンプリングポイントを補正することを特徴とする半導体装置。
JP2007316940A 2007-12-07 2007-12-07 通信装置及び半導体装置 Pending JP2009141744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316940A JP2009141744A (ja) 2007-12-07 2007-12-07 通信装置及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007316940A JP2009141744A (ja) 2007-12-07 2007-12-07 通信装置及び半導体装置

Publications (2)

Publication Number Publication Date
JP2009141744A true JP2009141744A (ja) 2009-06-25
JP2009141744A5 JP2009141744A5 (ja) 2010-11-18

Family

ID=40871898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316940A Pending JP2009141744A (ja) 2007-12-07 2007-12-07 通信装置及び半導体装置

Country Status (1)

Country Link
JP (1) JP2009141744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209795A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp バーストcdr回路およびバースト信号から入力データ信号を再生する方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04347931A (ja) * 1991-05-24 1992-12-03 Nippon Telegr & Teleph Corp <Ntt> 位相同期クロック抽出回路
JP2000031951A (ja) * 1998-07-15 2000-01-28 Fujitsu Ltd バースト同期回路
JP2001230765A (ja) * 2000-02-17 2001-08-24 Fujikura Ltd クロック信号抽出回路
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
JP2002300141A (ja) * 2001-03-30 2002-10-11 Anritsu Corp データ取り込みタイミング制御装置および方法
JP2007036976A (ja) * 2005-07-29 2007-02-08 Kenwood Corp シンボル検出装置、シンボル検出方法、シンボル検出制御プログラム及び記録媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04347931A (ja) * 1991-05-24 1992-12-03 Nippon Telegr & Teleph Corp <Ntt> 位相同期クロック抽出回路
JP2000031951A (ja) * 1998-07-15 2000-01-28 Fujitsu Ltd バースト同期回路
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
JP2001230765A (ja) * 2000-02-17 2001-08-24 Fujikura Ltd クロック信号抽出回路
JP2002300141A (ja) * 2001-03-30 2002-10-11 Anritsu Corp データ取り込みタイミング制御装置および方法
JP2007036976A (ja) * 2005-07-29 2007-02-08 Kenwood Corp シンボル検出装置、シンボル検出方法、シンボル検出制御プログラム及び記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209795A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp バーストcdr回路およびバースト信号から入力データ信号を再生する方法

Similar Documents

Publication Publication Date Title
US9225568B1 (en) FSK demodulator
US7693244B2 (en) Encoding, clock recovery, and data bit sampling system, apparatus, and method
US9893771B2 (en) Wireless charger using frequency aliasing FSK demodulation
US9515785B2 (en) System and method for detecting loss of signal
US7200782B2 (en) Clock recovery system for encoded serial data with simplified logic and jitter tolerance
US10129011B2 (en) System and method for reducing false preamble detection in a communication receiver
EP2924910B1 (en) Apparatus and method for clock and data recovery
EP2947834B1 (en) Apparatus and method to acquire and track signals modulated by different modulation schemes
US20130064269A1 (en) Self-Supporting Simplex Packets
JPH07273814A (ja) ノイズ除去装置及びノイズ除去方法、及びそれを用いた受信装置
US9876709B1 (en) Alignment detection in a multi-lane network interface
US8000051B2 (en) Method for recovering a position and clock period from an input digital signal
JP2009141744A (ja) 通信装置及び半導体装置
Muzaffar et al. Timing and robustness analysis of pulsed-index protocols for single-channel IoT communications
US7265690B2 (en) Simplified data recovery from high speed encoded data
JP2009071811A (ja) キャリアオフセットの検出回路および検出方法
JP6043196B2 (ja) ベースバンド信号の復号回路、復号方法、それらを用いた給電装置
RU2003134394A (ru) Способ передачи информации в системах связи с шумоподобными сигналами и программный продукт
JPH02153629A (ja) バイポーラパターン中心推定器
WO2000052692A1 (fr) Dispositif demodulant de signal d&#39;interface audio numerique
JP6163895B2 (ja) 受信クロック抽出回路
JP2005142615A (ja) マンチェスタ符号データ受信装置
JP5286321B2 (ja) ビット検出及び同期のための方法及びシステム
JP2002084267A (ja) タイミング検出装置およびタイミング検出方法
JPH1168861A (ja) 同時双方向送受信方法および同時双方向送受信回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016