JP2009124195A - チューナ、およびそれを用いたテレビジョン受信機 - Google Patents

チューナ、およびそれを用いたテレビジョン受信機 Download PDF

Info

Publication number
JP2009124195A
JP2009124195A JP2007292613A JP2007292613A JP2009124195A JP 2009124195 A JP2009124195 A JP 2009124195A JP 2007292613 A JP2007292613 A JP 2007292613A JP 2007292613 A JP2007292613 A JP 2007292613A JP 2009124195 A JP2009124195 A JP 2009124195A
Authority
JP
Japan
Prior art keywords
circuit
tuner
digital
analog
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007292613A
Other languages
English (en)
Inventor
Shigeyuki Kuramoto
茂幸 倉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007292613A priority Critical patent/JP2009124195A/ja
Publication of JP2009124195A publication Critical patent/JP2009124195A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

【課題】デジタル放送およびアナログ放送を受信し、アナログ放送受信時の画質劣化を抑制するチューナを提供する。
【解決手段】本発明に係るチューナ40は、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路11と、チューナ回路11に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、チューナ回路11に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、チューナ回路11以降の構成をデジタル放送用とアナログ放送用とでそれぞれ設けている。また、チューナ40は、アナログ放送受信時に、上記デジタル用経路におけるIF増幅回路22の増幅動作を停止状態として、上記デジタル用経路を事実上オープン(ハイインピーダンス)状態としている。
【選択図】図1

Description

本発明は、地上デジタルテレビジョン放送(以下、「デジタル放送」のように省略して記載する)・アナログ放送を受信するチューナに関し、特にアナログ放送受信時の画質劣化を抑制するチューナ、およびそれを用いたテレビジョン受信機に関するものである。
近年、地上波のテレビジョン放送は、高画質・高音質・高速データ通信のために、CATV(cable television)も含めて、アナログ放送からデジタル放送への移行が進められている。また、それに伴って、限られた周波数帯域を有効利用するために、周波数(チャンネル)変換せずに遠方まで放送信号を配信する単一周波数ネットワーク(Single Frequency network:SFN)の構築が進められている。
ところが、放送のデジタル化は段階的に進められているため、すべての放送をデジタル化するまではデジタル放送が受信不可能な地域も存在し、デジタル化の過渡期にはデジタル放送とアナログ放送との両方を受信可能なチューナが必要である。
図8に示す従来のデジタルアナログ共用チューナは、第2の周波数変換回路29から出力されたIF信号をスイッチ38によりアナログ復調回路32またはデジタル復調回路33へ選択的に与えることにより、デジタル放送とアナログ放送との両方を受信可能なチューナを提供している(詳細は特許文献1参照)。
また、図9に示す従来のチューナを備えたNIM(Network Interface Module:ネットワークインターフェイスモジュール)110も、アナログデジタル共用チューナ回路101から出力され、デジタルSAWフィルタ102とIF増幅回路103とを経たIF信号を、SW(スイッチ)回路104によりデジタル復調回路105またはアナログ復調回路106へ選択的に与えることにより、デジタル放送とアナログ放送との両方を受信可能なチューナを備えたNIMを提供している。
特開平8−289212号公報(1996年11月1日公開)
しかしながら、上記デジタルアナログ共用チューナおよび上記NIMでは、アナログ放送受信時に画質劣化が生じるおそれがあるという問題がある。
具体的には、上記デジタルアナログ共用チューナでは、デジタル復調回路33からの信号の反射等によってアナログ復調回路32において帯域内リップルが増大して、アナログ放送受信時に画質劣化が生じるおそれがある。
また、上記NIMでは、アナログ復調回路106の前段にデジタルSAWフィルタ102が配置されるため、デジタルSAWフィルタ102の通過損失によってアナログ復調回路106においてNFが劣化して、アナログ放送受信時に画質劣化が生じるおそれがある。
また、アナログデジタル共用チューナ回路101の後段のデジタルSAWフィルタ102およびIF増幅回路103をデジタル放送とアナログ放送とで共用しているため、ゲイン配分および周波数特性(F特)がデジタル放送に合わせて設定され、アナログ放送受信時の画質劣化につながる。
本発明は、上記の問題点を鑑みてなされたものであり、その目的は、デジタル放送およびアナログ放送を受信するチューナであって、従来の(1)デジタル用回路からのアナログ用回路への影響、(2)デジタル用フィルタの通過損失によるアナログ用回路におけるNFの劣化、ならびに(3)デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を解消して、アナログ放送受信時の画質劣化を抑制するチューナ、およびそれを用いたテレビジョン受信機を提供することにある。
本発明に係るチューナは、上記課題を解決するために、デジタル放送およびアナログ放送を受信するチューナであって、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路と、上記チューナ回路に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、上記チューナ回路に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、上記アナログ用経路には、上記チューナ回路から出力された中間周波数信号を帯域制限する第1フィルタ回路と、当該第1フィルタ回路から出力された中間周波数信号を増幅する第1増幅回路とを備え、上記デジタル用経路には、同一経路上に、中間周波数信号を帯域制限する少なくとも1つの第2フィルタ回路と、当該第2フィルタ回路から出力された中間周波数信号を増幅する少なくとも1つの第2増幅回路とを備え、アナログ放送受信時に、少なくとも1つの上記第2増幅回路の増幅動作を停止状態とする制御回路を備えていることを特徴としている。
上記の構成によれば、本発明に係るチューナは、チューナ回路以降の構成がデジタル放送用とアナログ放送用とでそれぞれ設けられている。したがって、(2)デジタル用フィルタの通過損失によるアナログ用回路におけるNFの劣化、および(3)デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を生じない。
また、上記チューナでは、アナログ放送受信時に、デジタル用経路における少なくとも1つの第2増幅回路の増幅動作を停止状態とする。これにより、アナログ放送受信時に、上記デジタル用経路が事実上オープン(ハイインピーダンス)状態となり、上記チューナはアナログ用経路における回路のみの状態と同等になるため、(1)デジタル用回路からのアナログ用回路への影響の問題を生じない。
このように、上記チューナは、従来の上記(1)〜(3)の問題を解消することができ、それゆえ上記チューナは、アナログ放送受信時の画質劣化を抑制するチューナを提供することができるという効果を奏する。
また、アナログ放送受信時に、例えば2つの上記第2増幅回路の増幅動作を停止状態とすれば、消費電力を低減することが可能となる。また、上記第2増幅回路および第2フィルタ回路がそれぞれ1つずつであれば、回路構成の簡略化、省スペース化、および省電力化が可能となる。
本発明に係るチューナは、上記制御回路は、デジタル放送受信時に、上記第1増幅回路の増幅動作を停止状態とすることが好ましい。
上記チューナでは、デジタル放送受信時に、アナログ用経路上の回路によるデジタル用経路上の回路への影響も問題となる場合がある。上記の構成によれば、デジタル放送受信時に、上記第1増幅回路の増幅動作を停止状態とするため、上記アナログ用経路が事実上オープン状態となり、上述のような問題を生じないというさらなる効果を奏する。
また、上記チューナは、デジタル放送とアナログ放送とを受信可能であるため、基本的にデジタル放送とアナログ放送とのいずれを受信状態とするのか選択する必要がある。この選択は、一般的にチューナの外付けのバックエンド回路によって行われるが、上記の構成によれば、この選択機能も兼ね備えることが可能となる。
本発明に係るチューナは、上記第2増幅回路は、少なくとも1つがバイポーラトランジスタを用いたエミッタ接地型増幅回路で構成され、上記バイポーラトランジスタのベース電位をゼロにすることで増幅動作を停止状態とすることが好ましい。
上記の構成によれば、比較的単純で安価な回路構成で、上記第2増幅回路およびその増幅動作の停止状態を達成することができるというさらなる効果を奏する。
本発明に係るチューナは、上記第2増幅回路は、少なくとも1つが電界効果トランジスタを用いたソース接地型増幅回路で構成され、上記電界効果トランジスタのゲート電位をゼロにすることで増幅動作を停止状態とすることが好ましい。
上記の構成によれば、比較的単純で安価な回路構成で、上記第2増幅回路およびその増幅動作の停止状態を達成することができるというさらなる効果を奏する。
本発明に係るチューナは、上記第2増幅回路は、少なくとも1つが可変利得増幅回路で構成され、上記可変利得増幅回路の利得をゼロにすることで増幅動作を停止状態とすることが好ましい。
上記の構成によれば、比較的単純で安価な回路構成で、上記第2増幅回路およびその増幅動作の停止状態を達成することができるというさらなる効果を奏する。
また、従来、チューナには可変利得増幅回路が設けられ、この可変利得増幅回路の利得は、チューナの後段に設けられるデジタル復調回路によってフィードバック制御される。したがって、上記第2増幅回路を可変利得増幅回路で構成すれば、後段のデジタル復調回路によって利得制御を行う従来の構成を利用でき、上記第2増幅回路をエミッタ接地型増幅回路またはソース接地型増幅回路で構成する場合と比較してより回路構成の簡略化、省スペース化、および省電力化が可能となる。
本発明に係るチューナは、上記アナログ用経路を通過した中間周波数信号に対しアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路を備えていることが好ましい。
上記の構成によれば、上記チューナの外付けにアナログ復調回路を必要とせず、上記チューナ内部で映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となるというさらなる効果を奏する。
本発明に係るチューナは、上記デジタル用経路を通過した中間周波数信号に対しデジタル復調を行ってトランスポートストリーム信号を出力するデジタル復調回路を備えていることが好ましい。
上記の構成によれば、上記チューナの外付けにデジタル復調回路を必要とせず、上記チューナ内部でトランスポートストリーム信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となるというさらなる効果を奏する。
本発明に係るチューナは、上記トランスポートストリーム信号から映像信号および音声信号を出力するデコーダ回路を備えていることが好ましい。
上記の構成によれば、上記チューナの外付けにバックエンド回路を必要とせず、上記チューナ内部で映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となるというさらなる効果を奏する。
本発明に係るテレビジョン受信機は、上記課題を解決するために、上記チューナを備えている。これにより、上記テレビジョン受信機は、アナログ放送およびデジタル放送を高画質で提供することができるという効果を奏する。
本発明の一つに係るチューナは、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路と、上記チューナ回路に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、上記チューナ回路に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、アナログ放送受信時に、上記デジタル用経路における少なくとも1つの上記第2増幅回路の増幅動作を停止状態とする。
本発明に係るチューナは、チューナ回路以降の構成がデジタル放送用とアナログ放送用とでそれぞれ設けられている。したがって、従来のデジタル放送・アナログ放送共用のチューナにおいて生じていた(2)デジタル用フィルタの通過損失によるアナログ用回路におけるNFの劣化、および(3)デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を生じない。また、上記チューナでは、アナログ放送受信時に、デジタル用経路を事実上オープン(ハイインピーダンス)状態とできるため、従来の(1)デジタル用回路からのアナログ用回路への影響の問題を生じない。
以上により、上記チューナは、従来の上記(1)〜(3)の問題を解消することができ、アナログ放送受信時の画質劣化を抑制するチューナを提供することができる。
本発明の実施形態について図面を用いて説明すると以下の通りである。
図1は、一実施形態に係るチューナ40の構成を示している。
チューナ40は、地上デジタルテレビジョン放送(以下「デジタル放送」のように省略して記載する)およびアナログ放送を受信して、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数(IF)信号に周波数変換し、外付けのバックエンド回路(デジタル復調回路やアナログ復調回路など)に供給するものであって、地上デジタルテレビジョン放送受信機等に搭載される。また、チューナ40は、CATV(cable television:ケーブルテレビジョン)向けのケーブルモデムチューナとしても転用可能である。
チューナ40は、アナログデジタル共用チューナ回路(以下「チューナ回路」と称する)11、SAW(Surface Acoustic Wave:表面弾性波)フィルタ21・23(第2フィルタ回路),32(第1フィルタ回路)、IF増幅回路22・24(第2増幅回路),31(第1増幅回路)、および制御回路35を備えている。SAWフィルタ21・23とIF増幅回路22・24とが、デジタル放送を受信するための処理を行う回路であり(デジタル用経路)、IF増幅回路31とSAWフィルタ32とが、アナログ放送を受信するための処理を行う回路である(アナログ用経路)。
チューナ回路11は、所望のチャンネルのデジタル放送高周波信号およびアナログ放送高周波信号をそれぞれIF信号に周波数変換する。チューナ回路11は、上記高周波信号と上記高周波信号を周波数変換するためのローカル信号とを混合するミキサ回路、上記ローカル信号を生成するVCO、上記ローカル信号の周波数を制御するPLL回路などを有する周知の構成を用いることができる。
SAWフィルタ21は、チューナ回路11から出力されたIF信号を帯域制限する。
IF増幅回路22は、SAWフィルタ21から出力されたIF信号を増幅して、SAWフィルタ21の通過損失を補償する。IF増幅回路22は、詳細は後述するが、バイポーラトランジスタを用いたエミッタ接地型増幅回路、電界効果トランジスタを用いたソース接地型増幅回路、あるいは一般的な可変利得増幅回路によって構成され、制御回路35からの制御信号によって増幅動作が停止される。
SAWフィルタ23は、IF増幅回路22から出力されたIF信号を帯域制限する。
IF増幅回路24は、SAWフィルタ23から出力されたIF信号を後段のデジタル復調回路において必要なレベルまで増幅して上記デジタル復調回路に供給する。IF増幅回路24は、可変利得増幅回路によって構成される。
IF増幅回路31は、チューナ回路11から出力されたIF信号を後段のアナログ復調回路において必要なレベルまで増幅する。IF増幅回路31は、一般的な増幅回路によって構成されるが、IF増幅回路22と同様に、上述したエミッタ接地型増幅回路、ソース接地型増幅回路、あるいは可変利得増幅回路によって構成し、外部から与えられる信号によって増幅動作を停止させることも可能である。
SAWフィルタ32は、IF増幅回路31から出力されたIF信号を帯域制限して上記アナログ復調回路に供給する。
制御回路35は、IF増幅回路22の増幅動作を制御するものであって、上記デジタル復調回路から信号が入力されると、IF増幅回路22へ制御信号を生成して出力する。上記デジタル復調回路は、アナログ放送を受信する場合に、制御回路35へ上記信号を出力する。すなわち、制御回路35は、アナログ放送受信時に、IF増幅回路22の増幅動作を停止させる。なお、制御回路35への上記信号は、上記デジタル復調回路から出力される構成に限られるわけではなく、上記デジタル復調回路以外の回路、例えば図示しないテレビジョン受信機のCPU、バックエンド回路、もしくはチューナPLL回路のバンドスイッチの空きポートによって出力されてもよい。
チューナ40は、チューナ回路11以降の構成がデジタル放送用とアナログ放送用とでそれぞれ設けられている。したがって、従来のデジタル放送・アナログ放送共用のチューナにおいて生じていた(2)デジタル用フィルタの通過損失によるアナログ用回路におけるNFの劣化、および(3)デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を生じない。
また、チューナ40では、アナログ放送受信時に、デジタル用経路におけるIF増幅回路22の増幅動作を停止させる。これにより、アナログ放送受信時に、デジタル用経路が事実上オープン(ハイインピーダンス)状態となり、チューナ40がアナログ用経路における回路のみの状態と同等になるため、従来の(1)デジタル用回路からのアナログ用回路への影響の問題を生じない。よって、チューナ40は、アナログ放送受信時の画質劣化を抑制することができる。
次に、IF増幅回路22の具体的な構成について説明する。
図2は、エミッタ接地型増幅回路Aの構成を示している。
エミッタ接地型増幅回路Aは、NPN型バイポーラトランジスタ(以下、単に「トランジスタ」と称する)Tr1、コンデンサC1〜C3、および抵抗R1〜R5を備えている。
コンデンサC1の一端は、エミッタ接地型増幅回路Aの入力端子INとして機能し、コンデンサC1の他端は、トランジスタTr1のベースに接続されている。コンデンサC1の他端とトランジスタTr1のベースとの接続点(P1)には、抵抗R1の一端が接続され、その他端は制御端子CLとして機能する。制御端子CLは、エミッタ接地型増幅回路Aの増幅動作を制御するための端子であり、制御回路35から制御信号が入力される。
接続点P1とトランジスタTr1のベースとの接続点(P2)は、抵抗R2を介して電源端子Vccに接続されているとともに、抵抗R3を介してGND端子に接続されている。トランジスタTr1のエミッタは、抵抗R4を介してGND端子に接続され、抵抗R4にはコンデンサC2が並列に接続されている。トランジスタTr1のコレクタは、抵抗R5を介して抵抗R2と電源端子Vccとの接続点に接続されている。トランジスタTr1のコレクタと抵抗R5との接続点には、コンデンサC3の一端が接続され、その他端がエミッタ接地型増幅回路Aの出力端子OUTとして機能する。
IF増幅回路22をエミッタ接地型増幅回路Aで構成する場合、制御回路35からは負の電圧の制御信号が出力される。この制御信号が制御端子CLに入力されると、電流が抵抗R2を介して制御端子CLへ向かって流れ、トランジスタTr1のベース電位がゼロとなってトランジスタTr1がオフ状態となる。これにより、エミッタ接地型増幅回路Aの増幅動作を停止させることができる。このように、エミッタ接地型増幅回路Aを用いれば、比較的単純で安価な回路構成で、IF増幅回路22およびその増幅動作の停止状態を達成することができる。
図3は、ソース接地型増幅回路Bの構成を示している。
ソース接地型増幅回路Bは、デュアルゲート電界効果トランジスタ(以下、単に「トランジスタ」と称する)FET1、コンデンサC11〜C14、および抵抗R11〜R15を備えている。
コンデンサC11の一端は、ソース接地型増幅回路Bの入力端子inとして機能し、コンデンサC11の他端は、トランジスタFET1の第1ゲート(G1)に接続されている。コンデンサC11の他端とトランジスタFET1の第1ゲートとの接続点は、抵抗R12を介して電源端子Vccに接続されているとともに、抵抗R13を介してGND端子に接続されている。
トランジスタFET1の第2ゲート(G2)は、コンデンサC12を介してGND端子に接続されている。トランジスタFET1の第2ゲートとコンデンサC12との接続点には、抵抗R11の一端が接続され、その他端が制御端子clとして機能する。制御端子clは、ソース接地型増幅回路Bの増幅動作を制御するための端子であり、制御回路35から制御信号が入力される。
トランジスタFET1のソースは、抵抗R14を介してGND端子に接続され、抵抗R14にはコンデンサC13が並列に接続されている。トランジスタFET1のドレインには、コンデンサC14の一端が接続されている。トランジスタFET1のドレインとコンデンサC14との接続点は、抵抗R15を介して電源端子Vccに接続され、抵抗R15と電源端子Vccとの接続点には、抵抗R2が接続されている。コンデンサC14の他端が、ソース接地型増幅回路Bの出力端子outとして機能する。
IF増幅回路22をソース接地型増幅回路Bで構成する場合、制御回路35からの制御信号によってトランジスタFET1の閾値電圧を制御し、トランジスタFET1の第1ゲートへの入力に関わらずトランジスタFET1をオフ状態とする(すなわち、トランジスタFET1の第1ゲート電位をゼロとすることと同義)。これにより、ソース接地型増幅回路Bの増幅動作を停止させることができる。このように、ソース接地型増幅回路Bを用いても、比較的単純で安価な回路構成で、IF増幅回路22およびその増幅動作の停止状態を達成することができる。
なお、IF増幅回路22は、上述のように可変利得増幅回路によって構成してもよく、その構成は従来のチューナにおける可変利得増幅回路の構成を適用できるため、詳細な説明は省略する。
次に、本発明の他の実施形態について、図4〜図7を用いて説明する。なお、図4〜図7に示すチューナに関して、説明の便宜上、チューナ40の部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。また、基本的にチューナ40と異なる点についてのみ説明する。
図4は、他の実施形態に係るチューナ40aの構成を示している。
チューナ40aは、チューナ40の構成に対し、IF増幅回路31が外部から与えられる信号によって増幅動作を制御可能なように構成されているとともに、IF増幅回路31の増幅動作を制御する制御回路35aをさらに備えている。
制御回路35aは、デジタル復調回路から信号が入力されると、IF増幅回路31へ制御信号を出力する。上記デジタル復調回路は、デジタル放送を受信する場合に、制御回路35aへ上記信号を出力する。すなわち、制御回路35aは、デジタル放送受信時に、IF増幅回路31の増幅動作を停止させる。なお、制御回路35aへの上記信号は、上記デジタル復調回路から出力される構成に限られるわけではなく、上記デジタル復調回路の以外の回路、例えば図示しないテレビジョン受信機のCPU、バックエンド回路、もしくはチューナPLL回路のバンドスイッチの空きポートによって出力されてもよい。
このように、デジタル放送受信時に、IF増幅回路31の増幅動作を停止させることにより、アナログ用経路が事実上オープン状態となり、アナログ用経路上の回路によるデジタル用経路上の回路への影響を軽減することができる。
また、チューナ40aは、チューナ40と同様にデジタル放送とアナログ放送とを受信可能であるため、基本的にデジタル放送とアナログ放送とのいずれを受信状態とするのか選択する必要がある。この選択は、一般的にバックエンド回路において行われるが、チューナ40aでは制御回路35,35aによってこの選択機能も兼ね備えることが可能となる。
図5は、他の実施形態に係るチューナ40bの構成を示している。
チューナ40bは、チューナ40の構成に対し、IF増幅回路22を可変利得増幅回路によって構成している(「IF増幅回路22a」と称する)。また、IF増幅回路22aおよびIF増幅回路24の利得を可変してゼロとすることにより増幅動作を停止させるとともに、この増幅動作の制御は制御回路35に代えて後段のデジタル復調回路が担う。
従来、チューナには可変利得増幅回路が設けられ、この可変利得増幅回路の利得はチューナの後段に設けられるデジタル復調回路によってフィードバック制御される。チューナ40bは、この従来のチューナとデジタル復調回路とにおけるフィードバック制御を利用する構成である。そのため、IF増幅回路22をエミッタ接地型増幅回路Aまたはソース接地型増幅回路Bで構成する場合と比較して、より回路構成の簡略化、省スペース化、および省消費電力化が可能となる。また、2つのIF増幅回路の増幅動作を停止状態とするため、消費電力を低減することが可能となる。
なお、チューナ40〜チューナ40bの構成は、図6に示すチューナ40cのように構成してもよい。すなわち、デジタル用経路においてSAWフィルタとIF増幅回路とをそれぞれ1段ずつのみとしている。このように構成すれば、当然回路構成の簡略化、省スペース化、および省電力化が可能となる。
なお、チューナ40cでは、デジタル用経路における増幅回路を可変利得増幅回路であるIF増幅回路22aとしているが、CATV向けチューナのようにチューナ回路11への入力レベルが不変或いは微少な変化の場合、エミッタ接地型増幅回路Aあるいはソース接地型増幅回路Bで構成することも可能である。
また、チューナ40〜チューナ40cは、アナログ用経路におけるSAWフィルタ32の後段に、SAWフィルタ32から出力されたIF信号にアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路を備えて、Half NIM(Network Interface Module:ネットワークインターフェイスモジュール)としてもよい。このように、Half NIMとすれば、チューナ内部でアナログ放送の映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となる。
また、デジタル復調回路も備えてNIMとしてもよい。この場合、デジタル復調回路から出力されるトランスポートストリーム信号から映像信号および音声信号を出力するMPEGデコーダが外付けとなる。このようなNIMとすれば、チューナ内部で、アナログ放送の映像信号および音声信号出力までの制御、かつ、デジタル放送のトランスポートストリーム信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となる。
図7は、他の実施形態に係るチューナ40dの構成を示している。
チューナ40dは、チューナ40の構成に対し、デジタル用経路におけるIF増幅回路24の後段に、IF増幅回路24から出力されたIF信号にデジタル復調を行ってトランスポートストリーム(TS)信号を出力するデジタル復調回路36と、デジタル復調回路36から出力されたトランスポートストリーム信号から映像信号および音声信号を出力するMPEGデコーダ45とを備えている。また、チューナ40dは、アナログ用経路におけるSAWフィルタ32の後段に、SAWフィルタ32から出力されたIF信号にアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路37を備えている。
チューナ40dでは、チューナの外付けにバックエンド回路を必要とせず、チューナ内部でアナログ放送およびデジタル放送の映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となる。
本発明に係るテレビジョン受信機は、上述した各種チューナを備えて、高画質・高音質でデジタル放送およびアナログ放送を提供する車載用あるいは据え置き型のテレビジョン受信機であって、一般的なテレビジョン受信機と同様な構成を有している。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明に係るチューナは、中間周波数信号を生成するチューナ回路以降の構成を、アナログ放送用とデジタル放送用とでそれぞれ配置するとともに、アナログ放送受信時に、デジタル放送用の増幅回路の増幅動作を停止状態とすることにより、アナログ放送受信時の画質劣化を抑制することができる。そのため、本発明に係るチューナは、CATVも含め、テレビジョン放送の用途に好適に用いることができる。
本発明の実施形態を示すものであり、チューナの構成を示す図である。 上記チューナに備えられるIF増幅回路の具体的な構成を示す回路図である。 上記IF増幅回路の他の具体的な構成を示す回路図である。 本発明の他の実施形態を示すものであり、チューナの構成を示す図である。 本発明の他の実施形態を示すものであり、チューナの構成を示す図である。 本発明の他の実施形態を示すものであり、チューナの構成を示す図である。 本発明の他の実施形態を示すものであり、チューナの構成を示す図である。 従来技術を示すものであり、デジタルアナログ共用チューナの構成を示す図である。 従来技術を示すものであり、NIMの構成を示す図である。
符号の説明
11 アナログデジタル共用チューナ回路(チューナ回路)
21、23 SAWフィルタ(第2フィルタ回路)
22、24 IF増幅回路(第2増幅回路)
31 IF増幅回路(第1増幅回路)
32 SAWフィルタ(第1フィルタ回路)
35、35a 制御回路
40、40a、40b、40c、40d チューナ
A エミッタ接地型増幅回路
B ソース接地型増幅回路

Claims (9)

  1. デジタル放送およびアナログ放送を受信するチューナであって、
    デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路と、
    上記チューナ回路に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、
    上記チューナ回路に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、
    上記アナログ用経路には、上記チューナ回路から出力された中間周波数信号を帯域制限する第1フィルタ回路と、当該第1フィルタ回路から出力された中間周波数信号を増幅する第1増幅回路とを備え、
    上記デジタル用経路には、同一経路上に、中間周波数信号を帯域制限する少なくとも1つの第2フィルタ回路と、当該第2フィルタ回路から出力された中間周波数信号を増幅する少なくとも1つの第2増幅回路とを備え、
    アナログ放送受信時に、少なくとも1つの上記第2増幅回路の増幅動作を停止状態とする制御回路を備えていることを特徴とするチューナ。
  2. 上記制御回路は、デジタル放送受信時に、上記第1増幅回路の増幅動作を停止状態とすることを特徴とする請求項1に記載のチューナ。
  3. 上記第2増幅回路は、少なくとも1つがバイポーラトランジスタを用いたエミッタ接地型増幅回路で構成され、上記バイポーラトランジスタのベース電位をゼロにすることで増幅動作を停止状態とすることを特徴とする請求項1に記載のチューナ。
  4. 上記第2増幅回路は、少なくとも1つが電界効果トランジスタを用いたソース接地型増幅回路で構成され、上記電界効果トランジスタのゲート電位をゼロにすることで増幅動作を停止状態とすることを特徴とする請求項1に記載のチューナ。
  5. 上記第2増幅回路は、少なくとも1つが可変利得増幅回路で構成され、上記可変利得増幅回路の利得をゼロにすることで増幅動作を停止状態とすることを特徴とする請求項1に記載のチューナ。
  6. 上記チューナは、上記アナログ用経路を通過した中間周波数信号に対しアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路を備えていることを特徴とする請求項1〜5のいずれか一項に記載のチューナ。
  7. 上記チューナは、上記デジタル用経路を通過した中間周波数信号に対しデジタル復調を行ってトランスポートストリーム信号を出力するデジタル復調回路を備えていることを特徴とする請求項6に記載のチューナ。
  8. 上記チューナは、上記トランスポートストリーム信号から映像信号および音声信号を出力するデコーダ回路を備えていることを特徴とする請求項7に記載のチューナ。
  9. 請求項1〜8のいずれか一項に記載のチューナを備えていることを特徴とするテレビジョン受信機。
JP2007292613A 2007-11-09 2007-11-09 チューナ、およびそれを用いたテレビジョン受信機 Pending JP2009124195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007292613A JP2009124195A (ja) 2007-11-09 2007-11-09 チューナ、およびそれを用いたテレビジョン受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007292613A JP2009124195A (ja) 2007-11-09 2007-11-09 チューナ、およびそれを用いたテレビジョン受信機

Publications (1)

Publication Number Publication Date
JP2009124195A true JP2009124195A (ja) 2009-06-04

Family

ID=40815934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007292613A Pending JP2009124195A (ja) 2007-11-09 2007-11-09 チューナ、およびそれを用いたテレビジョン受信機

Country Status (1)

Country Link
JP (1) JP2009124195A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108401181A (zh) * 2018-01-31 2018-08-14 深圳市华曦达科技股份有限公司 一种基于usb网卡技术的机顶盒系统及其数据处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108401181A (zh) * 2018-01-31 2018-08-14 深圳市华曦达科技股份有限公司 一种基于usb网卡技术的机顶盒系统及其数据处理方法

Similar Documents

Publication Publication Date Title
US10349112B2 (en) Method and system for multi-path video and network channels
US7973861B2 (en) Universal tuner for mobile TV
US7956933B2 (en) Tuner circuit and digital broadcast receiver with low distortion performance and low power consumption
JP2003204274A (ja) デジタル・アナログ共用チューナ
US8611844B2 (en) Low noise amplifier and method of input impedance control for terrestrial and cable modes
US7430404B2 (en) Tuner circuit and digital broadcast receiver with the same
JP2008053836A (ja) 受信回路及び受信機
US7792508B2 (en) Radio frequency signal receiver for controlling bias current and method for controlling bias current
JP2009124195A (ja) チューナ、およびそれを用いたテレビジョン受信機
JP2008118474A (ja) イメージ抑圧ミキサおよびそれを備えた半導体装置、通信装置、電子機器
WO2015019525A1 (ja) カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム
JP3896962B2 (ja) チューナ回路
JP3100017U (ja) テレビジョンチューナ
JP2008263307A (ja) 放送受信装置及び放送受信方法
KR100896943B1 (ko) 아날로그/디지털 겸용 튜너
JP3891183B2 (ja) 携帯型高周波受信装置とこれに用いる集積回路
JP2008199282A (ja) 高周波増幅回路及びそれを用いた受信分配器
JP2003189202A (ja) テレビジョンチューナユニット
JP2006203530A (ja) デジタル放送受信機
KR100992301B1 (ko) Rf-변조기능을 갖는 디지털 튜너 장치
Cho et al. A CMOS image rejection mixer for DAB/DMB Low-IF tuner IC exhibiting 41dB adjacent channel rejection ratio
JP2008147933A (ja) チューナ
JP2005079697A (ja) 選局装置
JP2007043604A (ja) 出力回路、差動出力回路及びテレビ放送受信装置
JP2000333086A (ja) テレビジョンチューナ回路