JP2008199282A - 高周波増幅回路及びそれを用いた受信分配器 - Google Patents

高周波増幅回路及びそれを用いた受信分配器 Download PDF

Info

Publication number
JP2008199282A
JP2008199282A JP2007032122A JP2007032122A JP2008199282A JP 2008199282 A JP2008199282 A JP 2008199282A JP 2007032122 A JP2007032122 A JP 2007032122A JP 2007032122 A JP2007032122 A JP 2007032122A JP 2008199282 A JP2008199282 A JP 2008199282A
Authority
JP
Japan
Prior art keywords
amplifier circuit
frequency amplifier
signal
high frequency
primary winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007032122A
Other languages
English (en)
Inventor
Satoshi Yokono
聡 横野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2007032122A priority Critical patent/JP2008199282A/ja
Publication of JP2008199282A publication Critical patent/JP2008199282A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】電力損及びノイズ・フィギュア(NF)と2次及び3次の相互変調性能(2IIP及び3IIP)が改善でき、高周波信号を低雑音、低歪みで増幅できる高周波増幅回路及び受信分配器を提供する。
【解決手段】NPNトランジスタ36と、第1出力端子35aとNPNトランジスタ36のコレクタ間に接続された1次巻線37aと、一端が基準電位に固定され、他端がNPNトランジスタ36のベースと接続された2次巻線37bとを有し、1次巻線37aの電流に応じた帰還信号を2次巻線37bに生成する第1トランス37と、一端が基準電位に固定され、他端がNPNトランジスタ36のコレクタと接続された1次巻線38aと、一端が基準電位に固定され、他端がNPNトランジスタ36のエミッタと接続された2次巻線38bとを有し、1次巻線に加えられる電圧に応じた帰還信号を2次巻線38bに生成する第2トランス38とを備える。
【選択図】図2

Description

本発明は、短波帯の受信信号を増幅する高周波増幅回路及びそれを用いた受信分配器に関するものである。
近年、短波帯でデジタル通信を行う高速デジタル通信システムが増加している。この高速デジタル通信システムの受信分配器は、受信信号を増幅する高周波増幅回路を備えている。
図11、14、及び15は、従来の高周波増幅回路の一例を示すブロック図である。
従来の高周波増幅回路は、図11に示すように、第1及び第2入力端子11a、11bと第1及び第2出力端子12a、12bとを有し、第2入力端子11bと第2出力端子12bが基準電位に固定され、第1及び第2入力端子11a、11b間に加えられた高周波信号を増幅し、増幅した高周波信号を第1及び第2出力端子12a、12b間に出力するようになっている。
また、高周波増幅回路は、第1出力端子12aとNPNトランジスタ13のコレクタ間に接続された抵抗14と、NPNトランジスタ13のコレクタとベース間に接続された抵抗15と、一端が電源電圧に固定され、他端がNPNトランジスタ13のコレクタと接続された1次巻線と、一端が第1入力端子11aに接続され、他端が増幅素子のベースに接続された2次巻線とを有し、1次巻線の電流に応じた帰還信号を2次巻線に生成するトランスを備えている。また、NPNトランジスタ13のエミッタは、基準電位に固定されている。
このような構成の従来の高周波増幅回路の2次及び3次の入力換算での相互変調性能(2IIP及び3IIP)は、図12及び図13から算出でき、以下の通りであった。
2次相互変調性能(2IIP)= (38.3+10.0)+ 0 = + 48.3 dBm
3次相互変調性能(3IIP)= (51.2+10.0)/2 + 0 = + 30.6 dBm
また、図14に示すように、高周波増幅回路17が、エミッタ接地形式のバイポーラトランジスタ18からなる増幅素子と、このバイポーラトランジスタ18のコレクタ18bからの出力信号が入力される1次巻線19a、および負帰還信号を出力する2次巻線19bを備えるトランス19と備え、このトランス19の2次巻線19bは、バイポーラトランジスタ18のコレクタ18bからの出力信号の極性を反転させて、エミッタ18cに帰還させるようにしたものも知られている(例えば、特許文献1参照)。
また、図15に示すように、高周波増幅回路が、NPNトランジスタと、一端に高周波信号が入力され、他端がベース端子と接続された1次巻線と、一端に抵抗を介して直流電圧が加えられ、他端がNPNトランジスタのコレクタ端子と接続された2次巻線とを有するトランスとを備え、2次巻線の中間端子から取得される信号を抵抗及びコンデンサを介して出力し、更に、2次巻線の中間端子からの信号を帰還回路を介してNPNトランジスタのベース端子に帰還させるようにしたものも知られている(例えば、非特許文献1参照)。
特開2002−198747号公報 EXPERIMENTAL METHODS IN RF DESIGN published by ARRL AMATEUR RADIO, p2.28, Chapter 2
しかしながら、従来の高周波増幅回路は、出力側の抵抗による電力損があり、ノイズ・フィギュア(NF)と相互変調性能(IIP)も低いという問題があった。
本発明は、従来の問題を解決するためになされたもので、従来の高周波増幅回路と比較して、電力損及びノイズ・フィギュア(NF)と相互変調性能(IIP)が改善でき、高周波信号を低雑音、低歪みで増幅できる高周波増幅回路を実現し、結果として、低雑音、低歪みで増幅された高周波信号を複数の機器に分配できる高性能受信分配器を提供することを目的とする。
本発明の高周波増幅回路は、第1及び第2入力端子と第1及び第2出力端子とを有し、前記第2入力端子と前記第2出力端子が基準電位に固定され、前記第1及び第2入力端子間に加えられた高周波信号を増幅し、増幅した高周波信号を前記第1及び第2出力端子間に出力する高周波増幅回路において、第1乃至第3端子を有する増幅素子と、前記第1出力端子と前記増幅素子の第1端子間に接続された1次巻線と、一端が前記基準電位に固定され、他端が前記増幅素子の第2端子と接続された2次巻線とを有し、前記1次巻線の電流に応じた帰還信号を前記2次巻線に生成する第1トランスと、一端が前記基準電位に固定され、他端が前記増幅素子の第1端子と接続された1次巻線と、一端が前記基準電位に固定され、他端が前記増幅素子の第3端子と接続された2次巻線とを有し、1次巻線に加わる電圧に応じた帰還信号を前記2次巻線に生成する第2トランスとを備える構成を有している。
この構成により、ノイズ・フィギュア(NF)と2次及び3次の相互変調性能(2IIP及び3IIP)が改善でき、高周波信号を低雑音、低歪みで増幅できる。
本発明の高周波増幅回路において、前記増幅素子がバイポーラトランジスタで構成されてもよい。
本発明の受信分配器は、上述の高周波増幅回路を備える構成を有している。
この構成により、低雑音、低歪みで増幅される高周波信号を複数の機器に分配することができる。
本発明は、従来の高周波増幅回路と比較して、ノイズ・フィギュア(NF)と2次及び3次の相互変調性能(2IIP及び3IIP)が改善でき、高周波信号を低雑音、低歪みで増幅できる高周波増幅器と、低雑音、低歪みで増幅された高周波信号を複数の機器に分配することができる受信分配器を提供できるものである。
以下、図1乃至10を参照しながら、本発明の実施の形態の受信分配器及びそれに用いる高周波増幅回路について説明する。
本実施の形態の受信分配器20は、図1に示すように、高周波信号処理部(以下、単にRF部という)20aと、このRF部20aを制御する制御部20bとを備えている。
RF部20aは、第1スイッチ22と、中波放送波除去フィルタ23と、第2スイッチ24と、第1及び第2低域通過フィルタ25、26と、電力検出器27と、第3スイッチ28と、抵抗29と、第4スイッチ30と、高周波増幅回路31と、分配回路32とを含んでいる。
中波放送波除去フィルタ23は、アンテナ21からの受信信号を第1スイッチ22経由で受け取り、この受信信号に含まれる中波放送波(例えば、〜1700kHzの帯域に含まれる放送波)を除去し、中波放送波が除去された信号を第1及び第2スイッチ22、24経由で第1又は第2低域通過フィルタ25、26に出力するようになっている。
第1スイッチ22は、アンテナ21からの受信信号を中波放送波除去フィルタ23に出力し、中波放送波が除去された信号を第2スイッチ24に出力する第1の状態と、アンテナ21からの受信信号を第2スイッチ24に出力する第2の状態を取るようになっている。
第1低域通過フィルタ25は、第2スイッチ24からの信号を30MHz以下の低域に制限し、30MHz以下の低域に制限された信号を第2スイッチ24に出力するようになっている。
一方、第2低域通過フィルタ26は、第2スイッチ24からの信号を80MHz以下の低域に制限し、80MHz以下の低域に制限された信号を第2スイッチ24に出力するようになっている。
第2スイッチ24は、第1スイッチ22からの信号を第1低域通過フィルタ25に出力し、第1低域通過フィルタ25で30MHz以下の低域に制限された信号を電力検出器27と第3スイッチ28に出力する第1の状態と、第1スイッチ22からの信号を第2低域通過フィルタ26に出力し、第2低域通過フィルタ26で80MHz以下の低域に制限された信号を電力検出器27と第3スイッチ28に出力する第2の状態を取るようになっている。
第3スイッチ28は、第2スイッチ24からの信号を抵抗29に出力する第1の状態と、第2スイッチ24からの信号を第4スイッチ30に出力する第2の状態とを取るようになっている。
電力検出器27は、第2スイッチ24からの信号が予め設定された閾値(例えば、+6dBm)を超えたか否か(すなわち、過入力か否か)を検出し、第2スイッチ24からの信号が予め設定された閾値を超えている場合には、第3スイッチ28が第1の状態を取るように制御し、第2スイッチ24からの信号が予め設定された閾値を超えていない場合には、第3スイッチ28が第2の状態を取るよう制御している。
第4スイッチ30は、第3スイッチ28からの信号を高周波増幅回路33を介して分配回路32に出力する第1の状態と、第3スイッチ28からの信号を高周波増幅回路31に出力し、高周波増幅回路31で増幅された信号を高周波増幅回路33を介して分配回路32に出力する第2の状態とを有している。
分配回路32は、高周波増幅回路33からの信号を複数の機器に分配するようになっている。
制御部20bは、第1、第2、第4スイッチ22、24、30を制御し、第1及び第2の状態を選択的に取らせるようになっている。
本実施の形態の受信分配器20に用いる高周波増幅回路31及び高周波増幅回路33は、図2に示すように、第1及び第2入力端子34a、34bと第1及び第2出力端子35a、35bとを有し、第2入力端子34bと第2出力端子35bが基準電位に固定され、第1及び第2入力端子34a、34b間に加えられる高周波信号(第4スイッチ30からの信号)を増幅し、増幅した高周波信号を第1及び第2出力端子35a、35b間に出力するようになっている。
高周波増幅回路31及び高周波増幅回路33は、第1乃至第3端子(コレクタ、ベース、エミッタ)を有するNPNトランジスタ(増幅素子)36と、第1出力端子35aとNPNトランジスタ36のコレクタ(第1端子)間に接続された1次巻線(第1の巻線)37aと、一端が基準電位に固定され、他端がNPNトランジスタ36のベース(第2端子)と接続された2次巻線(第2の巻線)37bとを有し、1次巻線37aの電流に応じた帰還信号を2次巻線37bに生成する第1トランス37と、一端が基準電位に固定され、他端がNPNトランジスタ36のコレクタ(第1端子)と接続された1次巻線38aと、一端が基準電位に固定され、他端がNPNトランジスタ36のエミッタ(第3端子)と接続された2次巻線38bとを有し、NPNトランジスタ36のコレクタの電位に応じた帰還信号を2次巻線38bに生成する第2トランス38とを備えている。本実施例では、第1トランス37の巻線37aを1次巻線、巻線37bを2次巻線と定義しているが、巻線37aを2次巻線、巻線37bを1次巻線と定義してもよい。同様に、第2トランス38の巻線38aを1次巻線、巻線38bを2次巻線と定義しているが、巻線38aを2次巻線、巻線38bを1次巻線と定義してもよい。
次に、図3及び図4から2次及び3次の入力換算での相互変調性能(2IIP及び3IIP)を算出する。
2次相互変調性能(2IIP)= (52.9+9.1) + 0 = + 62.0 dBm
3次相互変調性能(3IIP)= (69.7+9.1)/2 + 0 = + 39.4 dBm
この算出結果から、本発明の高周波増幅器は、2次及び3次の相互変調性能(2IIP及び3IIP)が、従来の高周波増幅回路に比べ、改善されている。
また、従来の高周波増幅回路のようなNPNトランジスタのコレクタ端子とベース端子間に挿入される帰還抵抗15(図11参照)を用いない為、ノイズ・フィギュア(NF)も従来回路の値である3.5 dBから本発明回路の値である2.7 dBに改善されている。
以上説明したように、本発明の一実施の形態の高周波増幅回路は、NPNトランジスタと、第1出力端子とNPNトランジスタのコレクタ端子間に接続された1次巻線と、一端が基準電位に固定され、他端がベース端子と接続された2次巻線とを有し、1次巻線の電流に応じた帰還信号を2次巻線に生成する第1トランスと、一端が基準電位に固定され、他端がNPNトランジスタのコレクタと接続された1次巻線と、一端が基準電位に固定され、他端がNPNトランジスタのエミッタと接続された2次巻線とを有し、NPNトランジスタのコレクタの電位に応じた帰還信号を2次巻線に生成する第2トランスとを備えているので、従来の高周波増幅回路に比べてノイズ・フィギュア(NF)と2次及び3次の相互変調性能(2IIP及び3IIP)が改善され、高周波信号を低雑音、低歪みで増幅することができる。
また、本発明の一実施の形態の高周波増幅回路は、出力側に抵抗がないので、高周波増幅回路における電力損を改善することができる。
また、本実施の形態の受信分配器は、上述の高周波増幅回路及び分配回路を備えているので、低雑音、低歪みで増幅された高周波信号を複数の機器に分配することができる。
本実施例では、第2トランスの1次巻線の一端が基準電位に固定され、他端がNPNトランジスタのコレクタと接続されているが、他端が第1出力端子と接続されても同じ効果を得ることができる。
また、本実施例では、図2に示すように、1つのNPNトランジスタを備えているが、図5に示すように、並列に接続された複数のNPNトランジスタ40、41を備えてもよい。この構成により、NPNトランジスタ1個当りの電力を小さくできるので、第1及び第2入力端子に、より大きな高周波信号が入力される場合でも、高周波信号を低雑音、低歪みで増幅することができる。
次に、図6及び図7から2個のトランジスタが並列接続された場合の2次及び3次の入力換算での相互変調性能(2IIP及び3IIP)を算出する。
2次相互変調性能(2IIP)= (66.9+9.1) + 0 = + 76.0 dBm
3次相互変調性能(3IIP)= (77.8+9.1)/2 + 0 = + 43.5 dBm
この算出結果から、本発明の高周波増幅器は、2次及び3次の相互変調性能(2IIP及び3IIP)が、従来の高周波増幅回路に比べ、改善されている。
また、本実施の形態の受信分配器の高周波増幅回路が、図8に示すプッシュプルアンプにより構成され、このプッシュプルアンプの第1及び第2アンプ44、45が本実施の形態の高周波増幅回路により構成されてもよい。この構成により、特に2次の相互変調性能(2IIP)が改善でき、高周波信号をより低歪みで増幅することができる。
次に、図9及び図10からプッシュプルアンプの場合の2次及び3次の入力換算での相互変調性能(2IIP及び3IIP)を算出する。
2次相互変調性能(2IIP)= (81.7+9.4) + 0 = + 91.1 dBm
3次相互変調性能(3IIP)= (81.8+9.4)/2 + 0 = + 45.6 dBm
この算出結果から、本発明の高周波増幅器は、2次及び3次の相互変調性能(2IIP及び3IIP)が、従来の高周波増幅回路に比べ、改善されている。
以上のように、本発明に係る高周波増幅回路は、電力損及びノイズ・フィギュア(NF)と2次及び3次の相互変調性能(2IIP及び3IIP)が改善でき、高周波信号を低雑音、低歪みで増幅できるという効果を有し、受信分配器に用いる高周波増幅回路として有用である。
本発明の一実施の形態の受信分配器の構成を示すブロック図である。 本発明の一実施の形態の高周波増幅回路の構成を示すブロック図である。 図2に示された高周波増幅回路の3次相互変調特性を示す図である。 図2に示された高周波増幅回路の2次相互変調特性を示す図である。 本発明の一実施の形態の高周波増幅回路において、複数のトランジスタが並列接続で用いられた場合のブロック図である。 図5に示された高周波増幅回路の3次相互変調特性を示す図である。 図5に示された高周波増幅回路の2次相互変調特性を示す図である。 本発明の一実施の形態の高周波増幅回路がプッシュプルアンプで用いられる場合のブロック図である。 図8に示された高周波増幅回路の3次相互変調特性を示す図である。 図8に示された高周波増幅回路の2次相互変調特性を示す図である。 従来の高周波増幅回路の構成を示すブロック図である。 図11に示された従来の高周波増幅回路の3次相互変調特性を示す図である。 図11に示された従来の高周波増幅回路の2次相互変調特性を示す図である。 従来の高周波増幅回路の他の構成を示すブロック図である。 従来の高周波増幅回路の他の構成を示すブロック図である。
符号の説明
20 受信分配器
20a 高周波信号処理部
20b 制御部
21 アンテナ
22 第1スイッチ
23 中波放送波除去フィルタ
24 第2スイッチ
25 第1低域通過フィルタ
26 第2低域通過フィルタ
27 電力検出器
28 第3スイッチ
29 抵抗
30 第4スイッチ
31 高周波増幅回路
32 分配回路
33 高周波増幅回路
34a 第1入力端子
34b 第2入力端子
35a 第1出力端子
35b 第2出力端子
36 NPNトランジスタ(増幅素子)
37 第1トランス
37a 1次巻線(第1の巻線)
37b 2次巻線(第2の巻線)
38 第2トランス
38a 1次巻線(第1の巻線)
38b 2次巻線(第2の巻線)
40、41 NPNトランジスタ(増幅素子)
42 プッシュプルアンプの第1トランス
42a 1次巻線
42b 2次巻線
43 プッシュプルアンプの第2トランス
43a 1次巻線
43b 2次巻線
44 第1アンプ
45 第2アンプ

Claims (3)

  1. 第1及び第2入力端子と第1及び第2出力端子とを有し、前記第2入力端子と前記第2出力端子が基準電位に固定され、前記第1及び第2入力端子間に加えられた高周波信号を増幅し、増幅した高周波信号を前記第1及び第2出力端子間に出力する高周波増幅回路において、
    第1乃至第3端子を有する増幅素子と、
    前記第1出力端子と前記増幅素子の第1端子間に接続された1次巻線と、一端が前記基準電位に固定され、他端が前記増幅素子の第2端子と接続された2次巻線とを有し、前記1次巻線の電流に応じた帰還信号を前記2次巻線に生成する第1トランスと、
    一端が前記基準電位に固定され、他端が前記増幅素子の第1端子と接続された1次巻線と、一端が前記基準電位に固定され、他端が前記増幅素子の第3端子と接続された2次巻線とを有し、1次巻線に加わる電圧に応じた帰還信号を前記2次巻線に生成する第2トランスとを備える高周波増幅回路。
  2. 請求項1に記載の高周波増幅回路において、
    前記増幅素子がバイポーラトランジスタからなることを特徴とする高周波増幅回路。
  3. 請求項1又は請求項2に記載の高周波増幅回路を備える受信分配器。
JP2007032122A 2007-02-13 2007-02-13 高周波増幅回路及びそれを用いた受信分配器 Pending JP2008199282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007032122A JP2008199282A (ja) 2007-02-13 2007-02-13 高周波増幅回路及びそれを用いた受信分配器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032122A JP2008199282A (ja) 2007-02-13 2007-02-13 高周波増幅回路及びそれを用いた受信分配器

Publications (1)

Publication Number Publication Date
JP2008199282A true JP2008199282A (ja) 2008-08-28

Family

ID=39757842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032122A Pending JP2008199282A (ja) 2007-02-13 2007-02-13 高周波増幅回路及びそれを用いた受信分配器

Country Status (1)

Country Link
JP (1) JP2008199282A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199606A (ja) * 2010-03-19 2011-10-06 Kenwood Corp 増幅器及び無線機器
JP2022015741A (ja) * 2020-07-09 2022-01-21 日本無線株式会社 トランス結合型増幅回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590434A (en) * 1983-05-06 1986-05-20 New England Microwave Corporation High dynamic range amplifier with low noise and low distortion
JP2006253833A (ja) * 2005-03-08 2006-09-21 Maspro Denkoh Corp テレビ受信用増幅器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590434A (en) * 1983-05-06 1986-05-20 New England Microwave Corporation High dynamic range amplifier with low noise and low distortion
JP2006253833A (ja) * 2005-03-08 2006-09-21 Maspro Denkoh Corp テレビ受信用増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199606A (ja) * 2010-03-19 2011-10-06 Kenwood Corp 増幅器及び無線機器
JP2022015741A (ja) * 2020-07-09 2022-01-21 日本無線株式会社 トランス結合型増幅回路
JP7189910B2 (ja) 2020-07-09 2022-12-14 日本無線株式会社 トランス結合型増幅回路

Similar Documents

Publication Publication Date Title
US10447217B2 (en) Amplifier with configurable final output stage
US7474158B1 (en) Dynamic match low noise amplifier with reduced current consumption in low gain mode
US20150365053A1 (en) Envelope tracking modulator with feedback
TWI310265B (en) Gain amplifier with dc offset cancellation circuit
JP2009290411A (ja) 低雑音受信装置
US20120139633A1 (en) Semiconductor integrated circuit and tuner system including the same
JP2008124715A (ja) 高周波電力増幅器
JP2010021719A (ja) ドハティ増幅器
EP3223427A1 (en) Btl output self-oscillating class d amplifier
JP2019097143A (ja) スイッチト増幅器
JP6098508B2 (ja) 電源回路
JP2008199282A (ja) 高周波増幅回路及びそれを用いた受信分配器
JP6952040B2 (ja) 受信装置および受信システム
JP2011087034A (ja) 受信回路及び半導体装置
WO2015019525A1 (ja) カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム
WO2021161721A1 (ja) 電力増幅回路、高周波回路及び通信装置
JP2020043518A (ja) 電力増幅回路
US9660587B2 (en) Power amplifier
KR20160069376A (ko) 저잡음 증폭기 및 신호 분배기
JP2011041002A (ja) 高周波増幅器および高効率化方法
JP4115123B2 (ja) 可変利得パワーアンプ及びこれを用いた送信装置
KR101481031B1 (ko) 튜너용 입력 분리 장치 및 그것을 포함하는 스위칭 시스템
CN111082754B (zh) 功率放大电路
JP3108712U (ja) 可変利得増幅回路
JP2011004174A (ja) 高周波電力増幅器および無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110316

A131 Notification of reasons for refusal

Effective date: 20110405

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110802

Free format text: JAPANESE INTERMEDIATE CODE: A02