JP2009123897A - Ceramic electronic part, its manufacturing method and its packaging method - Google Patents
Ceramic electronic part, its manufacturing method and its packaging method Download PDFInfo
- Publication number
- JP2009123897A JP2009123897A JP2007295923A JP2007295923A JP2009123897A JP 2009123897 A JP2009123897 A JP 2009123897A JP 2007295923 A JP2007295923 A JP 2007295923A JP 2007295923 A JP2007295923 A JP 2007295923A JP 2009123897 A JP2009123897 A JP 2009123897A
- Authority
- JP
- Japan
- Prior art keywords
- side surfaces
- ceramic electronic
- ceramic
- electronic component
- faces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法に関する。 The present invention relates to a ceramic electronic component, a method for manufacturing a ceramic electronic component, and a method for packing a ceramic electronic component.
直方体状に形成されたチップ素体と、チップ素体の内部に対向するように配置された複数の導体層と、チップ素体の端面にそれぞれ形成された外部電極と、を備えるセラミック電子部品がある。このセラミック電子部品は、梱包材に形成された複数の凹部にそれぞれ収容され、梱包される(下記特許文献1参照)。
梱包されたセラミック電子部品を実装する際には、梱包材の凹部から露出したセラミック電子部品の上側の側面を吸着搬送装置により吸着して、セラミック電子部品を梱包材から取り出し、実装基板上に載置する。そして、吸着した側面が上になった状態で実装基板にセラミック電子部品が実装される。この場合、導体層の対向方向が、実装基板に対して平行な場合と垂直な場合とでは、導体層と外部の導体部品との間の電気容量や、導体層による磁界等が異なる。よって、実装基板に対するセラミック電子部品の導体層の対向方向によってその電気的特性が異なり、実装基板毎に電気的特性がばらつくので問題がある。 When mounting the packaged ceramic electronic component, the upper side surface of the ceramic electronic component exposed from the recess of the packing material is sucked by the suction conveyance device, and the ceramic electronic component is taken out of the packing material and mounted on the mounting board. Put. Then, the ceramic electronic component is mounted on the mounting board with the attracted side face up. In this case, the electric capacity between the conductor layer and the external conductor component, the magnetic field by the conductor layer, and the like differ depending on whether the opposing direction of the conductor layer is parallel to or perpendicular to the mounting substrate. Therefore, the electrical characteristics differ depending on the direction in which the conductor layer of the ceramic electronic component faces the mounting board, and there is a problem because the electrical characteristics vary from mounting board to mounting board.
また、チップ素体の内部に複数の導体層が対向して配置されている場合に限らず、チップ素体の内部に導体が形成されたセラミック電子部品は、その導体の配置方向によって電気的特性がばらつくので問題がある。そこで、導体の配置方向が揃うように基板に実装するために、導体の配置方向を揃えて梱包することが求められている。 In addition, not only when a plurality of conductor layers are arranged opposite to each other inside the chip body, ceramic electronic components having conductors formed inside the chip body have electrical characteristics depending on the arrangement direction of the conductors. There is a problem because it varies. Therefore, in order to mount on the substrate so that the conductors are arranged in the same direction, it is required to package the conductors in the same direction.
しかしながら、完成したセラミック電子部品において、チップ素体の内部に配置された導体は、セラミック及び外部電極に覆われているので、その方向を視認することができない。特に、外部電極が形成された端面が正方形の場合は、チップ素体のどの側面も同形状であるので、導体の配置方向を形状により判別することができない。 However, in the completed ceramic electronic component, since the conductor disposed inside the chip body is covered with the ceramic and the external electrode, its direction cannot be visually recognized. In particular, when the end surface on which the external electrode is formed is a square, since the side surfaces of the chip body have the same shape, the arrangement direction of the conductors cannot be determined by the shape.
そこで本発明は、チップ素体の内部に配置された導体の配置方向を判別可能なセラミック電子部品、その製造方法、及び導体の配置方向を揃えて梱包することが可能なセラミック電子部品の梱包方法を提供することを目的とする。 Accordingly, the present invention relates to a ceramic electronic component capable of determining the arrangement direction of a conductor arranged inside a chip body, a method for manufacturing the same, and a packaging method for a ceramic electronic component capable of packaging with the conductor arrangement direction aligned. The purpose is to provide.
本発明のセラミック電子部品は、互いに対向する第1組の面と、第1組の面に垂直で互いに対向する第2組の側面と、第1組の面及び第2組の側面に垂直で互いに対向する第3組の側面とを有すると共に、内部に導体が配置されたチップ素体と、チップ素体の第1組の面それぞれに形成された外部電極と、を備え、チップ素体はセラミックからなり、チップ素体の第2組の側面及び第3組の側面のうちの一方の組の少なくとも一方の側面の焼成度合いが他方の組の側面の焼成度合いと異なることにより、少なくとも一方の側面の色は他方の組の側面の色と異なることを特徴とする。 The ceramic electronic component of the present invention includes a first set of surfaces facing each other, a second set of side surfaces that are perpendicular to the first set of surfaces and facing each other, and a first set of surfaces and a second set of side surfaces that are perpendicular to each other. A chip body having a third set of side surfaces facing each other and having a conductor disposed therein, and an external electrode formed on each of the first set of surfaces of the chip body, It is made of ceramic, and the firing degree of at least one side surface of one set of the second set side surface and the third set side surface of the chip body is different from the firing level of the other set side surface, so The color of the side surface is different from the color of the other side surface.
本発明のセラミック電子部品では、チップ素体の第2組の側面及び第3組の側面のうちの一方の組の少なくとも一方の側面の色は、他方の組の側面の色と異なる。従って、4つの側面のうちどの2つの側面が第2組の側面なのか、第3組の側面なのか、色に基づいて判別することができる。従って、導体の配置方向に対してどちらの組の側面が平行又は垂直な側面なのかが分かれば、導体の配置方向を容易に判別することができる。また、チップ素体の第2組の側面及び第3組の側面のうちの一方の組の少なくとも一方の側面の焼成度合いが他方の組の側面の焼成度合いと異なることにより、第2組及び第3組の側面が同じセラミック材料で構成されているにもかかわらず、一方の組の少なくとも一方の側面の色を他方の組の側面の色と容易に異ならせることができる。 In the ceramic electronic component of the present invention, the color of at least one side surface of one set of the second set side surface and the third set side surface of the chip body is different from the color of the other set side surface. Accordingly, it is possible to determine which two of the four side surfaces are the second set side surfaces or the third set side surfaces based on the color. Therefore, if it is known which set of side surfaces are parallel or perpendicular to the conductor arrangement direction, the conductor arrangement direction can be easily determined. Further, since the firing degree of at least one side surface of one set of the second set side surface and the third set side surface of the chip body is different from the firing degree of the other set side surface, the second set and the second set Despite the fact that the three sets of sides are made of the same ceramic material, the color of at least one side of one set can be easily different from the color of the other set.
本発明のセラミック電子部品は、好ましくは、少なくとも一方の側面におけるセラミック粒子の粒径は、他方の組の側面におけるセラミック粒子の粒径と異なる。この場合、第1及び第2の側面のうち少なくとも一方の側面が他方の組の側面と焼結度合いが異なるので、第1及び第2の側面のうち少なくとも一方の側面の色は、他方の側面の色と異なる。従って、色の違いに基づいて、導体の配置方向を容易に判別することができる。 In the ceramic electronic component of the present invention, preferably, the particle size of the ceramic particles on at least one side is different from the particle size of the ceramic particles on the other set of sides. In this case, since at least one of the first and second side surfaces has a different degree of sintering from the other set of side surfaces, the color of at least one of the first and second side surfaces is the other side surface. Different from the color. Therefore, the arrangement direction of the conductor can be easily determined based on the difference in color.
本発明のセラミック電子部品は、好ましくは、第3組の側面は、セラミックグリーン層を積層して形成された積層体を切断し焼成してなる面であり、第3組の側面におけるセラミック粒子の粒径は、第2組の側面におけるセラミック粒子の粒径より大きい。この場合、積層体を切断して形成されるグリーンチップにおいて、切断面からなる一方の組の側面の面密度は、切断により、他方の組の面密度より高くなる。すなわち、他方の組の側面は積層方向と垂直な積層体の主面の一部からなる側面である。従って、グリーンチップを焼成する際に、一方の組の側面は面密度が高いので、他方の組の側面より焼成が進み、焼成度合いが高くなる。よって、一方の組の側面の色を、他方の組の側面の色と異なるように容易に形成することができる。 In the ceramic electronic component of the present invention, preferably, the third set of side surfaces is a surface formed by cutting and firing a laminated body formed by laminating ceramic green layers. The particle size is greater than the ceramic particle size in the second set of sides. In this case, in the green chip formed by cutting the laminated body, the surface density of one set of cut surfaces becomes higher than the surface density of the other set by cutting. That is, the other set of side surfaces is a side surface formed of a part of the main surface of the stacked body perpendicular to the stacking direction. Therefore, when the green chip is fired, the side surface of one set has a higher surface density, and thus the firing proceeds more than the side surface of the other set, and the degree of firing is increased. Therefore, the color of the side surface of one set can be easily formed so as to be different from the color of the side surface of the other set.
本発明のセラミック電子部品の製造方法は、セラミックの原料粒子を含む複数のセラミックグリーン層が積層され、内部に電極パターンが設けられた積層体を形成する積層体形成工程と、積層体を積層方向と平行な方向に切断して、互いに対向する第1組の面と、第1組の面それぞれに垂直で互いに対向する第2組の側面と、第1組の面及び第2組の側面それぞれに垂直で互いに対向する第3組の側面とを有し、第2組の側面及び第3組の側面のうちの一方の組の側面の少なくとも一方の側面におけるセラミック粒子の面密度が他方の組の側面における面密度と異なるグリーンチップを形成するグリーンチップ形成工程と、グリーンチップを焼成して、少なくとも一方の側面の焼成度合いが他方の組の側面の焼成度合いと異なることにより、少なくとも一方の側面の色が他方の組の側面の色と異なるチップ素体を形成する焼成工程と、チップ素体の第1組の面それぞれに外部電極を形成する外部電極形成工程と、を備えることを特徴とする。 The method for producing a ceramic electronic component of the present invention includes a laminate forming step of forming a laminate in which a plurality of ceramic green layers including ceramic raw material particles are laminated and an electrode pattern is provided therein, and the laminate in the stacking direction. The first set of surfaces facing each other, the second set of side surfaces perpendicular to each other of the first set of surfaces, and the first set of surfaces and the second set of side surfaces, respectively. A third set of side surfaces that are perpendicular to each other and facing each other, and the surface density of the ceramic particles on at least one of the second set of side surfaces and the third set of side surfaces is the other set. A green chip forming step of forming a green chip having a surface density different from the surface density of the side surface, and firing the green chip, the degree of firing of at least one side surface is different from the degree of firing of the other set of side surfaces, A firing step for forming a chip body having a color on at least one side different from a color on the other side, and an external electrode forming step for forming an external electrode on each of the first set of surfaces of the chip body. It is characterized by providing.
本発明のセラミック電子部品の製造方法では、グリーンチップ形成工程において、第2組と第3組の側面のうちの一方の組の側面の少なくとも一方の側面における面密度が他方の組の側面における面密度と異なるグリーンチップを形成する。このようなグリーンチップを焼成すると、一方の組の側面のうち少なくとも一方の側面の面密度が高いので、この少なくとも一方の側面は、他方の組の側面より焼成が進み焼結度合いが高くなる。よって、焼成工程において、一方の組の少なくとも一方の側面における焼結度合いが他方の組の側面の焼結度合いと異なるチップ素体を容易に形成することができる。このようなチップ素体を有するセラミック電子部品は、4つの側面のうちどの2つの側面が第2組の側面なのか、第2組の側面なのか、色に基づいて判別することができる。従って、導体の配置方向に対してどちらの組の側面が平行又は垂直な側面なのかが分かれば、導体の配置方向を容易に判別することができる。 In the method for manufacturing a ceramic electronic component according to the present invention, in the green chip forming step, the surface density on at least one side surface of one set of the second set and the third set is set to be the surface on the other set. A green chip having a different density is formed. When such a green chip is fired, the surface density of at least one of the side surfaces of one set is high, so that the firing of the at least one side surface proceeds more than the side surfaces of the other set and the degree of sintering becomes high. Therefore, in the firing step, it is possible to easily form a chip body in which the degree of sintering on at least one side surface of one set is different from the degree of sintering on the side surface of the other set. The ceramic electronic component having such a chip body can determine which two of the four side surfaces are the second set of side surfaces or the second set of side surfaces based on the color. Therefore, if it is known which set of side surfaces are parallel or perpendicular to the conductor arrangement direction, the conductor arrangement direction can be easily determined.
本発明のセラミック電子部品の製造方法では、好ましくは、グリーンチップ形成工程において、積層体を切断することにより第1組の面及び第3組の側面を形成し、第3組の側面のうち前記少なくとも一方の側面の面密度が第2組の側面の面密度と異なるように、積層体の切断速度を設定する。この場合、グリーンチップ形成工程において、第3組の側面の面密度が第2組の側面の面密度より高いグリーンチップを容易に形成することができる。よって、焼成工程において、第3組の側面における焼成が第2組の側面における側面の焼成より進み、第3組の側面における焼成度合いが第2の側面における焼成度合いより高くなる。すなわち、チップ素体における第3組の側面の色は第2組の側面の色より黒くなる。従って、側面の色の違いに基づいて導体の配置方向を判別可能なセラミック電子部品を容易に形成することができる。 In the method for manufacturing a ceramic electronic component of the present invention, preferably, in the green chip forming step, the laminated body is cut to form the first set of surfaces and the third set of side surfaces, and of the third set of side surfaces, The cutting speed of the laminate is set so that the surface density of at least one side surface is different from the surface density of the second set of side surfaces. In this case, in the green chip forming step, it is possible to easily form a green chip in which the surface density of the third set of side surfaces is higher than the surface density of the second set of side surfaces. Therefore, in the firing step, firing on the third set of side surfaces proceeds more than firing on the side surfaces on the second set of side surfaces, and the degree of firing on the third set of side surfaces is higher than the degree of firing on the second side surface. That is, the color of the third set of side faces in the chip body is blacker than the color of the second set of side faces. Therefore, it is possible to easily form a ceramic electronic component capable of discriminating the arrangement direction of the conductor based on the difference in the color of the side surface.
本発明のセラミック電子部品の製造方法では、好ましくは、グリーンチップ形成工程において、積層体において積層方向と垂直な2つの主面のうち少なくともいずれか一方の主面の表面粗さを粗くした後に積層体を切断することにより、2つの主面それぞれの一部からなる第2組の側面を備え、第2組の側面のうち少なくとも一方の側面の面密度が第3組の側面の面密度と異なるグリーンチップを形成する。このように、2つの主面のうち少なくとも一方の主面の表面粗さを粗くすることにより、その主面それぞれの一部からなる第2組の側面のうち少なくとも一方の側面の面密度を、第3組の側面の面密度より低くすることができる。よって、第2組の側面のうち少なくとも一方の側面の面密度が第3組の側面の面密度より低いグリーンチップを容易に形成することができる。よって、焼成工程において、第3組の側面における焼成が第2組の側面のうち少なくとも一方の側面における側面の焼成より進み、第3組の側面における焼成度合いが第2の側面のうち少なくとも一方における焼成度合いより高くなる。すなわち、チップ素体における第3組の側面の色は第2組の側面のうち少なくとも一方の側面の色より黒くなる。従って、側面の色の違いに基づいて導体の配置方向を判別可能なセラミック電子部品を容易に形成することができる。 In the method for manufacturing a ceramic electronic component according to the present invention, preferably, in the green chip forming step, at least one of the two principal surfaces perpendicular to the lamination direction in the laminated body is roughened and then laminated. By cutting the body, a second set of side surfaces comprising a part of each of the two main surfaces is provided, and the surface density of at least one of the second set of side surfaces is different from the surface density of the third set of side surfaces. Form a green chip. Thus, by increasing the surface roughness of at least one main surface of the two main surfaces, the surface density of at least one side surface of the second set of side surfaces consisting of a part of each of the main surfaces is It can be made lower than the surface density of the third set of side surfaces. Therefore, it is possible to easily form a green chip in which the surface density of at least one of the second set of side surfaces is lower than the surface density of the third set of side surfaces. Therefore, in the firing step, firing on the third set of side faces proceeds from firing of the side faces on at least one side face of the second set of side faces, and the firing degree on the third set side face is on at least one of the second side faces. It becomes higher than the degree of firing. That is, the color of the third set of side faces in the chip body is blacker than the color of at least one side face of the second set of side faces. Therefore, it is possible to easily form a ceramic electronic component capable of discriminating the arrangement direction of the conductor based on the difference in the color of the side surface.
本発明のセラミック電子部品の梱包方法は、上記のセラミック電子部品を複数準備する準備工程と、少なくとも一方の側面と他方の組の側面との色の違いに基づいて、セラミック電子部品における内部電極層の積層方向を判別する判別工程と、判別工程において判別した積層方向が同じ向きを向くように、複数のセラミック電子部品を配置して梱包する梱包工程と、を備えることを特徴とする。 The method for packing ceramic electronic components according to the present invention is based on the preparation step of preparing a plurality of the ceramic electronic components described above and the difference in color between at least one side surface and the other set of side surfaces. And a packing step of arranging and packing a plurality of ceramic electronic components so that the stacking directions determined in the determination step face the same direction.
本発明のセラミック電子部品の梱包方法では、導体の配置方向に対してどちらの組の側面が平行又は垂直な側面なのかが分かれば、判別工程において、導体の配置方向を容易に判別することができる。続いて、梱包工程において、導体の配置方向が同じ向きを向くように、複数のセラミック電子部品を配置して梱包することができる。 In the method of packaging ceramic electronic components according to the present invention, if it is known which set of side surfaces are parallel or perpendicular to the conductor arrangement direction, the conductor arrangement direction can be easily determined in the determination step. it can. Subsequently, in the packaging process, a plurality of ceramic electronic components can be arranged and packaged so that the arrangement directions of the conductors face the same direction.
本発明のセラミック電子部品の梱包方法では、好ましくは、判別工程において、少なくとも一方の側面と他方の組の側面との色の違いは、明度を測定することにより判別する。この場合、精度よく色の違いを判別することができるので、精度よく導体の配置方向を判別することができる。 In the ceramic electronic component packaging method of the present invention, preferably, in the determination step, the color difference between at least one side surface and the other set of side surfaces is determined by measuring the brightness. In this case, since the color difference can be determined with high accuracy, the arrangement direction of the conductor can be determined with high accuracy.
本発明によれば、導体の配置方向を判別可能なセラミック電子部品、その製造方法、及び導体の配置方向を揃えて梱包することが可能なセラミック電子部品の梱包方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the ceramic electronic component which can discriminate | determine the arrangement direction of a conductor, its manufacturing method, and the packaging method of the ceramic electronic component which can arrange and arrange the arrangement direction of a conductor can be provided.
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。 The best mode for carrying out the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are assigned to the same elements, and duplicate descriptions are omitted.
図1は、本実施形態に係るセラミック電子部品の斜視図である。本実施形態に係るセラミック電子部品C1は、積層型のチップコンデンサである。このセラミック電子部品C1は、略直方体形状で、高さ2.5mm程度、幅2.5mm程度、奥行3.2mm程度の大きさであり、高さ方向の寸法と横方向の寸法が実質的に同一であり、外部電極が形成される端面が正方形状である。 FIG. 1 is a perspective view of a ceramic electronic component according to this embodiment. The ceramic electronic component C1 according to this embodiment is a multilayer chip capacitor. The ceramic electronic component C1 has a substantially rectangular parallelepiped shape, a height of about 2.5 mm, a width of about 2.5 mm, and a depth of about 3.2 mm. The height dimension and the lateral dimension are substantially equal. The end surfaces where the external electrodes are formed are square.
セラミック電子部品C1は、略直方体形状のチップ素体2と、チップ素体2の両端面2a,2b(第1組の面)にそれぞれ形成された第1及び第2の外部電極3,4と、を備える。チップ素体2において、両端面2a,2bは互いに対向する。チップ素体2は、互いに対向すると共に両端面2a,2bに垂直な第1の側面2c及び第2の側面2d(第2組の側面)を備える。そして、チップ素体2は、互いに対向し、両端面2a,2b及び第1並びに第2の側面2c,2dに垂直で互いに対向する第3の側面2e及び第4の側面2f(第3組の側面)を備える。
The ceramic electronic component C1 includes a substantially rectangular
第1の外部電極3は、チップ素体2の端面2aに形成され、端面2aの全面を覆い、第1〜第4の側面2c〜2fの端面2a側の一部を覆っている。第2の外部電極4は、チップ素体2の端面2bに形成され、端面2bの全面を覆い、第1〜第4の側面2c〜2fの端面2b側の一部を覆っている。
The first
図2を参照して、チップ素体2について説明する。図2は、本実施形態に係るセラミック電子部品の断面図である。図2に示す断面図は、セラミック電子部品C1の両端面2a,2bと平行な断面である。この断面は、本実施形態では、正方形状である。すなわち、第1〜第4の側面2c〜2fは、互いに同じ形状で同程度の大きさである。チップ素体2は、セラミックで形成され、内部に複数の内部電極層7(導体)が形成されている。
The
複数の内部電極層7は、間にセラミックで形成されたセラミック層を挟んで、複数積層されている。複数の内部電極層7は、端面2a側にずれて端面2aに内部電極層7の端面が露出するように配置された内部電極層7と、端面2b側にずれて端面2bに内部電極層7の端面が露出するように配置された内部電極層7とを含み、それぞれ交互に積層されている。端面2a側にずれた内部電極層7の端面が、第1の外部電極3と電気的且つ機械的に接続され、端面2b側にずれた内部電極層7の端面が、第2の外部電極4と電気的且つ機械的に接続されている。
A plurality of
第3及び第4の側面2e,2fは、セラミックグリーン層を積層して形成された積層体を切断し焼成してなる面である。この第3及び第4の側面2e,2fは、第1及び第2の側面2c,2dより焼成度合いが高い。これにより、第3及び第4の側面2e,2fは、第1及び第2の側面2c,2dより色が黒く、L*a*b*表色系(JIS Z8729)の明度Lが低い。第3及び第4の側面2e,2fの明度Lと第1及び第2の側面2c,2dの明度Lとの差は、1.0以上が好ましい。
The third and
第1〜第4の側面2c〜2fは、同じセラミック粒子を含んでいる。第3及び第4の側面2e,2fは、第1及び第2の側面2c,2dより焼成度合いが高いので、第3及び第4の側面2e,2fにおけるセラミック粒子の粒径は、第1及び第2の側面2c,2dにおけるセラミック粒子の粒径より大きい。すなわち、焼成度合いは、セラミック粒子の粒径を比較することにより、比較することができる。
The first to fourth side surfaces 2c to 2f include the same ceramic particles. Since the third and
例えば、第1及び第2の側面2c,2dにおけるセラミック粒子の粒径R1は0.30〜0.34μm程度であり、第3及び第4の側面2e,2fにおけるセラミック粒子の粒径R2は0.35〜0.41μm程度である。第3及び第4の側面2e,2fの明度Lと第1及び第2の側面2c,2dの明度Lとの差を1.0以上にするために、第1及び第2の側面2c,2dにおけるセラミック粒子の粒径R1と第3及び第4の側面2e,2fにおけるセラミック粒子の粒径R2との差は、約0.04μm以上とするのが好ましい。
For example, the particle size R1 of the ceramic particles on the first and second side surfaces 2c, 2d is about 0.30 to 0.34 μm, and the particle size R2 of the ceramic particles on the third and
セラミック電子部品C1において、複数の内部電極層7は、チップ素体2の内部に配置された導体である。複数の内部電極層7は、チップ素体2の中心を通り端面2a、第1の側面2c、及び第3の側面2eに平行な3つの面に対してそれぞれ対称に配置されている。この導体の配置方向は、内部電極層7の積層方向により示すことができる。本実施形態では、内部電極層7の積層方向は、第1及び第2の側面2c,2dに垂直な方向である。
In the ceramic electronic component C <b> 1, the plurality of
以上説明した本実施形態に係るセラミック電子部品C1では、チップ素体2の第3の側面2e及び第4の側面2fは、第1の側面2c及び第2の側面2dと色が異なる。従って、4つの側面のうちどの側面が第1又は第2の側面2c,2dなのか、色に基づいて判別することができる。また、4つの側面のうちどの側面が第3又は第4の側面2e,2fなのか、色に基づいて判別することができる。内部電極層7の積層方向に対して第1及び第2の側面2c,2dが垂直であることが分かっているので、内部電極層7の積層方向を容易に判別することができる。また、第3及び第4の側面2e,2fと第1及び第2の側面との焼結度合いが異なることにより、第1〜第4の側面2c〜2fが同じセラミック材料で構成されているにもかかわらず両者の色を容易に異ならせることができる。
In the ceramic electronic component C1 according to the present embodiment described above, the
また、本実施形態に係るセラミック電子部品C1は、チップ素体2の第3の側面2e及び第4の側面2fにおけるセラミック粒子の粒径は、第1の側面2c及び第2の側面2dにおけるセラミック粒子の粒径と異なる。すなわち、第1及び第2の側面2c,2dが第3及び第4の側面2e,2fと焼結度合いが異なるので、色の違いに基づいて、内部電極層7の積層方向を容易に判別することができる。
Further, in the ceramic electronic component C1 according to the present embodiment, the particle size of the ceramic particles on the
また、本実施形態に係るセラミック電子部品C1は、第3の側面2e及び第4の側面2fは、セラミックグリーン層を積層して形成された積層体を切断することにより形成された切断面であり、第3の側面2e及び第4の側面2fにおけるセラミック粒子の粒径R2は、第1の側面2c及び第2の側面2dにおけるセラミック粒子の粒径R1より大きい。積層体を切断して形成されるグリーンチップにおいて、第3の側面2e及び第4の側面2fの面密度は、切断により、第1の側面2c及び第2の側面2dの面密度より高くなる。従って、グリーンチップを焼成する際に、第3の側面2e及び第4の側面2fは面密度が高いので、第1の側面2c及び第2の側面2dより焼成が進み、焼成度合いが高くなる。よって、第3の側面2e及び第4の側面2fの色を、第1の側面2c及び第2の側面2dより明度が低くなるように容易に形成することができる。
In the ceramic electronic component C1 according to the present embodiment, the
なお、面密度A[%]は、式(1)ように定義することができる。
A=100×Σm/B …(1)
図3に示すように、式(1)における基準長さBは、基準線Lに沿って設定された長さである。和Σmは、対象となる面における基準線Lの基準長さBの範囲において、対象となる面の垂直な方向から見てセラミック粒子Pと基準線Lとが重なる部分の長さm1、m2、m3、m4の和である。
The surface density A [%] can be defined as in Expression (1).
A = 100 × Σ m / B (1)
As shown in FIG. 3, the reference length B in the equation (1) is a length set along the reference line L. The sum Σm is the length m1, m2 of the portion where the ceramic particle P and the reference line L overlap in the range of the reference length B of the reference line L on the target surface when viewed from the direction perpendicular to the target surface. , M3, m4.
引き続いて、本実施形態に係るセラミック電子部品C1の製造方法及び梱包方法について説明する。図4は、本実施形態に係るセラミック電子部品の製造方法及び梱包方法の手順を示すフロー図である。本実施形態に係るセラミック電子部品の製造方法は、積層体形成工程S1、グリーンチップ形成工程S2、焼成工程S3、及び外部電極形成工程S4を含む。この工程S1〜S4により上述したセラミック電子部品C1が複数形成される(準備工程)。各工程について説明する。 Then, the manufacturing method and packing method of the ceramic electronic component C1 which concern on this embodiment are demonstrated. FIG. 4 is a flowchart showing the steps of the method for manufacturing and packing the ceramic electronic component according to the present embodiment. The method for manufacturing a ceramic electronic component according to the present embodiment includes a multilayer body forming step S1, a green chip forming step S2, a firing step S3, and an external electrode forming step S4. A plurality of the ceramic electronic components C1 described above are formed by these steps S1 to S4 (preparation step). Each step will be described.
積層体形成工程S1では、図5に示すように、複数のセラミックグリーン層21が積層され、内部に複数の電極パターン17が設けられた積層体10を形成する。なお、図5は、積層体10における積層方向と垂直な断面を示す。まず、PETフィルム上にセラミックグリーン層21を形成する。セラミックグリーン層21は、主成分に添加物を加え、バインダ樹脂(例えば有機バインダ樹脂等)、溶剤、可塑剤等を更に加えて混合分散することにより得られたセラミックスラリーをPETフィルム上に塗布後、乾燥することによって形成される。セラミックグリーン層21の主成分は、焼成後にセラミック粒子となるセラミックの原料粒子であり、例えば、BaTiO3である。添加物は、例えば、MgO、Y2O3、MnO、V2O5、BaSiO3、及びCaSiO3等である。
In the laminated body forming step S1, as shown in FIG. 5, a
次に、セラミックグリーン層21の上面に複数の電極パターン17を形成する。電極パターン17は、セラミックグリーン層21の上面に電極ペーストを印刷後、乾燥することにより形成される。電極ペーストは、例えばNi、Ag、Pdなどの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。印刷手段として、例えばスクリーン印刷などを用いる。
Next, a plurality of
この電極パターン17が形成されたセラミックグリーン層21を複数積層する。電極パターン17が形成された複数のセラミックグリーン層21を挟んで、電極パターン17が形成されていない複数のセラミックグリーン層21を上下それぞれに積層する。これにより、積層体10が形成される。
A plurality of ceramic
次に、グリーンチップ形成工程S2において、積層体10を積層方向と平行な方向に切断して、図6に示すようなグリーンチップ12を形成する。切断は、ダイサーを用いて行う。ダイサーの刃には微粒ダイヤモンドが付けられ、この刃を高速回転して切断する。形成するグリーンチップ12は、互いに対向する2つの端面12a,12bと、2つの端面12a,12bに垂直で互いにに対向する第1の側面12c及び第2の側面12dと、2つの端面12a,12b及び第1並びに第2の側面12c,12dと垂直で互いに対向する第3の側面12e及び第4の側面12fとを有する。
Next, in the green chip forming step S2, the
2つの端面12a,12bは、切断面であり、電極パターンの端部が露出している。第1及び第2の側面12c,12dは、積層方向に垂直な面であり、積層体10において積層方向に垂直で互いに対向する主面10c,10dに相当する面である。第3及び第4の側面12e,12fは、切断面である。
The two
切断して第3及び第4の側面12e,12fを形成する際、第3及び第4の側面12e,12fにおける面密度を第1及び第2の側面12c,12dにおける面密度と異ならせるように、設定された切断速度で積層体10を切断する。第3及び第4の側面12e,12fにおける面密度を第1及び第2の側面12c,12dにおける面密度より小さくするように、切断速度を設定する。 When forming the third and fourth side surfaces 12e and 12f by cutting, the surface density of the third and fourth side surfaces 12e and 12f is made different from the surface density of the first and second side surfaces 12c and 12d. The laminate 10 is cut at the set cutting speed. The cutting speed is set so that the surface density of the third and fourth side surfaces 12e and 12f is smaller than the surface density of the first and second side surfaces 12c and 12d.
例えば、第1及び第2の側面12c,12dにおける面密度を83%程度に対して、第3及び第4の側面12e,12fにおける面密度が84.5〜86.5%程度となるように、切断速度を設定することが好ましい。例えば、切断速度は、5〜25m/min程度が好ましい。 For example, the surface density of the first and second side surfaces 12c and 12d is about 83%, whereas the surface density of the third and fourth side surfaces 12e and 12f is about 84.5 to 86.5%. It is preferable to set the cutting speed. For example, the cutting speed is preferably about 5 to 25 m / min.
次に、焼成工程S3において、セラミックグリーン層21に含まれるバインダを除去し、焼成する。焼成により、グリーンチップ12のセラミックグリーン層21がセラミックとなり、電極パターン17が内部電極層7となり、グリーンチップ12がチップ素体2となる。
Next, in the firing step S3, the binder contained in the ceramic
焼成中において、グリーンチップ12の第1〜第4の側面12c〜12fにおいて面密度が異なると焼結の進み度合いが異なる。本実施形態では、グリーンチップ12において、第3及び第4の側面12e,12fの面密度は第1及び第2の側面12c,12dの面密度より大きいので、焼成後のチップ素体2における第3及び第4の側面2e,2fの焼結度合いは第3及び第4の側面12e,12fの焼結度合いより高い。これにより、焼成後のチップ素体2における第3及び第4の側面2e,2fは、第1及び第2の側面12c,12dより色が黒く、明度Lが低い。また、チップ素体2における第3及び第4の側面2e,2fのセラミック粒子の粒径R2は、第1及び第2の側面12c,12dのセラミック粒子の粒径R1より大きい。
During firing, if the surface density is different in the first to fourth side surfaces 12c to 12f of the
次に、外部電極形成工程S4において、チップ素体2の両端面2a,2bに、第1の外部電極3と第2の外部電極4とがそれぞれ形成される。これにより、内部電極層7が第1の外部電極3又は第2の外部電極4に電気的に接続される。以上説明した各工程によって、複数のセラミック電子部品C1が完成する。
Next, in the external electrode forming step S4, the first
引き続いて、本実施形態に係るセラミック電子部品の梱包方法について説明する。本実施形態に係るセラミック電子部品の梱包方法は、準備工程、判別工程S5、及び梱包工程S6を含む。まず、準備工程として、上述した工程S1〜S4を実施し、複数のセラミック電子部品C1を準備する。 Subsequently, a method for packing ceramic electronic components according to the present embodiment will be described. The ceramic electronic component packaging method according to the present embodiment includes a preparation process, a determination process S5, and a packaging process S6. First, as a preparation step, the above-described steps S1 to S4 are performed to prepare a plurality of ceramic electronic components C1.
次に、判別工程S5において、第1又は第2の側面2c,2dと第3又は第4の側面2e,2fとの色の違いに基づいて、セラミック電子部品C1における内部電極層7の積層方向を判別する。セラミック電子部品C1における外部電極3,4が形成された端面2a,2bを除く第1〜第4の側面2c〜2fのうち、例えば、隣り合う2つの側面の色を、測色機器を用いて測定する。その明度Lの差に基づいて、測定した側面が第1若しくは第2の側面2c,2dであるか、又は、第3若しくは第4の側面2e,2fであるか識別する。
Next, in the discriminating step S5, the stacking direction of the
例えば、測色機器として、分光色差計を用いることができる。この分光色差計によりL*a*b*表色系(JIS Z8729)の明度Lを測定する。本実施形態では、明度Lが低い方の側面が第3又は第4の側面2e,2fであり、明度Lが高い方の側面が第1又は第2の側面2c,2dである。そして、第1又は第2の側面2c,2dと垂直な方向が内部電極層7の積層方向である。
For example, a spectral color difference meter can be used as the color measuring device. The lightness L of the L * a * b * color system (JIS Z8729) is measured with this spectral color difference meter. In the present embodiment, the side surface with the lower lightness L is the third or
次に、図7に示すように、梱包工程S6において、判別した内部電極層7の積層方向が同じ向きを向くように複数のセラミック電子部品C1を配置して梱包する。梱包材は、梱包材31及び梱包材32からなる。梱包材31には、断面が四角形状の凹部31aが2次元に配列して複数形成されている。この凹部31aにそれぞれセラミック電子部品C1が収容される。
Next, as shown in FIG. 7, in the packing step S <b> 6, the plurality of ceramic electronic components C <b> 1 are arranged and packaged so that the determined lamination direction of the
セラミック電子部品C1は、第1及び第2の側面2c,2dが凹部31aの深さ方向に対して垂直となるように、凹部31aに収容される。すなわち、セラミック電子部品C1は、その内部電極層7の積層方向が凹部31aの深さ方向と平行となるように、凹部31aに収容される。その後、梱包材32により、凹部31aの開口部が覆われて、梱包が完了する。
The ceramic electronic component C1 is accommodated in the
以上説明した本実施形態に係るセラミック電子部品の製造方法では、グリーンチップ形成工程S2において、第3及び第4との側面2e,2fにおける面密度が第1及び第2の側面2c,2dと異なるグリーンチップ12を形成する。このようなグリーンチップ12を焼成すると、面密度の高い側面が他の側面より焼成が進み、焼結度合いが高くなる。よって、焼成工程S3において、第3及び第4との側面2e,2fにおける焼結度合いが第1及び第2の側面2c,2dの焼結度合いと異なるチップ素体2を容易に形成することができる。このようなチップ素体2を有するセラミック電子部品C1は、4つの側面のうちどの側面が第1又は第2の側面2c,2dなのか、色に基づいて判別することができる。また、4つの側面のうちどの側面が第3又は第4の側面2e,2fなのか、色に基づいて判別することができる。従って、内部電極層7の積層方向に対して第1及び第2の側面2c,2dが垂直であることが分かっているので、内部電極層7の積層方向を容易に判別することができる。また、焼結度合いを異ならせることにより、色を異ならせるので、容易に形成することができる。
In the ceramic electronic component manufacturing method according to the present embodiment described above, the surface density of the third and
また、本実施形態に係るセラミック電子部品の製造方法では、第3及び第4の側面2e,2fの面密度が第1及び第2の側面2c,2dと異なるように、グリーンチップ形成工程S2において積層体10を切断する際の切断速度を設定する。これにより、面密度の異なる側面を容易に形成することができる。
In the method of manufacturing a ceramic electronic component according to the present embodiment, in the green chip forming step S2, the surface density of the third and
本実施形態に係るセラミック電子部品の梱包方法では、判別工程S5において、色の違いに基づいて側面を判別することにより、内部電極層7の積層方向を容易に判別することができる。続いて、梱包工程S6において、内部電極層7の積層方向が同じ向きを向くように、複数のセラミック電子部品C1を配置して梱包することができる。
In the packaging method of the ceramic electronic component according to the present embodiment, the stacking direction of the
また、本実施形態に係るセラミック電子部品の梱包方法では、判別工程S5において、第1及び第2の側面2c,2dの色と第3及び第4の側面2e,2fの色との違いは、明度の差を測定することにより判別する。これにより、精度よく色の違いを判別することができるので、精度よく内部電極層の積層方向を判別することができる。
Further, in the ceramic electronic component packaging method according to the present embodiment, the difference between the colors of the first and second side surfaces 2c and 2d and the colors of the third and
内部電極層7の積層方向が同じ向きを向くように複数のセラミック電子部品C1を配置して梱包することにより、実装時に、内部電極層7の積層方向を揃えて基板に実装することができる。よって、セラミック電子部品C1及び基板上の電子部品における電気的特性のばらつきを抑制することができる。
By arranging and packing the plurality of ceramic electronic components C1 so that the
また、本実施形態に係るセラミック電子部品の梱包方法では、判別工程S5において、第3又は4の側面2e,2fの色と第1又は第2の側面2c,2dの色との違いは、L*a*b*表色系の明度Lの差を測定することにより判別する。これにより、精度よく色の違いを判別することができるので、精度よく内部電極層7の積層方向を判別することができる。
Further, in the ceramic electronic component packaging method according to the present embodiment, the difference between the color of the third or
また、一般的に、セラミック電子部品のチップ素体は、内部電極層の積層方向と垂直な第1及び第2の側面が凸状になり、積層方向と平行な第3及び第4の側面が凹状になる。よって、第1又は第2の側面を実装基板側にして実装した場合と、第3又は第4の側面を実装基板側にして実装した場合とでは、セラミック電子部品の設置状態が異なる。実装基板側の側面が第1又は第2の側面の場合と第3又は第4の側面となる場合とが混在すると、設置精度がばらつくことになり、問題である。 In general, the chip body of the ceramic electronic component has first and second side surfaces that are perpendicular to the stacking direction of the internal electrode layers, and third and fourth side surfaces that are parallel to the stacking direction. It becomes concave. Therefore, the installation state of the ceramic electronic component is different between the case where the first or second side surface is mounted on the mounting substrate side and the case where the third or fourth side surface is mounted on the mounting substrate side. If the case where the side surface on the mounting substrate side is the first or second side surface and the case where the side surface is the third or fourth side surface coexists, the installation accuracy varies, which is a problem.
それに対して、本実施形態に係るセラミック電子部品の梱包方法によれば、内部電極層7の積層方向が揃って梱包される。これにより、梱包材から取り出したセラミック電子部品C1について、内部電極層7の積層方向を変えずに実装することにより、セラミック電子部品C1の設置精度のばらつきを抑制することができる。
On the other hand, according to the method for packing ceramic electronic components according to the present embodiment, the stacking directions of the
また、梱包材からセラミック電子部品C1を取り出すときには、負圧を利用してセラミック電子部品C1を吸着して取り出す。この際に、梱包材の開口部側の側面を吸着して取り出すので、その側面が凸状である方が凹状である場合より吸着し易い。本実施形態のセラミック電子部品の梱包方法では、梱包材の開口部側には、第1又は第2の側面2c,2dが位置しているので、凸状の第1又は第2の側面2c,2dを吸着することとなる。よって、容易に吸着搬送を行うことができる。
Further, when the ceramic electronic component C1 is taken out from the packing material, the ceramic electronic component C1 is sucked out by using a negative pressure. At this time, since the side surface on the opening side of the packing material is adsorbed and taken out, the convex side surface is easier to adsorb than the concave shape. In the ceramic electronic component packaging method of the present embodiment, the first or
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記本実施形態に係るセラミック電子部品C1は、チップコンデンサとしたが、これに限られず、積層型の圧電体、バリスタ、インダクタ等でもよい。また、上記実施形態に係るセラミック電子部品C1は、複数の導体(内部電極層7)が積層されていることとしたが、導体は1つでもよい。 The present invention is not limited to the above embodiment, and various modifications can be made. For example, the ceramic electronic component C1 according to the present embodiment is a chip capacitor. However, the ceramic electronic component C1 is not limited thereto, and may be a multilayer piezoelectric body, a varistor, an inductor, or the like. In the ceramic electronic component C1 according to the above embodiment, a plurality of conductors (internal electrode layer 7) are stacked. However, the number of conductors may be one.
また、例えば、上記本実施形態に係るセラミック電子部品C1は、第3及び第4の側面2e,2fの焼成度合いが、第1及び第2の側面2c,2dの焼成度合いと異なることとしたが、これに限られない。第3及び第4の側面2e,2fのいずれか一方の側面の焼成度合いが、第1及び第2の側面2c,2dの焼成度合いと異なるようにしてもよい。この場合、第3の側面12eを形成するために切断する速度と第4の側面12fを形成するために切断する速度を異ならせて、第3及び第4の側面2e,2fのいずれか一方の側面の焼成度合いを、第1及び第2の側面2c,2dの焼成度合いと異なるようにすることができる。
Further, for example, in the ceramic electronic component C1 according to the present embodiment, the degree of firing of the third and fourth side faces 2e, 2f is different from the degree of firing of the first and second side faces 2c, 2d. Not limited to this. You may make it the baking degree of any one side surface of the 3rd and
また、例えば、上記本実施形態に係るセラミック電子部品の製造方法では、第3及び第4の側面12e,12f少なくとも一方の側面の面密度が第1及び第2の側面12c,12dの面密度と異なるように、グリーンチップ形成工程S2における積層体10の切断速度を設定したが、これに限られない。グリーンチップ形成工程S2において、積層体10を切断する前に、積層体10において積層方向と垂直な2つの主面10c,10dのうち少なくともいずれか一方の主面を粗くしてもよい。研磨することによって、研磨した側面を粗くし、その側面の面密度を、第1及び第2の側面2c,2dの面密度より低くすることができる。よって、第3及び第4の側面2e,2fのうち少なくとも一方の側面が、第1及び第2の側面2c,2dの面密度と異なるグリーンチップを容易に形成することができる。
Further, for example, in the method for manufacturing a ceramic electronic component according to the present embodiment, the surface density of at least one of the third and fourth side surfaces 12e and 12f is the surface density of the first and second side surfaces 12c and 12d. Although the cutting speed of the
(実施例)
引き続いて、実施例について説明する。実施例1〜4は、グリーンチップ形成工程S2における切断速度を5[m/min]以上25[m/min]未満の範囲に設定したセラミック電子部品である。比較例1〜3は、グリーンチップ形成工程S2における切断速度を5[m/min]未満又は25[m/min]以上の範囲に設定したセラミック電子部品である。その他は、実施例及び比較例共に上述した製造方法と同様に製造した。
(Example)
Subsequently, examples will be described. Examples 1 to 4 are ceramic electronic components in which the cutting speed in the green chip forming step S2 is set in a range of 5 [m / min] or more and less than 25 [m / min]. Comparative Examples 1 to 3 are ceramic electronic components in which the cutting speed in the green chip forming step S2 is set to a range of less than 5 [m / min] or 25 [m / min] or more. Others were produced in the same manner as in the production method described above in both Examples and Comparative Examples.
図8に、各実施例1〜4及び比較例1〜3のセラミック電子部品についての切断速度、グリーンチップ面密度、各側面の色、色の差、焼成後の粒径、チップの剥がれ、判別結果を示す。切断速度は、グリーンチップ形成工程S2における切断速度である。グリーンチップ面密度は、グリーンチップ12における第1又は第2の側面と第3又は第4の側面との面密度である。各側面の色は、分光色差計による測定結果であり、L*a*b*表色系により示す。用いた分光色差計は、日本電色工業株式会社製の微小面分光色差計VSS 400である。色の差は、明度Lの差ΔLである。該当欄には、色の差が誤差を含めて精度よく判別可能な場合に○を記載する。
FIG. 8 shows the cutting speed, green chip surface density, color of each side, color difference, particle size after firing, chip peeling, and discrimination for the ceramic electronic components of Examples 1 to 4 and Comparative Examples 1 to 3. Results are shown. The cutting speed is the cutting speed in the green chip forming step S2. The green chip surface density is a surface density between the first or second side surface and the third or fourth side surface of the
焼成後の粒径は、焼成後のチップ素体の側面におけるセラミック粒子の粒径である。R2−R1は、第1又は第2の側面におけるセラミック粒子の粒径R1と第3又は第4の側面におけるセラミック粒子の粒径S2との差を示す。チップの剥がれは、切断時にグリーンチップ12を固定している粘着シートからチップが剥がれた割合を示す。判別結果は、色の差が誤差を含めて判別可能であってチップの剥がれが発生しない場合にOKとする。
The particle size after firing is the particle size of the ceramic particles on the side surface of the chip body after firing. R2-R1 indicates the difference between the particle size R1 of the ceramic particles on the first or second side surface and the particle size S2 of the ceramic particles on the third or fourth side surface. The chip peeling indicates the rate at which the chip is peeled off from the adhesive sheet fixing the
図8に示すように、チップ素体2における第3又は第4の側面2e,2fの明度Lと第1又は第2の側面2c,2dの明度Lとの差ΔLが1.0以上である場合に、誤差を含めて色の差を精度よく判別できる。よって、積層方向を精度よく判別できる。色の差ΔLを1.0以上とするために、第1又は第2の側面におけるセラミック粒子の粒径R1と第3又は第4の側面におけるセラミック粒子の粒径S2との差R2−R1を0.04μm以上とすることが好ましい。
As shown in FIG. 8, the difference ΔL between the lightness L of the third or
グリーンチップ12における第3及び第4の側面の面密度を第1及び第2の側面の面密度より1.5[%]以上高くすることにより、差R2−R1を0.04μm以上とすることができる。切断速度を5[m/min]以上にすることにより、グリーンチップ12における第3及び第4の側面の面密度を第1及び第2の側面の面密度より1.5[%]以上高くすることができる。
By making the surface density of the third and fourth side surfaces in the
また、図8に示すように、切断速度を25[m/min]まで上げると、切断時にグリーンチップ12を固定している粘着シートからチップが剥がれる場合がある。よって、切断速度は、25[m/min]未満であることが好ましい。
Further, as shown in FIG. 8, when the cutting speed is increased to 25 [m / min], the chip may be peeled off from the adhesive sheet fixing the
C1…セラミック電子部品、2…チップ素体、2a,2b…端面、2c…第1の側面、2d…第2の側面、2e…第3の側面、2f…第4の側面、3…第1の外部電極、4…第2の外部電極、7…内部電極層(導体)、10…積層体、10c,10d…主面、12…グリーンチップ、12a,12b…端面、12c…第1の側面、12d…第2の側面、12e…第3の側面、12f…第4の側面、17…電極パターン、21…セラミックグリーン層。 C1 ... ceramic electronic component, 2 ... chip body, 2a, 2b ... end surface, 2c ... first side surface, 2d ... second side surface, 2e ... third side surface, 2f ... fourth side surface, 3 ... first External electrode, 4 ... second external electrode, 7 ... internal electrode layer (conductor), 10 ... laminate, 10c, 10d ... main surface, 12 ... green chip, 12a, 12b ... end face, 12c ... first side surface , 12d, second side, 12e, third side, 12f, fourth side, 17, electrode pattern, 21, ceramic green layer.
Claims (8)
前記チップ素体の前記第1組の面それぞれに形成された外部電極と、
を備え、
前記チップ素体はセラミックからなり、
前記チップ素体の前記第2組の側面及び前記第3組の側面のうちの一方の組の少なくとも一方の側面の焼成度合いが他方の組の側面の焼成度合いと異なることにより、前記少なくとも一方の側面の色は前記他方の組の側面の色と異なることを特徴とするセラミック電子部品。 A first set of surfaces facing each other, a second set of side surfaces facing each other perpendicular to the first set of surfaces, and a third set of surfaces facing each other perpendicular to the first set of surfaces and the second set of side surfaces. A chip body having a pair of side surfaces and a conductor disposed therein,
An external electrode formed on each of the first set of surfaces of the chip body;
With
The chip body is made of ceramic,
The firing degree of at least one side surface of one set of the second set of side surfaces and the third set of side surfaces of the chip body is different from the firing level of the other set of side surfaces. The color of the side surface is different from the color of the side surface of the other set.
前記第3組の側面におけるセラミック粒子の粒径は、前記第2組の側面におけるセラミック粒子の粒径より大きいことを特徴とする請求項1又は2に記載のセラミック電子部品。 The side surfaces of the third set are surfaces formed by cutting and firing a laminate formed by laminating ceramic green layers,
3. The ceramic electronic component according to claim 1, wherein a particle size of the ceramic particles on the third set of side surfaces is larger than a particle size of the ceramic particles on the second set of side surfaces. 4.
前記積層体を積層方向と平行な方向に切断して、互いに対向する第1組の面と、前記第1組の面それぞれに垂直で互いに対向する第2組の側面と、前記第1組の面及び前記第2組の側面それぞれに垂直で互いに対向する第3組の側面とを有し、前記第2組の側面及び前記第3組の側面のうちの一方の組の側面の少なくとも一方の側面における前記セラミック粒子の面密度が他方の組の側面における面密度と異なるグリーンチップを形成するグリーンチップ形成工程と、
前記グリーンチップを焼成して、前記少なくとも一方の側面の焼成度合いが前記他方の組の側面の焼成度合いと異なることにより、前記少なくとも一方の側面の色が前記他方の組の側面の色と異なるチップ素体を形成する焼成工程と、
前記チップ素体の前記第1組の面それぞれに外部電極を形成する外部電極形成工程と、
を備えることを特徴とするセラミック電子部品の製造方法。 A laminate forming step of forming a laminate in which a plurality of ceramic green layers containing ceramic raw material particles are laminated and an electrode pattern is provided therein,
The laminated body is cut in a direction parallel to the laminating direction, and a first set of faces facing each other, a second set of side faces perpendicular to each other of the first set of faces, and the first set of faces A third set of side faces that are perpendicular to each other and face each other, and at least one of the second set of side faces and the third set of side faces. A green chip forming step of forming a green chip in which the surface density of the ceramic particles on the side surface is different from the surface density on the other side surface;
The green chip is fired, and the degree of firing of the at least one side is different from the degree of firing of the other set of side faces, whereby the color of the at least one side is different from the color of the side of the other set. A firing step of forming an element body;
Forming an external electrode on each of the first set of surfaces of the chip body;
A method for producing a ceramic electronic component comprising:
前記第3組の側面のうち前記少なくとも一方の側面の面密度が前記第2組の側面の面密度と異なるように、前記積層体の切断速度を設定することを特徴とする請求項4に記載のセラミック電子部品の製造方法。 In the green chip forming step, the first set of surfaces and the third set of side surfaces are formed by cutting the laminate.
The cutting speed of the laminate is set so that the surface density of the at least one side surface of the third set of side surfaces is different from the surface density of the second set of side surfaces. Of manufacturing ceramic electronic parts.
前記少なくとも一方の側面と前記他方の組の側面との色の違いに基づいて、前記セラミック電子部品における前記内部電極層の積層方向を判別する判別工程と、
前記判別工程において判別した前記積層方向が同じ向きを向くように、複数の前記セラミック電子部品を配置して梱包する梱包工程と、
を備えることを特徴とするセラミック電子部品の梱包方法。 A preparation step of preparing a plurality of ceramic electronic components according to any one of claims 1 to 3,
A determination step of determining a stacking direction of the internal electrode layer in the ceramic electronic component based on a color difference between the at least one side surface and the other set of side surfaces;
A packing step of arranging and packing the plurality of ceramic electronic components so that the stacking direction determined in the determination step faces the same direction;
A method for packing ceramic electronic components.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295923A JP4670856B2 (en) | 2007-11-14 | 2007-11-14 | Packaging method for ceramic electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295923A JP4670856B2 (en) | 2007-11-14 | 2007-11-14 | Packaging method for ceramic electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009123897A true JP2009123897A (en) | 2009-06-04 |
JP4670856B2 JP4670856B2 (en) | 2011-04-13 |
Family
ID=40815741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007295923A Active JP4670856B2 (en) | 2007-11-14 | 2007-11-14 | Packaging method for ceramic electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4670856B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014940A (en) * | 2010-10-19 | 2011-01-20 | Tdk Corp | Ceramic electronic component, method for manufacturing ceramic electronic component, and method for packaging ceramic electronic component |
JP2012227214A (en) * | 2011-04-15 | 2012-11-15 | Taiyo Yuden Co Ltd | Chip shaped electronic component |
WO2013005841A1 (en) * | 2011-07-06 | 2013-01-10 | 株式会社村田製作所 | Method for determining laminate direction for laminate type electronic component, laminate direction determination device for laminate type electronic component, method for manufacturing serial laminate type electronic component, and manufacturing device for serial laminate type electronic component |
JP2014160800A (en) * | 2013-01-25 | 2014-09-04 | Murata Mfg Co Ltd | Multilayer capacitor, taping multilayer capacitor series, and mounting structure of multilayer capacitor |
KR102026914B1 (en) * | 2019-07-04 | 2019-09-30 | (주)삼정오토메이션 | Vertical and horizontal plane identification method of multilayer ceramic capacitor using surface edge shape difference |
KR102030546B1 (en) * | 2019-07-04 | 2019-10-10 | (주)삼정오토메이션 | Vertical and horizontal plane identification method of multilayer ceramic capacitor using surface color difference |
CN112447356A (en) * | 2019-08-29 | 2021-03-05 | 株式会社村田制作所 | Laminated inductor |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119505A (en) * | 1986-11-07 | 1988-05-24 | 松下電器産業株式会社 | Apparatus for taping square plate shape electronic component |
JPH0289815U (en) * | 1988-12-27 | 1990-07-17 | ||
JPH05208373A (en) * | 1992-01-30 | 1993-08-20 | Nec Corp | Abrasive cutting wheel and cutting method |
JPH0629102A (en) * | 1992-07-10 | 1994-02-04 | Alps Electric Co Ltd | Chip resistor and its manufacturing method |
JPH09205003A (en) * | 1996-01-23 | 1997-08-05 | Taiyoushiya Denki Kk | Chip resistor and its manufacturing method |
JPH10104184A (en) * | 1996-09-30 | 1998-04-24 | Ngk Spark Plug Co Ltd | Ceramic sensor with built-in heater |
JPH1140449A (en) * | 1997-07-23 | 1999-02-12 | Murata Mfg Co Ltd | Laminated ceramic electronic parts, and manufacture assembly and thereof |
JP2000042840A (en) * | 1998-07-29 | 2000-02-15 | Sumitomo Special Metals Co Ltd | Manufacture of conductive wafer and ceramics board for thin plate sintered body and thin film magnetic head and working of conductive wafer |
JP2002299145A (en) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | Ceramic laminate and method of manufacturing the same |
JP2006270010A (en) * | 2004-05-27 | 2006-10-05 | Kyocera Corp | Chip type electronic component |
-
2007
- 2007-11-14 JP JP2007295923A patent/JP4670856B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119505A (en) * | 1986-11-07 | 1988-05-24 | 松下電器産業株式会社 | Apparatus for taping square plate shape electronic component |
JPH0289815U (en) * | 1988-12-27 | 1990-07-17 | ||
JPH05208373A (en) * | 1992-01-30 | 1993-08-20 | Nec Corp | Abrasive cutting wheel and cutting method |
JPH0629102A (en) * | 1992-07-10 | 1994-02-04 | Alps Electric Co Ltd | Chip resistor and its manufacturing method |
JPH09205003A (en) * | 1996-01-23 | 1997-08-05 | Taiyoushiya Denki Kk | Chip resistor and its manufacturing method |
JPH10104184A (en) * | 1996-09-30 | 1998-04-24 | Ngk Spark Plug Co Ltd | Ceramic sensor with built-in heater |
JPH1140449A (en) * | 1997-07-23 | 1999-02-12 | Murata Mfg Co Ltd | Laminated ceramic electronic parts, and manufacture assembly and thereof |
JP2000042840A (en) * | 1998-07-29 | 2000-02-15 | Sumitomo Special Metals Co Ltd | Manufacture of conductive wafer and ceramics board for thin plate sintered body and thin film magnetic head and working of conductive wafer |
JP2002299145A (en) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | Ceramic laminate and method of manufacturing the same |
JP2006270010A (en) * | 2004-05-27 | 2006-10-05 | Kyocera Corp | Chip type electronic component |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014940A (en) * | 2010-10-19 | 2011-01-20 | Tdk Corp | Ceramic electronic component, method for manufacturing ceramic electronic component, and method for packaging ceramic electronic component |
JP2012227214A (en) * | 2011-04-15 | 2012-11-15 | Taiyo Yuden Co Ltd | Chip shaped electronic component |
WO2013005841A1 (en) * | 2011-07-06 | 2013-01-10 | 株式会社村田製作所 | Method for determining laminate direction for laminate type electronic component, laminate direction determination device for laminate type electronic component, method for manufacturing serial laminate type electronic component, and manufacturing device for serial laminate type electronic component |
JPWO2013005841A1 (en) * | 2011-07-06 | 2015-02-23 | 株式会社村田製作所 | Stacking direction determination method for stacked electronic components, stacking direction determination device for stacked electronic components, manufacturing method for stacked electronic components, and manufacturing apparatus for stacked electronic components |
KR101500965B1 (en) | 2011-07-06 | 2015-03-17 | 가부시키가이샤 무라타 세이사쿠쇼 | Method for determining laminate direction for laminate type electronic component, laminate direction determination device for laminate type electronic component, method for manufacturing serial laminate type electronic component, and manufacturing device for serial laminate type electronic component |
US9562863B2 (en) | 2011-07-06 | 2017-02-07 | Murata Manufacturing Co., Ltd. | Method for determining layer direction of conductor layers in a multilayer electronic component |
JP2014160800A (en) * | 2013-01-25 | 2014-09-04 | Murata Mfg Co Ltd | Multilayer capacitor, taping multilayer capacitor series, and mounting structure of multilayer capacitor |
US9490071B2 (en) | 2013-01-25 | 2016-11-08 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, taping multilayer capacitor series, and mounting structure of multilayer capacitor |
KR102026914B1 (en) * | 2019-07-04 | 2019-09-30 | (주)삼정오토메이션 | Vertical and horizontal plane identification method of multilayer ceramic capacitor using surface edge shape difference |
KR102030546B1 (en) * | 2019-07-04 | 2019-10-10 | (주)삼정오토메이션 | Vertical and horizontal plane identification method of multilayer ceramic capacitor using surface color difference |
CN112447356A (en) * | 2019-08-29 | 2021-03-05 | 株式会社村田制作所 | Laminated inductor |
CN112447356B (en) * | 2019-08-29 | 2023-10-03 | 株式会社村田制作所 | Laminated inductor |
Also Published As
Publication number | Publication date |
---|---|
JP4670856B2 (en) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4941585B2 (en) | Ceramic electronic component, method for manufacturing ceramic electronic component, and method for packing ceramic electronic component | |
JP2009200168A (en) | Ceramic electronic component, ceramic electronic component manufacturing method and ceramic electronic component packing method | |
JP4670856B2 (en) | Packaging method for ceramic electronic components | |
JP4905498B2 (en) | Multilayer ceramic electronic components | |
JP5287658B2 (en) | Ceramic electronic components | |
US8410887B2 (en) | Built-in-coil substrate | |
JP5751080B2 (en) | Multilayer ceramic electronic components | |
KR101462757B1 (en) | Multilayer capacitor, method of manufacturing thereof and print circuit board having multilayer capacitor | |
JP6191621B2 (en) | Multilayer ceramic electronic component and method of manufacturing the multilayer ceramic electronic component | |
JP2015026760A (en) | Multilayer coil | |
JP6787016B2 (en) | Manufacturing method of laminated coil parts | |
JP2006237078A (en) | Laminated electronic component and laminated ceramic capacitor | |
JP7338665B2 (en) | Multilayer ceramic capacitor | |
JP2020141079A (en) | Passive component and electronic device | |
CN113539679A (en) | Multilayer ceramic capacitor | |
JP2010258069A (en) | Electronic component | |
JP2004296936A (en) | Ceramic electronic component | |
JP2004235377A (en) | Ceramic electronic component | |
JP4924163B2 (en) | Electronic parts and manufacturing method thereof | |
JP2005322743A (en) | Manufacturing method of laminated coil component | |
JP2015109409A (en) | Electronic component | |
JP6024353B2 (en) | Multilayer electronic components | |
KR20140120110A (en) | Multi layered ceramic capacitor, fabricating method thereof and circuit board for mounting the same | |
JP5347350B2 (en) | Manufacturing method of multilayer electronic component | |
JP5773702B2 (en) | Capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4670856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |