JPH0629102A - Chip resistor and its manufacturing method - Google Patents

Chip resistor and its manufacturing method

Info

Publication number
JPH0629102A
JPH0629102A JP4207133A JP20713392A JPH0629102A JP H0629102 A JPH0629102 A JP H0629102A JP 4207133 A JP4207133 A JP 4207133A JP 20713392 A JP20713392 A JP 20713392A JP H0629102 A JPH0629102 A JP H0629102A
Authority
JP
Japan
Prior art keywords
resistor
electrode
chip
chip resistor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4207133A
Other languages
Japanese (ja)
Inventor
Etsukazu Inamura
悦和 稲村
Tadaaki Oonishi
唯章 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP4207133A priority Critical patent/JPH0629102A/en
Publication of JPH0629102A publication Critical patent/JPH0629102A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a chip resistor not requiring its position check a when automatically mounted on a printed board. CONSTITUTION:A longitudinal dimension h1 of a resistance substrate 20 of a chip resistor D is almost the same as a width dimension w1 thereof, and an electrode Ea of a surface 21, an electrode Eb of a rear surface 22, an electrode Ec of an end 23, and an electrode Ed of a chamfered part 24b of a side 24 are formed at its both ends, and also a resistor R ranging between the electrodes Ea and Ea is formed on the surface 21. As the longitudinal h1 is almost the same as the width dimension w1, it can be treated in the same manner as a chip part having a column shape. Also, if the side is mounted on a printed board, as the electrode Ed is formed in this side 24, the chip part D is stably soldered by this electrode Ed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はチップ抵抗器およびこの
チップ抵抗器を製造する製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor and a manufacturing method for manufacturing the chip resistor.

【0002】[0002]

【従来の技術】図8は従来のチップ抵抗器Aを示す斜視
図、図9はその断面図である。このチップ抵抗器Aの抵
抗基板1は硬質セラミック材料などにより形成されてい
る。従来のチップ抵抗器Aの抵抗基板1は平板形状の6
面体であり、長方形の表面1aと裏面1b、表裏両面の
短辺と連続する一対の端面1c,1cおよび、表裏両面
の長辺と連続する一対の側面1d,1dを有している。
この抵抗基板1では、表裏両面間の縦寸法hよりも両側
面間の幅寸法wの方が大きくなっている。
2. Description of the Related Art FIG. 8 is a perspective view showing a conventional chip resistor A, and FIG. 9 is a sectional view thereof. The resistance substrate 1 of the chip resistor A is made of a hard ceramic material or the like. The resistance substrate 1 of the conventional chip resistor A has a flat plate shape 6
It is a face body and has a rectangular front surface 1a and back surface 1b, a pair of end surfaces 1c, 1c continuous with the short sides of the front and back surfaces, and a pair of side surfaces 1d, 1d continuous with the long sides of the front and back surfaces.
In this resistance substrate 1, the width dimension w between both side surfaces is larger than the vertical dimension h between both front and back surfaces.

【0003】抵抗基板1の長手方向両端部には電極部
3,3が形成されている。この電極部3,3は抵抗基板
1の表面1aと裏面1bおよび両端面1c,1cにまた
がって形成されている。抵抗基板1の表面1aでは、前
記電極部3,3に導通される抵抗体2が形成されてい
る。さらに図9に示すように、抵抗基板1の表面1aで
は、抵抗体2と電極部3,3を覆うガラス材によるオー
バコート4が形成されている。
Electrode portions 3 are formed on both ends of the resistance substrate 1 in the longitudinal direction. The electrode portions 3, 3 are formed so as to straddle the front surface 1a, the back surface 1b, and both end surfaces 1c, 1c of the resistance substrate 1. A resistor 2 is formed on the surface 1a of the resistor substrate 1 so as to be electrically connected to the electrode portions 3 and 3. Further, as shown in FIG. 9, an overcoat 4 made of a glass material is formed on the surface 1 a of the resistance substrate 1 to cover the resistor 2 and the electrode portions 3 and 3.

【0004】図16ないし図18は従来のチップ抵抗体
Aを製造する工程を示している。図16において、Bは
個々の抵抗基板1を形成するための平板材である。この
平板材Bには個々の抵抗基板1を分割するための分離線
5,5…と6,6…とが複数条交叉して形成されてい
る。この平板材Bの製造工程では、まずセラミック粉と
バインダ樹脂などを混合したスラリが板状に延ばされて
グリーンシートと称されるシート材が形成される。この
グリーンシートが形成されたときに前記分離溝5,5…
および6,6…をプレス成形する。そしてこれを焼成す
ることにより、硬質セラミック製の平板材Bが形成され
る。前記分離線5および6は、後に個々の抵抗基板1を
分離しやすくする程度のきわめて浅い溝である。
16 to 18 show steps of manufacturing the conventional chip resistor A. As shown in FIG. In FIG. 16, B is a flat plate material for forming each resistance substrate 1. Separation lines 5, 5 ... And 6, 6 ... For dividing each resistance substrate 1 are formed on the flat plate material B by crossing a plurality of lines. In the manufacturing process of the flat plate material B, a slurry in which ceramic powder and a binder resin are mixed is first spread in a plate shape to form a sheet material called a green sheet. When the green sheet is formed, the separation grooves 5, 5 ...
And 6 and 6 are press-molded. Then, the flat plate material B made of hard ceramic is formed by firing this. The separation lines 5 and 6 are extremely shallow grooves that facilitate separation of the individual resistance substrates 1 later.

【0005】図17に示すように、前記平板材Bの表裏
両面において、分離線5,5…を横断する方向に電極3
aがスクリーン印刷により形成される。さらに平板材B
の表面において、電極3aと3aの間に抵抗体2が印刷
形成され、この抵抗体2と電極3a,3aを覆うオーバ
コート4が形成される。
As shown in FIG. 17, on both front and back surfaces of the flat plate material B, the electrodes 3 are arranged in a direction crossing the separation lines 5, 5, ....
a is formed by screen printing. Flat plate material B
A resistor 2 is formed by printing between the electrodes 3a and 3a on the surface of, and an overcoat 4 is formed to cover the resistor 2 and the electrodes 3a, 3a.

【0006】抵抗体2、電極3a,3aおよびオーバコ
ート4が形成された後、分離線5により平板材Bが分割
されることにより、図18に示すセラミック分割板Ba
が得られる。図18(a)はセラミック分割板Baを表
面側から見た斜視図であり、同図(b)はセラミック分
割板Baを裏面側から示す斜視図である。これらの図に
示すように、セラミック分割板Baの表面には、電極3
a、抵抗体2およびオーバコート4が形成され、裏面に
も図17に示す工程により形成された電極3bが形成さ
れている。次にこのセラミック分割板Baの両側面
(イ)に電極が印刷される。この電極は図8と図9にて
符号3cで示される。上記電極3cが形成された後に、
分離線6,6…によりセラミック分割板Baを分離し、
図8と図9に示す個々のチップ抵抗器Aが形成される。
個々に分離されたチップ抵抗器Aの電極部3,3にニッ
ケルメッキおよび半田メッキが施される。
After the resistor 2, the electrodes 3a, 3a and the overcoat 4 are formed, the flat plate material B is divided by the separating line 5, so that the ceramic dividing plate Ba shown in FIG.
Is obtained. FIG. 18A is a perspective view of the ceramic division plate Ba viewed from the front surface side, and FIG. 18B is a perspective view showing the ceramic division plate Ba from the back surface side. As shown in these figures, the electrodes 3 are formed on the surface of the ceramic division plate Ba.
a, the resistor 2 and the overcoat 4 are formed, and the electrode 3b formed by the process shown in FIG. 17 is also formed on the back surface. Next, electrodes are printed on both side surfaces (a) of the ceramic division plate Ba. This electrode is designated by reference numeral 3c in FIGS. After the electrode 3c is formed,
The ceramic dividing plate Ba is separated by separating lines 6, 6, ...
The individual chip resistors A shown in FIGS. 8 and 9 are formed.
Nickel plating and solder plating are applied to the electrode parts 3 and 3 of the chip resistor A which are individually separated.

【0007】ここで、チップ抵抗器やチップ型コンデン
サなどの各種チップ部品を、電子機器のプリント基板に
自動実装する方法としては、1個ずつ基板に自動移送す
るいわゆるワンバイワン方式と、多種・多数のチップ部
品を同時にプリント基板に実装するいわゆるマルチマウ
ント方式とがある。ワンバイワン方式では、図11に示
すチップ収納用テープ7の凹部7a内にチップ部品Iが
納められ、このチップ収納用テープ7が自動送りされ
る。プリント基板への自動マウント機において、チップ
収納用テープ7の凹部7aに納められた電子部品が吸引
アームにより吸着されて取り出され、プリント基板の表
面に1個ずつ供給される。
Here, as a method of automatically mounting various chip parts such as a chip resistor and a chip type capacitor on a printed circuit board of an electronic device, there is a so-called one-by-one method of automatically transferring one by one to the board, and various and many types. There is a so-called multi-mount method in which chip components are simultaneously mounted on a printed circuit board. In the one-by-one method, the chip component I is stored in the recess 7a of the chip storage tape 7 shown in FIG. 11, and the chip storage tape 7 is automatically fed. In the automatic mounter for a printed circuit board, the electronic components housed in the recesses 7a of the chip housing tape 7 are adsorbed by the suction arm and taken out, and supplied one by one to the surface of the printed circuit board.

【0008】また、マルチマウント方式では、図12に
示すように、1種類の多数のチップ部品が所定の整列供
給装置8に供給される。この整列供給装置8は、複数種
のチップ部品ごとに複数個設けられている。この整列供
給装置8により個々のチップ部品がチューブ9内に落下
させられ、落下したチップ部品Iがテンプレート11に
送り込まれる。
Further, in the multi-mount system, as shown in FIG. 12, a large number of one type of chip components are supplied to a predetermined aligning and supplying device 8. A plurality of the aligning and supplying device 8 are provided for each of a plurality of types of chip components. The individual chip components are dropped into the tube 9 by the aligning and feeding device 8, and the dropped chip components I are sent to the template 11.

【0009】図13は前記整列供給装置8の内部構造を
示している。この整列供給装置8では、同種のチップ部
品Iがホッパ8aに供給されると、撹拌ロール8bに撹
拌されて整列通路8c内に縦向きに整列される。この整
列されたチップ部品Iはその最下部のものから順にシャ
ッタ8dにより保持され、シャッタ8dの図示右方向の
移動動作により、チップ部品Iが1個ずつ落下通路8e
内に送られる。この落下通路8eに連続する前記チュー
ブ9により、チップ部品Iがテンプレート11に供給さ
れる。
FIG. 13 shows the internal structure of the aligning and feeding device 8. In this alignment supply device 8, when the same type of chip components I are supplied to the hopper 8a, they are agitated by the agitation roll 8b and aligned vertically in the alignment passage 8c. The aligned chip components I are sequentially held by the shutter 8d from the bottom, and the chip 8 is dropped one by one by the movement of the shutter 8d to the right in the figure.
Sent in. The chip component I is supplied to the template 11 by the tube 9 continuing to the drop passage 8e.

【0010】テンプレート11には、チップ部品が実装
されるプリント基板の部品実装位置に対応した複数の収
納凹部11aが形成されており、複数種のそれぞれのチ
ップ部品は前記整列供給装置8により整列され、チュー
ブ9を滑り落ちて、それぞれの収納凹部11a内に1個
ずつ供給される。このとき整列供給装置8から噴射され
るエアー圧P1または、テンプレート11の収納凹部1
1aに連通する吸引孔11bからのエアー吸引圧力V1
により、チューブ9内をチップ部品Iが確実に落下させ
られ、収納凹部11a内に収納される。
The template 11 is formed with a plurality of storage recesses 11a corresponding to the component mounting positions of the printed circuit board on which the chip components are mounted, and the plurality of types of chip components are aligned by the alignment supply device 8. , The tube 9 is slid down, and the tubes are supplied one by one into the respective storage recesses 11a. At this time, the air pressure P1 ejected from the alignment supply device 8 or the storage recess 1 of the template 11
Air suction pressure V1 from suction hole 11b communicating with 1a
As a result, the chip component I is surely dropped in the tube 9 and stored in the storage recess 11a.

【0011】次に部品移送部材12に設けられた複数の
吸引ノズル13がそれぞれの収納凹部11a内に入り、
エアー吸引圧力V2により各チップ部品Iが吸着して持
ち上げられる。プリント基板15の表面の導電パターン
14には、クリーム半田Hが塗布されており、前記吸引
ノズル13に吸引されて搬送されたチップ部品Iは、そ
のままクリーム半田Hの上に装着される。チップ部品I
はクリーム半田Hの粘着力により仮止めされ、このとき
吸引ノズル13のエアー吸引圧力V2が止められ且つ吸
引ノズル13内の真空が破壊されて、各チップ部品Iは
プリント基板15に仮止めされる。複数の吸引ノズル1
3により複数のチップ部品が同時にマウントされたプリ
ント基板15は、リフロー炉に送られ、クリーム半田H
が加熱溶融されて、各チップ部品Iが半田付けされる。
Next, a plurality of suction nozzles 13 provided on the component transfer member 12 enter the respective storage recesses 11a,
Each chip component I is attracted and lifted by the air suction pressure V2. The solder paste H is applied to the conductive pattern 14 on the surface of the printed circuit board 15, and the chip component I sucked and conveyed by the suction nozzle 13 is mounted on the solder paste H as it is. Chip part I
Are temporarily fixed by the adhesive force of the cream solder H, the air suction pressure V2 of the suction nozzle 13 is stopped at this time, the vacuum in the suction nozzle 13 is broken, and each chip component I is temporarily fixed to the printed circuit board 15. . Multiple suction nozzles 1
The printed circuit board 15 on which a plurality of chip parts are simultaneously mounted by means of 3 is sent to the reflow furnace and the cream solder H
Are melted by heating, and each chip component I is soldered.

【0012】[0012]

【発明が解決しようとする課題】ここで前記工程により
製造されたチップ抵抗器Aの抵抗基板1は、図8と図9
に示すように、縦寸法hよりも幅寸法wが大きい平板形
状であり、また電極3a,3b,3cは、抵抗基板1の
表面1aと裏面1bおよび端面1c,1cのみ形成さ
れ、両側面1d,1dには形成されていない。そのた
め、前記ワンバイワン方式およびマルチマウント方式の
それぞれの部品実装作業にこのチップ抵抗器Aを適用す
ると以下に示す問題が生じる。
Here, the resistance substrate 1 of the chip resistor A manufactured by the above-described process is shown in FIGS.
As shown in FIG. 3, the electrodes 3a, 3b and 3c have a flat plate shape having a width dimension w larger than the vertical dimension h, and only the front surface 1a, the back surface 1b and the end surfaces 1c and 1c of the resistance substrate 1 are formed, and both side surfaces 1d , 1d are not formed. Therefore, if the chip resistor A is applied to the component mounting work of each of the one-by-one system and the multi-mount system, the following problems occur.

【0013】(a)まず上記チップ抵抗器Aをプリント
基板15上にランダムに供給した場合、このチップ抵抗
器Aは図10(a)に示すように抵抗基板1の表面1a
が上向きの姿勢、同図(b)に示す裏面1bが上向きの
姿勢、同図(c)に示す側面1dが上向きの姿勢の3通
りの姿勢が可能である。ここで図10(a)(b)の姿
勢で実装された場合には、クリーム半田H上に設置され
た状態にて安定性がよく、よってリフロー炉に移行する
までの間にチップ抵抗器Aが倒れる心配はない。ところ
が、図10(c)の姿勢で実装されたとすると、クリー
ム半田H上に設置された状態で不安定となり、リフロー
炉へ移行するまでの間に倒れる恐れがある。
(A) First, when the chip resistors A are randomly supplied onto the printed circuit board 15, the chip resistors A are provided on the surface 1a of the resistance substrate 1 as shown in FIG. 10 (a).
Is an upward posture, the back surface 1b shown in the same figure (b) is an upward posture, and the side surface 1d shown in the same figure (c) is an upward posture. Here, when the mounting is performed in the postures shown in FIGS. 10A and 10B, the stability is good in a state of being installed on the cream solder H, and therefore, the chip resistor A before the transfer to the reflow furnace. Don't worry about falling. However, if it is mounted in the posture shown in FIG. 10C, it becomes unstable in a state where it is installed on the cream solder H, and there is a risk that it will fall down before shifting to the reflow furnace.

【0014】(b)図14と図15はチップ抵抗器Aが
プリント基板15上に半田付けされるときの機能を示し
ている。図14は抵抗基板1の裏面1bがプリント基板
15に対面して実装された場合を示している。リフロー
炉にて加熱されると、クリーム半田Hは溶融して広がる
が、次の冷却工程にて広がった半田は収縮して凝固しよ
うとする。このとき図14に示すようにプリント基板1
5に対向する面に電極3bがあると、この電極3bが半
田の収縮により力F1,F2にてプリント基板基板15
に引き付けられる。また抵抗基板1の両端面に形成され
た電極3c,3cに付着した半田の収縮力により、F3
とF4で示す力が作用する。F3とF4はチップ部品A
を左右方向に引く力として作用するが、F1とF2によ
りチップ抵抗器Aを安定させようとする力が大きく作用
するため、チップ抵抗器Aは安定して半田付けされる。
これはチップ抵抗器Aが図10(b)に示す姿勢で実装
された場合も同じである。これに対し、図15に示すよ
うに、抵抗基板1の側面1dがプリント基板15に向け
られた姿勢でクリーム半田H上に実装され、そのままリ
フロー炉へ送られたとすると、抵抗基板1の側面1dに
は電極が形成されていないため、図14に示すF1,F
2の力が作用せず、端面の電極3c,3cに付着した半
田によりF3とF4に示す力のみが作用する。このF3
とF4の力のバランスが崩れると、図15にて破線で示
すように、チップ抵抗器Aが立ち上がる現象が生じる。
(B) FIGS. 14 and 15 show the function when the chip resistor A is soldered on the printed board 15. FIG. 14 shows a case where the back surface 1b of the resistance board 1 is mounted so as to face the printed board 15. When heated in the reflow furnace, the cream solder H melts and spreads, but the solder that spreads in the next cooling step contracts and solidifies. At this time, as shown in FIG.
If there is the electrode 3b on the surface facing the printed circuit board 5, the electrode 3b is forced by the contraction of the solder by the forces F1 and F2.
Be attracted to. Further, due to the contracting force of the solder attached to the electrodes 3c, 3c formed on both end surfaces of the resistance substrate 1, F3
And the force indicated by F4 acts. F3 and F4 are chip parts A
, But the force for stabilizing the chip resistor A by F1 and F2 largely acts, so that the chip resistor A is stably soldered.
This is the same when the chip resistor A is mounted in the posture shown in FIG. On the other hand, as shown in FIG. 15, assuming that the side surface 1d of the resistance substrate 1 is mounted on the cream solder H with the posture facing the printed board 15 and sent to the reflow furnace as it is, the side surface 1d of the resistance substrate 1 is assumed. Since no electrodes are formed on the F1 and F2 shown in FIG.
The force of 2 does not act, and only the forces indicated by F3 and F4 act by the solder attached to the electrodes 3c, 3c on the end faces. This F3
When the force balance between F4 and F4 is lost, the chip resistor A rises as shown by the broken line in FIG.

【0015】(c)上記のように、図8と図9に示す従
来のチップ抵抗器Aでは、プリント基板への実装姿勢に
制約がある。そのため前記ワンバイワン方式によりプリ
ント基板に自動マウントする場合には、図11に示すチ
ップ収納用テープ7の凹部7a内にチップ抵抗器Aを供
給するときに、チップ抵抗器Aの姿勢を判別して、抵抗
基板1の表面1aまたは裏面1bが上向きとなるように
して凹部7a内に収納する必要があり、判別のための作
業が余分に必要になる。また図8と図9に示す従来のチ
ップ抵抗器Aでは、抵抗基板1が直方体であるため、側
面1dの上下縁部には分割工程の際のバリが形成されや
すくなっている。よって図11に示すチップ収納用テー
プ7からチップ抵抗器Aを取り出す際、バリが紙テープ
に引っ掛かり、チップ抵抗器Aの取り出しミスが生じる
恐れがある。
(C) As described above, in the conventional chip resistor A shown in FIGS. 8 and 9, there are restrictions on the mounting posture on the printed circuit board. Therefore, in the case of automatically mounting on the printed circuit board by the one-by-one method, when the chip resistor A is supplied into the concave portion 7a of the chip housing tape 7 shown in FIG. 11, the attitude of the chip resistor A is determined, Since the front surface 1a or the back surface 1b of the resistance substrate 1 must be housed in the recess 7a so that it faces upward, extra work for discrimination is required. Moreover, in the conventional chip resistor A shown in FIGS. 8 and 9, since the resistance substrate 1 is a rectangular parallelepiped, burrs are easily formed at the upper and lower edges of the side surface 1d during the dividing step. Therefore, when the chip resistor A is taken out from the chip housing tape 7 shown in FIG. 11, burrs may be caught on the paper tape and the chip resistor A may be taken out incorrectly.

【0016】(d)また図12と図13に示したマルチ
マウント方式では、整列供給装置8においてチップ部品
を縦向きに整列させて落下させているだけであり、チッ
プ部品の表裏面や側面を判別したり、これらの面の方向
を規制する機能を有していない。よってこのマルチマウ
ント方式において図8と図9に示す従来のチップ抵抗器
Aを使用した場合、図12(a)のテンプレート11の
凹部11a内にチップ抵抗器Aが落下したときに、表面
1a、裏面1b、側面1dのいずれが下向きになるか解
らない。よってプリント基板基板15に、チップ抵抗器
Aが図15に示す横向き姿勢で実装されることが度々発
生し、前述のような問題が生じることになる。また抵抗
基板1の縁部に残るバリがテンプレート11の凹部11
aに引っ掛かることがあり、吸引ノズル13による部品
取り出しミスが生じる可能性がある。
(D) Further, in the multi-mount system shown in FIGS. 12 and 13, the chip feeding parts 8 are merely vertically aligned and dropped in the aligning and feeding device 8, and the front and back surfaces and side surfaces of the chip parts are dropped. It has no function to discriminate or regulate the direction of these surfaces. Therefore, when the conventional chip resistor A shown in FIGS. 8 and 9 is used in this multi-mount method, when the chip resistor A falls into the recess 11a of the template 11 of FIG. 12A, the surface 1a, It is unknown whether the back surface 1b or the side surface 1d faces downward. Therefore, the chip resistor A is often mounted on the printed circuit board 15 in the lateral orientation shown in FIG. 15, and the above-mentioned problem occurs. Also, burrs remaining on the edge of the resistance substrate 1 are recessed portions 11
There is a possibility of being caught by "a", which may cause an error in taking out the component by the suction nozzle 13.

【0017】したがって、現状では、図8や図9に示す
6面体の抵抗基板1を使用したチップ抵抗体Aはマルチ
マウント方式に適用することができず、実際のマルチマ
ウント方式では、姿勢方向の識別を必要としない円柱形
状のチップ部品のみが使用されていた。このマルチマウ
ント方式はプリント基板に複数種のチップ部品を同時に
実装できるためきわめて作業効率のよいものであるが、
この方式には前記円柱形状のチップ部品しか適用できな
いことになり、図8などに示す各型の抵抗器Aはワンバ
イワン方式の実装作業に頼らざるをえない。このワンバ
イワン方式の自動実装は、各部品ごとに順々に行わなけ
ればならないため、プリント基板への部品実装作業の全
工程が非常に多くなり、作業能率の低下の原因となって
いる。
Therefore, at present, the chip resistor A using the hexahedron resistance substrate 1 shown in FIGS. 8 and 9 cannot be applied to the multi-mount system, and in the actual multi-mount system, the direction of the posture direction is different. Only cylindrical chip parts that did not require identification were used. This multi-mount method is extremely efficient because it allows multiple types of chip components to be mounted on a printed circuit board at the same time.
Only the columnar chip parts can be applied to this method, and the resistor A of each type shown in FIG. 8 and the like must rely on the mounting work of the one-by-one method. Since this one-by-one method of automatic mounting must be performed for each part in order, the total number of steps for mounting parts on a printed circuit board is extremely large, which causes a reduction in work efficiency.

【0018】本発明は上記従来の課題を解決するもので
あり、実装姿勢の判別を不要とし、またどの姿勢で実装
されたとしても安定して半田付けできるようにしたチッ
プ抵抗器およびその製造方法を提供することを目的とし
ている。
The present invention solves the above-mentioned conventional problems, and eliminates the need to discriminate the mounting posture, and enables stable soldering regardless of the mounting posture, and a method of manufacturing the same. Is intended to provide.

【0019】[0019]

【課題を解決するための手段】本発明によるチップ抵抗
器は、抵抗基板に、表面および裏面と、表面と裏面のそ
れぞれの短辺に連続する一対の端部と、表面と裏面のそ
れぞれの長辺に連続する一対の側部とが形成され、この
抵抗基板の表面にはこの面の長辺に沿って延びる抵抗体
が形成され、且つ抵抗基板の前記表面と裏面と両端部お
よび両側部のそれぞれに、前記抵抗体の端部に導通され
る電極が形成されていることを特徴としている。また抵
抗基板の表面と裏面間の寸法と、両側部間の寸法とがほ
ぼ等しく形成することが好ましい。
A chip resistor according to the present invention comprises a resistance substrate, a front surface and a back surface, a pair of end portions continuous with short sides of the front surface and the back surface, and a length of each of the front surface and the back surface. A pair of side portions continuous to the side is formed, and a resistor extending along the long side of this surface is formed on the front surface of the resistance substrate, and the front surface and the back surface of the resistance substrate and both end portions and both side portions are formed. Each of them is characterized in that an electrode is formed which is electrically connected to the end of the resistor. Further, it is preferable that the dimension between the front surface and the back surface of the resistance substrate and the dimension between both side portions are substantially equal.

【0020】次に本発明によるチップ抵抗器の製造方法
は、表裏両面に、抵抗体の短辺を形成する第1の分離溝
と、長辺を形成する第2の分離溝とが交叉して複数条形
成されている平板材を使用し、以下の工程を有するもの
である。
Next, in the method for manufacturing the chip resistor according to the present invention, the first separation groove forming the short side of the resistor and the second separation groove forming the long side intersect each other on the front and back surfaces. A flat plate material having a plurality of strips is used, and the following steps are performed.

【0021】(1)前記平板材の表裏両面において、第
1の分離溝を含む帯状の領域に電極を形成し、このとき
帯状の領域内にある第1の分離溝と第2の分離溝の溝内
部にも同時に電極を形成する第1の電極形成工程、
(1) On both the front and back surfaces of the flat plate material, electrodes are formed in strip-shaped regions including the first separation grooves, and at this time, the first and second separation trenches in the strip-shaped regions are formed. A first electrode forming step in which electrodes are simultaneously formed in the groove,

【0022】(2)前記第1の電極形成工程の前または
後において、平板材の表面の分離溝に囲まれた面に電極
と導通される抵抗体を形成する工程、
(2) Before or after the first electrode forming step, a step of forming a resistor electrically connected to the electrode on the surface of the flat plate material surrounded by the separation groove,

【0023】(3)電極と抵抗体とが形成された平板材
を第1の分離溝により分離する分離工程、
(3) Separation step of separating the flat plate material on which the electrode and the resistor are formed by the first separation groove,

【0024】(4)第1の分離溝により分離された分離
面に電極を形成する第2の電極形成工程、
(4) A second electrode forming step of forming electrodes on the separation surface separated by the first separation groove,

【0025】(5)第2の電極形成工程の後に、第2の
分離溝から個々のチップ抵抗器を分割させる分割工程。
(5) A dividing step of dividing each chip resistor from the second separation groove after the second electrode forming step.

【0026】[0026]

【作用】上記のチップ抵抗器は、抵抗基板の表裏両面と
端部のみならず側部にも電極が形成されている。よって
この抵抗基板がどの向きで実装されても、電極がプリン
ト基板に向けられることになる。よってプリント基板に
向けられた電極が半田の収縮力により引かれることにな
り、どの姿勢であっても安定して半田付けされる。した
がってマルチマウント方式の自動実装などにも適用でき
るようになる。また抵抗基板の表裏面間の寸法と側部間
の寸法をほぼ同じにすることにより、プリント基板に対
しどの姿勢で実装されたとしても、安定して仮止めされ
ることになる。
In the above chip resistor, electrodes are formed not only on the front and back surfaces of the resistor substrate and on the side portions, but also on the side portions. Therefore, no matter which direction the resistor board is mounted, the electrodes are directed to the printed board. Therefore, the electrodes directed to the printed circuit board are pulled by the contraction force of the solder, and the solder is stably soldered in any posture. Therefore, it can be applied to automatic mounting of the multi-mount method. Further, by making the dimension between the front and back surfaces of the resistor substrate substantially the same as the dimension between the side portions, it is possible to stably and temporarily fix the resistor substrate, no matter which posture it is mounted on.

【0027】さらに、前記製造方法では、平板材の分離
溝を従来よりも深いものとし、抵抗基板の表面と裏面に
電極を形成する際に分離溝内に同時に電極を形成するこ
とにより、分離後の抵抗基板の側部となる部分にも電極
を形成することができる。よって従来の抵抗基板の製造
工程とほぼ同じ工程数にて、側部に電極を有するチップ
抵抗器を製造することが可能になる。
Further, in the above-mentioned manufacturing method, the separation groove of the flat plate material is deeper than the conventional one, and the electrodes are simultaneously formed in the separation groove when the electrodes are formed on the front surface and the back surface of the resistance substrate. The electrodes can be formed also on the side portions of the resistance substrate. Therefore, it becomes possible to manufacture the chip resistor having the electrodes on the side parts by substantially the same number of steps as the manufacturing steps of the conventional resistance substrate.

【0028】[0028]

【実施例】以下、本発明について図面を参照して説明す
る。図1は本発明のチップ抵抗器の一例を示している。
図1(a)はチップ抵抗器を表面を上向きにして示した
斜視図、同図(b)は裏面を上向きにして示した斜視図
である。このチップ抵抗器Dの抵抗基板20は、表面2
1および裏面22と、表面21と裏面22のそれぞれの
短辺に連続する一対の端部23,23と、表面21と裏
面22のそれぞれの長辺と連続する一対の側部23,2
3とを有している。それぞれの端部23には、この端部
23の全体の面積の一部分となる端面23aと、この端
面23aの上下部に形成された面取り部23b,23b
が形成されている。また側部24には、その全体の面積
の一部分となる側面24aとその上下部に形成された面
取り部24bとが形成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 shows an example of the chip resistor of the present invention.
1A is a perspective view showing the chip resistor with its front surface facing upward, and FIG. 1B is a perspective view showing its back surface facing upward. The resistance substrate 20 of this chip resistor D has a surface 2
1 and the back surface 22, a pair of end portions 23, 23 continuous with the respective short sides of the front surface 21 and the back surface 22, and a pair of side portions 23, 2 continuous with the respective long sides of the front surface 21 and the back surface 22.
3 and 3. Each of the end portions 23 has an end surface 23a which is a part of the total area of the end portion 23, and chamfered portions 23b, 23b formed on the upper and lower portions of the end surface 23a.
Are formed. Further, the side portion 24 is formed with a side surface 24a which is a part of the entire area thereof and a chamfered portion 24b formed on the upper and lower portions thereof.

【0029】各端部23に面取り部23bが形成され、
各側部24に面取り部24bが形成されている結果、抵
抗基板20は14面体形状となっている。また抵抗基板
20の表面21と裏面22との間の縦寸法h1と、側面
24a,24a間の幅寸法w1はほぼ等しくなってい
る。
A chamfer 23b is formed at each end 23,
As a result of forming the chamfered portion 24 b on each side portion 24, the resistance substrate 20 has a tetrahedral shape. The vertical dimension h1 between the front surface 21 and the back surface 22 of the resistance substrate 20 and the width dimension w1 between the side surfaces 24a, 24a are substantially equal.

【0030】この抵抗基板20の長手方向両端部には電
極部Eが形成されている。このそれぞれの電極部Eで
は、まず抵抗基板20の表面21に電極Eaが形成さ
れ、裏面22に電極Ebが形成されている。また端部2
3では端面23aと面取り部23bにかけて電極Ecが
形成され、側部24では面取り部24b,24bにそれ
ぞれ電極Edが形成されている。この各電極Ea,E
b,Ec,Edはそれぞれ連続し互いに導通している。
Electrode portions E are formed on both ends of the resistance substrate 20 in the longitudinal direction. In each of the electrode portions E, the electrode Ea is first formed on the front surface 21 of the resistance substrate 20, and the electrode Eb is formed on the back surface 22. Also the end 2
3, the electrode Ec is formed between the end surface 23a and the chamfered portion 23b, and the side portion 24 has the electrode Ed formed on the chamfered portions 24b and 24b. These electrodes Ea, E
b, Ec, and Ed are continuous and electrically connected to each other.

【0031】また抵抗基板20の表面21では前記電極
EaとEa間に渡って抵抗体Rが形成されている。さら
に図9に示した従来例と同様に電極Eaと抵抗体Rとが
ガラス材料によるオーバコート4にて覆われるが、図1
などではこのオーバコートの図示を省略している。
On the surface 21 of the resistance substrate 20, a resistor R is formed across the electrodes Ea. Further, as in the conventional example shown in FIG. 9, the electrode Ea and the resistor R are covered with the overcoat 4 made of a glass material.
Etc., the illustration of this overcoat is omitted.

【0032】次に上記チップ抵抗器Dの製造方法につい
て説明する。図4ないし図6は前記チップ抵抗器Dの製
造方法を工程別に示している。まず従来と同様にセラミ
ック粉を主成分としバインダ樹脂などを含んだスラリを
薄板状に延ばしてグリーンシートを形成する。このグリ
ーンシートの状態で、プレス加工により表裏両面に複数
条の溝を交叉させて形成し、これを焼成して、図4に示
す硬質セラミックの平板材30を形成する。
Next, a method for manufacturing the chip resistor D will be described. 4 to 6 show a method of manufacturing the chip resistor D for each step. First, as in the conventional case, a slurry containing ceramic powder as a main component and containing a binder resin is spread into a thin plate to form a green sheet. In the state of this green sheet, a plurality of grooves are formed on both the front and back sides by press working, and this is fired to form a hard ceramic flat plate material 30 shown in FIG.

【0033】この平板材30には前記グリーンシートで
のプレス成形により、表裏両面に複数の第1の分離溝3
1と第2の分離溝32とが形成されている。この第1の
分離溝31と第2の分離溝32は断面V字状である。従
来のチップ抵抗器Aの製造工程において図16に示す平
板材Bに形成される分離線5と6は非常に浅いものであ
るが、図4に示す平板材30では、第1の分離溝31と
第2の分離溝32が共に深くなっており、幅a1と深さ
b1の双方において大きなものとなっている。
A plurality of first separation grooves 3 are formed on the front and back surfaces of the flat plate material 30 by press molding with the green sheet.
The first and second separation grooves 32 are formed. The first separation groove 31 and the second separation groove 32 have a V-shaped cross section. In the conventional manufacturing process of the chip resistor A, the separation lines 5 and 6 formed on the flat plate material B shown in FIG. 16 are very shallow, but in the flat plate material 30 shown in FIG. 4, the first separation groove 31 is formed. And the second separation groove 32 are both deep, and are large in both width a1 and depth b1.

【0034】表裏両面の各分離溝31と32の深さb1
は、図1に示す側面24aと面取り部24bとの面積比
に関係するものであり、よって電極Edの面積にも関係
する。この実施例におけるチップ抵抗器Dは、側部24
がプリント基板に向けて実装されたときに、半田により
電極Ed部分が十分な力によりプリント基板に固着され
ることを目的のひとつとしているものであり、この電極
Edの面積はある程度広くすることが必要である。よっ
て前記分離溝31と32の深さb1は、平板材30の厚
さ寸法h1の1/4以上であることが好ましく、さらに
好ましくは、深さb1が厚さ寸法h1の1/3以上であ
る。ただしこの深さ寸法b1はh1の1/4以上である
ことに限定されるものではなく、側部24の電極Edに
付着した半田によりプリント基板に十分な強度で引き付
けられる範囲であれば、深さb1がh1の1/4以下で
あってもよい。また分離溝31と32の開口端の幅寸法
a1は、図5に示す第1の電極形成工程において、溝内
部に電極層が十分に浸透できる大きさであることが必要
である。
Depth b1 of the separation grooves 31 and 32 on the front and back sides
Relates to the area ratio between the side surface 24a and the chamfered portion 24b shown in FIG. 1, and therefore also relates to the area of the electrode Ed. The chip resistor D in this embodiment has a side portion 24.
One of the purposes is to fix the electrode Ed portion to the printed circuit board with sufficient force by soldering when is mounted on the printed circuit board. The area of the electrode Ed can be widened to some extent. is necessary. Therefore, the depth b1 of the separation grooves 31 and 32 is preferably 1/4 or more of the thickness dimension h1 of the flat plate material 30, and more preferably, the depth b1 is 1/3 or more of the thickness dimension h1. is there. However, the depth dimension b1 is not limited to ¼ or more of h1, and the depth dimension b1 is not limited as long as it is within a range in which the solder attached to the electrode Ed of the side portion 24 can be attracted to the printed board with sufficient strength. The height b1 may be 1/4 or less of h1. Further, the width dimension a1 of the opening ends of the separation grooves 31 and 32 needs to be a size that allows the electrode layer to sufficiently penetrate into the inside of the groove in the first electrode forming step shown in FIG.

【0035】図5は第1の電極形成工程を示している。
この第1の電極形成工程では、平板材30の表面30a
と裏面30bに帯状の電極層Eoが形成される。この電
極層Eoは、金合金などの電極材料がスクリーン印刷な
どにより印刷されて形成される。電極層Eoは、平板材
30の表面30aと裏面30bにおいて、第1の分離溝
31を含む所定幅の帯状の領域に形成される。この電極
層Eoは、平板材30の表面30aと裏面30bのみな
らず前記帯状の領域内にある第1の分離溝31の内面と
第2の分離溝32の内面にも浸透してこれらの分離溝3
1と32のV字面の全面に形成される。平板材30にお
いて第1の分離溝31と第2の分離溝32とで囲まれた
部分が後に分割されて前記抵抗基板20となるが、前記
電極層Eoを形成することにより、図1に示す抵抗基板
20において表面と裏面の各電極Ea,Eb、端部の電
極Ecのうちの面取り部23b部分の電極Ec1、さら
に側部24の面取り部24bの電極Ed,Edがそれぞ
れ形成される。
FIG. 5 shows the first electrode forming step.
In this first electrode forming step, the surface 30a of the flat plate material 30 is formed.
And the strip-shaped electrode layer Eo is formed on the back surface 30b. The electrode layer Eo is formed by printing an electrode material such as a gold alloy by screen printing or the like. The electrode layer Eo is formed on the front surface 30a and the back surface 30b of the flat plate member 30 in a band-shaped region having a predetermined width including the first separation groove 31. The electrode layer Eo permeates not only the front surface 30a and the back surface 30b of the flat plate material 30 but also the inner surfaces of the first separation groove 31 and the second separation groove 32 in the strip-shaped region to separate them. Groove 3
It is formed on the entire V-shaped surfaces 1 and 32. The portion surrounded by the first separation groove 31 and the second separation groove 32 in the flat plate material 30 is later divided to become the resistance substrate 20, and by forming the electrode layer Eo, it is shown in FIG. The electrodes Ea and Eb on the front surface and the back surface, the electrode Ec1 on the chamfered portion 23b of the end electrodes Ec, and the electrodes Ed and Ed on the chamfered portion 24b on the side portion 24 are formed on the resistance substrate 20, respectively.

【0036】次に、上記第1の電極形成工程の後または
前に抵抗体Rが形成される。この抵抗体Rは、カーボン
などを主体とする抵抗材料を用いて印刷工程により形成
される。図5ではこの抵抗体Rを図示していないが、こ
の抵抗体Rは、図6に示すように、分離溝31と32と
で囲まれている表面領域において、電極EaとEaとに
渡って形成される。さらに図示省略しているが、電極E
aの一部と抵抗体Rとがガラス材料のオーバコート(図
9の符号4と同じもの)により覆われる。
Next, the resistor R is formed after or before the first electrode forming step. The resistor R is formed by a printing process using a resistance material mainly composed of carbon or the like. Although the resistor R is not shown in FIG. 5, the resistor R extends over the electrodes Ea and Ea in the surface region surrounded by the separation grooves 31 and 32 as shown in FIG. It is formed. Further, although not shown, the electrode E
Part of a and the resistor R are covered with an overcoat of glass material (the same as reference numeral 4 in FIG. 9).

【0037】上記の電極、抵抗体、オーバコートは図5
に示す平板材30に対して形成されるが、これらが形成
された後に、第1の分離溝31により平板材30が分割
される。この分割されたセラミック分割板30−1を図
6に示している。この分割板30−1の分割面では、第
1の分割溝31のV字面(面取り部)にのみ電極Ec1
が形成され、分離された側面23a−1には電極が形成
されていない。そこで第2の電極形成工程では、セラミ
ック分割板30−1に対し、図6において(ロ)で示す
両側方からさらに電極が印刷形成される。この第2の電
極形成工程により、前記電極Ec1を含む分割面全面に
電極が形成される。これが図1に示す端部23の電極E
cとなる。前記電極形成工程の後に、第2の分割溝32
によりセラミック分割板30−1をさらに分離すること
により、図1に示す個々のチップ抵抗器Dが分割され
る。
The above electrodes, resistors and overcoat are shown in FIG.
The flat plate material 30 is formed on the flat plate material 30 shown in (1), but after these are formed, the flat plate material 30 is divided by the first separation groove 31. The divided ceramic division plate 30-1 is shown in FIG. On the division surface of the division plate 30-1, the electrode Ec1 is formed only on the V-shaped surface (chamfered portion) of the first division groove 31.
Is formed, and no electrode is formed on the separated side surface 23a-1. Therefore, in the second electrode forming step, electrodes are further printed and formed on the ceramic division plate 30-1 from both sides shown by (B) in FIG. By this second electrode forming step, electrodes are formed on the entire divided surface including the electrode Ec1. This is the electrode E at the end 23 shown in FIG.
c. After the electrode formation step, the second dividing groove 32 is formed.
By further separating the ceramic division plate 30-1 by the above, the individual chip resistors D shown in FIG. 1 are divided.

【0038】次に、前記チップ抵抗器Dは上記のように
両側部24の面取り部24bに電極Edが形成され、ま
た縦寸法h1と幅寸法w1がほぼ同じとなっているた
め、図8の従来例で説明したチップ抵抗器Aを自動マウ
ントするときのような姿勢方向の判別が不要となる。
Next, in the chip resistor D, the electrodes Ed are formed on the chamfered portions 24b of the both side portions 24 as described above, and the vertical dimension h1 and the width dimension w1 are substantially the same. It is not necessary to determine the posture direction as in the case of automatically mounting the chip resistor A described in the conventional example.

【0039】まず、前記のように縦寸法h1と幅寸法w
1がほぼ同じであるため、このチップ抵抗器Dがプリン
ト基板15に実装されるときの姿勢は、図2(a)に示
すように表面21が上向きであっても、同図(b)に示
すように表面21が横向きであっても、置いたときの安
定度はほぼ同じであり、図10(c)に示したような従
来の不自然な姿勢にはならない。
First, as described above, the vertical dimension h1 and the width dimension w.
1 is almost the same, the posture when the chip resistor D is mounted on the printed circuit board 15 is as shown in FIG. 2B even if the surface 21 is upward as shown in FIG. As shown, even when the surface 21 is oriented sideways, the stability when placed is almost the same, and the conventional unnatural posture as shown in FIG. 10C does not occur.

【0040】さらに図3に示すように、抵抗基板20の
側部24が下向きの姿勢でプリント基板15上のクリー
ム半田Hに設置された場合についても安定して半田付け
される。すなわちプリント基板15上にチップ抵抗器D
がマウントされた後に、リフロー炉によりクリーム半田
Hが加熱溶融され一旦半田が広がり、さらに冷却により
半田が収縮しようとするが、このとき側部24に形成さ
れている電極Edが半田Hに付着するため、半田の収縮
によりこの電極Edがプリント基板15の方向へ力F1
とF2により引き付けられる。よって端部の電極Ecが
半田によりF3とF4で示すように左右方向へ引かれて
も、前記F1とF2の力が作用するため、図15にて破
線で示すように、チップ抵抗器が立ち上がるような現象
は生じなくなる。これは、抵抗基板20の表面21と裏
面22がプリント基板15に向けられて実装された場合
においても同じである。
Further, as shown in FIG. 3, even when the side portion 24 of the resistance substrate 20 is placed on the cream solder H on the printed circuit board 15 in a downward posture, the soldering is stably performed. That is, the chip resistor D is placed on the printed circuit board 15.
After mounting, the cream solder H is heated and melted by the reflow furnace, the solder once spreads, and the solder tries to contract due to cooling, but at this time, the electrode Ed formed on the side portion 24 adheres to the solder H. Therefore, due to the contraction of the solder, this electrode Ed causes a force F1 toward the printed board 15.
And attracted by F2. Therefore, even if the electrode Ec at the end portion is pulled in the left-right direction by the solder as indicated by F3 and F4, the forces of F1 and F2 act, and the chip resistor rises as indicated by the broken line in FIG. Such a phenomenon does not occur. This is the same even when the front surface 21 and the back surface 22 of the resistance substrate 20 are mounted so as to face the printed circuit board 15.

【0041】この実施例におけるチップ抵抗器Dは、実
装する際の姿勢方向がどちら向きであってもよいため、
実装作業において、図8に示す従来例のような姿勢方向
の判別が不要となる。よって例えば図11にて説明した
ワンバイワン方式の自動実装において、チップ収納用テ
ープ7の凹部7a内にチップ抵抗器Dを収納する際に、
姿勢方向は任意でよくなり、判別作業が不要になる分だ
け段取り作業を簡単にすることができる。
Since the chip resistor D in this embodiment may be mounted in either orientation,
In the mounting work, it is not necessary to determine the posture direction as in the conventional example shown in FIG. Therefore, for example, in the one-by-one automatic mounting described in FIG. 11, when the chip resistor D is stored in the recess 7a of the chip storage tape 7,
The posture direction can be set arbitrarily, and the setup work can be simplified because the determination work is unnecessary.

【0042】さらに上記実施例のチップ抵抗器Dは、図
12と図13に示すマルチマウント方式による自動実装
にも適用できる。図1に示すようにこのチップ抵抗器D
は、縦寸法h1と幅寸法w1がほぼ同一であるため、整
列供給装置8に投入されたチップ抵抗器Dが整列供給さ
れる場合に、円柱形状のチップ部品とほぼ同等に扱うこ
とができる。また姿勢方向の判別が不要であるため、チ
ューブ9からテンプレート11の収納凹部11a内に落
下させられたときに落下後の姿勢がどの方向でもよく、
そのまま吸引ノズル13により取り出してプリント基板
15に実装すればよいことになる。
Further, the chip resistor D of the above embodiment can be applied to automatic mounting by the multi-mount method shown in FIGS. 12 and 13. As shown in FIG. 1, this chip resistor D
Since the vertical dimension h1 and the width dimension w1 are substantially the same, when the chip resistors D thrown into the alignment supply device 8 are aligned and supplied, they can be treated almost the same as a columnar chip component. Further, since it is not necessary to discriminate the posture direction, the posture after dropping from the tube 9 into the storage recess 11a of the template 11 may be any direction,
The suction nozzle 13 may be taken out as it is and mounted on the printed circuit board 15.

【0043】また図1に示すように、抵抗基板20には
面取り部23bと24bが形成されているため、表面2
1と裏面22の縁部に基板分割の際のバリが現れること
がない。よって図11に示すチップ収納用テープ7また
は図12に示すテンプレート11からチップ抵抗器Dが
取り出されるときに、バリの引っ掛かりにより取り出し
ミスが生じることもない。なお、前記実施例では、図4
に示すように、平板材30にV字形状の分割溝31と3
2が形成されたが、図7に示すように、分割溝31と3
2の内面を曲面形状にしてもよい。
Further, as shown in FIG. 1, since the resistance substrate 20 has chamfered portions 23b and 24b, the surface 2
No burrs appear at the edges of the first and rear surfaces 22 when the substrate is divided. Therefore, when the chip resistor D is taken out from the chip housing tape 7 shown in FIG. 11 or the template 11 shown in FIG. Incidentally, in the above-mentioned embodiment, as shown in FIG.
As shown in FIG.
2 was formed, but as shown in FIG. 7, the dividing grooves 31 and 3 were formed.
The inner surface of 2 may be curved.

【0044】[0044]

【発明の効果】以上のように請求項1記載の発明では、
抵抗基板の表裏面と端部のみならず側部にも電極が形成
されているため、この側部がプリント基板に向けられて
実装されたとしても、安定した半田付けができる。
As described above, according to the invention of claim 1,
Since the electrodes are formed not only on the front and back surfaces and the ends of the resistance substrate but also on the sides, stable soldering can be performed even when the sides are mounted toward the printed circuit board.

【0045】請求項2記載の発明では、抵抗基板の表裏
面間の寸法と側部間の寸法がほぼ同じであるため、プリ
ント基板にマウントされたときどの姿勢であっても安定
して仮止めされる。またマルチマウント方式の自動実装
作業においても円柱形状のチップ部品と同様に扱うこと
ができる。
According to the second aspect of the present invention, since the dimension between the front and back surfaces of the resistance substrate and the dimension between the side portions are substantially the same, the temporary fixing is stable regardless of the posture when mounted on the printed circuit board. To be done. Further, even in the multi-mount type automatic mounting work, it can be handled in the same manner as a cylindrical chip component.

【0046】請求項3記載の発明では、帯状の領域に電
極を形成する際に分割溝内に電極を浸透させて、抵抗基
板の側部電極を形成しているため、抵抗基板の表面と裏
面での電極形成作業において同時に側部の電極を形成す
ることが可能になる。
According to the third aspect of the invention, when the electrodes are formed in the strip-shaped region, the electrodes are permeated into the dividing grooves to form the side electrodes of the resistance substrate. Therefore, the front surface and the back surface of the resistance substrate are formed. It becomes possible to form the electrodes on the side portions at the same time in the electrode forming work.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明によるチップ抵抗器を表面を上
側にして示した斜視図、(b)は同じく裏面を上向きに
して示した斜視図、
FIG. 1A is a perspective view showing a chip resistor according to the present invention with its front surface facing upward, and FIG. 1B is a perspective view showing its back surface facing upward.

【図2】(a)(b)はチップ抵抗器がプリント基板に
設置されるときの姿勢を示す斜視図、
2A and 2B are perspective views showing a posture when a chip resistor is installed on a printed circuit board,

【図3】本発明によるチップ抵抗器が横向き姿勢でプリ
ント基板に設置されたときの半田付け機能を示す断面
図、
FIG. 3 is a cross-sectional view showing a soldering function when the chip resistor according to the present invention is installed on a printed circuit board in a horizontal posture.

【図4】本発明によるチップ抵抗器の製造工程を示す平
板材の斜視図、
FIG. 4 is a perspective view of a flat plate material showing a manufacturing process of a chip resistor according to the present invention;

【図5】上記平板材に対する第1の電極形成工程を示す
斜視図、
FIG. 5 is a perspective view showing a first electrode forming step for the flat plate material,

【図6】第1の分割溝により分割されたセラミック分割
板を示す斜視図、
FIG. 6 is a perspective view showing a ceramic division plate divided by a first division groove;

【図7】分割溝の他の形状を示す側面図、FIG. 7 is a side view showing another shape of the dividing groove,

【図8】従来のチップ抵抗器を示す斜視図、FIG. 8 is a perspective view showing a conventional chip resistor,

【図9】従来のチップ抵抗器の断面図、FIG. 9 is a cross-sectional view of a conventional chip resistor,

【図10】(a)(b)(c)は従来のチップ抵抗器が
プリント基板に設置されるときの姿勢を示す斜視図、
10 (a), (b) and (c) are perspective views showing postures when a conventional chip resistor is installed on a printed circuit board,

【図11】チップ部品をワンバイワン方式により自動実
装する場合のチップ収納用テープを示す断面図、
FIG. 11 is a cross-sectional view showing a chip storage tape when chip components are automatically mounted by a one-by-one method.

【図12】(a)(b)(c)はマルチマウント方式に
よるチップ部品の実装作業を示す工程説明図、
12 (a), (b) and (c) are process explanatory views showing a mounting work of a chip component by a multi-mount method,

【図13】マルチマウント方式に使用される整列供給装
置の内部構造を示す断面図、
FIG. 13 is a cross-sectional view showing the internal structure of an alignment and supply device used in the multi-mount method.

【図14】従来のチップ抵抗器が正常な姿勢で実装され
た場合の半田付け作業を示す断面図、
FIG. 14 is a cross-sectional view showing a soldering operation when a conventional chip resistor is mounted in a normal posture,

【図15】従来のチップ抵抗器が異常な姿勢で実装され
た場合の半田付け作業を示す断面図、
FIG. 15 is a cross-sectional view showing a soldering operation when a conventional chip resistor is mounted in an abnormal posture.

【図16】従来のチップ抵抗器の製造工程を示す平板材
の斜視図、
FIG. 16 is a perspective view of a flat plate material showing a manufacturing process of a conventional chip resistor;

【図17】上記平板材に電極と抵抗体を形成する工程を
示す斜視図、
FIG. 17 is a perspective view showing a step of forming electrodes and resistors on the flat plate material;

【図18】(a)は従来の平板材から分割されたセラミ
ック分割板を表面を上向きにして示す斜視図、(b)は
同じく裏面を上向きにして示した斜視図、
FIG. 18 (a) is a perspective view showing a ceramic division plate divided from a conventional flat plate material with its front surface facing upward, and FIG. 18 (b) is a perspective view showing the same rear surface upward.

【符号の説明】[Explanation of symbols]

D チップ抵抗器 E 電極部 Ea,Eb,Ec,Ed 電極 R 抵抗体 20 抵抗基板 21 表面 22 裏面 23 端部 23a 端面 23b 面取り部 24 側部 24a 側面 24b 面取り部 30 平板材 30−1 セラミック分割板 31 第1の分離溝 32 第2の分離溝 D Chip resistor E Electrode part Ea, Eb, Ec, Ed electrode R Resistor 20 Resistive substrate 21 Front surface 22 Back surface 23 End 23a End face 23b Chamfer 24 Side 24a Side 24b Chamfer 30 Flat plate 30-1 Ceramic division plate 31 first separation groove 32 second separation groove

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 抵抗基板に、表面および裏面と、表面と
裏面のそれぞれの短辺に連続する一対の端部と、表面と
裏面のそれぞれの長辺に連続する一対の側部とが形成さ
れ、この抵抗基板の表面にはこの面の長辺に沿って延び
る抵抗体が形成され、且つ抵抗基板の前記表面と裏面と
両端部および両側部のそれぞれに、前記抵抗体の端部に
導通される電極が形成されていることを特徴とするチッ
プ抵抗器。
1. A resistance substrate is formed with a front surface and a back surface, a pair of end portions continuous with respective short sides of the front surface and the back surface, and a pair of side portions continuous with respective long sides of the front surface and the back surface. A resistor body is formed on the surface of the resistor substrate, the resistor body extending along the long side of the face, and the resistor substrate is electrically connected to the front and back surfaces, both ends and both sides of the resistor substrate. A chip resistor having an electrode formed thereon.
【請求項2】 抵抗基板の表面と裏面間の寸法と、両側
部間の寸法とがほぼ等しく形成されている請求項1記載
のチップ抵抗器。
2. The chip resistor according to claim 1, wherein a dimension between the front surface and the back surface of the resistance substrate and a dimension between both side portions are formed to be substantially equal to each other.
【請求項3】 表裏両面に、抵抗体の短辺を形成する第
1の分離溝と、長辺を形成する第2の分離溝とが交叉し
て複数条形成されている平板材を使用し、以下の工程に
よりチップ抵抗器を製造する方法。 (1)前記平板材の表裏両面において、第1の分離溝を
含む帯状の領域に電極を形成し、このとき帯状の領域内
にある第1の分離溝と第2の分離溝の溝内部にも同時に
電極を形成する第1の電極形成工程、 (2)前記第1の電極形成工程の前または後において、
平板材の表面の分離溝に囲まれた面に電極と導通される
抵抗体を形成する工程、 (3)電極と抵抗体とが形成された平板材を第1の分離
溝により分離する分離工程、 (4)第1の分離溝により分離された分離面に電極を形
成する第2の電極形成工程、 (5)第2の電極形成工程の後に、第2の分離溝から個
々のチップ抵抗器を分割させる分割工程。
3. A flat plate material having a plurality of strips formed by intersecting a first separation groove forming a short side of a resistor and a second separation groove forming a long side of the resistor on both front and back surfaces. , A method of manufacturing a chip resistor by the following steps. (1) On both front and back surfaces of the flat plate material, electrodes are formed in strip-shaped regions including the first separation groove, and inside the first separation groove and the second separation groove in the strip-shaped region at this time. A second electrode forming step of simultaneously forming electrodes, (2) before or after the first electrode forming step,
A step of forming a resistor which is electrically connected to the electrode on the surface of the flat plate material surrounded by the separation groove, and (3) a separation step of separating the flat plate material having the electrode and the resistor formed therein by the first separation groove. (4) A second electrode forming step of forming electrodes on the separation surface separated by the first separating groove, (5) After the second electrode forming step, individual chip resistors are formed from the second separating groove. A dividing step for dividing the.
JP4207133A 1992-07-10 1992-07-10 Chip resistor and its manufacturing method Pending JPH0629102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4207133A JPH0629102A (en) 1992-07-10 1992-07-10 Chip resistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4207133A JPH0629102A (en) 1992-07-10 1992-07-10 Chip resistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH0629102A true JPH0629102A (en) 1994-02-04

Family

ID=16534745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4207133A Pending JPH0629102A (en) 1992-07-10 1992-07-10 Chip resistor and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH0629102A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1018750A1 (en) * 1997-07-03 2000-07-12 Matsushita Electric Industrial Co., Ltd. Resistor and method of producing the same
US6787884B2 (en) 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
JP2006024767A (en) * 2004-07-08 2006-01-26 Koa Corp Manufacturing method of chip resistor
JP2006216861A (en) * 2005-02-04 2006-08-17 Taiyosha Electric Co Ltd Component for network
WO2006132131A1 (en) * 2005-06-06 2006-12-14 Koa Corporation Chip resistor and its manufacturing method
JP2009123897A (en) * 2007-11-14 2009-06-04 Tdk Corp Ceramic electronic part, its manufacturing method and its packaging method
US20130271945A1 (en) 2004-02-06 2013-10-17 Nikon Corporation Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method
JP2018139248A (en) * 2017-02-24 2018-09-06 パナソニックIpマネジメント株式会社 Mounting structure of chip resistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109702A (en) * 1987-10-22 1989-04-26 Hokuriku Denki Kogyo Kk Chip resistor
JPH02222103A (en) * 1989-02-22 1990-09-04 Rohm Co Ltd Manufacture of chip type resistor
JPH05135902A (en) * 1991-11-15 1993-06-01 Matsushita Electric Ind Co Ltd Rectangular type chip resistor and manufacture thereof
JP3096001B2 (en) * 1996-05-28 2000-10-10 トヨタ自動車株式会社 Straightening method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109702A (en) * 1987-10-22 1989-04-26 Hokuriku Denki Kogyo Kk Chip resistor
JPH02222103A (en) * 1989-02-22 1990-09-04 Rohm Co Ltd Manufacture of chip type resistor
JPH05135902A (en) * 1991-11-15 1993-06-01 Matsushita Electric Ind Co Ltd Rectangular type chip resistor and manufacture thereof
JP3096001B2 (en) * 1996-05-28 2000-10-10 トヨタ自動車株式会社 Straightening method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1018750A1 (en) * 1997-07-03 2000-07-12 Matsushita Electric Industrial Co., Ltd. Resistor and method of producing the same
EP1018750A4 (en) * 1997-07-03 2008-02-27 Matsushita Electric Ind Co Ltd Resistor and method of producing the same
US6787884B2 (en) 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
US7140104B2 (en) 2002-05-30 2006-11-28 Matsushita Electric Industrial Co., Ltd. Method of producing circuit component built-in module with embedded circuit component
US20130271945A1 (en) 2004-02-06 2013-10-17 Nikon Corporation Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method
US10234770B2 (en) 2004-02-06 2019-03-19 Nikon Corporation Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method
JP2006024767A (en) * 2004-07-08 2006-01-26 Koa Corp Manufacturing method of chip resistor
JP2006216861A (en) * 2005-02-04 2006-08-17 Taiyosha Electric Co Ltd Component for network
WO2006132131A1 (en) * 2005-06-06 2006-12-14 Koa Corporation Chip resistor and its manufacturing method
JP2009123897A (en) * 2007-11-14 2009-06-04 Tdk Corp Ceramic electronic part, its manufacturing method and its packaging method
JP2018139248A (en) * 2017-02-24 2018-09-06 パナソニックIpマネジメント株式会社 Mounting structure of chip resistor

Similar Documents

Publication Publication Date Title
US5984692A (en) Board stacking connector chip and tape cartridge containing the chip
US4852227A (en) Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
EP1115129B1 (en) Multilayer capacitor
US7735713B2 (en) Method for mounting chip component and circuit board
JPS63500277A (en) Connector system compatible with surface mounts with mechanical integrity
JPH0629102A (en) Chip resistor and its manufacturing method
JPH1041027A (en) Surface mounted connector
EP0996322B1 (en) Electronic circuit unit comprising a circuit board useful for mobile phones or the like, and a method of manufacturing the same
US20090284940A1 (en) Alignment plate
DE112006001849T5 (en) Method for mounting electronic components
US4336419A (en) Construction for mounting plate-like electric parts
TWI410010B (en) Electrical connector for use in soldering operations
US20090284939A1 (en) Alignment plate
JPH0537271A (en) Electrode forming method for chip parts
JPH0615424Y2 (en) Connector mounting structure
EP0245677B1 (en) A method of soldering
JP7110610B2 (en) printed circuit board
JPH08298362A (en) Circuit board for surface mount
JPH11204313A (en) Electronic component and manufacture thereof
JPS61230301A (en) Square chip resistor
JP3191445B2 (en) How to mount electronic components on printed circuit boards
JPS6341003A (en) Manufacture of chip electronic parts
JPH0445274Y2 (en)
JPH0718475U (en) Printed wiring board
JPS63177581A (en) Printed wiring pattern