JP2006024767A - Manufacturing method of chip resistor - Google Patents
Manufacturing method of chip resistor Download PDFInfo
- Publication number
- JP2006024767A JP2006024767A JP2004201863A JP2004201863A JP2006024767A JP 2006024767 A JP2006024767 A JP 2006024767A JP 2004201863 A JP2004201863 A JP 2004201863A JP 2004201863 A JP2004201863 A JP 2004201863A JP 2006024767 A JP2006024767 A JP 2006024767A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- dividing
- strip
- substrate
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
Description
本発明は、チップ抵抗器の製造方法に係り、特に、プリント基板への実装性が向上した微小サイズのチップ抵抗器の製造方法に関する。 The present invention relates to a method of manufacturing a chip resistor, and more particularly, to a method of manufacturing a micro-sized chip resistor with improved mountability on a printed circuit board.
チップ抵抗器は、アルミナ等の角形絶縁基板の上面側両端部に電極を備え、該電極間に抵抗体を配置し、該抵抗体を保護膜で被覆するとともに、上記角形絶縁基板の両端部の上下面及び端面に上記上面電極に接続する電極を備えたものである。係るチップ抵抗器のサイズは、年々微細化する傾向にあり、例えば、長さ×幅が、1.6mm×0.8mm、1.0mm×0.5mm、0.6mm×0.3mm、等と微細化する傾向にある。 The chip resistor is provided with electrodes at both ends on the upper surface side of a rectangular insulating substrate such as alumina, a resistor is disposed between the electrodes, the resistor is covered with a protective film, and both ends of the rectangular insulating substrate are covered. Electrodes connected to the upper surface electrode are provided on the upper and lower surfaces and the end surface. The size of the chip resistor tends to be finer year by year. For example, the length × width is 1.6 mm × 0.8 mm, 1.0 mm × 0.5 mm, 0.6 mm × 0.3 mm, etc. It tends to be miniaturized.
チップ抵抗器をプリント基板上に高密度実装するに際して、チップ抵抗器の裏面側電極(主面)がはんだ接続により固定されず、チップ抵抗器の側面がプリント基板のランドにはんだ接続により固定されてしまう、いわゆる側面実装となる場合が生じる。このため、チップ抵抗器の側面に電極を設け、いわゆる側面実装に対応することが提案されている(特許文献1参照)。
ところで、いわゆる側面実装に対応するためには、チップ抵抗器の側面の上下面電極に対応する位置に、十分な大きさの電極を精度良く形成することが必要である。しかしながら、上記公報に提案された方法では、十分な大きさの電極を精度良く、且つ単純な製造工程で良好な歩留まりで形成するには十分ではないという課題があった。 By the way, in order to cope with so-called side mounting, it is necessary to accurately form a sufficiently large electrode at a position corresponding to the upper and lower electrodes on the side surface of the chip resistor. However, the method proposed in the above publication has a problem that it is not sufficient to form a sufficiently large electrode with high accuracy and a good yield with a simple manufacturing process.
本発明は、上述した事情に鑑みて為されたもので、端面電極の形成と同時に精度良く且つ安定に側面電極を形成することができるチップ抵抗器の製造方法を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a chip resistor manufacturing method capable of forming a side electrode with high accuracy and stability simultaneously with the formation of an end face electrode.
本発明のチップ抵抗器の製造方法は、短冊状に分割する分割溝Aと個片状に分割する分割溝Bとが形成された大判基板を準備し、前記大判基板に上面電極およびこれに接続された抵抗体を形成し、前記抵抗体を覆う保護膜を形成し、前記分割溝Aに沿って大判基板を分割して短冊状基板を形成し、分割溝Aに沿って分割することによって露出した短冊状基板の端面にスパッタリングを施し、短冊状基板の端面および分割溝Bの内部に金属膜を析出させ、端面電極とともに側面電極を形成することを特徴とするものである。 The manufacturing method of the chip resistor according to the present invention is to prepare a large substrate on which a divided groove A divided into strips and a divided groove B divided into individual pieces are formed, and the upper substrate is connected to the large substrate. The resistor is formed, a protective film covering the resistor is formed, the large substrate is divided along the dividing groove A to form a strip-shaped substrate, and exposed by dividing along the dividing groove A. Sputtering is performed on the end surface of the strip-shaped substrate, and a metal film is deposited on the end surface of the strip-shaped substrate and the inside of the dividing groove B to form a side electrode together with the end surface electrode.
ここで、前記大判基板の厚みに対して、大判基板の両面に形成された分割溝Bの深さの合計値の比は、1/2〜1/3であることが好ましく、また、前記側面電極の大きさを、前記スパッタリングの時間で制御することが好ましい。 Here, the ratio of the total value of the depths of the dividing grooves B formed on both surfaces of the large substrate with respect to the thickness of the large substrate is preferably 1/2 to 1/3. The size of the electrode is preferably controlled by the sputtering time.
この発明によれば、短冊状基板の端面にスパッタリングを施し、短冊状基板の端面および分割溝Bの内部に金属膜を析出させ、端面電極とともに側面電極を形成するので、前記側面電極の大きさを、前記スパッタリングの時間で制御することができる。このため、端面電極の形成と同時に精度良く且つ安定に側面電極を形成することができる。そして、スパッタリングによる金属膜は極めて薄いので、分割溝Bに沿って短冊状基板を分割するに際して、割れ難くなるなどの支障を生じることがない。すなわち、側面電極として十分な大きさの電極を、精度良く、且つ単純な製造工程で、また良好な歩留まりで形成することができる。 According to this invention, the end surface of the strip-shaped substrate is sputtered, the metal film is deposited inside the end surface of the strip-shaped substrate and the dividing groove B, and the side surface electrode is formed together with the end surface electrode. Can be controlled by the sputtering time. For this reason, a side electrode can be formed accurately and stably simultaneously with the formation of the end face electrode. And since the metal film by sputtering is very thin, when dividing a strip-shaped board | substrate along the division | segmentation groove | channel B, troubles, such as becoming difficult to break, are not produced. That is, an electrode having a sufficient size as a side electrode can be formed with high accuracy, a simple manufacturing process, and a good yield.
総じて本発明によれば、いわゆる側面実装となる場合にも、良好な実装性を有するチップ抵抗器を、単純な製造工程で且つ良好な歩留まりで製造できるという効果が生じる。 In general, according to the present invention, even in the case of so-called side surface mounting, a chip resistor having good mountability can be manufactured with a simple manufacturing process and a good yield.
以下、本発明の実施形態について、添付図面を参照して説明する。図1は、本発明のチップ抵抗器の構成例を示し、図2はその長手方向に沿った断面構成を示す。なお、各図中、同一の作用または機能を有する部材または要素には、同一の符号を付して重複した説明を省略する。 Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a configuration example of a chip resistor of the present invention, and FIG. 2 shows a cross-sectional configuration along its longitudinal direction. In addition, in each figure, the same code | symbol is attached | subjected to the member or element which has the same effect | action or function, and the overlapping description is abbreviate | omitted.
図1及び図2に示すように、本発明の製造方法に係るチップ抵抗器10は、アルミナ等の角形絶縁基板11の上面側両端部に電極12a,12aを備え、両端部の電極12a,12a間にこれに接続して、酸化ルテニウム等からなる厚膜抵抗体13が配置されている。そして、抵抗体13は、ガラスコート15、オーバコート(樹脂コート)16により被覆され、保護されている。
As shown in FIGS. 1 and 2, a
絶縁基板11の両端部には、上記上面電極12a、下面電極12b、端面電極12c、側面電極12d、これらを被覆するめっき電極12e等からなる電極12,12を備えている。通常、プリント基板のランドパターンには、下面電極12b側がはんだ接続により固定され、これによりチップ抵抗器10がプリント基板に実装される。上面電極12aおよび下面電極12bは、Ag/Pd等の金属材料ペーストをスクリーン印刷によりパターン形成し、焼成することにより形成されている。また、端面電極12cおよび側面電極12dは、Ni等をスパッタリングした金属膜により形成されている。いわゆる側面実装に際しては、プリント基板のランドパターンには、側面電極12d側がはんだ接続により固定される。
The both ends of the
図1における寸法aはチップ抵抗器の厚みを示し、寸法bはチップ抵抗器の幅を示し、寸法cはチップ抵抗器の長さを示している。また、寸法dはチップ抵抗器の上面側及び裏面側から延伸する側面電極12d,12d間の間隔を表している。チップ抵抗器の厚みaは幅bに対して80〜100%、すなわち、チップ抵抗器の厚みaと幅bとをほぼ同程度の寸法としている。
The dimension a in FIG. 1 indicates the thickness of the chip resistor, the dimension b indicates the width of the chip resistor, and the dimension c indicates the length of the chip resistor. The dimension d represents the distance between the
さらに、このチップ抵抗器10においては、側面電極12dが十分な大きさで、かつ精度良く形成されている。従って、側面電極12d側がランドパターンにはんだ接続により固定されても、十分な実装強度が確保される。
Further, in this
次に、図3を参照して本発明のチップ抵抗器の製造方法について説明する。まず、図3(a)に示すように、大判基板21を短冊状に分割する分割溝Aと、短冊状から個片状に分割する分割溝Bとが形成された多数個取りの大判基板21を準備する。なお、分割溝A,Bは、レーザを用いて大判基板21の表裏面の同一位置に表裏対称に設けられている。
Next, a manufacturing method of the chip resistor of the present invention will be described with reference to FIG. First, as shown in FIG. 3A, a large-sized large-
ここで、大判基板21の厚みaに対して、大判基板21の両面に形成された分割溝Bの深さfの合計値の比は、1/2〜1/3に設定することが好ましい。この分割溝Bの深さfは、側面電極12dの深さ(厚み方向の延伸距離)に密接に影響する(図1参照)。すなわち、側面電極12dの深さを大きくして側面電極12dの面積を十分に確保するには分割溝Bを深くすることが好ましい。しかしながら、分割溝Bを深さfを大きくしすぎると、大判基板(または分割後の短冊状基板)の強度が低下し、製造工程中で割れやすくなり、不良品の発生等の問題が生じる。このバランスから、上述したような分割溝Bの深さfの合計値の厚みaに対する比が求められる。
Here, the ratio of the total value of the depths f of the dividing grooves B formed on both surfaces of the
次に、図3(b)に示すように、上面電極12a及び下面電極12bを形成する。これは、Ag/Pd等の厚膜導電材ペーストを用い、スクリーン印刷によりパターン形成し、これを焼成することにより形成する。スクリーン印刷の工程は、大判の絶縁基板21の表面側と裏面側とに2回に分けて行うが、焼成の工程は1回で行うことができる。
Next, as shown in FIG. 3B, the
次に、図3(c)に示すように、上面電極12a,12a間にまたがって接続する抵抗体13を形成する。抵抗体13は、酸化ルテニウム等の厚膜抵抗体ペーストをスクリーン印刷によりパターン形成し、高温で焼成することにより形成する。
Next, as shown in FIG. 3C, the
次に、図3(d)に示すように、抵抗体13を被覆するガラスコート15を形成する。ガラスコート15は、ガラス材料を含むペーストをスクリーン印刷によりパターン形成し、焼成することにより形成する。この後、必要に応じて電極12a,12aにプローブを接触させ、抵抗体の抵抗値を測定しながらレーザトリミング等を行い、抵抗器としての抵抗値の調整を行う。
Next, as shown in FIG. 3D, a
次に、図3(e)に示すように、ガラスコート15をさらに被覆するオーバコート(樹脂コート)16を形成する。オーバコート16はエポキシ等の樹脂材料ペーストをスクリーン印刷によりパターン形成し、加温硬化することにより形成する。このオーバコート16は、抵抗体13を被覆・保護する外装保護膜となる。この段階で、大判基板21における処理を完了する。
Next, as shown in FIG. 3E, an overcoat (resin coat) 16 that further covers the
次に、図3(f)に示すように、分割溝Aに沿って、大判基板21を分割して短冊状基板22を形成する。すなわち、この短冊状基板22は、大判基板21の一列分に相当するものである。
Next, as shown in FIG. 3 (f), the
この短冊状基板22は、図4(a)に示すように、分割溝Aに沿って絶縁基板11の端面11aが露出した状態となっている。そして、一列に並んだ各チップ区画間には、上述した分割溝Bが配置されている。ここで、分割溝Bの表裏面側からの合計深さは、上述したように絶縁基板の厚みaの1/2〜1/3程度である。
As shown in FIG. 4A, the strip-shaped
次に、図4(b)に示すように、分割溝Aによって露出した短冊状基板の端面11aにスパッタリングを施し、短冊状基板の端面11a、上下面11b,11c及び分割溝B内に金属薄膜を析出させる。このスパッタリングは、短冊状基板の端面11aに対して垂直方向から行い、端面11a、上下面11b,11c及び分割溝B内の壁面に極めて薄いスパッタリング薄膜を被着する。なお、スパッタリングは、例えばニッケルのターゲットを用い、ニッケルの薄膜を被着する。また、スパッタリングは、短冊状基板22の左右両側の端面11aに対して垂直方向から2回に分けて行う。
Next, as shown in FIG. 4B, sputtering is performed on the
このスパッタリングに際して、スパッタ粒子は、図3(c)に示すように端面に垂直方向(X方向)から入射し、絶縁基板の端面11aに被着するとともに、回り込んで絶縁基板の両端部上下面11b,11cにも被着し、さらに分割溝B内の壁面11dに被着する。そして、絶縁基板の上下面11b,11c及び分割溝B内の壁面11dのスパッタリング薄膜の形成領域Lは、図4(d)に示すようにスパッタ時間tに依存する。すなわち、スパッタ時間が短いとスパッタリング薄膜の形成領域Lは小さくなり、スパッタ時間が長くなるとスパッタリング薄膜の形成領域Lは大きくなる。
At the time of sputtering, the sputtered particles are incident on the end face from the vertical direction (X direction) as shown in FIG. 3C, and adhere to the
この実施形態では、例えばスパッタ時間を20〜30分程度とすることで、図4(e)に示すように十分な大きさの側面電極12dを形成することができる。したがって、スパッタリングにより分割溝B内の壁面11dにスパッタリング薄膜による側面電極12dを形成することで、その大きさがスパッタリング時間により制御することができるので、極めて安定に一定の大きさの側面電極12dを形成することができる。
In this embodiment, for example, by setting the sputtering time to about 20 to 30 minutes, a sufficiently
スパッタリングによる電極12a,12b,12c,12dの形成後、分割溝Bに沿って、個片(チップ)に分割する。分割溝Bに沿った分割に際しては、溝内の壁面に極めて薄いスパッタリング薄膜が被着しているのみであるので、割れ難いなどの分割に支障を来すことは全くない。そして個片に分割後は、ニッケルめっき及びはんだ(スズ)めっきを施すことで、上面電極12a、下面電極12b、端面電極12c、側面電極12dの露出面にめっき電極12eを備えたチップ抵抗器10が完成する。その後は、捺印、検査等の工程を経てチップ抵抗器10は出荷される。
After forming the
上述したように、このチップ抵抗器10には、側面電極12dが精度良く十分な大きさに形成されているので、プリント基板の実装時に側面実装がされた場合にも安定した実装強度が得られる。
As described above, since the
次に、本発明の他の実施形態について説明する。図5(a)は、Ag/Pd等の下面電極12bの変形パターン12kを示すものである。すなわち、上記実施形態においては、下面電極12bは、図3(b)に示すように、分割溝Bを挟んで離隔して形成されていた。これに対して、図5(a)に示す下面電極パターン12kは、分割溝Bをまたいで連続して形成されている。そして、分割溝Aと分割溝Bとの交差点付近に開口31が設けられ、また分割溝Bをまたぐ部分に切り込み32が設けられている。
Next, another embodiment of the present invention will be described. FIG. 5A shows a
ここで、例えば上面電極の厚みが8〜10μmであるのに対して、下面電極は厚みが5〜7μmとしている。これにより絶縁基板11の下面側分割溝B内の壁面11dにAg/Pdペーストの被膜12k(図5(b)参照)をスクリーン印刷時の押し込みにより形成することができる。そして、この被膜12kは、上下面電極12a,12bの焼成時に同時に焼成され、金属被膜となる。下面電極パターン12kを除き、その他の工程は上記実施形態と同じである。
Here, for example, the thickness of the upper surface electrode is 8 to 10 μm, while the lower surface electrode has a thickness of 5 to 7 μm. Thereby, the
したがって、この変形実施形態におけるチップ抵抗器10kは、図5(b)に示すように、上面電極側の側面電極12dは、上述したようにスパッタリング薄膜により形成され、下面電極側の側面電極12kは下面電極の形成とともに厚膜電極ペーストの分割溝B内に押し込まれたものが用いられている。
Accordingly, in the
なお、図5(a)に示すように、下面電極パターン12kは、分割溝A、Bとの交差点付近に開口31を有するので、短冊状基板に分割された時点では、絶縁基板11の端面11dの左右両端の下部(角部)11d’が露出した状態となっている。しかしながら、上述したスパッタリングの工程(図4(b)参照)では、スパッタリング薄膜により側面電極12d及び端面電極12cが形成され、さらに上下電極への回り込みが形成される。このときに絶縁基板11の端面11dの左右両端の露出した下部(角部)11d’も、図5(d)に示すように、スパッタリング薄膜により覆われる。
As shown in FIG. 5A, the
このため、下面電極12kに開口31を設けておいても、この部分はのちにスパッタリング薄膜で被覆されるので支障を生じるものではなく、開口31及び切り込み32を設けることで、分割溝A及びBに沿った分割が容易となり、分割の作業性が向上する。
For this reason, even if the
なお、Ag/Pdペーストをスクリーン印刷時に分割溝B中に流し込むことで側面電極を形成する場合には、分割溝B中へのペーストの流れ込み量を適正に制御する必要がある。そのためには、ペースト自体の流動性や、スクリーン印刷時のペーストの温度などを高度に制御する必要がある。さらに、分割溝B内でペーストが焼成され、固体の金属電極となるため、分割溝Bに沿って個片に分割する際に、チップのそれぞれの側面電極形成面に均等に電極部分を分割することが難しいという問題もある。また、電極ペーストを分割溝B内の側面電極の形成領域に流し込む際にいわゆる毛細管現象によりペーストが分割溝を伝わって上面電極12a,12a間を短絡させてしまう恐れもある。
In addition, when forming a side electrode by pouring Ag / Pd paste in the division | segmentation groove | channel B at the time of screen printing, it is necessary to control the flow amount of the paste into the division | segmentation groove | channel B appropriately. For this purpose, it is necessary to highly control the fluidity of the paste itself and the temperature of the paste during screen printing. Further, since the paste is baked in the dividing groove B to become a solid metal electrode, when dividing into individual pieces along the dividing groove B, the electrode portion is equally divided into each side electrode forming surface of the chip. There is also the problem that it is difficult. Further, when the electrode paste is poured into the side electrode forming region in the dividing groove B, the paste may be transmitted through the dividing groove by a so-called capillary phenomenon, and the
以上のような問題は、特にチップサイズが小さくなった場合(例えば、いわゆる1005サイズ(1.0mm×0.5mm)以下)に起こりうるものと考えられるが、上述したスパッタリング薄膜により側面電極を形成する製造方法においては、金属材料ペーストを流し込むことにより側面電極を形成することに起因する問題が一切生じないことになる。 The above problems are considered to occur particularly when the chip size is reduced (for example, the so-called 1005 size (1.0 mm × 0.5 mm) or less), but the side electrode is formed by the above-described sputtering thin film. In the manufacturing method to be performed, problems caused by forming the side electrodes by pouring the metal material paste do not occur at all.
なお、これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。 In addition, although one Embodiment of this invention was described so far, it cannot be overemphasized that this invention is not limited to the above-mentioned embodiment, and may be implemented with a different form within the range of the technical idea.
特に、上記実施形態では、厚膜タイプのチップ抵抗器について説明したが、薄膜タイプやその他の形式のチップ抵抗器についても同様に適用できることは勿論である。また、チップ抵抗器に限らず、幅と厚みが略同程度となる微小寸法化したチップ部品にも、本発明の趣旨を同様に適用することが可能である。 In particular, in the above-described embodiment, the thick film type chip resistor has been described. However, it is needless to say that the thin film type and other types of chip resistors can be similarly applied. Further, the gist of the present invention can be similarly applied not only to the chip resistor but also to a micro-sized chip component having substantially the same width and thickness.
10,10k チップ抵抗器
11 角形絶縁基板
12a 上面電極
12b 下面電極
12c 端面電極
12d 側面電極
12e めっき電極
13 厚膜抵抗体
14 トリミング溝
15 ガラスコート
16 オーバコート
21 大判基板
22 短冊状基板
31 開口
32 切り込み
A,B 分割溝
10,
Claims (3)
前記大判基板に上面電極およびこれに接続された抵抗体を形成し、
前記抵抗体を覆う保護膜を形成し、
前記分割溝Aに沿って大判基板を分割して短冊状基板を形成し、
分割溝Aに沿って分割することによって露出した短冊状基板の端面にスパッタリングを施し、短冊状基板の端面および分割溝Bの内部に金属膜を析出させ、端面電極とともに側面電極を形成することを特徴とするチップ抵抗器の製造方法。 Preparing a large-sized substrate in which a dividing groove A divided into strips and a dividing groove B divided into individual pieces are formed,
Forming a top electrode and a resistor connected thereto on the large substrate;
Forming a protective film covering the resistor;
A large substrate is divided along the dividing groove A to form a strip-shaped substrate,
Sputtering is performed on the end surface of the strip-shaped substrate exposed by dividing along the dividing groove A, and a metal film is deposited on the end surface of the strip-shaped substrate and the inside of the dividing groove B, thereby forming a side electrode together with the end surface electrode. A manufacturing method of a chip resistor characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201863A JP2006024767A (en) | 2004-07-08 | 2004-07-08 | Manufacturing method of chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201863A JP2006024767A (en) | 2004-07-08 | 2004-07-08 | Manufacturing method of chip resistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006024767A true JP2006024767A (en) | 2006-01-26 |
Family
ID=35797822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004201863A Pending JP2006024767A (en) | 2004-07-08 | 2004-07-08 | Manufacturing method of chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006024767A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080952A (en) * | 2007-03-01 | 2013-05-02 | Vishay Intertechnology Inc | Sulfuration resistant chip resistor and manufacturing method thereof |
WO2014050322A1 (en) * | 2012-09-27 | 2014-04-03 | ローム株式会社 | Chip component and production method therefor |
KR101474133B1 (en) | 2013-05-24 | 2014-12-19 | 삼성전기주식회사 | Method for manufacture of the array type chip resister and the array chip resistor fabricating by the method |
US9818512B2 (en) | 2014-12-08 | 2017-11-14 | Vishay Dale Electronics, Llc | Thermally sprayed thin film resistor and method of making |
JP2018139248A (en) * | 2017-02-24 | 2018-09-06 | パナソニックIpマネジメント株式会社 | Mounting structure of chip resistor |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63310965A (en) * | 1987-06-11 | 1988-12-19 | Anelva Corp | Sputtering device |
JPH0513201A (en) * | 1991-07-05 | 1993-01-22 | Matsushita Electric Ind Co Ltd | Square chip resistance |
JPH0629102A (en) * | 1992-07-10 | 1994-02-04 | Alps Electric Co Ltd | Chip resistor and its manufacturing method |
JPH0661003A (en) * | 1992-08-06 | 1994-03-04 | Matsushita Electric Ind Co Ltd | Rectangular type chip resistor and manufacture thereof |
JPH0786012A (en) * | 1993-09-13 | 1995-03-31 | Matsushita Electric Ind Co Ltd | Method of manufacturing square chip resistor |
JPH10219442A (en) * | 1996-12-05 | 1998-08-18 | Tokyo Electron Ltd | Sputtering apparatus |
JP2000269010A (en) * | 1999-03-15 | 2000-09-29 | Kamaya Denki Kk | Manufacture of chip resistor, and the chip resistor |
JP2004111833A (en) * | 2002-09-20 | 2004-04-08 | Koa Corp | Manufacturing method of chip resistor |
-
2004
- 2004-07-08 JP JP2004201863A patent/JP2006024767A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63310965A (en) * | 1987-06-11 | 1988-12-19 | Anelva Corp | Sputtering device |
JPH0513201A (en) * | 1991-07-05 | 1993-01-22 | Matsushita Electric Ind Co Ltd | Square chip resistance |
JPH0629102A (en) * | 1992-07-10 | 1994-02-04 | Alps Electric Co Ltd | Chip resistor and its manufacturing method |
JPH0661003A (en) * | 1992-08-06 | 1994-03-04 | Matsushita Electric Ind Co Ltd | Rectangular type chip resistor and manufacture thereof |
JPH0786012A (en) * | 1993-09-13 | 1995-03-31 | Matsushita Electric Ind Co Ltd | Method of manufacturing square chip resistor |
JPH10219442A (en) * | 1996-12-05 | 1998-08-18 | Tokyo Electron Ltd | Sputtering apparatus |
JP2000269010A (en) * | 1999-03-15 | 2000-09-29 | Kamaya Denki Kk | Manufacture of chip resistor, and the chip resistor |
JP2004111833A (en) * | 2002-09-20 | 2004-04-08 | Koa Corp | Manufacturing method of chip resistor |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080952A (en) * | 2007-03-01 | 2013-05-02 | Vishay Intertechnology Inc | Sulfuration resistant chip resistor and manufacturing method thereof |
JP2013219387A (en) * | 2007-03-01 | 2013-10-24 | Vishay Intertechnology Inc | Sulfuration resistant chip resistor and method for making the same |
US8957756B2 (en) | 2007-03-01 | 2015-02-17 | Vishay Intertechnology, Inc. | Sulfuration resistant chip resistor and method for making same |
JP2016157980A (en) * | 2007-03-01 | 2016-09-01 | ヴィシェイ インターテクノロジー インコーポレイテッド | Sulfuration resistant chip resistor and method for making the same |
WO2014050322A1 (en) * | 2012-09-27 | 2014-04-03 | ローム株式会社 | Chip component and production method therefor |
JP2014072242A (en) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | Chip component and process of manufacturing the same |
US9583238B2 (en) | 2012-09-27 | 2017-02-28 | Rohm Co., Ltd. | Chip component and production method therefor |
US10312002B2 (en) | 2012-09-27 | 2019-06-04 | Rohm Co., Ltd. | Chip component and production method therefor |
KR101474133B1 (en) | 2013-05-24 | 2014-12-19 | 삼성전기주식회사 | Method for manufacture of the array type chip resister and the array chip resistor fabricating by the method |
US9818512B2 (en) | 2014-12-08 | 2017-11-14 | Vishay Dale Electronics, Llc | Thermally sprayed thin film resistor and method of making |
JP2018139248A (en) * | 2017-02-24 | 2018-09-06 | パナソニックIpマネジメント株式会社 | Mounting structure of chip resistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100498876B1 (en) | Chip type network resistor and its manufacturing method | |
JP2008235523A (en) | Electronic component including resistive element | |
JP2002270409A (en) | Chip resistor and its manufacturing method | |
JP2006024767A (en) | Manufacturing method of chip resistor | |
JP2006339589A (en) | Chip resistor and method for manufacturing same | |
JP2008226956A (en) | Resistor and manufacturing method therefor | |
JP6688025B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP2007227718A (en) | Electronic component having resistive element and manufacturing method thereof | |
JP2003124010A (en) | Chip electronic component and method of manufacturing the same | |
JP2009277834A (en) | Method of manufacturing chip resistor, and chip resistor | |
JP2008204684A (en) | Jumper chip component and its manufacturing method | |
JP3167968B2 (en) | Manufacturing method of chip resistor | |
JP5262159B2 (en) | Method for manufacturing thin film chip resistor | |
JP2005108865A (en) | Chip resistor and manufacturing method thereof | |
JPH01152701A (en) | Chip-type electronic component | |
JP2775718B2 (en) | Chip resistor and manufacturing method thereof | |
JP2866808B2 (en) | Manufacturing method of chip resistor | |
JP2007189122A (en) | Chip-type electronic component | |
JP2000188204A (en) | Resistor and its manufacture | |
JPH04280401A (en) | Chip resistor and its manufacture | |
WO2020162070A1 (en) | Sulfurization detection sensor and manufacturing method thereof | |
JP2002231505A (en) | Chip resistor and its manufacturing method | |
JP4383912B2 (en) | Chip-type fuse and manufacturing method thereof | |
JP2006295135A (en) | Chip resistor component and method for manufacturing it | |
JP2020013804A (en) | Chip resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |