JP2009105214A - Ｎａｎｄ型不揮発性半導体記憶装置の製造方法及びｎａｎｄ型不揮発性半導体記憶装置 - Google Patents
Ｎａｎｄ型不揮発性半導体記憶装置の製造方法及びｎａｎｄ型不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2009105214A JP2009105214A JP2007275474A JP2007275474A JP2009105214A JP 2009105214 A JP2009105214 A JP 2009105214A JP 2007275474 A JP2007275474 A JP 2007275474A JP 2007275474 A JP2007275474 A JP 2007275474A JP 2009105214 A JP2009105214 A JP 2009105214A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- gate
- electrode
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 claims abstract description 65
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 10
- 238000001459 lithography Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】ＮＡＮＤ型不揮発性半導体記憶装置のリーク不良を低減し且つ未開口部分を低減する。
【解決手段】半導体基板上にゲート絶縁膜１０２、第１の電極１０３、第２の電極１０７及び第１のストッパ絶縁膜１０８を形成し且つ前記半導体基板１０１の表面に拡散層領域１０６を形成する工程と、前記拡散層領域１０６上の前記第１のストッパ絶縁膜１０８、前記第２の電極１０７及び前記第１の電極１０３をエッチングして開口部１１１及びコンタクト用ゲート１１０を形成する工程と、メモリセルゲート形成領域にインターポリ絶縁膜１１９及びコントロールゲート１２０を形成する工程と、前記コンタクト用ゲートを繋ぐようなソース線１２１及び個々の選択ゲートを繋ぐ配線層１２２を形成する工程と、を具備したことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置の製造方法。
【選択図】図１２
【解決手段】半導体基板上にゲート絶縁膜１０２、第１の電極１０３、第２の電極１０７及び第１のストッパ絶縁膜１０８を形成し且つ前記半導体基板１０１の表面に拡散層領域１０６を形成する工程と、前記拡散層領域１０６上の前記第１のストッパ絶縁膜１０８、前記第２の電極１０７及び前記第１の電極１０３をエッチングして開口部１１１及びコンタクト用ゲート１１０を形成する工程と、メモリセルゲート形成領域にインターポリ絶縁膜１１９及びコントロールゲート１２０を形成する工程と、前記コンタクト用ゲートを繋ぐようなソース線１２１及び個々の選択ゲートを繋ぐ配線層１２２を形成する工程と、を具備したことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置の製造方法。
【選択図】図１２
Description
本発明は、ＮＡＮＤ型不揮発性半導体記憶装置の製造方法及びＮＡＮＤ型不揮発性半導体記憶装置に関し、特に、メモリセルアレイ領域のビット線コンタクトの構造に特徴を有するＮＡＮＤ型不揮発性半導体記憶装置の製造方法及びＮＡＮＤ型不揮発性半導体記憶装置に関する。
近年、微細加工技術が進歩し、５０ｎｍを下回る最小加工寸法の技術開発が進められている。ＮＡＮＤ型不揮発性半導体記憶装置（ＮＡＮＤ型フラッシュメモリ）の製造プロセスにおいても、微細化が進むにつれて、リソグラフィ技術の解像限界に近付き、ビット線を繋ぐビット線コンタクトの露光裕度の確保や、微細な穴の加工技術等の製造プロセスが技術的に一層困難になっている。
従来では、ビット線コンタクトは通常のコンタクトプラグを形成していた。一般的には、高集積化のために、ビット線は最小加工寸法で形成されている。
しかし、互いに隣接するビット線コンタクト間の配線間隔距離、ビット線コンタクトと隣接ビット線の下部配線層（拡散層）との距離、ビット線コンタクトと隣接ビット線の上部配線層との距離及びビット線コンタクトと選択ゲートとの距離などが短くなり、リーク不良を招くという問題があった。
一方、ＮＡＮＤ型不揮発性半導体記憶装置の製造プロセスにおいては、動作電圧やリソグラフィによる合わせズレを考慮した上で、デザインや配置を決める必要性がある。このため、コンタクトプラグを配置する場合には、合せズレを考慮して微細な穴を加工しなければならない。
しかし、微細な穴の加工の技術は難易度が高いために、高精度な穴を加工することは困難であった。その結果、ＮＡＮＤ型不揮発性半導体記憶装置のリーク不良を招き、製品歩留りの低下が顕在化してきたという問題があった。
また、コンタクトプラグの穴のアスペクト比が高かったので、未開口部分が多数生じるという問題があった。
特開２００５−４５２２４号公報
本発明の目的は、ＮＡＮＤ型不揮発性半導体記憶装置のリーク不良を低減し且つ未開口部分を低減するためのＮＡＮＤ型不揮発性半導体記憶装置の製造方法を提供することである。
本発明の第１の態様によれば、半導体基板上にゲート絶縁膜、第１の電極、第２の電極及び第１のストッパ絶縁膜を形成し且つ前記半導体基板の表面に拡散層領域を形成する工程と、前記拡散層領域上の前記第１のストッパ絶縁膜、前記第２の電極及び前記第１の電極をエッチングして開口部及びコンタクト用ゲートを形成する工程と、メモリセルゲート形成領域にインターポリ絶縁膜及びコントロールゲートを形成する工程と、前記コンタクト用ゲートを繋ぐようなソース線及び個々の選択ゲートを繋ぐような配線層を形成する工程と、を具備したことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置の製造方法が提供される。
本発明の第２の態様によれば、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１の電極を形成する工程と、第１のレジストパターンを用いて、前記第１の電極をエッチングして第１の開口部を形成する工程と、前記第１の開口部を通じて前記半導体基板の表面に不純物を導入して拡散層領域を形成する工程と、前記第１の開口部の前記ゲート絶縁膜をエッチングする工程と、前記第１の電極上及び前記第１の開口部に第２の電極を形成する工程と、前記第２の電極上に第１のストッパ絶縁膜を形成する工程と、第２のレジストパターンを用いて、前記第１のストッパ絶縁膜、前記第２の電極、前記第１の電極、前記ゲート絶縁膜及び前記半導体基板の一部をエッチングして第２の開口部を形成する工程と、前記第２の開口部に素子分離絶縁膜を形成する工程と、第３のレジストパターンを用いて、前記第１のストッパ絶縁膜、前記第２の電極及び前記第１の電極をエッチングして第３の開口部及びコンタクト用ゲートを形成する工程と、前記コンタクト用ゲートをマスクにして前記半導体基板の表面に不純物を導入し、エクステンション領域を形成する工程と、前記第３の開口部の側壁部分に側壁絶縁膜を形成し、当該側壁絶縁膜をマスクにして前記半導体基板の表面に不純物を導入して拡散層を形成する工程と、前記第３の開口部に第２のストッパ絶縁膜を形成する工程と、第４のレジストパターンを用いて、メモリセルゲート形成領域の前記第２のストッパ絶縁膜、第１のストッパ絶縁膜、前記第２の電極及び前記第１の電極をエッチングして第４の開口部を形成する工程と、 前記第４の開口部にインターポリ絶縁膜を形成し、当該インターポリ絶縁膜上にコントロールゲートを形成する工程と、第５のレジストパターンを用いて、ソースとなるコンタクト用ゲート上及び選択ゲート上の第２のストッパ絶縁膜、前記第１のストッパ絶縁膜及び前記第２の電極の一部をエッチングして第５の開口部を形成する工程と、前記第５の開口部に、前記コンタクト用ゲートを繋ぐようなソース線及び個々の選択ゲートを繋ぐような配線層を形成する工程と、層間絶縁膜を形成する工程と、第６のレジストパターンを用いて、ビット線コンタクトとなる領域の前記コンタクト用ゲート上の層間絶縁膜、前記第２のストッパ絶縁膜、前記第１のストッパ絶縁膜及び前記第２の電極の一部をエッチングして第６の開口部を形成する工程と、前記第６の開口部にビット線コンタクトを形成する工程と、を具備したことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置の製造方法が提供される。
本発明の第３の態様によれば、複数の選択ゲート及びビット線コンタクトを具備するＮＡＮＤ型不揮発性半導体記憶装置において、少なくとも１つの前記ビット線コンタクト又はソース線は、前記選択ゲートのゲート及び当該ゲート上に形成されるメタル配線と同じ材料を含むことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置が提供される。
本発明によれば、ＮＡＮＤ型不揮発性半導体記憶装置のリーク不良を低減し且つ未開口部分を低減することができる。
以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
はじめに、本発明の実施例１について説明する。
図１〜１４は、それぞれ本発明の実施例１に係るＮＡＮＤ型不揮発性半導体記憶装置の製造方法の各工程を示す断面図並びに周辺回路（Ｔｒ）及び破線（Ｉ），（II）の切り口を示す断面図である。
はじめに、図１の構造を形成する工程について説明する。
半導体基板１０１（例えば、シリコン基板）のメモリセル領域及び周辺回路（Ｔｒ）領域に所望のウェル領域やチャネル領域を形成した後に、半導体基板１０１上にゲート絶縁膜（トンネル絶縁膜）１０２を形成する。ゲート絶縁膜１０２は、例えば、シリコン酸化膜やシリコン酸窒化膜（オキシナイトライド膜）が一般的であるが、シリコン酸化膜、シリコン窒化膜、アルミニウム酸化膜、ハフニウム酸化膜、ジルコニア酸化膜又はこれらの積層膜でも良い。なお、メモリセル領域と周辺回路（Ｔｒ）領域とで異なる膜厚を持つゲート絶縁膜１０２が形成されるように、作り分けを行っても良い。
次に、減圧化学気相成長（以下「ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）」という）技術を用いて、ゲート絶縁膜１０２上にメモリセルのフローティングゲートの一部又は周辺回路（Ｔｒ）のゲート電極の一部となる第１の電極１０３を形成する。第１の電極１０３は、例えば、不純物としてリンがドープされたアモルファスシリコン膜であって、厚さは１０ｎｍである。
次に、リソグラフィ技術を用いて、ソース線及びビット線コンタクトが配置される領域（以下「コンタクト領域」という）を開口するための第１のレジストパターン１０４を形成する。
次に、反応性イオンエッチング（以下「ＲＩＥ」という）技術を用いて、第１のレジストパターン１０４をマスクとして第１の電極１０３をエッチングして第１の開口部１０５を形成する。
次に、イオン注入技術を用いて、第１の開口部１０５を通じて半導体基板１０１の表面に不純物（例えば、砒素）を導入して拡散層領域１０６を形成する。この不純物の導入は、第１の電極１０３と拡散層領域１０６との接触抵抗を下げるために行われる。
次に、必要に応じて、ＲＴＡ（Rapid Thermal Anneal）技術を用いて、不純物の活性化のための熱処理を行う。
次に、Ｗｅｔエッチング技術を用いて、例えば、バッファード弗酸の薬液で第１の開口部１０５の底のゲート絶縁膜１０２をエッチングして除去する。以上の工程によって、図１の構造を得る。
なお、不純物の導入とゲート絶縁膜１０２のＷｅｔエッチングの順番は、どちらが先であっても良い。
次に、図２の構造を形成する工程について説明する。
図１の構造に対して、アッシング技術及びＷｅｔ洗浄技術を用いて、第１のレジストパターン１０４を除去する。以上の工程によって、図２の構造を得る。
次に、図３の構造を形成する工程について説明する。
図２の構造に対して、ＬＰＣＶＤ技術を用いて、第１の電極１０３上及び第１の開口部１０５にメモリセルのフローティングゲートの一部又は周辺回路（Ｔｒ）のゲート電極の一部となる第２の電極１０７を形成する。第２の電極１０７は、例えば、不純物としてリンがドープされたアモルファスシリコン膜であって、厚さは５０ｎｍである。
次に、ＬＰＣＶＤ技術を用いて、第２の電極１０７上に第１のストッパ絶縁膜１０８を形成する。第１のストッパ絶縁膜１０８は、例えば、シリコン窒化膜であって、厚さは５０ｎｍである。
第２の電極１０７は、半導体基板１０１の表面に形成された拡散層領域１０６に電気的に接続される。また、第２の電極１０７を形成する工程の前洗浄工程として、例えば、Ｗｅｔ洗浄技術を用いて、希釈弗酸の薬液で第１のレジストパターン１０４を除去する工程の際に形成されたシリコン酸化膜層を除去しても良い。これは、目的とする電気抵抗となるように最適化するために行われる。
次に、リソグラフィ技術を用いて、素子分離絶縁膜１０９が配置される領域を開口するための図示されない第２のレジストパターンを形成する。
次に、ＲＩＥ技術を用いて、第２のレジストパターンをマスクとして第１のストッパ絶縁膜１０８、第２の電極１０７、第１の電極１０３、ゲート絶縁膜１０２及び半導体基板１０１の一部をエッチングして図示されない第２の開口部を形成する。
次に、ＳＴＩ（Shallow Trench Isolation）技術を用いて、第２の開口部に素子分離絶縁膜１０９を形成する。続いて、ＣＭＰ技術を用いて、第１のストッパ絶縁膜1０８をストッパとして、素子分離絶縁膜１０９を平坦化する。以上の工程によって、図３の構造を得る。
次に、図４の構造を形成する工程について説明する。
図３の構造に対して、リソグラフィ技術を用いて、コンタクト用ゲート１１０の両側を開口するための図示されない第３のレジストパターンを形成する。また、このときに、周辺回路や他の受動素子領域のパターンを、同時に形成しても良い。
次に、ＲＩＥ技術を用いて、コンタクト用ゲート１１０の両側の第１のストッパ絶縁膜１０８、第２の電極１０７及び第１の電極１０３をエッチングして第３の開口部１１１を形成する。
次に、イオン注入技術を用いて、ビット線コンタクト用ゲート１１０をマスクにして半導体基板１０１の表面に不純物（例えば、砒素）を導入し、周辺回路（Ｔｒ）のエクステンション領域１１２を形成する。以上の工程によって、図４の構造を得る。また、このときに、周辺回路のＴｒに対しても、拡散層を順次形成しても良い。
次に、図５の構造を形成する工程について説明する。
図４の構造に対して、ＬＤＤ（Lightly Doped Drain）構造を形成するために、ＬＰＣＶＤ技術及びＲＩＥエッチバック技術を用いて、第３の開口部１１１の側面に側壁絶縁膜（スペーサ）１１３を形成する。側壁絶縁膜１１３は、例えば、シリコン酸化膜である。
次に、イオン注入技術を用いて、側壁絶縁膜１１３をマスクにして半導体基板１０１の表面に不純物（例えば、砒素）を導入して拡散層１１４を形成する。ここでは、意図的に拡散層１１４を形成するために側壁絶縁膜１１３の間を空けているが、拡散層１１４が無くても目的とする選択ゲートの電気特性が満足する場合には、側壁絶縁膜１１３の間を埋めても良い。なお、この拡散層１１４の形成は、選択ゲート又は周辺回路Ｔｒの電気特性の最適化のために行われる。以上の工程によって、図５の構造を得る。
次に、図６の構造を形成する工程について説明する。
ＬＰＣＶＤ技術を用いて、２つの側壁絶縁膜１１３の間に残された第３の開口部１１１並びに第１のストッパ絶縁膜１０８及び側壁絶縁膜１１３上に第２のストッパ絶縁膜１１５を形成する。第２のストッパ絶縁膜１１５は、例えば、シリコン窒化膜であって、厚さは２０ｎｍである。第２のストッパ絶縁膜１１５は、後述のコンタクトプラグを形成するための開口部の形成プロセスにおいてエッチングストッパーの役目をする。
次に、図示されない第３の開口部１１１の第２のストッパ絶縁膜１１５を形成した後にできる隙間や、周辺回路Ｔｒのゲート電極間の隙間を埋め込むために、例えば、ＢＰＳＧ（Boron Phosphorous Silicate Glass）膜１１６を堆積し、必要に応じて、熱処理を加えてリフローを行い、化学的機械的研磨（以下「ＣＭＰ（Chemical Mechanical Polish）」という）技術を用いて平坦化する。以上の工程によって、図６の構造を得る。
次に、図７の構造を形成する工程について説明する。
図６の構造に対して、リソグラフィ技術を用いて、後段の工程においてメモリセルゲートが形成される領域（以下「メモリセルゲート形成領域」という）を開口するための図示されない第４のレジストパターンを形成する。
次に、ＲＩＥ技術を用いて、メモリセルゲート形成領域の第２のストッパ絶縁膜１１５、第１のストッパ絶縁膜１０８、第２の電極１０７及び第１の電極１０３をエッチングして第４の開口部１１７を形成する。以上の工程によって、図７の構造を得る。
次に、図８の構造を形成する工程について説明する。
図７の構造に対して、第４の開口部１１７に不純物イオン（例えば、砒素）を導入し、ＲＴＡ技術を用いて、不純物の活性化のための熱処理を行うことによって、拡散層１１８を形成する。
次に、ＬＰＣＶＤ技術を用いて、第４の開口部１１７にインターポリ絶縁膜１１９を形成する。例えば、インターポリ絶縁膜１１９は、ＯＮＯ膜が一般的であるが、シリコン酸化膜、シリコン窒化膜、アルミニウム酸化膜、ハフニウム酸化膜、ジルコニア酸化膜等の積層膜でも良い。
次に、ＬＰＣＶＤ技術を用いて、ワード線（以下「コントロールゲート」という）１２０を形成する。コントロールゲート１２０は、例えば、不純物としてリンがドープされたアモルファスシリコン膜である。次に、不純物を活性化させるためにＲＴＡ技術を用いて熱処理を行う。
次に、ＣＭＰ技術を用いて、上面の余剰なコントロールゲート１２０及びインターポリ絶縁膜１１９を除去する。以上の工程によって、図８の構造を得る。
次に、図９の構造を形成する工程について説明する。
図８の構造に対して、リソグラフィ技術を用いて、ソース線となるコンタクト用ゲート及び選択ゲートの上方を開口するための図示されない第５のレジストパターンを形成する。
次に、第５のレジストパターンをマスクとして、ソース線となるコンタクト用ゲート１１０及び選択ゲートの上方の第２のストッパ絶縁膜１１５、第１のストッパ絶縁膜１０８及び第２の電極１０７の一部をエッチングして、図示されない第５の開口部を形成する。このとき、周辺回路（Ｔｒ）領域にゲート配線の一部となる開口部を形成しても良い。
次に、ダマシン配線技術を用いて、ソース線となるコンタクト用ゲート１１０上の第５の開口部にゲートを繋ぐようなソース線１２１を形成し、選択ゲート上の第５の開口部に個々の選択ゲートを繋ぐような配線層１２２を形成し、周辺回路（Ｔｒ）にゲート配線の一部１２３を形成する。ソース線１２１、配線層１２２及びゲート配線の一部１２３は、選択ゲートの接続配線及び周辺回路（Ｔｒ）のゲート配線となる配線層（メタル配線）である。以上の工程によって、図９の構造を得る。
次に、図１０の構造を形成する工程について説明する。
図９の構造に対して、ＬＰＣＶＤ技術を用いて、図９の構造上に層間絶縁膜１２４を形成する。
次に、リソグラフィ技術を用いて、ビット線コンタクト領域を開口するための図示されない第６のレジストパターンを形成する。このときに、周辺回路（Ｔｒ）のコンタクトパターンを同時に形成しても良い。
次に、ＲＩＥ技術を用いて、第６のレジストパターンをマスクにして、層間絶縁膜１２４、第２のストッパ絶縁膜１１５、第１のストッパ絶縁膜１０８及び第２の電極１０７の一部をエッチングして第６の開口部１２５を形成する。以上の工程によって、図１０の構造を得る。
次に、図１１の構造を形成する工程について説明する。
図１０の構造に対して、タングステンを使用する一般的なデュアルダマシン配線技術を用いて、コンタクトプラグ及び配線層を形成する。例えば、物理気相成長（以下「ＰＶＤ（Physical Vapor Deposition）」という）技術を用いて、図示されないバリアメタルを形成する。例えば、バリアメタルは、チタン及び窒化チタン層である。
次に、ＣＶＤ技術を用いて、バリア上にタングステンを形成し、ＣＭＰ技術を用いて、上面の余剰なタングステンを除去し、ビット線コンタクト１２６を形成する。以上の工程によって図１１の構造を得る。
次に、図１２の構造を形成する工程について説明する。
図１１の構造に対して、一般的なプロセスを用いて、図１１の構造上に層間絶縁膜となるシリコン酸化膜１２８を形成し、ビット線コンタクト１２６上にタングステンプラグ１２７及び上層の配線層１２９を形成する。このときに、前述のソース線１２１、配線層１２２及びゲート配線の一部１２３と同じように、周辺回路（Ｔｒ）の上層の配線層を同時に形成しても良い。
以上の工程によって、図１２の構造を得る。
上記の工程によって、図１２に示されるように、複数の選択ゲート及びビット線コンタクトを具備するＮＡＮＤ型不揮発性半導体記憶装置であって、少なくとも１つのビット線コンタクト又はソース線が選択ゲートのゲート及び当該ゲート上に形成されるメタル配線と同じ材料を含むＮＡＮＤ型不揮発性半導体記憶装置が製造される。
なお、本発明の範囲は、上記の実施例１に限定されるものではなく、その要旨を逸脱しない範囲で変形しても良い。
例えば、上記の実施例１では、ポリシリコン（アモルファスシリコン膜）によってコントロールゲート１２０を形成する例について説明したが、ＰＶＤ技術やＲＴＡ技術を用いて、ＣｏＳｉなどのシリサイド材料によって形成しても良い。
また、上記の実施例１では、ソース線１２１及びビット線コンタクト１２６の形成は、他のコンタクトプラグの形成と同時に加工する例について説明したが、各々のコンタクトプラグ毎に分割して加工しても良い。
次に、本発明の比較例について説明する。
図１３は、本発明の比較例に係るＮＡＮＤ型不揮発性半導体記憶装置の構造を示す断面図である。
図１３（Ｉ）に示されるように、本発明の比較例に係るＮＡＮＤ型不揮発性半導体記憶装置では、ビット線コンタクト２２６と隣接するビット線の拡散層領域２０６との間の距離Ａ´が小さいので、ＮＡＮＤ型不揮発性半導体記憶装置のリーク不良の原因となる。
これに対して、本発明の実施例１によれば、図１２（Ｉ）に示されるように、ビット線コンタクト１２６と隣接するビット線の拡散層領域１０６との間の距離Ａが十分に大きいので、ＮＡＮＤ型不揮発性半導体記憶装置のリーク不良を低減することができる。
このことは、従来では、素子分離領域に対して別の加工でコンタクトを形成するために、必ずミスアライメント（リソグラフィ時の合せズレ）が生じるので、ビット線コンタクト２２６と隣接するビット線の拡散層領域２０６とが接触し易いのに対して、本発明の実施例１では、ＳＴＩの加工と同時にビット線コンタクトの一部となるフローティングゲート及び選択ゲートのためのシリコン膜を加工するので、ビット線コンタクト１２６と隣接するビット線の拡散層領域１０６とが接触することを回避できることによる。
また、図１３（Ｉ）に示されるように、一般的なＮＡＮＤ型不揮発性半導体記憶装置では、ビット線コンタクト２２６の長さＢ´が長く、微細加工が必要な開口部の深さが深いので、未開口部分が発生する原因となる。
これに対して、本発明の実施例１によれば、図１２（Ｉ）に示されるように、ビット線コンタクト１２６の長さＢが短く、微細加工が必要な開口部の深さが浅いので、低減加工の難易度が下がり、未開口の発生を抑制することができる。
１０１ 半導体基板
１０２ ゲート絶縁膜（トンネル絶縁膜）
１０３ 第１の電極
１０４ 第１のレジストパターン
１０５ 第１の開口部
１０６，２０６ 拡散層領域
１０７ 第２の電極
１０８ 第１のストッパ絶縁膜
１０９ 素子分離絶縁膜
１１０ コンタクト用ゲート
１１１ 第３の開口部
１１２ エクステンション領域
１１３ 側壁絶縁膜（スペーサ）
１１４，１１８ 拡散層
１１５ 第２のストッパ絶縁膜
１１６ ＢＰＳＧ膜
１１７ 第４の開口部
１１９ インターポリ絶縁膜
１２０ ワード線（コントロールゲート）
１２１ ソース線
１２２ 配線層（選択ゲート配線の一部）
１２３ ゲート配線の一部
１２４ 層間絶縁膜
１２５ 第６の開口部
１２６，２２６ ビット線コンタクト
１２７ タングステンプラグ
１２８ シリコン酸化膜
１２９ 配線層
１０２ ゲート絶縁膜（トンネル絶縁膜）
１０３ 第１の電極
１０４ 第１のレジストパターン
１０５ 第１の開口部
１０６，２０６ 拡散層領域
１０７ 第２の電極
１０８ 第１のストッパ絶縁膜
１０９ 素子分離絶縁膜
１１０ コンタクト用ゲート
１１１ 第３の開口部
１１２ エクステンション領域
１１３ 側壁絶縁膜（スペーサ）
１１４，１１８ 拡散層
１１５ 第２のストッパ絶縁膜
１１６ ＢＰＳＧ膜
１１７ 第４の開口部
１１９ インターポリ絶縁膜
１２０ ワード線（コントロールゲート）
１２１ ソース線
１２２ 配線層（選択ゲート配線の一部）
１２３ ゲート配線の一部
１２４ 層間絶縁膜
１２５ 第６の開口部
１２６，２２６ ビット線コンタクト
１２７ タングステンプラグ
１２８ シリコン酸化膜
１２９ 配線層
Claims (5)
- 半導体基板上にゲート絶縁膜、第１の電極、第２の電極及び第１のストッパ絶縁膜を形成し且つ前記半導体基板の表面に拡散層領域を形成する工程と、
前記拡散層領域上の前記第１のストッパ絶縁膜、前記第２の電極及び前記第１の電極をエッチングして開口部及びコンタクト用ゲートを形成する工程と、
メモリセルゲート形成領域にインターポリ絶縁膜及びコントロールゲートを形成する工程と、
前記コンタクト用ゲートを繋ぐようなソース線及び個々の選択ゲートを繋ぐような配線層を形成する工程と、を具備したことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置の製造方法。 - 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第１の電極を形成する工程と、
第１のレジストパターンを用いて、前記第１の電極をエッチングして第１の開口部を形成する工程と、
前記第１の開口部を通じて前記半導体基板の表面に不純物を導入して拡散層領域を形成する工程と、
前記第１の開口部の前記ゲート絶縁膜をエッチングする工程と、
前記第１の電極上及び前記第１の開口部に第２の電極を形成する工程と、
前記第２の電極上に第１のストッパ絶縁膜を形成する工程と、
第２のレジストパターンを用いて、前記第１のストッパ絶縁膜、前記第２の電極、前記第１の電極、前記ゲート絶縁膜及び前記半導体基板の一部をエッチングして第２の開口部を形成する工程と、
前記第２の開口部に素子分離絶縁膜を形成する工程と、
第３のレジストパターンを用いて、前記第１のストッパ絶縁膜、前記第２の電極及び前記第１の電極をエッチングして第３の開口部及びコンタクト用ゲートを形成する工程と、
前記コンタクト用ゲートをマスクにして前記半導体基板の表面に不純物を導入し、エクステンション領域を形成する工程と、
前記第３の開口部の側壁部分に側壁絶縁膜を形成し、当該側壁絶縁膜をマスクにして前記半導体基板の表面に不純物を導入して拡散層を形成する工程と、
前記第３の開口部に第２のストッパ絶縁膜を形成する工程と、
第４のレジストパターンを用いて、メモリセルゲート形成領域の前記第２のストッパ絶縁膜、第１のストッパ絶縁膜、前記第２の電極及び前記第１の電極をエッチングして第４の開口部を形成する工程と、
前記第４の開口部にインターポリ絶縁膜を形成し、当該インターポリ絶縁膜上にコントロールゲートを形成する工程と、
第５のレジストパターンを用いて、ソースとなるコンタクト用ゲート上及び選択ゲート上の第２のストッパ絶縁膜、前記第１のストッパ絶縁膜及び前記第２の電極の一部をエッチングして第５の開口部を形成する工程と、
前記第５の開口部に、前記コンタクト用ゲートを繋ぐようなソース線及び個々の選択ゲートを繋ぐような配線層を形成する工程と、
層間絶縁膜を形成する工程と、
第６のレジストパターンを用いて、ビット線コンタクトとなる領域の前記コンタクト用ゲート上の層間絶縁膜、前記第２のストッパ絶縁膜、前記第１のストッパ絶縁膜及び前記第２の電極の一部をエッチングして第６の開口部を形成する工程と、
前記第６の開口部にビット線コンタクトを形成する工程と、を具備したことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置の製造方法。 - 前記ソース線を形成する工程において、前記選択ゲート及び前記配線層の形成と同時に前記ソース線を形成することを特徴とする請求項１又は２に記載のＮＡＮＤ型不揮発性半導体記憶装置の製造方法。
- 前記ソース線を形成する工程の後に、前記ビット線コンタクトを形成する工程をさらに具備したことを特徴とする請求項１乃至３の何れか１項に記載のＮＡＮＤ型不揮発性半導体記憶装置の製造方法。
- 複数の選択ゲート及びビット線コンタクトを具備するＮＡＮＤ型不揮発性半導体記憶装置において、
少なくとも１つの前記ビット線コンタクト又はソース線は、前記選択ゲートのゲート及び当該ゲート上に形成されるメタル配線と同じ材料を含むことを特徴とするＮＡＮＤ型不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275474A JP2009105214A (ja) | 2007-10-23 | 2007-10-23 | Ｎａｎｄ型不揮発性半導体記憶装置の製造方法及びｎａｎｄ型不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275474A JP2009105214A (ja) | 2007-10-23 | 2007-10-23 | Ｎａｎｄ型不揮発性半導体記憶装置の製造方法及びｎａｎｄ型不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009105214A true JP2009105214A (ja) | 2009-05-14 |
Family
ID=40706615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007275474A Withdrawn JP2009105214A (ja) | 2007-10-23 | 2007-10-23 | Ｎａｎｄ型不揮発性半導体記憶装置の製造方法及びｎａｎｄ型不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009105214A (ja) |
-
2007
- 2007-10-23 JP JP2007275474A patent/JP2009105214A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800155B2 (en) | Semiconductor device | |
| US20060035437A1 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
| US7557401B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7888804B2 (en) | Method for forming self-aligned contacts and local interconnects simultaneously | |
| JP4901898B2 (ja) | 半導体装置の製造方法 | |
| JP2008098239A (ja) | 半導体装置の製造方法 | |
| JP2010080853A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20060011971A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP2010040753A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7615818B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008205379A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP2009049235A (ja) | 半導体装置およびその製造方法 | |
| KR20110138521A (ko) | 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| KR20100008942A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2008091368A (ja) | 半導体装置及びその製造方法 | |
| JP2008098503A (ja) | 半導体装置およびその製造方法 | |
| US8129816B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2013191680A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2014187132A (ja) | 半導体装置 | |
| JP2008192891A (ja) | 半導体装置及びその製造方法 | |
| JP2008108787A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2006229014A (ja) | 半導体装置の製造方法 | |
| JP2009105214A (ja) | Ｎａｎｄ型不揮発性半導体記憶装置の製造方法及びｎａｎｄ型不揮発性半導体記憶装置 | |
| JP2012129453A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110104 |