JP2009089271A - チャージポンプ回路、チャージポンプ装置、ｐｌｌ回路、ｄｌｌ回路、クロックデータリカバリシステム - Google Patents

Abstract

【課題】チャージポンプ回路による充放電動作の正確性を向上させる。
【解決手段】充放電回路１０１では、充電部１１１は、制御信号ＵＰに応答して充電電流を発生させ、放電部１１２は、制御信号ＤＮに応答して放電電流を発生させ、これらの合成電流が中間電流Ｉａとして出力される。レプリカ回路１０２は、充放電回路１０１と同一の構成を有し、制御信号ＳＩＧに応答して、充電電流と放電電流との電流量の差（誤差成分）に相当する中間電流Ｉｂを出力する。電流調整回路１０３は、中間電流Ｉｂの極性を反転させ、調整電流Ｉｃとして出力する。これにより、中間電流Ｉａから中間電流Ｉｂ（誤差成分）が除去される。
【選択図】図１

Description

この発明は、正または負の出力電流を出力するチャージポンプ回路およびそれを備えるＰＬＬ回路，ＤＬＬ回路，クロックデータリカバリーシステムに関する。

従来、ＰＬＬ回路やＤＬＬ回路には、チャージポンプ回路が用いられている。チャージポンプ回路は、位相検出器からの位相差信号（ＵＰ信号，ＤＯＷＮ信号）に応答して、ループフィルタの電圧を充放電する。ループフィルタの電圧を変動させることによって、電圧制御発振器または電圧制御遅延回路から出力される出力クロック信号の周波数や遅延量を調整することができる。このようなＰＬＬ回路やＤＬＬ回路は、様々な装置に搭載されている。例えば、シリアルデータを高速処理する通信装置には、シリアルデータをパラレルデータに変換する際に必要となるマルチフェーズクロック（互いに位相が所定量ずつずれた複数のクロック信号）を生成するために、ＰＬＬ回路やＤＬＬ回路が用いられている。

近年、処理速度の高速化（例えば、データ通信の高速化等）が進んでおり、高速なクロック信号を正確に生成することが求められている。そのためには、チャージポンプ回路による充放電動作の正確性を向上させることが必要がある。しかし、従来のチャージポンプ回路では、充電電流を発生させるための充電回路と、放電電流を発生させるための放電回路とを対称的に構成することができない（例えば、充電回路は、ｐＭＯＳトランジスタを用いて構成され、放電回路は、ｎＭＯＳトランジスタを用いて構成される）ので、充電電流量と放電電流量とが一致しない。特に、チャージポンプ回路において充電電流と放電電流とが同時に発生する場合（例えば、ロック状態になって、ＵＰ信号，ＤＯＷＮ信号の両方が活性状態になる場合）、充電電流と放電電流とが互いに相殺されず、充電電流と放電電流との電流量の差（誤差成分）が出力電流として出力されてしまう。このように、充電電流と放電電流との電流量の差が生じていると、チャージポンプ回路は、ＵＰ信号，ＤＯＷＮ信号に応答して充放電動作を正確に実行することができない。

そこで、特開２００６−２１１３７６号公報（特許文献１）には、チャージポンプ回路における充電電流量を補正することで上記の誤差成分を除去できるＰＬＬ回路が開示されている。このＰＬＬ回路では、本来設けられているチャージポンプ回路に加えて、本来のチャージポンプ回路と同一構成のレプリカチャージポンプ回路がさらに設けられており、ロック状態（基準クロック信号と出力クロック信号との位相差がない状態）であるときの周波数増加信号および周波数減少信号がレプリカチャージポンプ回路に供給される。そして、本来のチャージポンプ回路とレプリカチャージポンプ回路との出力電圧の差に基づいて、本来のチャージポンプ回路における充電電流量が調整される。
特開２００６−２１１３７６号公報

しかしながら、特許文献１のＰＬＬ回路では、出力電圧の差に基づいてチャージポンプ回路の電流量を調整するための構成が必要であり、その分、回路面積が大きくなる。また、電源電圧の変動，温度変化，製造ばらつき等により、レプリカチャージポンプ回路の出力電圧が変動してしまうため、出力電圧の差を正確に求めることが困難であった。

そこで、この発明は、チャージポンプ回路の電流量を調整するための構成を設けることなく、チャージポンプ回路による充放電動作の正確性を向上させることを目的とする。

この発明の１つの局面に従うと、チャージポンプ回路は、第１および第２の制御信号に応答して正または負の出力電流を出力する回路であって、上記第１の制御信号に応答して正の充電電流を発生させる第１の充電部と、上記第２の制御信号に応答して負の放電電流と発生させる第１の放電部とを有し、上記出力電流を出力するための出力ノードにその充電電流とその放電電流との合成電流が第１の中間電流として出力される充放電回路と、第３の制御信号に応答して正の充電電流を発生させる第２の充電部と、その第３の制御信号に応答して負の放電電流を発生させる第２の放電部とを有し、その充電電流とその放電電流との合成電流が第２の中間電流として出力されるレプリカ回路と、上記レプリカ回路からの第２の中間電流を受け、その第２の中間電流に対して逆極性の調整電流を上記出力ノードに出力する電流調整回路とを備える。

上記チャージポンプ回路では、レプリカ回路は、誤差成分（充電電流と放電電流との電流量の差）に相当する第２の中間電流を出力する。出力ノードにおいて、この第２の中間電流に対応する調整電流と充放電回路からの第１の中間電流とが合成される。これにより、出力電流に含まれる誤差成分を小さくすることができ、チャージポンプ回路は、充放電動作を正確に実行することができる。

また、上記第３の制御信号が活性状態である期間の長さは、上記第１および第２の制御信号の両方が活性状態である期間の長さよりも短いかまたは等しいことが好ましい。このようにすれば、出力電流として出力される誤差成分を小さくすることができる。

または、上記第３の制御信号は、上記第１および第２の制御信号のいずれか一方であることが好ましい。このようにすれば、正の出力電流と負の出力電流との電流量の差を小さくすることができる。これにより、チャージポンプ回路おいて充電動作と放電動作とを対称的に実行することができ、チャージポンプ回路による充放電動作の正確性をさらに向上させることができる。

この発明の別の局面に従うと、チャージポンプ回路は、第１および第２の制御信号に応答して正または負の出力電流を出力する回路であって、自己に対応付けられた信号に応答して正の充電電流を発生させる充電部と、自己に対応付けられた信号に応答して負の放電電流を発生させる放電部とを有し、その充電電流とその放電電流との合成電流が中間電流として出力される充放電回路と、自己に与えられた電流に対して逆極性の調整電流を、上記出力電流を出力するための出力ノードに出力する電流調整回路と、充放電モードでは、上記充放電回路の充電部に上記第１の制御信号を対応付けるとともにその充放電回路の放電部に上記第２の制御信号を対応付け、上記補正モードでは、その充放電回路の充電部および放電部の各々に上記第１および第２の制御信号のいずれか一方を対応付ける第１のセレクタと、上記充放電モードでは、上記出力ノードに上記充放電回路からの中間電流を供給し、上記補正モードでは、上記電流調整回路に上記充放電回路からの中間電流を供給する第２のセレクタとを備える。

上記チャージポンプ回路では、充放電モードでは、誤差成分を含む充放電回路の中間電流が出力電流として出力される。一方、補正モードでは、誤差成分に対して逆極性の調整電流が出力電流として出力される。すなわち、誤差成分を含む充放電回路の中間電流と誤差成分に対して逆極性の調整電流とが合成されたことになる。これにより、出力電流に含まれる誤差成分を小さくすることができ、チャージポンプ回路は、充放電動作を正確に実行することができる。

好ましくは、上記電流調整回路は、第１の基準ノードと上記充放電回路からの中間電流を受ける第１の中間ノードとの間に接続される第１の電流源と、上記第１の基準ノードと上記調整電流を出力するための第２の中間ノードとの間に接続される第２の電流源と、第２の基準ノードと上記第１の中間ノードとの間に接続される第１の可変電流源と、上記第２の基準ノードと上記第２の中間ノードとの間に接続される第２の可変電流源と、上記第１および第２の中間ノードの各々における電圧が互いに等しくなるように、上記第１および第２の可変電流源の各々の電流量を制御する制御部とを含む。

上記チャージポンプ回路では、充放電回路の出力電圧とレプリカ回路の出力電圧とを互いに等しくすることができ、充放電回路とレプリカ回路との間における充放電特性のばらつきを低減することができる。

この発明の別の局面に従うと、チャージポンプ装置は、ｎ組（ｎは２以上の整数）の第１および第２の制御信号に応答して正または負の出力電流を出力する装置であって、上記ｎ組の第１および第２の制御信号に対応するｎ個のチャージポンプ回路と、電流調整回路とを備え、上記ｎ個のチャージポンプ回路の各々は、そのチャージポンプ回路に対応する第１の制御信号に応答して正の充電電流を発生させる第１の充電部と、そのチャージポンプ回路に対応する第２の制御信号に応答して負の放電電流を発生させる第１の放電部とを有し、上記出力電流を出力するための出力ノードにその充電電流とその放電電流との合成電流が第１の中間電流として出力される充放電回路と、第３の制御信号に応答して正の充電電流を発生させる第２の充電部と、その第３の制御信号に応答して負の放電電流を発生させる第２の放電部とを有し、その充電電流とその放電電流との合成電流が第２の中間電流として出力されるレプリカ回路とを含み、上記電流調整回路は、上記ｎ個のチャージポンプ回路の各々に含まれるレプリカ回路からの第２の中間電流を受け、そのｎ個の第２の中間電流の合成電流に対して逆極性の調整電流を上記出力ノードに出力する。

上記チャージポンプ装置では、出力ノードにおいて、ｎ個の充放電回路からそれぞれ出力されたｎ個の第１の中間電流とｎ個の第２の中間電流の合成電流に対応する調整電流とが合成される。これにより、出力電流に含まれる誤差成分を小さくすることができ、チャージポンプ装置は、充放電動作を正確に実行することができる。また、電流調整回路を共有化することにより、装置面積を縮小することができる。

この発明の別の局面に従うと、チャージポンプ装置は、ｎ組（ｎは２以上の整数）の第１および第２の制御信号に応答して正または負の出力電流を出力する装置であって、上記ｎ組の第１および第２の制御信号に対応するｎ個のチャージポンプ回路と、電流調整回路とを備え、上記ｎ個のチャージポンプ回路の各々は、自己に対応付けられた信号に応答して正の充電電流を発生させる充電部と、自己に与えられた信号に応答して負の放電電流を発生させる放電部とを有し、その充電電流とその放電電流との合成電流が中間電流として出力される充放電回路と、充放電モードでは、上記充放電回路の充電部にそのチャージポンプ回路に対応する第１の制御信号を対応付けるとともに上記充放電回路の放電部にそのチャージポンプ回路に対応する第２の制御信号を対応付け、補正モードでは、その充放電回路の充電部および放電部の各々にそのチャージポンプ回路に対応する第１および第２の制御信号のいずれか一方を対応付ける第１のセレクタと、上記充放電モードでは、上記出力電流を出力するための出力ノードに上記充放電回路からの中間電流を供給し、上記補正モードでは、上記電流調整回路にその充放電回路からの中間電流を供給する第２のセレクタとを含み、上記電流調整回路は、上記ｎ個のチャージポンプ回路の各々に含まれる第２のセレクタ回路によって供給された中間電流を受け、そのｎ個の中間電流の合成電流に対して逆極性の調整電流を上記出力ノードに出力する。

上記チャージポンプ装置では、充放電モードでは、誤差成分を含むｎ個の中間電流が出力電流として出力される。一方、補正モードでは、ｎ個の誤差成分に対して逆極性の調整電流が出力電流として出力される。すなわち、誤差成分を含むｎ個の中間電流と誤差成分に対してｎ個の誤差成分に対応する調整電流とが合成されたことになる。これにより、出力電流に含まれる誤差成分を小さくすることができ、チャージポンプ装置は、充放電動作を正確に実行することができる。

以上のように、出力電流に含まれる誤差成分を小さくすることができ、チャージポンプ回路による充放電動作の正確性を向上させることができる。

以下、この発明の実施形態について、図面を参照しながら説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（実施形態１）
図１は、この発明の実施形態１によるチャージポンプ回路の構成を示す。このチャージポンプ回路１は、制御信号ＵＰ，ＤＮに応答して、正または負の出力電流Ｉｏｕｔを出力するものであり、充放電回路１０１と、レプリカ回路１０２と、電流調整回路１０３とを備える。

充放電回路１０１は、充電部１１１と、放電部１１２とを含む。充電部１１１は、例えば、電流源ＣＳ１，ｐＭＯＳトランジスタＴ１１１によって構成され、制御信号ＵＰに応答して充電電流を流出する（すなわち、正の充電電流を発生させる）。なお、ここでは、充放電回路１０１の充電部１１１は、反転回路ＩＮＶ等によって反転された制御信号ＵＰを受ける。放電部１１２は、例えば、電流源ＣＳ２，ｎＭＯＳトランジスタＴ１１２によって構成され、制御信号ＤＮに応答して放電電流を流入する（すなわち、負の放電電流を発生させる）。充放電回路１０１では、これらの充電電流および放電電流が合成され、中間電流Ｉａとして出力ノードＮｏｕｔへ出力される。

レプリカ回路１０２は、充放電回路１０１と同一の構成を有しており、充電部１１１および放電部１１２を含む。すなわち、レプリカ回路１０２は、充放電回路１０１と同一の素子（ｐＭＯＳトランジスタＴ１１１，ｎＭＯＳトランジスタＴ１１２等）によって構成される。レプリカ回路１０２の充電部１１１，放電部１１２は、それぞれ、制御信号ＳＩＧに応答して、充電電流，放電電流を発生させる。なお、ここでは、レプリカ回路１０２の充電部１１１は、反転された制御信号ＳＩＧを受ける。レプリカ回路１０２では、これらの充電電流および放電電流が合成され、中間電流Ｉｂとして出力される。

電流調整回路１０３は、レプリカ回路１０２からの中間電流Ｉｂを受け、その中間電流Ｉｂに対して逆の極性を有する調整電流Ｉｃを出力ノードＮｏｕｔへ出力する。例えば、中間電流Ｉｂがレプリカ回路１０２から電流調整回路１０３へ流れる電流（正の電流）であれば、調整電流Ｉｃは、出力ノードＮｏｕｔから電流調整回路１０３へ流れる電流（負の電流）になる。

制御信号ＵＰ，ＤＮは、例えば、図２のような位相検出器によって出力される。例えば、クロック信号ＤＩＶＣＬＫの位相がクロック信号ＲＥＦＣＬＫの位相よりも遅れている場合、フリップフロップＦＦ１が制御信号ＵＰをハイレベルにした後、フリップフロップＦＦ２が制御信号ＤＮをハイレベルにする。その後、論理積回路ＡＮＤ１によってフリップフロップＦＦ１，ＦＦ２の出力（制御信号ＵＰ，ＤＮ）がリセットされる。制御信号ＵＰ，ＤＮの波形は、図５の期間Ｐ１のようになる。また、制御信号ＵＰ，ＤＮの波形は、クロック信号ＤＩＶＣＬＫの位相がクロックＲＥＦＣＬＫの位相よりも進んでいる場合には、図５の期間Ｐ２のようになり、クロック信号ＤＩＶＣＬＫの位相とクロックＲＥＦＣＬＫの位相とが互いに等しい場合（例えば、ロック状態であるとき）には、図５の期間Ｐ３のようになる。

制御信号ＳＩＧが活性状態である期間の長さ（パルス幅）は、制御信号ＵＰ，ＤＮの両方が活性状態である期間の長さよりも短いかまたは等しいことが好ましい。このようなパルス幅を有する制御信号ＳＩＧは、例えば、図３のような信号発生回路によって生成することができ、制御信号ＳＩＧの波形は、図５のようになる（すなわち、制御信号ＳＩＧのパルス幅は、期間Ｐ３における制御信号ＵＰ，ＤＮのパルス幅に等しい）。なお、図５では、説明の簡略化のために、制御信号ＳＩＧが活性状態である期間は、制御信号ＵＰ，ＤＮの両方が活性状態である期間と時間的に一致しているものとしている。すなわち、図５では、制御信号ＵＰ，ＤＮの両方が活性状態である期間の全部において、制御信号ＳＩＧが活性状態になる。

図４は、図１に示した電流調整回路１０３の構成例を示す。電流調整回路１０３は、電流源１３１ａ，１３１ｂと、可変電流源１３２ａ，１３２ｂと、制御回路１３３と、制限回路１３４ａ，１３４ｂとを含む。電流源１３１ａ，１３１ｂは、例えば、バイアス電圧Ｂｉａｓｎをゲートに受けるｎＭＯＳトランジスタであり、それぞれ、中間ノードＮａ，Ｎｂに接続される。可変電流源１３２ａ，１３２ｂは、例えば、制御回路１３３の出力をゲートに受けるｐＭＯＳトランジスタであり、それぞれ、中間ノードＮａ，Ｎｂに接続される。制御回路１３３は、例えば、差動増幅器であり、中間ノードＮａ，Ｎｂの各々における電圧が互いに等しくなるように、可変電流源１３２ａ，１３２ｂの各々の電流量を制御する。これにより、充放電回路１０１の出力電圧とレプリカ回路１０２の出力電圧とを互いに等しくすることができ、充放電回路１０１とレプリカ回路１０２との間における充放電特性（例えば、充電電流と放電電流との電流量の差）のばらつきを低減することができる。制限回路１３４ａ，１３４ｂは、バイアス電圧Ｂｉａｓｐをゲートに受けるｐＭＯＳトランジスタであり、それぞれ、可変電流源１３２ａ，１３２ｂの最大電流量を制限するために設けられる。この電流調整回路１０３では、レプリカ回路１０２からの中間電流Ｉｂの電流量が大きい程、調整電流Ｉｃの電流量が大きくなる。また、電流源１３１ａ，１３１ｂの電流量の比や可変電流源１３２ａ，１３２ｂの電流量の比を変更することによって、中間電流Ｉｂと調整電流Ｉｃとの電流量の比を調整することが可能である。

次に、図５を参照しつつ、図１に示したチャージポンプ回路１１の動作について説明する。ここでは、説明の簡略化のために、充放電回路１０１において放電電流量よりも充電電流量の方が“△Ｉ”だけ多いものとする。また、レプリカ回路１０２における誤差成分（充電電流と放電電流との電流量の差）は、充放電回路１０１における誤差成分と同一であるものとし、調整電流Ｉｃの電流量は、レプリカ回路１０２の中間電流Ｉｂの電流量と同一であるものとする。

期間Ｐ１において、制御信号ＵＰが活性状態（ここでは、ハイレベル）になると、充放電回路１０１では、正の充電電流が発生する。この正の充電電流は、充放電回路１０１の中間電流Ｉａとして出力ノードＮｏｕｔに供給され、正の出力電流Ｉｏｕｔになる。この出力電流Ｉｏｕｔによって後段の回路が充電される。次に、制御信号ＤＮも活性状態（ここでは、ハイレベル）になると、充放電回路１０１では、正の充電電流だけでなく負の放電電流も発生するが、充電電流と放電電流とは互いに相殺されないので、誤差成分“△Ｉ”が残る。この誤差成分“△Ｉ“は、充放電回路１０１の中間電流Ｉａとして出力ノードＮｏｕｔに供給される。一方、制御信号ＤＮとともに制御信号ＳＩＧも活性状態（ここでは、ハイレベル）になり、レプリカ回路１０２における誤差成分“△Ｉ”は、レプリカ回路１０２の中間電流Ｉｂとして供給される。電流調整回路１０３は、レプリカ回路１０２の中間電流Ｉｂの極性を反転させ、調整電流Ｉｃとして出力ノードＮｏｕｔに供給する。これにより、出力ノードＮｏｕｔでは、充放電回路１０１の中間電流Ｉａ（すなわち、誤差成分“△Ｉ”）と電流調整回路１０３の調整電流Ｉｃ（すなわち、逆極性の誤差成分“”−△Ｉ”）とが合成され、中間電流Ｉａと調整電流Ｉｃとが互いに相殺される。これにより、チャージポンプ回路１１の出力電流Ｉｏｕｔの電流量は“０”になる。

期間Ｐ２において、制御信号ＤＮが活性状態になると、充放電回路１０１では、負の放電電流が発生する。この負の放電電流は、充放電回路１０１の中間電流Ｉａとして出力ノードＮｏｕｔに供給され、負の出力電流Ｉｏｕｔになる。この出力電流Ｉｏｕｔによって後段の回路が放電される。次に、制御信号ＵＰも活性状態になると、充放電回路１０１において誤差成分が残る。このとき、制御信号ＳＩＧも活性状態になるので、レプリカ回路１０２にも、誤差成分“△Ｉ”が残る。次に、この誤差成分の極性を反転して得られる調整電流Ｉｃと充放電回路１０１の中間電流Ｉａとが互いに相殺され、チャージポンプ回路１１の出力電流Ｉｏｕｔの電流量は“０”になる。

同様に、期間Ｐ３においても、充放電回路１０１における誤差成分とレプリカ回路１０２における誤差成分とが互いに相殺されるので、チャージポンプ回路１１の出力電流Ｉｏｕｔの電流量は“０”になる。

以上のように、出力電流Ｉｏｕｔに含まれる誤差成分を小さくすることができ、チャージポンプ回路１１は、充放電動作を正確に実行することができる。

なお、充放電回路１０１とレプリカ回路１０２との間で、充電電流と放電電流との電流量の差が互いに異なっていても、充放電特性（充電電流と放電電流との電流量の大小関係）が等しければ、充放電回路１０１における誤差成分に対して逆の極性を有する調整電流Ｉｃが出力されるので、出力電流Ｉｏｕｔに含まれる誤差成分を小さくすることが可能である。例えば、レプリカ回路１０２の消費電力や回路面積を低減するために、充放電回路１０１の構成素子（ｐＭＯＳトランジスタＴ１１１や、ｎＭＯＳトランジスタＴ１１２等）の各々を同一倍率で縮小することで、レプリカ回路１０２を構成しても良い。

また、電流調整回路１０３において中間電流Ｉｂと調整電流Ｉｃとの電流量の比が“１：１”でなくても、調整電流Ｉｃが中間電流Ｉｂに対して逆の極性を有するので、出力電流Ｉｏｕｔに含まれる誤差成分を小さくすることが可能である。

なお、制御信号ＵＰ，ＤＮの両方が活性状態である期間の少なくとも一部において制御信号ＳＩＧが活性状態になれば、充放電回路１０１における誤差成分が出力電流Ｉｏｕｔとして出力されている期間中にレプリカ回路１０２から中間電流Ｉｂが出力されるので、出力電流Ｉｏｕｔとして出力される誤差成分を小さくすることができ、不要な充放電動作を抑制することが可能である。

また、制御信号ＳＩＧが活性状態である期間は、制御信号ＵＰ，ＤＮの両方が活性状態である期間と時間的に一致していなくても良い。例えば、制御信号ＵＰ，ＤＮの両方が活性状態である期間が経過した後に、制御信号ＳＩＧの活性期間が始まっても、結果的に、誤差成分が除去されたことになる。すなわち、制御信号ＳＩＧが活性状態である期間の長さが制御信号ＵＰ，ＤＮの両方が活性状態である長さよりも短いかまたは等しい場合、出力電流Ｉｏｕｔとして出力される誤差成分を小さくすることができる。

（実施形態１の変形例）
また、図６のように、レプリカ回路１０２の充電部１１１および放電部１１２は、制御信号ＳＩＧに代えて制御信号ＵＰ，ＤＮのいずれか一方に応答して動作しても良い。なお、図６では、レプリカ回路１０２の充電部１１１は、反転された制御信号ＵＰ（または、制御信号ＤＮ）を受ける。

レプリカ回路１０２に制御信号ＵＰが供給される場合、図７のように、レプリカ回路１０２は、制御信号ＵＰが活性状態になると、誤差成分（充電電流と放電電流との電流量の差）に相当する中間電流Ｉｂを出力する。これにより、充放電回路１０１からの正の中間電流Ｉａ（期間Ｐ１において出力される中間電流Ｉａ）から誤差成分“△Ｉ”が除去される。

また、レプリカ回路１０２に制御信号ＤＮが供給される場合、図８のように、レプリカ回路１０２は、制御信号ＤＮが活性状態になると、誤差成分に相当する中間電流Ｉｂを出力する。これにより、充放電回路１０１からの負の中間電流Ｉａ（期間Ｐ２において出力される中間電流Ｉａ）に誤差成分“△Ｉ”が加えられる。

以上のように、正の出力電流Ｉｏｕｔ（期間Ｐ１において出力される出力電流Ｉｏｕｔ）と負の出力電流Ｉｏｕｔ（期間Ｐ２において出力される出力電流Ｉｏｕｔ）との電流量の差を小さくする（または、０にする）ことができる。これにより、チャージポンプ回路おいて充電動作と放電動作とを対称的に実行することができ、チャージポンプ回路による充放電動作の正確性をさらに向上させることができる。

（実施形態２）
図９は、この発明の実施形態２によるチャージポンプ回路２１の構成を示す。このチャージポンプ回路２１は、図１に示した充放電回路１０１および電流調整回路１０３と、セレクタ２０１，２０２とを備える。セレクタ２０１，２０２は、充放電モードと、補正モードとを有する。

充放電モードでは、セレクタ２０１は、制御信号ＤＮを充放電回路１０１の放電部１１２に供給する。充放電回路１０１は、制御信号ＵＰ，ＤＮに応答して、正または負の中間電流Ｉａを出力する。また、セレクタ２０２は、充放電回路１０１からの中間電流Ｉａを出力ノードＮｏｕｔに供給する。これにより、充放電回路１０１からの中間電流Ｉａが、出力電流Ｉｏｕｔとして出力される。

一方、補正モードでは、セレクタ２０１は、制御信号ＵＰを充放電回路１０１の放電部１１２に供給する。充放電回路１０１は、制御信号ＵＰに応答して、誤差成分（充電電流と放電電流との電流量の差）に相当する中間電流Ｉａを出力する。また、セレクタ２０２は、充放電回路１０１からの中間電流Ｉａを電流調整回路１０３に供給する。これにより、中間電流Ｉａに対応する調整電流Ｉｃが、出力電流Ｉｏｕｔとして出力される。

次に、図１０を参照しつつ、図９に示したチャージポンプ回路２１による動作について説明する。ここでは、制御信号ＵＰ，ＤＮの両方が活性状態になる毎に、セレクタ２０１，２０２の動作モードが切り換えられるものとする。

期間Ｐ１において、セレクタ２０１，２０２が充放電モードであるときに、充放電回路１０１は、制御信号ＵＰが活性状態になると正の中間電流Ｉａを出力する。この中間電流は、誤差成分“△Ｉ”を含む。また、充放電回路１０１は、制御信号ＵＰ，ＤＮの両方が活性状態になると、誤差成分に相当する中間電流Ｉａを出力する。つまり、充放電モードであるときには、誤差成分“△Ｉ”を含む出力電流Ｉｏｕｔが出力される。

次に、セレクタ２０１，２０２が補正モードになり、充放電回路１０１は、制御信号ＵＰに応答して、誤差成分に相当する中間電流Ｉａを出力する。電流調整回路１０３は、セレクタ２０２によって供給された中間電流Ｉａの極性を反転させ、調整電流Ｉｃとして出力ノードＮｏｕｔに供給する。つまり、補正モードであるときには、逆極性の誤差成分“−△Ｉ”に相当する出力電流Ｉｏｕｔが出力される。

このように、期間Ｐ１において、誤差成分“△Ｉ”を含む出力電流Ｉｏｕｔが出力された後、逆極性の誤差成分“−△Ｉ”に相当する出力電流Ｉｏｕｔが出力されるので、誤差成分“△Ｉ”が除去された出力電流Ｉｏｕｔ’が出力されたことになる。

以上のように、出力信号Ｉｏｕｔに含まれる誤差成分を小さくすることができるので、チャージポンプ回路は、充放電動作を正確に実行することができる。また、レプリカ回路１０２を設けなくても良いので、チャージポンプ回路１１の回路規模を縮小することができる。

なお、セレクタ２０２が制御信号ＵＰ，ＤＮを充放電回路１０１の充電部１１１に選択的に供給するように構成しても良い。すなわち、充放電モードにおいて、制御信号ＵＰ，ＤＮが充電部１１１，放電部１１２にそれぞれ対応付けられ、補正モードでは、制御信号ＵＰ，ＤＮのいずれか一方が充電部１１１，放電部１１２の両方に対応付けられれば良い。

〔ＰＬＬ回路〕
図１１のように、上述のチャージポンプ回路１１，１１ａ，２１は、ＰＬＬ回路に適用可能である。図１１に示したＰＬＬ回路は、チャージポンプ回路（ＣＰ）１１の他に、ループフィルタ（ＬＦ）１００，電圧制御発振器（ＶＣＯ）２００，分周器（ＤＩＶ）３００，位相検出器（ＰＤ）４００を備える。ループフィルタ１００は、チャージポンプ回路１１の出力電流Ｉｏｕｔを出力電圧Ｖｏｕｔに変換する。電圧制御発振器２００は、ループフィルタ１００によって得られた出力電圧Ｖｏｕｔに基づいて出力クロック信号ＣＬＫＯＵＴを出力する。分周器３００は、電圧制御発振器２００の出力クロック信号ＣＬＫＯＵＴを分周する。位相検出器４００は、基準クロック信号ＲＥＦＣＬＫと分周器３００によって得られた分周クロック信号ＤＩＶＣＬＫとの位相差に基づいて、制御信号ＵＰ，ＤＮをチャージポンプ回路１１に出力する。

上記ＰＬＬ回路では、チャージポンプ回路による充放電動作の正確性を向上させることができるので、ＰＬＬ回路の性能（高速なクロック信号を正確に生成する能力）を向上させることができる。

〔ＤＬＬ回路〕
また、図１２のように、チャージポンプ回路１１，１１ａ，２１は、ＤＬＬ回路にも適用可能である。図１２に示したＤＬＬ回路は、チャージポンプ回路（ＣＰ）１１の他に、ループフィルタ（ＬＦ）１００，電圧制御遅延回路（ＶＣＤＬ）５００，位相検出器（ＰＤ）４００を備える。電圧制御遅延回路５００は、ループフィルタ１００によって得られた出力電圧Ｖｏｕｔに基づいて出力クロック信号ＣＬＫＯＵＴを出力する。位相検出器４００は、基準クロック信号ＲＥＦＣＬＫと電圧制御遅延回路５００の出力クロック信号ＣＬＫＯＵＴとの位相差に基づいて、制御信号ＵＰ，ＤＮを出力する。

上記ＤＬＬ回路では、チャージポンプ回路による充放電動作の正確性を向上させることができるので、ＤＬＬ回路の性能（高速なクロック信号を正確に生成する能力）を向上させることができる。

（実施形態３）
図１３は、この発明の第３の実施形態によるチャージポンプ装置３１の構成を示す。チャージポンプ装置３１は、ｎ組（ｎは２以上の整数）の制御信号ＵＰ，ＤＮに応答して、正または負の出力電流Ｉｏｕｔを出力するものであり、ｎ個のチャージポンプ回路３０１，３０１，・・・と、図１に示した電流調整回路１０３とを備える。

チャージポンプ回路３０１，３０１，・・・の各々は、図１に示した充放電回路１０１およびレプリカ回路１０２を含む。チャージポンプ回路３０１，３０１，・・・の各々において、充放電回路１０１は、そのチャージポンプ回路３０１に対応する制御信号ＵＰ，ＤＮに応答して、正または負の中間電流Ｉａを出力ノードＮｏｕｔに出力し、レプリカ回路１０２は、そのチャージポンプ回路１０１に対応する制御信号ＳＩＧに応答して、誤差成分に相当する中間電流Ｉｂを電流調整回路１０３に出力する。

電流調整回路１０３は、ｎ個のレプリカ回路１０２からそれぞれ出力されたｎ個の中間電流Ｉｂ，Ｉｂ，・・・を受け、中間電流Ｉｂ，Ｉｂ，・・・を合成して得られる合成電流に対して逆極性の調整電流Ｉｃを出力ノードＮｏｕｔへ出力する。

出力ノードＮｏｕｔにおいて、ｎ個の充放電回路１０１，１０１，・・・からそれぞれ出力されたｎ個の中間電流Ｉａ，Ｉａ，・・・と電流調整回路１０３からの調整電流Ｉｃとが合成される。これにより、ｎ個の中間電流Ｉａ，Ｉａ，・・・の合成電流から誤差成分が除去される。また、この合成電流は、チャージポンプ装置３１の出力電流Ｉｏｕｔとして出力される。

以上により、出力電流Ｉｏｕｔに含まれる誤差成分を小さくすることができ、チャージポンプ装置３１による充放電動作の正確性を向上させることができる。また、ｎ個のチャージポンプ回路３０１，３０１，・・・が電流調整回路１０３を共有するので、装置面積を縮小することができる。

〔クロックデータリカバリシステム〕
また、図１３のように、チャージポンプ装置３１は、クロックデータリカバリシステムに適用可能である。クロックデータリカバリシステムは、チャージポンプ装置３１の他に、ループフィルタ（ＬＦ）３２，電圧制御発振器（ＶＣＯ）３３，ｎ個の位相比較回路３４，３４，・・・，ｎ個の受信回路３５，３５，・・・を備える。

ループフィルタ３２は、チャージポンプ装置３１の出力電流Ｉｏｕｔを出力電圧Ｖｏｕｔに変換する。電圧制御発振器３３は、ループフィルタ３２によって得られた出力電圧Ｖｏｕｔに基づいて、位相が所定量ずつずれたｎ個のクロック信号ＣＫ１，ＣＫ２，・・・，ＣＫｎを出力する。

位相比較回路３４，３４，・・・は、それぞれ、データ信号ＤＡＴＡと自己に対応するクロック信号ＣＫ１，ＣＫ２，・・・，ＣＫｎとの位相差に基づいて、制御信号ＵＰ，ＤＮを活性状態にする。位相比較回路３４，３４，・・・の各々には、データ信号とクロック信号と位相差を検出するための比較期間（例えば、データ信号ＤＡＴＡの１ビット幅に相当する期間）が割り当てられており、位相比較回路３４，３４，・・・の各々は、自己に割り当てられた比較期間中に、位相差の検出を実行する。

また、電圧制御発振器３３は、出力電圧Ｖｏｕｔに基づいて、ｎ個のクロック信号ＣＫ１，ＣＫ２，・・・，ＣＫｎに対応するｎ個のラッチクロック信号ＬＬ１，ＬＬ２，・・・，ＬＬｎを出力し、受信回路３５，３５，・・・は、それぞれ、自己に対応するラッチクロック信号に同期してデータ信号ＤＡＴＡをラッチする。

図１４は、図１３に示した位相比較回路３４の構成例を示す。位相比較部３３２は、データ信号ＤＡＴＡの位相とクロック信号ＣＫ１の位相とを比較する。比較期間決定部３３１は、比較期間の始期を定めるクロック信号ＣＫａ（例えば、クロック信号ＣＫ１よりも位相が進んでいるクロック信号）と、比較期間の終期を定めるクロック信号ＣＫｂ（例えば、クロック信号ＣＫ１よりも位相が遅れているクロック信号）とを受ける。これらのクロック信号ＣＫａ，ＣＫｂによって規定される比較期間中にデータ信号ＤＡＴＡの遷移が発生すると、比較期間決定部３３１は、位相比較部３３２に比較結果（すなわち、制御信号ＵＰ，ＤＮ）を出力させる。

上記クロックデータリカバリシステムでは、チャージポンプ装置による充放電動作の正確性を向上させることができるので、クロックデータリカバリシステムの追従機能を向上させることができる。

（実施形態３の変形例）
なお、図１５のように、ｎ個のチャージポンプ回路３０１，３０１，・・・の各々において、レプリカ回路１０２（詳しくは、レプリカ回路１０２に含まれる充電部１１１，放電部１１２）は、制御信号ＳＩＧに代えて、そのチャージポンプ回路３０１に対応する制御信号ＵＰ，ＤＮのいずれか一方に応答して動作しても良い。このように構成することにより、正の出力電流Ｉｏｕｔと負の出力電流Ｉｏｕｔとの電流量の差を小さくすることができ、チャージポンプ装置３１による充放電動作の正確性をさらに向上させることができる。

（実施形態４）
図１６は、この発明の実施形態４によるチャージポンプ装置４１の構成を示す。チャージポンプ装置４１は、ｎ個のチャージポンプ回路４０１，４０１，・・・と、図１に示した電流調整回路１０３とを備える。チャージポンプ回路４０１，４０１，・・・の各々は、図９に示した充放電回路１０１およびセレクタ２０１，２０２を含む。

チャージポンプ回路４０１，４０１，・・・の各々において、セレクタ２０１は、充放電モードでは、そのチャージポンプ回路４０１に対応する制御信号ＤＮを充放電回路１０１の放電部１１２に供給し、補正モードでは、そのチャージポンプ回路４０１に対応する制御信号ＵＰを充放電回路１０１の放電部１１２に供給する。セレクタ２０２は、充放電モードでは、充放電回路１０１からの中間電流Ｉａを出力ノードＮｏｕｔに供給し、補正モードでは、充放電回路１０１からの中間電流Ｉａを電流調整回路１０３へ供給する。

電流調整回路１０３は、ｎ個のセレクタ２０２，２０２，・・・からそれぞれ供給された中間電流Ｉａ，Ｉａ，・・・の合成電流に対して逆極性の調整電流Ｉｃを出力ノードＮｏｕｔへ出力する。

出力ノードＮｏｕｔには、ｎ個の充放電回路１０１，１０１，・・・からそれぞれ出力されたｎ個の中間電流Ｉａ，Ｉａ，・・・と、電流調整回路１０３からの調整電流Ｉｃとが供給される。これにより、ｎ個の中間電流Ｉａ，Ｉａ，・・・の合成電流から誤差成分が除去される。

以上により、出力電流Ｉｏｕｔに含まれる誤差成分を小さくすることができ、チャージポンプ装置４１による充放電動作の正確性を向上させることができる。

〔抵抗接続〕
なお、図１７のように、以上のチャージポンプ装置３１，３１ａ，４１において、ｎ個のチャージポンプ回路の各々に対して抵抗素子を１つずつ設け、バイアス電圧Ｖｂｉａｓをそのｎ個の抵抗素子を介してｎ個のチャージポンプ回路の各々に供給しても良い。図１７では、バイアスノードＮｂｉａｓとチャージポンプ回路３０１，３０１，・・・の各々との間に、抵抗素子ＲＲＲが接続されている。バイアスノードＮｂｉａｓは、充電電流量および放電電流量を制御するためのバイアス電圧Ｖｂｉａｓを受ける。チャージポンプ回路３０１，３０１，・・・の各々において、充放電回路１０１およびレプリカ回路１０２の各々は、充電部１１１，放電部１１２の他に、バイアス電圧Ｖｂｉａｓを充電部１１１，放電部１１２に供給するためのバイアス電圧供給部１１３を含む。

ｎ個のチャージポンプ回路３０１，３０１，・・・を並設した場合、バイアスノードＮｂｉａｓからの距離が遠くなる程、そのチャージポンプ回路３０１とバイアスノードＮｂｉａｓとを結ぶ配線が長くなり、ノイズによる影響を受けやすくなる。そのため、チャージポンプ回路３０１，３０１，・・・の間で、充放電回路１０１の充放電特性およびレプリカ回路１０２の充放電特性がばらついてしまう。しかし、図１７のように、抵抗素子ＲＲＲを介してバイアス電圧Ｖｂｉａｓを供給することにより、配線に生じるノイズを低減することができ、チャージポンプ回路３０１，３０１，・・・の間における充放電特性のばらつきを小さくすることができる。

〔ＤＬＬ回路〕
なお、図１８のように、上述のチャージポンプ装置３１，３１ａ，４１は、クロックデータリカバリシステムだけでなく、ＤＬＬ回路にも適用可能である。図１８に示したＤＬＬ回路は、チャージポンプ装置３１の他に、ループフィルタ（ＬＦ）３２，ｎ個の電圧制御遅延回路３６，３６，・・・，ｎ個の位相検出器３７，３７，・・・を備える。第ｋ番目（１≦ｋ≦ｎ）の電圧制御遅延回路３６は、位相が第１の所定量ずつずれたｎ個のクロック信号ＣＫ１，ＣＫ２，・・・，ＣＫｎのうち第ｋ番目のクロック信号ＣＫｋを受け、ループフィルタＬＦによって得られた出力電圧Ｖｏｕｔに基づいて、互いに位相が第２の所定量ずつずれたｍ個の遅延クロック信号ＣＫ（ｋ．１），ＣＫ（ｋ．２），・・・，ＣＫ（ｋ，ｍ）を出力する。第ｋ番目の位相検出器３７は、第ｋ番目の電圧制御遅延回路３６の第Ｘ番目（１≦Ｘ≦ｍ）の遅延クロック信号ＣＫ（ｋ，Ｘ）と、第ｉ番目（ｉは（ｋ＋Ｊ）をｎで割ったときの剰余）の電圧制御遅延回路３６の第Ｙ番目（１≦Ｙ≦ｍ）の遅延クロック信号ＣＫ（ｉ，Ｙ）との位相差に基づいて、制御信号ＵＰ，ＤＮを活性状態にする。

上記ＤＬＬ回路では、チャージポンプ回路による充放電動作の正確性を向上させることができるので、ＤＬＬ回路の性能（高速なクロック信号を正確に生成する能力）を向上させることができる。

以上のように、この発明によるチャージポンプ回路は、充放電動作を正確に実行することができるので、ＰＬＬ回路やＤＬＬ回路等に有用である。

この発明の実施形態１によるチャージポンプ回路の構成を示す図。 図１に示した制御信号ＵＰ，ＤＮを出力する位相検出器の構成例を示す図。 図１に示した制御信号ＳＩＧを出力する信号発生回路の構成例を示す図。 図１に示した電流調整回路の構成例を示す図。 図１に示したチャージポンプ回路の動作について説明するための図。 図１に示したチャージポンプ回路の変形例を示す図。 図６に示したチャージポンプ回路の動作について説明するための図。 図６に示したチャージポンプ回路の動作について説明するための図。 この発明の実施形態２によるチャージポンプ回路の構成を示す図。 図９に示したチャージポンプ回路の動作について説明するための図。 図１に示したチャージポンプ回路を備えるＰＬＬ回路の構成例を示す図。 図１に示したチャージポンプ回路を備えるＤＬＬ回路の構成例を示す図。 この発明の実施形態３によるチャージポンプ装置を備えるクロックデータリカバリシステムの構成例を示す図。 図１３に示した位相比較回路の構成例を示す図。 図１３に示したチャージポンプ装置の変形例を示す図。 この発明の実施形態４によるチャージポンプ装置の構成示す図。 図１３に示したチャージポンプ回路の各々に対して抵抗素子を介してバイアス電圧を供給する例について説明するための図。 図１３に示したチャージポンプ装置を備えるＤＬＬ回路の構成例を示す図。

符号の説明

１１，１１ａ，２１ チャージポンプ回路
１０１ 充放電回路
１０２ レプリカ回路
１０３ 電流調整回路
１１１ 充電部
１１２ 放電部
２０１，２０２ セレクタ
１２ ループフィルタ（ＬＦ）
１３ 電圧制御発振器（ＶＣＯ）
１４ 分周器（ＤＩＶ）
１５ 位相検出器（ＰＤ）
１６ 電圧制御遅延回路（ＶＣＤＬ）
３１，３１ａ，４１ チャージポンプ装置
３０１，４０１ チャージポンプ回路
３２ ループフィルタ（ＬＦ）
３３ 電圧制御発振器（ＶＣＯ）
３４ 位相比較回路
３５ 受信回路
３６ 電圧制御遅延回路（ＶＣＤＬ）
３７ 位相検出器

Claims (12)

1. 第１および第２の制御信号に応答して正または負の出力電流を出力する回路であって、
   前記第１の制御信号に応答して正の充電電流を発生させる第１の充電部と、前記第２の制御信号に応答して負の放電電流と発生させる第１の放電部とを有し、前記出力電流を出力するための出力ノードに当該充電電流と当該放電電流との合成電流が第１の中間電流として出力される充放電回路と、
   第３の制御信号に応答して正の充電電流を発生させる第２の充電部と、当該第３の制御信号に応答して負の放電電流を発生させる第２の放電部とを有し、当該充電電流と当該放電電流との合成電流が第２の中間電流として出力されるレプリカ回路と、
   前記レプリカ回路からの第２の中間電流を受け、当該第２の中間電流に対して逆極性の調整電流を前記出力ノードに出力する電流調整回路とを備える
   ことを特徴とするチャージポンプ回路。
2. 請求項１において、
   前記第３の制御信号が活性状態である期間の長さは、前記第１および第２の制御信号の両方が活性状態である期間の長さよりも短いかまたは等しい
   ことを特徴とするチャージポンプ回路。
3. 請求項１において、
   前記第３の制御信号は、前記第１および第２の制御信号のいずれか一方である
   ことを特徴とするチャージポンプ回路。
4. 第１および第２の制御信号に応答して正または負の出力電流を出力する回路であって、
   自己に対応付けられた信号に応答して正の充電電流を発生させる充電部と、自己に対応付けられた信号に応答して負の放電電流を発生させる放電部とを有し、当該充電電流と当該放電電流との合成電流が中間電流として出力される充放電回路と、
   自己に与えられた電流に対して逆極性の調整電流を、前記出力電流を出力するための出力ノードに出力する電流調整回路と、
   充放電モードでは、前記充放電回路の充電部に前記第１の制御信号を対応付けるとともに当該充放電回路の放電部に前記第２の制御信号を対応付け、前記補正モードでは、当該充放電回路の充電部および放電部の各々に前記第１および第２の制御信号のいずれか一方を対応付ける第１のセレクタと、
   前記充放電モードでは、前記出力ノードに前記充放電回路からの中間電流を供給し、前記補正モードでは、前記電流調整回路に前記充放電回路からの中間電流を供給する第２のセレクタとを備える
   ことを特徴とするチャージポンプ回路。
5. 請求項１〜４のいずれか１項において、
   前記電流調整回路は、
   第１の基準ノードと前記充放電回路からの中間電流を受ける第１の中間ノードとの間に接続される第１の電流源と、
   前記第１の基準ノードと前記調整電流を出力するための第２の中間ノードとの間に接続される第２の電流源と、
   第２の基準ノードと前記第１の中間ノードとの間に接続される第１の可変電流源と、
   前記第２の基準ノードと前記第２の中間ノードとの間に接続される第２の可変電流源と、
   前記第１および第２の中間ノードの各々における電圧が互いに等しくなるように、前記第１および第２の可変電流源の各々の電流量を制御する制御部とを含む
   ことを特徴とするチャージポンプ回路。
6. 請求項１〜５のいずれか１項に記載のチャージポンプ回路と、
   前記チャージポンプ回路の出力電流を出力電圧に変換するループフィルタと、
   前記ループフィルタによって得られた出力電圧に基づいて出力クロック信号を出力する電圧制御発振器と、
   前記電圧制御発振器の出力クロック信号を分周する分周器と、
   基準クロック信号と前記分周器によって得られた分周クロック信号との位相差に基づいて、前記第１および第２の制御信号の各々を活性状態にする位相検出器とを備える
   ことを特徴とするＰＬＬ回路。
7. 請求項１〜５のいずれか１項に記載のチャージポンプ回路と、
   前記チャージポンプ回路の出力電流を出力電圧に変換するループフィルタと、
   前記ループフィルタによって得られた出力電圧に基づいて出力クロック信号を出力する電圧制御遅延回路と、
   基準クロック信号と前記電圧制御遅延回路の出力クロック信号との位相差に基づいて、前記第１および第２の制御信号の各々を活性状態にする位相検出器とを備える
   ことを特徴とするＤＬＬ回路。
8. ｎ組（ｎは２以上の整数）の第１および第２の制御信号に応答して正または負の出力電流を出力する装置であって、
   前記ｎ組の第１および第２の制御信号に対応するｎ個のチャージポンプ回路と、
   電流調整回路とを備え、
   前記ｎ個のチャージポンプ回路の各々は、
   当該チャージポンプ回路に対応する第１の制御信号に応答して正の充電電流を発生させる第１の充電部と、当該チャージポンプ回路に対応する第２の制御信号に応答して負の放電電流を発生させる第１の放電部とを有し、前記出力電流を出力するための出力ノードに当該充電電流と当該放電電流との合成電流が第１の中間電流として出力される充放電回路と、
   第３の制御信号に応答して正の充電電流を発生させる第２の充電部と、当該第３の制御信号に応答して負の放電電流を発生させる第２の放電部とを有し、当該充電電流と当該放電電流との合成電流が第２の中間電流として出力されるレプリカ回路とを含み、
   前記電流調整回路は、前記ｎ個のチャージポンプ回路の各々に含まれるレプリカ回路からの第２の中間電流を受け、当該ｎ個の第２の中間電流の合成電流に対して逆極性の調整電流を前記出力ノードに出力する
   ことを特徴とするチャージポンプ装置。
9. ｎ組（ｎは２以上の整数）の第１および第２の制御信号に応答して正または負の出力電流を出力する装置であって、
   前記ｎ組の第１および第２の制御信号に対応するｎ個のチャージポンプ回路と、
   電流調整回路とを備え、
   前記ｎ個のチャージポンプ回路の各々は、
   自己に対応付けられた信号に応答して正の充電電流を発生させる充電部と、自己に与えられた信号に応答して負の放電電流を発生させる放電部とを有し、当該充電電流と当該放電電流との合成電流が中間電流として出力される充放電回路と、
   充放電モードでは、前記充放電回路の充電部に当該チャージポンプ回路に対応する第１の制御信号を対応付けるとともに前記充放電回路の放電部に当該チャージポンプ回路に対応する第２の制御信号を対応付け、補正モードでは、当該充放電回路の充電部および放電部の各々に当該チャージポンプ回路に対応する第１および第２の制御信号のいずれか一方を対応付ける第１のセレクタと、
   前記充放電モードでは、前記出力電流を出力するための出力ノードに前記充放電回路からの中間電流を供給し、前記補正モードでは、前記電流調整回路に当該充放電回路からの中間電流を供給する第２のセレクタとを含み、
   前記電流調整回路は、前記ｎ個のチャージポンプ回路の各々に含まれる第２のセレクタ回路によって供給された中間電流を受け、当該ｎ個の中間電流の合成電流に対して逆極性の調整電流を前記出力ノードに出力する
   ことを特徴とするチャージポンプ装置。
10. 請求項８または請求項９において、
    前記ｎ個のチャージポンプ回路に対応するｎ個の抵抗素子をさらに備え、
    前記ｎ個の抵抗素子の各々は、充電電流量および放電電流量を制御するためのバイアス電圧を受けるバイアスノードと自己に対応する前記チャージポンプ回路との間に接続される
    ことを特徴とするチャージポンプ装置。
11. 請求項８，９，１０のいずれか１項に記載のチャージポンプ装置と、
    前記チャージポンプ装置の出力電流を出力電圧に変換するループフィルタと、
    前記ループフィルタによって得られた出力電圧に基づいて、位相が所定量ずつずれたｎ個のクロック信号を出力する電圧制御発振器と、
    前記ｎ個のチャージポンプ回路に対応するｎ個の位相比較回路とを備え、
    前記ｎ個の位相比較回路の各々は、データ信号と前記電圧制御発振器のｎ個のクロック信号のうち自己に対応するクロック信号との位相差に基づいて、自己に対応する前記チャージポンプ回路に対応する前記第１および第２の制御信号の各々を活性状態にする
    ことを特徴とするクロックデータリカバリシステム。
12. 請求項８，９，１０のいずれか１項に記載のチャージポンプ装置と、
    前記チャージポンプ装置の出力電流を出力電圧に変換するループフィルタと、
    前記ｎ個のチャージポンプ回路に対応するｎ個の電圧制御遅延回路と、
    前記ｎ個のチャージポンプ回路に対応するｎ個の位相検出器とを備え、
    第ｋ番目（１≦ｋ≦ｎ）の前記電圧制御遅延回路は、位相が第１の所定量ずつずれたｎ個のクロック信号のうち第ｋ番目のクロック信号を受け、前記ループフィルタによって得られた出力電圧に基づいて、位相が第２の所定量ずつずれたｍ個の遅延クロック信号を出力し、
    第ｋ番目の前記位相検出器は、第ｋ番目の前記電圧制御遅延回路の第Ｘ番目（１≦Ｘ≦ｍ）の遅延クロック信号と第ｉ番目（ｉは（ｋ＋Ｊ）をｎで割ったときの剰余）の前記電圧制御遅延回路の第Ｙ番目（１≦Ｙ≦ｍ）の遅延クロック信号との位相差に基づいて、第ｋ番目の前記チャージポンプ回路に対応する前記第１および第２の制御信号の各々を活性状態にする
    ことを特徴とするＤＬＬ回路。

Images