JP2009075393A - 電気光学装置及びこれを備えた電子機器 - Google Patents

電気光学装置及びこれを備えた電子機器 Download PDF

Info

Publication number
JP2009075393A
JP2009075393A JP2007244900A JP2007244900A JP2009075393A JP 2009075393 A JP2009075393 A JP 2009075393A JP 2007244900 A JP2007244900 A JP 2007244900A JP 2007244900 A JP2007244900 A JP 2007244900A JP 2009075393 A JP2009075393 A JP 2009075393A
Authority
JP
Japan
Prior art keywords
substrate
electro
optical device
pixel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007244900A
Other languages
English (en)
Other versions
JP5104156B2 (ja
JP2009075393A5 (ja
Inventor
Teiichiro Nakamura
定一郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007244900A priority Critical patent/JP5104156B2/ja
Publication of JP2009075393A publication Critical patent/JP2009075393A/ja
Publication of JP2009075393A5 publication Critical patent/JP2009075393A5/ja
Application granted granted Critical
Publication of JP5104156B2 publication Critical patent/JP5104156B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】電気光学装置の周辺回路の破壊を防止し、且つ耐光性を向上する。
【解決手段】電気光学装置は、第1基板(10)と、該第1基板上の画素領域(10a)に配列された複数の画素部(100c)と、第1基板と対向して配置された第2基板(20)と、画素領域の周囲に位置するシール領域(52a)において、第1及び第2基板を相互に貼り合わせるシール材(52)と、該シール材内に散布されるギャップ材(56)と、シール領域に少なくとも部分的に配置されると共に、トランジスタを含んでなり、複数の画素部を制御する周辺回路部(7、101、104)と、第1及び第2基板のうち少なくとも一方の基板上のシール領域のうちトランジスタと重なる部分を除く他の部分の少なくとも一部に配置され、第1基板の第2基板と対向する基板面の法線に沿った方向に凸である凸部(201)とを備える。
【選択図】図5

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置では、シール材に含まれるギャップ材によって、周辺回路が破壊されることを防止することが図られる。特に大型の電気光学装置では、液晶等の電気光学物質中にギャップ材が散布される場合もあるが、中型或いは小型の電気光学装置では、シール材中にのみギャップ材が散布され、これにより基板間ギャップが規定されることがある。例えば特許文献1には、周辺駆動回路一体型のアクティブマトリックス型の液晶装置において、周辺駆動回路とシール材との間に樹脂層を配置することによって、ギャップ材を含むシール材から受ける圧力により周辺駆動回路が破壊されることを防止する技術が記載されている。
特開平10−10544号公報
しかしながら上述の背景技術を、例えばライトバルブ等の比較的強い光が照射される電気光学装置に適用すると、樹脂層が光によって有機分解を起こしてしまうという技術的問題点がある。
本発明は、例えば上記問題点に鑑みてなされたものであり、周辺回路の破壊を防止し、且つ耐光性を向上することができる電気光学装置及びこれを備えた電子機器を提案することを課題とする。
本発明の電気光学装置は、上記課題を解決するために、第1基板と、該第1基板上の画素領域に配列された複数の画素部と、前記第1基板と対向して配置された第2基板と、前記画素領域の周囲に位置するシール領域において、前記第1及び第2基板を相互に貼り合わせるシール材と、該シール材内に散布されるギャップ材と、前記シール領域に少なくとも部分的に配置されると共に、トランジスタを含んでなり、前記複数の画素部を制御する周辺回路部と、前記第1及び第2基板のうち少なくとも一方の基板上の前記シール領域のうち前記トランジスタと重なる部分を除く他の部分の少なくとも一部に配置され、前記第1基板の前記第2基板と対向する基板面の法線に沿った方向に凸である凸部とを備える。
本発明の電気光学装置によれば、例えばTFT(Thin Film Transistor)アレイ基板や素子基板等である第1基板上の画素領域には複数の画素部が、例えば縦横に相互に間隔を隔ててマトリックス状に配列されている。画素部は、画素電極と、該画素電極をスイッチング制御するためのTFTとを有している。ここに「画素領域」とは、個々の画素の領域を意味するのではなく、複数の画素が平面配列された領域全体を意味し、典型的には、「画像表示領域」或いは「表示領域」に相当する。
その駆動時には、例えばデータ線駆動回路、走査線駆動回路、サンプリング回路等のトランジスタ等を含んでなる周辺回路部に、第1基板上の少なくとも一辺に沿って配列された外部回路接続端子を介して、画像信号、クロック信号、制御信号、電源信号等を含む各種信号が供給される。そして、各種信号の供給に応じて、周辺回路部のデータ線駆動回路や走査線駆動回路によって、例えば走査線やデータ線を介して画素部が駆動され、画素領域における画像表示動作がアクティブマトリックス駆動方式で行われる。
例えば対向基板等である第2基板は、第1基板と対向して配置されている。例えば紫外線硬化樹脂や熱硬化樹脂等であるシール材は、画素領域の周囲に位置するシール領域において、第1及び第2基板を相互に貼り合わせる。シール材中には、基板間隔(即ち、ギャップ)を維持するためのギャップ材或いはスペーサが散布されている。ギャップ材は、例えば外径が数ミクロンメートル程度のビーズ状やファイバ状であり、その外径により、ギャップが規定される。
ここで特に、第1及び第2基板のうち少なくとも一方の基板上のシール領域の少なくとも一部には、凸部が形成されており、凸部は、第1基板の第2基板と対向する基板面の法線に沿った方向(即ち、第1及び第2基板の積層方向)に凸である。即ち、凸部の表面は、他の部位の表面と比べて、基板上における高さが高くなっており、凸部において基板間ギャップが小さくなっている。このような凸部は、例えば第1基板上に形成された、例えば画素部を駆動するスイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造の上層に配置されている。凸部は、基板上で平面的に見て、島状又はストライプ状に形成されており、典型的には、傾斜部に囲まれており周囲より高さが高くされた平面領域が土手状或いは高原状に広がるように形成されている。よって、ギャップ材によりギャップが規定されるのは、最狭ギャップとなる凸部の表面上に限られる。凸部が形成されていない、即ち凹部では、ギャップ材があっても、これはシール材中に浮いている状態となる。凸部は、第1基板上で平面的に見て、シール領域のうちトランジスタと重なる部分を除く他の部分の少なくとも一部に配置されている。これにより、ギャップを規定するギャップ材からの圧力によってトランジスタが破壊されることを防止することができる。
ここで、本願発明者の研究によれば、電気光学装置の製造工程において、ギャップを所定値とするために基板に圧力をかけた際に、シール材中のギャップ材が当接することにより生じる圧力によって周辺回路に含まれるトランジスタ等が破壊される可能性がある。
他方、製造工程において、例えば液晶である電気光学物質に所定のプレティルトを付与するように、例えばポリイミド等からなる配向膜をラビングすると、配向膜の材料カスが発生し、例えば、画素電極に起因する段差やコンタクトホール付近の窪みに材料カスが溜まる、或いは、ラビング後の諸工程において、材料カスが電気光学物質中に浮遊することにより、例えば輝度ムラや表示ムラが生じる。
特に、電気光学装置の小型化や表示画像の高精細化に伴い、画素ピッチが微細化されたり、基板間のギャップが小さくなったりすると、相対的に、例えば画素電極に起因する段差やコンタクトホール付近の窪みが大きくなる。また、材料カスの大きさも相対的に大きくなる。従って、電気光学装置の小型化や表示画像の高精細化が進むほど、このような材料カスによる輝度ムラや表示ムラ等の問題が深刻化することが判明している。
しかるに本発明では、シール領域の少なくとも一部に配置された凸部を備えている。上述の如く、シール領域のうち凸部が配置されていない領域、言い換えれば、シール領域の凹部では、積層方向に、少なくとも凸部の高さに相当する空間的な余裕が生じる。これにより、凸部が配置されていない領域では、ギャップ材が当接することにより生じる圧力は、極めて小さいか全くない。しかも、基板上で平面的に見て、少なくともトランジスタと重ならないように、凸部をシール領域に配置されている。
従って、ギャップ材が当接する箇所にて局所的に生じる圧力は、トランジスタに対しては殆ど及ばないこととなり、かかる圧力によって、トランジスタが破壊されることを防止することができる。特に、凸部の下面と接する層の上面を、例えば化学機械研磨(Chemical Mechanical Polishing:CMP)等により平坦化すれば、確実にトランジスタを、基板上で平面的に見て凸部から外すことができ、より顕著にこの効果を享受することができる。
また、画素領域の周囲に配置される凸部に起因する段差に、言い換えれば、凹部内に或いは凸部と凹部との境目に、配向膜をラビングする際に発生する材料カスの大部分が溜まる。このため、画素領域に材料カスが溜まることを大幅に低減することができる。加えて、シール材により凸部が覆われるため材料カスが電気光学物質中に浮遊することがない。従って、輝度ムラや表示ムラを低減することができ、実用上非常に有利である。
更に、凸部を、例えばITO(Indium Tin Oxide)等の無機材料によって形成すれば、耐光性を向上させることができる。また、凸部を例えば画素電極と同一層に配置すれば、凸部を配置することによって工程数が増加することがなく、且つ製造コスト等の増加を抑制することができ、実用上非常に有利である。
以上の結果、本発明の電気光学装置によれば、周辺回路の破壊を防止し、且つ耐光性を向上することができる。
本発明の電気光学装置の他の態様では、前記凸部は、前記第1基板上で平面的に見て、前記周囲を囲む所定領域に形成されている。
この態様によれば、ギャップ制御を、画素領域の全周に渡って精度良く行うことができる。この際、島状に分断された複数の島状の凸部により、画素領域の周囲を囲むようにすれば、より効果的に輝度ムラや表示ムラを低減することができ、実用上非常に有利である。
この態様では、前記所定領域は、前記周囲を夫々囲むと共に相互に間隙を隔てて同心的に配置される複数の額縁状領域を含み、前記トランジスタは、前記第1基板上で平面的に見て、前記間隙内に配置されていてもよい。
このように構成すれば、同心的に配置される複数の額縁状領域の隙間にトランジスタが配置されるので、ギャップ制御を、額縁状のシール材の全域にて行う場合とほぼ同程度に、画素領域の全周に渡って精度良く行うことができる。例えば、隙間は、画素領域の周囲を囲む細い環状であり、シール領域内の大部分を凸部として、ギャップ制御用の領域として利用できる。
本発明の電気光学装置の他の態様では、前記複数の画素部の各々は、前記第1基板上に配置された画素電極を含み、前記凸部は、前記画素電極が配置されている層と同一層に配置されている。
この態様によれば、例えばITO等の画素電極を形成する材料と同一の材料で凸部を形成すれば、当該電気光学装置の製造工程において、凸部及び画素電極を同時に形成することができ、凸部を形成することによる工程数の増加を防止することができ、実用上非常に有利である。
本発明の電気光学装置の他の態様では、前記凸部は、無機材料を含んでなる。
この態様によれば、例えば、シール材を硬化させるために照射される紫外線や、当該電気光学装置をライトバルブとして使用する際に照射される強い光によって、凸部が劣化することを防止することができ、実用上非常に有利である。
本発明の電気光学装置の他の態様では、前記凸部は、前記第1基板上で平面的に見て、島状に形成されている。
この態様によれば、凸部の間隙が増えるので、ラビングカスをシール領域内に溜める能力が高まる。また、シール領域内における光漏れがパターンをなすことで目立つ事態をも効果的に回避することも可能となる。これらの結果、より効果的に輝度ムラや表示ムラを低減することができ、実用上非常に有利である。
本願発明者の研究によれば、このような効果は、第1基板上で平面的に見て、凸部が島状に形成されている方が、ストライプ状に形成されているよりも、顕著になることが判明している。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、耐光性に優れた、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下図1乃至図8を参照しながら、本発明に係る電気光学装置及び電子機器の各実施形態を説明する。尚、以下の図では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリックス駆動方式の液晶装置を例に挙げる。
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図2は、図1のH−H´線断面図である。尚、図1及び図2にでは、説明の便宜上、基板上に形成された各構成要素の平面的な位置関係を一部異ならしめてある。
図1及び図2において、本実施形態に係る液晶装置では、本発明に係る「第1基板」の一例としてのTFTアレイ基板10、及び本発明に係る「第2基板」の一例としての対向基板20が対向配置されている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の透明基板からなる。TFTアレイ基板10と対向基板20との間に液晶を含んで成る液晶層50が狭持されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域52aに設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。尚、ギャップ材56を、シール材52に混入されるものに加えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。
図1において、シール材52が配置されたシール領域52aの内側に並行して、画像表示領域10aを規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
周辺領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿って、データ線駆動回路101より内側にサンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿った額縁領域に、額縁遮光膜53に覆われるようにして設けられている。尚、本実施形態に係る「サンプリング回路7」、「データ線駆動回路101」及び「走査線駆動回路104」は、本発明に係る「周辺回路部」の一例である。
TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。
画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。
TFTアレイ基板10上の画素電極9aが形成されている層と同一層に、ITO等の透明材料からなる、本発明に係る「凸部」の一例としてのダミー電極201が形成されている。ダミー電極201は、TFTアレイ基板10上のシール領域52aの一部に形成されている。
対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光膜23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。
液晶層50を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、本実施形態に係る液晶装置の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の電気的な構成を概略的に示すブロック図である。
図3において、TFTアレイ基板10上における画像表示領域10aには、複数の走査線100a及び複数のデータ線100bが互いに交差して配線され、これら交差に対応して画素に対応する画素部100cがマトリックス状に設けられている。画素部100cは、走査線100a及びデータ線100bの各々に電気的に接続されている。画素部100cは、基本的に、データ線100bにより供給される画像信号を選択的に印加するための画素スイッチッグ用のTFTと、入力された画像信号を液晶層50(図2参照)に印加し保持するための、即ち対向電極21(図2参照)と共に液晶保持容量をなす画素電極9a(図2参照)とを含んで構成されている。尚、画素部100cには、液晶保持容量に保持された画像信号がリークするのを防ぐために、該液晶保持容量と並列に付加された蓄積容量を設けてもよい。
図3において、TFTアレイ基板10上における周辺領域には、データ線駆動回路101、サンプリング回路7及び走査線駆動回路104が設けられている。
走査線駆動回路104には、図示しない、例えば外部回路より外部回路接続端子102(図1参照)を介して、Yクロック信号CLY、YスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLYに基づくタイミングで走査信号を順次生成して走査線100aに出力する。
データ線駆動回路101には、外部回路より外部回路接続端子102を介して、Xクロック信号CLX、XスタートパルスDXが供給される。そして、データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLXに基づくタイミングで、サンプリング信号を順次生成してサンプリング信号線114に出力する。
サンプリング回路7は、画像信号線6から画像信号が供給されるデータ線100bを選択するためにデータ線100b毎に設けられたスイッチング素子(即ち、サンプリングスイッチ)からなり、そのスイッチング動作は、データ線駆動回路101からのサンプリング信号によってタイミング制御されるように構成されている。サンプリング回路7のスイッチング素子は、具体的には、本発明に係る「トランジスタ」の一例としてのサンプリング用TFT71として構成されている。尚、図3では便宜上、片チャネル型のTFTとして、サンプリング回路7の各スイッチング素子を示したが、サンプリング用TFT71は、両チャネル型のTFTであってもよい。
各サンプリング用TFT71のソース配線は、画像信号線に電気的に接続されている。各サンプリング用TFT71のドレイン配線は、複数のデータ線100bのうち対応する一本に電気的に接続されている。各サンプリング用TFT71のゲート電極を含むゲート配線は、サンプリング信号線114と電気的に接続されており、データ線駆動回路101から出力されたサンプリング信号が供給される。
尚、クロック信号CLXやCLY等の各種タイミング信号は、例えば図示しない外部回路に形成されたタイミングジェネレータにて生成され、TFTアレイ基板10上の各回路に外部回路接続端子102を介して供給される。また、各駆動回路の駆動に必要な電源等もまた例えば外部回路から供給される。
次に、本実施形態におけるサンプリング用TFT及びダミー電極の具体的な構成について、図4及び図5を参照して説明する。ここに図4は、サンプリング用TFT及びダミー電極の構成を示す平面図であり、図5は、図4のA−A´線断面図である。
図4及び図5において、各サンプリング用TFT71は、半導体層74、ソース配線71S、ドレイン配線71D、ゲート配線71G及びゲート絶縁膜75を備えて構成されている。
半導体層74は、ゲート配線71Gからの電界によりチャネルが形成されるチャネル領域74Cと、ソース領域74Sとドレイン領域74Dとを有している。
ソース配線71Sは、半導体層74より層間絶縁膜41及び42を介して上層側に、例えばアルミニウム等の金属膜から形成されている。ソース配線71Sは、層間絶縁膜41及び42を貫通して開孔されたコンタクトホール8sを介してソース領域74Sに接続されている。ソース配線71Sは、データ線100bが延びる方向(即ち、Y方向)に沿って延びるように形成されている。ソース配線71Sは、図示しないコンタクトホール及び中継配線などを介して、画像信号線6と電気的に接続されている。
ドレイン配線71Dは、ソース配線71Sと同一膜から形成されている、即ち、半導体層74より層間絶縁膜41及び42を介して上層側に、例えばアルミニウム等の金属膜から形成されている。ドレイン配線71Dは、層間絶縁膜41及び42を貫通して開孔されたコンタクトホール8dを介してドレイン領域74Dに接続されている。ドレイン配線71Dは、データ線100bが延びる方向(即ち、Y方向)に沿って延びるように形成されている。ドレイン配線71Dは、図示しないコンタクトホール及び中継配線などを介して、データ線100bと電気的に接続されている。
ゲート配線71Gは、半導体層74よりゲート絶縁膜75を介して上層側に、例えば導電性ポリシリコン膜等から形成されている。ゲート配線71Gは、半導体層74のチャネル領域74Cとゲート絶縁膜75を介して重なるゲート電極を含むと共に、データ線100bが延びる方向(即ち、Y方向)に沿って延びるように形成されている。ゲート配線71Gは、図示しないコンタクトホール及び中継配線などを介して、サンプリング信号線114と電気的に接続されている(図3参照)。
図4に示すように、各サンプリング用TFT71間には、島状にパターニングされたダミー電極201が形成されている。このダミー電極201は、図5に示すように、ソース配線71S及びドレイン配線71Dより層間絶縁膜43を介して上層側に形成されている。この層間絶縁膜43の上面は、CMP等により平坦化されている。また、ここでは図示しないが、層間絶縁膜43上には画素電極9aが形成されている。
図5に示すように、ダミー電極201が存在するが故に、ダミー電極201が形成されていない部分(即ち、サンプリング用TFT71の上層)のギャップ材56には、例えば対向基板20からの圧力が直接伝わることはない。言い換えれば、ギャップ材56及び対向基板20間に存在するシール材52が緩衝材として働き、ギャップ材56に対する対向基板20からの圧力が緩和される。このため、サンプリング用TFT71に対するギャップ材56からの圧力を緩和することができる。従って、ギャップ材56からの圧力によってサンプリング用TFT71が破壊されることを防止することができる。
尚、このようなダミー電極201は、TFTアレイ基板10上に限らず、対向基板20上に形成されていてもよい。或いは、TFTアレイ基板10及び対向基板20の両方に形成されていてもよい。また、TFTアレイ基板10上で平面的に見て、ダミー電極201をサンプリング用TFT71に重ならないように形成する場合に限らず、少なくともサンプリング用TFT71のチャネル領域74Cに重ならないようにダミー電極201を形成すれば、同様の効果を享受できることが本願発明者の研究により判明している。
<変形例>
次に、本実施形態におけるダミー電極の変形例について、図6及び図7を参照して説明する。ここに図6は、図4と同趣旨の、サンプリング用TFT及びダミー電極の構成を示す平面図であり、図7は、図6のB−B´線断面図である。
図6に示すように、サンプリング用TFT71に重ならないようにダミー電極201a及び201bがストライプ状に形成されている。図7に示すように、サンプリング用TFT71の上層にダミー電極201a及び201bが存在しないため、サンプリング用TFT71に対するギャップ材56からの圧力を緩和することができる。従って、ギャップ材56からの圧力によってサンプリング用TFT71が破壊されることを防止することができる。
尚、ダミー電極が、サンプリング用TFT71に重ならないように格子状に形成されていてもよい。また、ダミー電極201a及び201bは、図2におけるダミー電極201と対応している。
<電子機器>
次に、図8を参照しながら、上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した液晶装置における液晶パネル100は、プロジェクタのライトバルブとして用いられている。図8は、プロジェクタの構成例を示す平面図である。
図8に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110R、1110Bによる表示像は、液晶パネル1110Gによる表示像に対して左右反転することが必要となる。
尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図8を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
尚、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。
本発明の実施形態に係る液晶装置の全体構成を示す平面図である。 図1のH−H´線断面図である。 本実施形態に係る液晶装置の電気的な構成を概略的に示すブロック図である。 本実施形態におけるサンプリング用TFT及びダミー電極の構成を示す平面図である。 図4のA−A´線断面図である。 本実施形態におけるサンプリング用TFT及びダミー電極の変形例の構成を示す平面図である。 図6のB−B´線断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
符号の説明
7…サンプリング回路、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、52…シール材、52a…シール領域、56…ギャップ材、71…サンプリング用TFT、100…液晶パネル、100a…走査線、100b…データ線、100c…画素部101…データ線駆動回路、104…走査線駆動回路、201、201a、201b…ダミー電極

Claims (7)

  1. 第1基板と、
    該第1基板上の画素領域に配列された複数の画素部と、
    前記第1基板と対向して配置された第2基板と、
    前記画素領域の周囲に位置するシール領域において、前記第1及び第2基板を相互に貼り合わせるシール材と、
    該シール材内に散布されるギャップ材と、
    前記シール領域に少なくとも部分的に配置されると共に、トランジスタを含んでなり、前記複数の画素部を制御する周辺回路部と、
    前記第1及び第2基板のうち少なくとも一方の基板上の前記シール領域のうち前記トランジスタと重なる部分を除く他の部分の少なくとも一部に配置され、前記第1基板の前記第2基板と対向する基板面の法線に沿った方向に凸である凸部と
    を備えることを特徴とする電気光学装置。
  2. 前記凸部は、前記第1基板上で平面的に見て、前記周囲を囲む所定領域に形成されていることを特徴とする請求項1に記載の電気光学装置。
  3. 前記所定領域は、前記周囲を夫々囲むと共に相互に間隙を隔てて同心的に配置される複数の額縁状領域を含み、
    前記トランジスタは、前記第1基板上で平面的に見て、前記間隙内に配置されている
    ことを特徴とする請求項2に記載の電気光学装置。
  4. 前記複数の画素部の各々は、前記第1基板上に配置された画素電極を含み、
    前記凸部は、前記画素電極が配置されている層と同一層に配置されていることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
  5. 前記凸部は、無機材料を含んでなることを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
  6. 前記凸部は、前記第1基板上で平面的に見て、島状に形成されていることを特徴とする請求項1乃至5のいずれか一項に記載の電気光学装置。
  7. 請求項1乃至6のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2007244900A 2007-09-21 2007-09-21 電気光学装置及びこれを備えた電子機器 Expired - Fee Related JP5104156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007244900A JP5104156B2 (ja) 2007-09-21 2007-09-21 電気光学装置及びこれを備えた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244900A JP5104156B2 (ja) 2007-09-21 2007-09-21 電気光学装置及びこれを備えた電子機器

Publications (3)

Publication Number Publication Date
JP2009075393A true JP2009075393A (ja) 2009-04-09
JP2009075393A5 JP2009075393A5 (ja) 2010-10-07
JP5104156B2 JP5104156B2 (ja) 2012-12-19

Family

ID=40610403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244900A Expired - Fee Related JP5104156B2 (ja) 2007-09-21 2007-09-21 電気光学装置及びこれを備えた電子機器

Country Status (1)

Country Link
JP (1) JP5104156B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201473A1 (zh) * 2022-04-18 2023-10-26 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010578A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 液晶表示パネル
JPH10301124A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd アクティブマトリックス液晶表示装置
JP2002333634A (ja) * 2001-05-07 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示パネル及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010578A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 液晶表示パネル
JPH10301124A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd アクティブマトリックス液晶表示装置
JP2002333634A (ja) * 2001-05-07 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示パネル及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201473A1 (zh) * 2022-04-18 2023-10-26 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP5104156B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5217752B2 (ja) 電気光学装置及び電子機器
JP5488136B2 (ja) 電気光学装置及び電子機器並びにトランジスター
JP5396905B2 (ja) 電気光学装置及び電子機器
JP5621283B2 (ja) 電気光学装置及び電子機器
JP5104176B2 (ja) 電気光学装置及び電子機器
JP5187067B2 (ja) 電気光学装置及び電子機器
JP2010223690A (ja) フレキシブル基板、並びに電気光学装置及び電子機器
JP5499736B2 (ja) 電気光学装置及び電子機器
JP2011186285A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5292969B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP5200720B2 (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2010044182A (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2008058864A (ja) 電気光学装置及び電子機器
JP5104156B2 (ja) 電気光学装置及びこれを備えた電子機器
JP2011191475A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2009069247A (ja) 電気光学装置、その製造方法及び電子機器、並びに配線構造
JP2009122305A (ja) 液晶装置及び電子機器
JP5309568B2 (ja) 電気光学装置及び電子機器
JP5804113B2 (ja) 電気光学装置及び電子機器
JP5182138B2 (ja) 電気光学装置及び電子機器
JP2011180524A (ja) 電気光学装置及び電子機器
JP2010186118A (ja) 電気光学装置及び電子機器
JP2011186283A (ja) 電気光学装置及び電子機器
JP5286782B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2010060900A (ja) 電気光学装置及び備えた電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees