JP2009075319A - 表示装置、表示駆動方法 - Google Patents

表示装置、表示駆動方法 Download PDF

Info

Publication number
JP2009075319A
JP2009075319A JP2007243607A JP2007243607A JP2009075319A JP 2009075319 A JP2009075319 A JP 2009075319A JP 2007243607 A JP2007243607 A JP 2007243607A JP 2007243607 A JP2007243607 A JP 2007243607A JP 2009075319 A JP2009075319 A JP 2009075319A
Authority
JP
Japan
Prior art keywords
voltage
amplitude reference
value
signal
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007243607A
Other languages
English (en)
Other versions
JP4530014B2 (ja
Inventor
Junji Ozawa
淳史 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007243607A priority Critical patent/JP4530014B2/ja
Priority to TW097130840A priority patent/TW200923885A/zh
Priority to US12/222,856 priority patent/US8477088B2/en
Priority to KR1020080089105A priority patent/KR20090031237A/ko
Priority to CN200810161718.3A priority patent/CN101393719B/zh
Publication of JP2009075319A publication Critical patent/JP2009075319A/ja
Application granted granted Critical
Publication of JP4530014B2 publication Critical patent/JP4530014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】階調性を損なわずに簡易に消費電力低減を図る
【解決手段】1つのフレームの表示内容の中で低階調側が存在しない場合において、信号振幅基準電圧(Vofs電圧)を上げることで、フレームの全ての画素回路において信号値電圧との電位差を小さくすることで、フレームの全ての画素の階調再現性を確保しながら全体輝度を落とす。これによって画質の低下を抑えながら、簡易に消費電力の低減が実現できる。特にフレームの画素の中での最小階調値を検出することで、0%階調からフレーム内の最小階調値までの範囲の階調が存在しないことがわかるため、その分、信号振幅基準電圧を変化させる。
【選択図】図1

Description

本発明は、発光素子として有機エレクトロルミネッセンス素子(有機EL素子)を用いた表示装置と、その表示駆動方法に関する。
特開2005−301234号公報
フラットパネルディスプレイは、コンピュータディスプレイ、携帯端末、テレビジョン受像器などの製品で広く普及している。現在、主には液晶ディスプレイパネルが多く採用されているが、依然、視野角の狭さや、応答速度の遅さが指摘され続けている。一方、自発光素子で形成された有機エレクトロルミネッセンス(Electroluminescence:以下、EL)ディスプレイは、前記の視野角や応答性の課題を克服できるのに加え、バックライト不要の薄い形態、高輝度、高コントラストを達成できるため、液晶ディスプレイに代わる次世代表示装置として期待されている。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式としてパッシブマトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。このアクティブマトリクス方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
ところで有機ELディスプレイは、現在実用化されているものも存在する中でありながら、消費電力の高さがまだまだ問題視されている。全ての表示装置にとっても共通して言えることでもあるが、消費電力を抑えることや、負荷の急変動の影響を抑制させることは、装置全体の消費電力を低くし、電源システムの規模も削減できる視点から、取組むべき大きな課題として捉えられている。
有機ELディスプレイは自発光ディスプレイであり、画面内の平均表示輝度が高いほど、消費電力を多く必要とする。従って、明るく綺麗な表示を実現する、一般的な高画質化と低消費電力化を両立させることは今まで困難とされてきた。
なお上記特許文献1には、パッシブマトリクス駆動方式の自発光表示器において、表示内容の全体的な信号レベルに応じ、信号レベルが全体的に高い映像に対しては、より高輝度表示を可能にし、信号レベルが全体的に低い映像に対しては、より黒を沈めることを可能とするよう、閾値電圧のコントロールと映像信号の伸張処理を行うことで、コントラスト改善と高輝度化が図れる表示装置が開示されている。
この場合、ヒストグラム解析によって表示内容に存在する階調に注目し、常に自発光型素子の電圧−輝度特性の最適な部分を使用できるよう、閾値電圧や映像信号処理を行って自発光型素子の両端電圧をコントロールすることが可能であるが、全ては画質改善、つまりはコントラスト改善と高輝度化のために動作しており、消費電力を低減させるよりは、逆に増加させる方向の処理が行われてしまうものである。また、パッシブマトリクス駆動動作にしか適用できない。
本発明では、画質の低下を抑えつつ簡易に消費電力を低減させることができる手法を提案することを目的とする。
本発明の表示装置は、各画素回路において有機エレクトロルミネッセンス素子を発光素子として用いるとともに、各画素回路では、上記有機エレクトロルミネッセンス素子が、入力される表示データ信号の信号値電圧と信号振幅基準電圧の電圧差に応じた輝度で発光するように駆動される表示パネル部と、上記表示パネル部に供給する表示データ信号について、所定期間毎に階調値検出を行い、検出された階調値を用いて、上記信号振幅基準電圧の電圧制御情報を生成する電圧制御部と、上記電圧制御部で生成された電圧制御情報に基づいて、上記表示パネル部の各画素回路に供給する上記信号振幅基準電圧の電圧値を変化させる信号振幅基準電圧可変部とを備える。
また上記電圧制御部は、上記表示パネル部に供給する表示データ信号について、上記所定期間としての1フレーム期間毎に階調値検出を行って、1フレーム内での最小階調値を検出し、検出した最小階調値によって画素回路に入力される信号値電圧を算出し、算出した信号値電圧を用いて、上記信号振幅基準電圧の電圧制御情報を生成する。
また上記電圧制御部は、上記信号振幅基準電圧の上限値の情報が与えられ、上記上限値を超えない範囲で上記信号振幅基準電圧を可変させる上記電圧制御情報を生成する。
また上記電圧制御部は、上記表示パネル部に供給する表示データ信号について、上記所定期間としての1フレーム期間毎に、表示色毎の最小階調値を検出し、検出した表示色毎の最小階調値のそれぞれについて、画素回路に入力される信号値電圧を算出し、算出した各信号値電圧の中で最小の信号値電圧を用いて、上記信号振幅基準電圧の電圧制御情報を生成する。
また、表示データ信号を、上記電圧制御部と上記信号振幅基準電圧可変部とによる信号振幅基準電圧の可変動作のための時間分、遅延させて上記表示パネル部に供給する表示データ遅延部を、さらに備える。
本発明の表示駆動方法は、各画素回路において有機エレクトロルミネッセンス素子を発光素子として用いるとともに、各画素回路では、上記有機エレクトロルミネッセンス素子が、入力される表示データ信号の信号値電圧と信号振幅基準電圧の電圧差に応じた輝度で発光するように駆動される表示パネル部を有する表示装置の表示駆動方法として、上記表示パネル部に供給する表示データ信号について、所定期間毎に階調値検出を行うステップと、検出された階調値に応じて、上記信号振幅基準電圧の電圧制御情報を生成するステップと、生成された電圧制御情報に基づいて、上記表示パネル部の各画素回路に供給する上記信号振幅基準電圧の電圧値を変化させるステップとを備える。
アクティブマトリクス方式の有機ELディスプレイの画素回路では、入力される表示データ信号の信号値電圧と、信号振幅基準電圧(通常は固定電位)の電圧差に応じて、定電流源として機能する能動素子(駆動トランジスタ)が有機EL素子に電流を流すことで、有機EL素子が発光駆動される。これによって入力された信号値電圧に応じた輝度の発光が行われる。
そして有機EL素子の消費電力は、有機EL素子に流れる電流に、有機EL素子のアノード−カソード間の電圧を乗じたもので算出される。有機EL素子に流す電流は、発光させたい輝度に対して決まるため、発光輝度が低いほど消費電力は少なくなる。しかし当然、発光輝度をむやみに下げることは階調再現性を損ねるなどして画質の低下を招く。
ここで本発明では、表示データ信号に基づいて画素回路に入力される信号値については何ら処理は加えずに、通常は固定電位とされている信号振幅基準電圧(映像信号振幅のうちの黒レベルを決定するVofs電圧)を変化させることで、全体の輝度をコントロールして低消費電力化を図る。
すなわち表示内容の中で、低階調側が存在しない場合において、信号振幅基準電圧(Vofs電圧)を上げることで、フレームの全ての画素回路において信号値電圧との電位差を小さくする。これは、フレームの全ての画素の階調再現性を確保しながら全体輝度を落とすことになる。これによって画質の低下を抑えながら、簡易に消費電力の低減が実現できる。
より具体的には、フレームの画素の中での最小階調値を検出すれば、0%階調(仕様上の最低輝度)からフレーム内の最小階調値までの範囲の階調が存在しないことがわかるため、その分は、信号振幅基準電圧を変化させても表示する階調に影響させないで、全体の輝度を低下させ、消費電力を低減できる。
本発明によれば、所定期間(例えば1フレーム)ごとに、画素の階調値を検出し、階調値に基づいて信号振幅基準電圧を変化させる。これは表示内容の階調性を損なわずに全体の輝度低下を図ることになる。特に、フレーム毎の最小階調値を検出すれば、存在する階調の再現性を損なわさせずに、且つ、輝度変動という画質を考慮に入れながら、信号振幅基準電圧の上昇可能分を適切に決定できる。
これによって、信号振幅基準電圧の電圧可変という簡易なコントロールで、画質の低下を最小限に抑えた、全体輝度を抑制、即ち、消費電力の抑制を実現できるという効果がある。
以下、本発明の表示装置、表示駆動方法の実施の形態を説明する。
図1に実施の形態の表示装置の構成を示す。本例の表示装置は、有機EL素子を発光素子として用いる有機ELディスプレイパネルモジュール1と、表示データ遅延部2と、最小階調検出部3と、最小信号値計算部4と、振幅基準電圧決定部5と、振幅基準電圧可変部6を備える。
まず図2、図3、図4を参照して有機ELディスプレイパネルモジュール1について述べる。
図2に有機ELディスプレイパネルモジュール1の構成の一例を示す。この有機ELディスプレイパネルモジュール1は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図2に示すように、有機ELディスプレイパネルモジュール1は、画素回路10が列方向と行方向にマトリクス状に配列された画素アレイ部20と、データドライバ11と、ゲートドライバ12,13,14,15を備える。
またデータドライバ11により選択され、供給される表示データ信号に応じた信号値Vsigを画素回路10に対する入力信号として供給する信号線DTL1、DTL2・・・が、画素アレイ部20に対して列方向に配されている。信号線DTL1、DTL2・・・は、画素アレイ部20においてマトリクス配置された画素回路10の列数分だけ配される。
また画素アレイ部20に対して、行方向に走査線WSL1,WSL2・・・、走査線DSL1,DSL2・・・、走査線AZ1L1,AZ1L2・・・、走査線AZ2L1,AZ2L2・・・が配されている。これらの走査線WSL、DSL,AZ1L、AZ2Lは、それぞれ、画素アレイ部20においてマトリクス配置された画素回路10の行数分だけ配される。
走査線WSL(WSL1,WSL2・・・)は、画素回路10への信号値Vsigの書込(ライトスキャン)を行うための走査線であり、ゲートドライバ12により駆動される。ゲートドライバ12は、設定された所定のタイミングで、行状に配設された各走査線WSL1,WSL2・・・に順次、走査パルスWSを供給して、画素回路10を行単位で線順次走査する。
走査線DSL(DSL1,DSL2・・・)はゲートドライバ13により駆動される。ゲートドライバ13は、有機EL素子の発光駆動のための走査パルスDSを、行状に配設された各電源線DSL1,DSL2・・・にそれぞれ所定タイミングで供給する。
走査線AZ1L(AZ1L1,AZ1L2・・・)はゲートドライバ14により駆動される。ゲートドライバ14は、画素回路10のリセット電圧(Vrs)の供給のための走査パルスAZ1を、行状に配設された各走査線AZ1L1,AZ1L2・・・にそれぞれ所定タイミングで供給する。
走査線AZ2L(AZ2L1,AZ2L2・・・)はゲートドライバ15により駆動される。ゲートドライバ14は、画素回路10に対して信号振幅基準電圧(Vofs)の供給のための走査パルスAZ2を、行状に配設された各走査線AZ2L1,AZ2L2・・・にそれぞれ所定タイミングで供給する。
データドライバ11は、ゲートドライバ12による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号値(Vsig)を供給する。
図3に画素回路10の構成を示している。この画素回路10が、図2の構成における画素回路10のようにマトリクス配置される。なお、図3では簡略化のため、信号線DTLと走査線WSL、DSL、AZ1L、AZ2Lが交差する部分に配される1つの画素回路10のみを示している。
実施の形態として採用できる画素回路10の構成は多様に考えられるが、この例では、画素回路10は、発光素子である有機EL素子30と、1個の保持容量Csと、サンプリングトランジスタTr1、駆動トランジスタTr2、スイッチングトランジスタTr3、リセット用トランジスタTr4、振幅基準設定用トランジスタTr5としての5個の薄膜トランジスタ(TFT)とで構成されている。各トランジスタTr1、Tr2、Tr3、Tr4、Tr5はnチャネルTFTとされている。
保持容量Csは、一方の端子が駆動トランジスタTr2のソースに接続され、他方の端子が同じく駆動トランジスタTr2のゲートに接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子30とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTr2のソースに接続され、カソードは所定の接地配線(カソード電位Vcath)に接続されている。
サンプリングトランジスタTr1は、そのドレインとソースの一端が信号線DTLに接続され、他端が駆動トランジスタTr2のゲートに接続される。またサンプリングトランジスタのゲートは走査線WSLに接続されている。
スイッチングトランジスタTr3は、そのドレインとソースの一端が電源電圧Vccに接続され、他端が駆動トランジスタTr2のドレインに接続される。またスイッチングトランジスタTr3のゲートは走査線DSLに接続されている。
リセット用トランジスタTr4は、そのドレインとソースの一端が駆動トランジスタTr2のソースに接続され、他端が所定のリセット電位Vrsに接続される。またリセット用トランジスタTr4のゲートは走査線AZ1Lに接続されている。
振幅基準設定用トランジスタTr5は、そのドレインとソースの一端が駆動トランジスタTr2のゲートに接続され、他端が信号振幅基準電圧Vofsの供給ラインに接続される。また振幅基準設定用トランジスタTr5のゲートは走査線AZ2Lに接続されている。
このような画素回路10の動作を図4を参照して簡単に説明する。図4(a)は信号線DTLに与えられる信号値Vsig、図4(b)は水平同期信号HS、図4(c)は走査線WSLからサンプリングトランジスタTr1のゲートに与えられる走査パルスWS、図4(d)は走査線AZ1Lからリセット用トランジスタTr4のゲートに与えられる走査パルスAZ1、図4(e)は走査線AZ2Lから振幅基準設定用トランジスタTr5のゲートに与えられる走査パルスAZ2、図4(f)は駆動トランジスタTr2のゲート電圧Vg、図4(g)は駆動トランジスタTr2のソース電圧Vs、図4(h)は走査線DSLからスイッチングトランジスタTr3のゲートに与えられる走査パルスDSを、それぞれ示している。
水平同期信号HSによって水平走査の開始時点が決められる。そして図における書込準備期間では、走査パルスAZ1,AZ2によってリセット用トランジスタTr4と振幅基準設定用トランジスタTr5が導通される状態となり、これによって駆動トランジスタTr2のゲート電圧Vg=信号振幅基準電圧Vofs、駆動トランジスタTr2のソース電圧Vs=リセット電圧Vrsとされる。この信号振幅基準電圧Vofsとリセット電圧Vrsの電位差は、駆動トランジスタTr2の閾値電圧Vthより十分に大きくなるように設定される。
続いて所定タイミングで、走査パルスAZ1がLレベルとされ、また走査パルスDSがHレベルとされる。即ちリセット用トランジスタTr4がオフ、スイッチングトランジスタTr3がオンとされる。これによって駆動トランジスタTr2のドレインに電源電圧Vccが印加されるとともに、駆動トランジスタTr2のソースがリセット電圧Vrsから切り離される。このとき、駆動トランジスタTr2のドレインーソース間に電流が流れ、駆動トランジスタTr2のソース電圧Vsが次第に上昇していく。そして駆動トランジスタTr2のゲート・ソース間電圧Vgsが閾値電圧Vthに達した時点でドレインーソース間に流れていた電流が止まり(カットオフ状態)、以後、ソース電圧Vsは、ゲート・ソース間電圧Vgsが閾値電圧Vthとなる状態を維持する電位となる。
このようにゲート・ソース間電圧Vgs=閾値電圧Vthとされるのは、素子毎の閾値電圧Vthのバラツキの影響をキャンセルするためである。
その後、書込期間として、データドライバ11によって信号線DTLに信号値Vsigが印加され、信号値Vsigの画素回路10への書込が行われる。
この書込期間においては、走査パルスDSがLレベルとされて電源電圧Vcc印加が停止される。また走査パルスAZ2がLレベルとされ、ゲート電位の信号振幅基準電圧Vofsでの固定が解除される。そして、走査パルスWSによってサンプリングトランジスタTr1が導通されることで、信号線DTLからの信号値Vsigが保持容量Csに書き込まれる。
この書込期間では、駆動トランジスタTr2のゲート電圧は、保持容量Csへの信号値Vsigの書込に応じて上昇する。結局、駆動トランジスタTr2のゲート・ソース間電圧Vgsは、Vth+(Vsig−Vofs)となる。
書込期間に続いて発光期間としての動作が行われる。発光期間では、走査パルスWSがLレベルとされてサンプリングトランジスタTr1がオフとされ、一方、走査パルスDSによってスイッチングトランジスタTr3が導通される。これによって駆動電源電圧Vccからの電流供給により、駆動トランジスタTr2が保持容量Csに保持された信号電位(即ち駆動トランジスタTr2のゲート・ソース間電圧)に応じた電流を有機EL素子30に流し、有機EL素子30を発光させる。駆動トランジスタTr2は飽和領域で動作し、有機EL素子30に対して、信号値Vsigに応じた駆動電流を与える定電流源として機能する。
なお、有機EL素子30に電流が流れることで有機EL素子30の両端電圧VELが上昇するため、発光期間当初は、これに伴って駆動トランジスタTr2のゲート電圧Vgとソース電圧Vsが上昇する。即ち、ソース電圧Vsは、Vcath+VELの電位まで上昇し、ゲート電圧Vgは、そのソース電圧VsからVth+(Vsig−Vofs)の電位差を保ちながら上昇する。
以上のような動作により画素回路10の発光駆動が行われる。
図1に戻って、本例の構成を説明する。
表示データ信号は、表示データ遅延部2及び最小階調検出部3に供給される。
表示データ遅延部2は、表示データ信号に対して所定時間の遅延を与えて有機ELディスプレイパネルモジュール1に供給する。この表示データ遅延部2による遅延は、最小階調検出部3から振幅基準電圧可変部6までの動作による信号振幅基準電圧Vofsの可変制御を、適切に表示内容に合わせて反映させるためであり、最小階調検出部3から振幅基準電圧可変部6までの処理遅延を考慮した時間をフレームメモリ等を用いて遅延させるものである。
有機ELディスプレイパネルモジュール1では、上記構成により、供給された表示データ信号に基づいて各画素の発光駆動が行われる。
最小階調検出部3は、表示データ信号の1フレーム内の最小階調値を画素の構成色ごとに検出する。
ここで検出する最小階調値とは、或る1フレームの各画素に与える輝度値のうちで、最も低輝度となる値のことであり、つまり1フレーム内での、最も低輝度で発光させる画素に対する表示データ信号値のことである。
このような最小階調値を、R(赤)、G(緑)、B(青)の各表示色毎に検出する。
つまり1フレームにおける各R画素回路に対する表示データ信号について順次比較処理を行っていくことで、最も低輝度の値を、R最小階調値Smin_rとして検出する。同様にして、1フレームにおける各G画素回路に対する表示データ信号のうちで、最も低輝度の値を、G最小階調値Smin_gとして検出し、また1フレームにおける各B画素回路に対する表示データ信号のうちで、最も低輝度の値を、B最小階調値Smin_bとして検出する。
そして、この1フレームにおける色毎の最小階調値Smin_r、Smin_g、Smin_bを最小信号値計算部4に出力する。
なお、最小階調検出部3では、フレームメモリを用意し、1フレーム期間の表示データ信号値を一時的に記憶して、その中からR、G、B各色毎の最小階調値を検出するようにしてもよい。
最小信号値計算部4は、各色ごとの最小階調値Smin_r、Smin_g、Smin_bを、それぞれデータドライバ11の出力電圧値(信号値Vsigとしての電圧値)に換算して、その中から最小のものを選択して、それを最小信号値(Vsig(Smin))とし、振幅基準電圧決定部5に出力する。
振幅基準電圧決定部5は、入力されてくる最小信号値(Vsig(Smin))から、各画素回路10に与える信号振幅基準電圧Vofsを決定する。
具体的には、まずフレームごとの最小信号値(Vsig(Smin))から0%階調時の信号値(Vsig(0))を減じて、フレームごとに0%階調信号値Vsig(0)と最小信号値Vsig(Smin)にどれだけ差があるかを示す差分(ΔVsig(MIN))を算出する。そして、信号振幅基準電圧Vofsのデフォルト値(Vofs_default)に差分ΔVsig(MIN)を加算することで、画素回路10に与える信号振幅基準電圧Vofsの値を決定する。
但し、振幅基準電圧決定部5には、Vofs上限値情報が入力され、振幅基準電圧決定部5は、あくまでもこのVofs上限値情報の値を超えない範囲で画素回路10に与える信号振幅基準電圧Vofsの値を決定する。即ち、上記のように信号振幅基準電圧Vofsのデフォルト値(Vofs_default)に差分ΔVsig(MIN)を加算した電圧値と、Vofs上限値情報としての電圧値のうちの小さい方を、選択することになる。
なお、振幅基準電圧決定部5において、信号振幅基準電圧Vofsのデフォルト値(Vofs_default)に差分ΔVsig(MIN)を加算して画素回路10に与える信号振幅基準電圧Vofsの値を決定することは、0%階調から最小階調までの階調を表示上で潰してしまうことになるが、そのフレームにおいては最小階調値までの階調は存在していないため問題ない。
振幅基準電圧可変部6は、所定の初期電圧値(Vofs_default)として設定されている信号振幅基準電圧Vofsについて、電圧値(Vofs_out)に電圧値変換を行って有機ELディスプレイパネルモジュール1に供給する。この振幅基準電圧可変部6から出力される信号振幅基準電圧Vofs(Vofs_out)は、有機ELディスプレイパネルモジュール1の全ての画素回路10に共通に供給される。
この駆動電圧可変部6は、入力される初期電圧値(Vofs_default)を、振幅基準電圧決定部5で決定された電圧値(Vofs_out)に変換して、これを信号振幅基準電圧Vofsとして有機ELディスプレイパネルモジュール1に供給することになる。電圧変換手法の例については後述する。
このような本例の表示装置についての動作を説明していく。
まず図5により、信号振幅基準電圧Vofsの電位が変化した場合の、駆動トランジスタTr2のゲート・ソース間電圧Vgsの変化、つまり信号値Vsigの書込が行われるゲート・ソース間電圧Vgsの変化について説明する。
図5では、駆動トランジスタTr2のゲート電圧Vgとソース電圧Vsを示しているが、実線は、上記図4で説明した電位変化を拡大したものであり、破線は、本例において信号振幅基準電圧Vofsが変化された場合の電位変化を示している。
まず実線で示した通常の場合の電位変化について見る。ここで言う通常の場合とは、信号振幅基準電圧Vofsが設定された初期の電圧値であるデフォルト値(Vofs_default)とされている場合のことである。
先にも述べたように、まず最初に書込準備期間においてゲート電圧Vg=Vofs(=Vofs_default)とされ、ソース電圧Vs=リセット電圧Vrsとされる。
この状態から、ソース電圧Vsへのリセット電圧Vrs供給を止め、駆動トランジスタTr2のドレインに電源電圧Vccが供給される状態にすると、ソース電圧Vsが次第に電位上昇を始め、ゲート・ソース間電圧Vgsが駆動トランジスタTr2の閾値電圧Vthの電位状態になったところで、電流Idsの流れが止まり(カットオフ状態)、以後、ゲート・ソース間電圧VgsとしてVth電位が保持される。
ここでゲートへの信号振幅基準電圧Vofs(=Vofs_default)の供給を止め、信号値Vsigの供給に切替えることで、ゲート・ソース間電圧Vgsには、それまでの閾値電圧Vthに加え、「Vsig−Vofs_default」電位が加算されることになり、有機EL素子30の両端電圧VELの発生と共にブートストラップ現象を伴うが、最終的にゲート・ソース間電圧Vgsには「Vth+(Vsig−Vofs_default)」の電圧が書込まれることになる。
これにより発光期間では、ゲート・ソース間電圧Vgs(=Vth+(Vsig−Vofs_default)に応じた電流が有機EL素子30に流れ、このゲート・ソース間電圧Vgsに応じた輝度の発光が行われる。
次に、信号振幅基準電圧Vofsが、初期電圧値Vofs_defaultから電圧値Vofs(MIN)に上昇した場合を考える。この電圧値Vofs(MIN)とは、図1の振幅基準電圧可変部6から信号振幅基準電圧Vofs(=Vofs_out)として、初期電圧値Vofs_defaultから変化されて供給された或る電圧値を示している。
図5ではこの場合を破線で示している。
まず最初に書込準備期間においてゲート電圧Vg=Vofs(=Vofs(MIN))とされ、ソース電圧Vs=リセット電圧Vrsとされる。
そして閾値Vthのバラツキのキャンセル動作のために、ソース電圧Vsへのリセット電圧Vrs供給を止め、駆動トランジスタTr2のドレインに電源電圧Vccが供給される状態とされる。すると上記の通常の場合と同様に、ソース電圧Vsが上昇し、ゲート・ソース間電圧Vgsが駆動トランジスタTr2の閾値電圧Vthの電位状態になったところで、電流Idsの流れが止まり、以後、ゲート・ソース間電圧VgsとしてVth電位が保持される。
図からわかるように、ゲート・ソース間電圧Vgs=Vthとなることで、破線の場合はソース電圧Vsが、実線の通常の場合よりも高い電位となる。即ち信号振幅基準電圧Vofsが、初期電圧値Vofs_defaulから電圧値Vofs(MIN)に上昇された分だけ、ソース電圧Vsも高くなる。
ここで信号値Vsigの書込が行われるが、図のように、Vsig電圧と、Vth電圧には変動を引き起こさないため、最終的に「Vofs(MIN)−Vofs_default」分少ない電圧が、ゲート・ソース間電圧Vgsに書込まれることになる。
これにより発光期間では、ゲート・ソース間電圧Vgs(=Vth+(Vsig−Vofs(MIN))に応じた電流が有機EL素子30に流れ、このゲート・ソース間電圧Vgsに応じた輝度の発光が行われる。
つまり、信号振幅基準電圧Vofs=Vofs(MIN)として破線で示した場合は、信号振幅基準電圧Vofs=Vofs_defaulとして実線で示した場合に比べて、ゲート・ソース間電圧Vgsが小さくなり、有機EL素子30の発光輝度が低下する。そして発光輝度の低下により、消費電力が低減される。
このように、信号振幅基準電圧Vofsの電位を上昇させた分だけ、ゲート・ソース間電圧Vgsを減ずることができ、簡易に全体輝度のコントロールができる。そして全体輝度を低下させることで、消費電力の削減を実現できる。
但しここで注意が必要なのは、信号振幅基準電圧Vofsの電位の上げすぎである。画素動作の中で、書込準備期間における閾値電圧Vthの特性バラツキのキャンセル動作中に、有機EL素子30のアノード電極には、Vofs−Vthの電位がかかることになり、この状態で、有機EL素子30に電流が流れてしまうと、正しいキャンセル動作に支障をきたすようになる。図6には有機EL素子30のI−V特性を示しているが、有機EL素子30の両端電圧VELとして発光開始電圧Vtを越えると、有機EL素子30に電流が流れ始める。
このため、信号振幅基準電圧Vofsは、上限として、Vofs−Vthが有機EL素子の発光開始電圧Vtを超えないようにする必要がある。そこで上述したように、振幅基準電圧決定部5には、この点を考慮したVofs上限値情報が設定され、この上限値を超えない範囲で、信号振幅基準電圧Vofsが可変(上昇)されるようにしているものである。
図7は、フレームごとの最小階調値と、信号振幅基準電圧Vofsの電位値の関係について言及したものである。
本例では上記の通り、信号振幅基準電圧Vofsを上昇させることで結果として全体の発光輝度を低下させることで省電力を図る。
そして本例では、輝度低下によっても、表示画像の品質低下を招かないようにしている。
本例の動作の基本的な考え方は、1フレームを構成する階調分布において、低階調側が存在しない場合においてのみ、その存在しない範囲に応じて、その存在しない範囲の階調再現性を潰してしまうことで、全体的な輝度を低輝度側にスライドさせようとするものである。このとき潰してしまう階調範囲は、そのフレームにおいて存在しない範囲であるため、表示内容の階調再現性は確保される。
これを図7に示した。図7では横軸を階調、縦軸を輝度としている。
あるディスプレイの階調−輝度特性が、図7の実線(仮にカーブは2.2乗とする)のものであったとしたときに、あるフレームの最小階調値が「A」で示す位置であったとする。この場合、そのフレームで存在している階調範囲は、矢印Xで表される。実線の特性で言えば、破線で示す範囲となる。
ここで、階調−データドライバ11の出力電圧(信号値Vsig)の関係がリニアな特性であったとすると、最小階調値での信号値Vsig(MIN)から、0%階調での信号値Vsig(0)の間の電圧がデータドライバ11から出力されることは無く、この分だけ信号振幅基準電圧Vofsを上昇させても、表示内容の階調再現性に影響を与えない。
従ってここで、信号振幅基準電圧Vofsの電位を「Vsig(MIN)−Vsig(0)」分上昇させたとすると、画素回路10に対し、信号値Vsigとして書込まれる電位のその時の輝度特性は、実線に沿って示した一点鎖線で示す範囲となり、階調存在範囲は矢印Yで示す範囲となる。
即ちこのことは、存在する階調再現性を損なわさせずに、全体輝度を低減できていることになる。
なお、もしこの輝度変動幅が大きいことで、全体輝度の変化が大きくなって、その変化が視認できるようになり、画質の低下として感じられる懸念がある場合には、輝度変化幅に対し、制限値を設けることで対応すればよい。
このためには、前述のように信号振幅基準電圧Vofsの電位の上限値を設けるようにすればよい。
また、100%輝度に対する変化量から、変化上限値を決めるようにすることも一例である。例えばその上限は、画質を大きく損なわせないことを条件に、最大階調での発光輝度が3/4(75%)に落ちるまでを考え、階調値で1/8(12.5%)相当での電位程度以下に設けることを目安としても良い。この程度の全体輝度の変化であれば、視聴者に画質の低下を感じさせないことができる。
以上のように本例では、フレームにおける最小階調値を検出して、信号振幅基準電圧Vofsとしての変化量を求め、各画素回路10に供給する信号振幅基準電圧Vofsを変化させることで、階調再現性を保ったまま全体輝度をコントロールし、消費電力を低減する。
最小階調値の検出から信号振幅基準電圧Vofsの変化までの動作手順を、以下、図8で説明する。
まず処理<S1>として、最小階調検出部3は、表示データ信号の1フレーム内で、表示色毎に最小階調値Smin_r、Smin_g、Smin_bを検出する。
次に処理<S2>として、最小信号値計算部4は、最小階調値Smin_r、Smin_g、Smin_bのそれぞれを、データドライバ11の出力電圧値(信号値Vsigとしての電圧値)に換算して、その中から最小のものを選択して、それを最小信号値(Vsig(Smin))とする。
次に処理<S3>として、振幅基準電圧決定部5は、最小信号値(Vsig(Smin))と、この最小信号値Vsig(Smin)の色での0%階調時の信号値(Vsig(0))との差分(ΔVsig(MIN)=Vsig(Smin)−Vsig(0))を算出する。
そして処理<S4>として、振幅基準電圧決定部5は、信号振幅基準電圧Vofsのデフォルト値(Vofs_default)に対し、差分ΔVsig(MIN)を加算することで、画素回路10に供給すべき信号振幅基準電圧Vofsの電位(Vofs_out)を算出する(Vofs_out=Vofs_default+ΔVsig(MIN))。
このようにして、最小階調値に即した信号振幅基準電圧Vofs(Vofs_out)を決定し、この情報を振幅基準電圧可変部6へ出力する。これにより振幅基準電圧可変部6において、信号振幅基準電圧Vofsの電圧変換が行われる。
なお、上述したように、算出された電圧値Vofs_outが、Vofs上限値情報を越える値であった場合は、画素回路10に供給すべき信号振幅基準電圧Vofsの電位を、その上限値とする。
図9は、振幅基準電圧可変部6の構成の一例を示している。例えば図のように電源可変コントロール部51,デジタルポテンショメータ52、抵抗R1を備えた構成とされる。
電源可変コントロール部51は、入力電圧Vinについて電圧可変した出力電圧Voutを得る。
一般的な、電源可変コントロール回路は、スイッチングレギュレータとシリーズレギュレータに大別されるが、出力電圧Voutを可変コントロールする手法は基本的に同一である。電圧可変量を比較的多く取りたい場合は、効率の関係上スイッチングレギュレータが選択されることがほとんどである。
電源可変コントロール部51には、出力電圧をある電位でフィードバックさせるためのFB端子が設けられており、この電位をある一定値に保とうとする動作で出力電圧を安定化させる。FB電位は一般的に1〜3V程度であるため、出力電圧を抵抗分圧し、FB端子に接続する構成により、電圧可変制御が可能となる。
即ちFB電位はある値(例えば2V)で決められているため、出力電圧を可変させるためには抵抗分圧の比を変えてやれば良い。
このために一方を固定抵抗R1、もう一方を抵抗値可変のディジタル制御が可能なディジタルポテンショメータ52を使用する。振幅基準電圧決定部5が、算出した電圧値Vofs_outを得るためのデジタル値をデジタルポテンショメータ52に供給し、抵抗値を可変制御することで、出力電圧Voutとして、電圧値Vofs_outの信号振幅基準電圧Vofsが得られ、これが有機ELディスプレイパネルモジュール1の各画素回路10に供給される。
上記図8の処理<S1>〜<S4>が1フレーム期間毎に行われ、これによって振幅基準電圧可変部6で、1フレーム期間毎に、信号振幅基準電圧Vofsが可変制御される。
このようにして信号振幅基準電圧Vofsが可変制御されることで、有機ELディスプレイパネルモジュール1では、各フレームにおいて階調再現性を保ったまま、全体輝度の低減が行われ、消費電力が低減される。
なお、可変制御された信号振幅基準電圧Vofsの供給と、可変制御にための基準となった現在のフレームの有機ELディスプレイパネルモジュール1での表示タイミングは、適切に合致されなければならない。従って、最小階調検出部3での処理から振幅基準電圧可変部6での信号振幅基準電圧Vofsの可変制御までの処理時間によって発生する応答遅れを補正するために、表示データ遅延部2が設けられていることは先に述べた。
表示データ遅延部2における適切な遅延量は次のよう設定する。
遅延を発生させる要因は、「(1)1フレームの最小階調値の検出から、信号振幅基準電圧Vofsの適切な電圧値Vofs_outを算出するまでの遅延」と「(2)振幅基準電源可変部6が電圧値Vofs_outの情報を受け取ってから、出力電圧がその電圧値になるまでの遅延」に分けられる。
上記(1)については、1フレームの最小階調値を算出するため、最低でも“1フレーム”の遅延が発生する。上記(2)については、電源変換回路の性能にもよるが、この応答遅れを“αH”(Hは水平期間)と仮定する。(一般的に数H程度が可能であると考えられる。)したがって、表示データ遅延部2では、1フレーム+αH分のデータ遅延を行うようにすればよい。
以上のように本実施の形態では、1フレームごとに、画素の最小階調値を検出し、最小階調値に基づいて信号振幅基準電圧Vofsを変化させる。これは表示内容の階調性を損なわずに全体の輝度低下を図ることになる。これによって、信号振幅基準電圧の電圧可変という簡易なコントロールで、画質の低下を最小限に抑えた、全体輝度を抑制、即ち、消費電力の抑制を実現できるという効果がある。
そして、自発光型フラットパネルディスプレイの画質低下を視認させないように低消費電力化を図ることが実現できるため、表示装置をバッテリ動作機器とすれば、動作時間を長時間化することに貢献し、またACコンセントから電源を得る機器であれば節電や電気代の節約に貢献できることになる。
実施の形態としては、多様な変形例が考えられる。
例えば上記例では、全ての画素回路に共通の信号振幅基準電圧Vofsを与える構成を示したが、画素回路10としては、R(赤)用画素回路、G(緑)用画素回路、B(青)用画素回路が配列されている。これら色毎の画素回路に対してそれぞれ信号振幅基準電圧Vofsのラインを独立して設け、上記信号振幅基準電圧Vofsの可変処理を色毎に行うようにしてもよい。その場合、各色についての最小階調値に基づいて、その色の信号振幅基準電圧Vofsの可変制御を行うようにすればよい。
また、上記例では、最小階調検出部3では色別の最小階調値を検出したが、色を区別しないで最小階調値を検出し、その最小階調値に基づいて、信号振幅基準電圧Vofsとしての最適な電圧値Vofs_outを求めるという手法も考えられる。
さらには、必ずしも「最小」の階調値を基準としなくても、多少であれば或る程度(例えば視認できる画質に影響がない程度)の低輝度側の階調をつぶしてもよいと考えれば、最小階調値付近の値を基準として信号振幅基準電圧Vofsを制御することも考えられる。
また、1フレーム期間単位で最小階調値の検出、信号振幅基準電圧Vofsの変換を行うようにしたが、例えば2フレーム期間など、他の単位期間で同様の動作を行うようにしてもよい。
また有機ELディスプレイパネルモジュール1における画素回路構成を図3に示したが、本発明は、図3以外の画素回路構成を採用する場合も適用できる。特にアクティブマトリクス方式で画素駆動を行う表示装置に好適である。
特に言えば、駆動トランジスタのVth特性キャンセル動作を行った後に、駆動トランジスタのゲートに信号振幅基準電圧Vofsの電位、ソースにVofs−Vthの電位が再現され、その後、信号値Vsigの電位をゲート電位に供給することで、ゲート・ソース間電圧Vgsとして「Vth+(Vsig−Vofs)」の電位を書込むような動作をする画素回路であれば、全て本発明は適用可能である。
本発明の実施の形態の表示装置の構成のブロック図である。 実施の形態の有機ELディスプレイパネルモジュールの説明図である。 実施の形態に画素回路の説明図である。 実施の形態の画素回路の動作の説明図である。 実施の形態の信号振幅基準電圧の変化によるゲート・ソース間電圧変動の説明図である。 有機EL素子のI−V特性の説明図である。 実施の形態の動作において階調性が維持されることの説明図である。 実施の形態の信号振幅基準電圧の決定のための処理の説明図である。 実施の形態の振幅基準電圧可変部の説明図である。
符号の説明
1 有機ELディスプレイパネルモジュール、2 表示データ遅延部、3 最小階調検出部、4 最小信号値計算部、5 振幅基準電圧決定部、6 振幅基準電圧可変部、10 画素回路、11 データドライバ、12,13,14,15 ゲートドライバ、20 画素アレイ部、30 有機EL素子、Cs 保持容量、Tr1 サンプリングトランジスタ、Tr2 駆動トランジスタ、Tr3 スイッチングトランジスタ、Tr4 リセット用トランジスタ、Tr5 振幅基準設定用トランジスタ

Claims (6)

  1. 各画素回路において有機エレクトロルミネッセンス素子を発光素子として用いるとともに、各画素回路では、上記有機エレクトロルミネッセンス素子が、入力される表示データ信号の信号値電圧と信号振幅基準電圧の電圧差に応じた輝度で発光するように駆動される表示パネル部と、
    上記表示パネル部に供給する表示データ信号について、所定期間毎に階調値検出を行い、検出された階調値を用いて、上記信号振幅基準電圧の電圧制御情報を生成する電圧制御部と、
    上記電圧制御部で生成された電圧制御情報に基づいて、上記表示パネル部の各画素回路に供給する上記信号振幅基準電圧の電圧値を変化させる信号振幅基準電圧可変部と、
    を備えたことを特徴とする表示装置。
  2. 上記電圧制御部は、
    上記表示パネル部に供給する表示データ信号について、上記所定期間としての1フレーム期間毎に階調値検出を行って、1フレーム内での最小階調値を検出し、検出した最小階調値によって画素回路に入力される信号値電圧を算出し、算出した信号値電圧を用いて、上記信号振幅基準電圧の電圧制御情報を生成することを特徴とする請求項1に記載の表示装置。
  3. 上記電圧制御部は、
    上記信号振幅基準電圧の上限値の情報が与えられ、上記上限値を超えない範囲で上記信号振幅基準電圧を可変させる上記電圧制御情報を生成することを特徴とする請求項1に記載の表示装置。
  4. 上記電圧制御部は、
    上記表示パネル部に供給する表示データ信号について、上記所定期間としての1フレーム期間毎に、表示色毎の最小階調値を検出し、検出した表示色毎の最小階調値のそれぞれについて、画素回路に入力される信号値電圧を算出し、算出した各信号値電圧の中で最小の信号値電圧を用いて、上記信号振幅基準電圧の電圧制御情報を生成することを特徴とする請求項1に記載の表示装置。
  5. 表示データ信号を、上記電圧制御部と上記信号振幅基準電圧可変部とによる信号振幅基準電圧の可変動作のための時間分、遅延させて上記表示パネル部に供給する表示データ遅延部を、さらに備えたことを特徴とする請求項1に記載の表示装置。
  6. 各画素回路において有機エレクトロルミネッセンス素子を発光素子として用いるとともに、各画素回路では、上記有機エレクトロルミネッセンス素子が、入力される表示データ信号の信号値電圧と信号振幅基準電圧の電圧差に応じた輝度で発光するように駆動される表示パネル部を有する表示装置の表示駆動方法として、
    上記表示パネル部に供給する表示データ信号について、所定期間毎に階調値検出を行うステップと、
    検出された階調値に応じて、上記信号振幅基準電圧の電圧制御情報を生成するステップと、
    生成された電圧制御情報に基づいて、上記表示パネル部の各画素回路に供給する上記信号振幅基準電圧の電圧値を変化させるステップと、
    を備えたことを特徴とする表示駆動方法。
JP2007243607A 2007-09-20 2007-09-20 表示装置、表示駆動方法 Expired - Fee Related JP4530014B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007243607A JP4530014B2 (ja) 2007-09-20 2007-09-20 表示装置、表示駆動方法
TW097130840A TW200923885A (en) 2007-09-20 2008-08-13 Display device and display driving method
US12/222,856 US8477088B2 (en) 2007-09-20 2008-08-18 Display device and display driving method including a voltage controller and a signal amplitude reference voltage changer
KR1020080089105A KR20090031237A (ko) 2007-09-20 2008-09-10 표시장치 및 표시 구동방법
CN200810161718.3A CN101393719B (zh) 2007-09-20 2008-09-22 显示装置、显示驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007243607A JP4530014B2 (ja) 2007-09-20 2007-09-20 表示装置、表示駆動方法

Publications (2)

Publication Number Publication Date
JP2009075319A true JP2009075319A (ja) 2009-04-09
JP4530014B2 JP4530014B2 (ja) 2010-08-25

Family

ID=40471073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243607A Expired - Fee Related JP4530014B2 (ja) 2007-09-20 2007-09-20 表示装置、表示駆動方法

Country Status (5)

Country Link
US (1) US8477088B2 (ja)
JP (1) JP4530014B2 (ja)
KR (1) KR20090031237A (ja)
CN (1) CN101393719B (ja)
TW (1) TW200923885A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456390B2 (en) 2011-01-31 2013-06-04 Global Oled Technology Llc Electroluminescent device aging compensation with multilevel drive
KR20160033352A (ko) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 유기발광 표시장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101633379B1 (ko) * 2009-03-16 2016-06-27 삼성전자주식회사 자발광형 디스플레이가 적용된 기기에서 소모 전력을 저감시키기 위한 방법 및 장치
KR101191532B1 (ko) * 2009-12-22 2012-10-15 삼성전자주식회사 데이터 디스플레이 방법 및 장치
KR101354427B1 (ko) * 2011-12-13 2014-01-27 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN103456260B (zh) * 2012-05-28 2016-03-30 奇景光电股份有限公司 图像显示器
TWI449028B (zh) * 2012-06-04 2014-08-11 Ind Tech Res Inst 自發光顯示裝置、適應性顯示控制方法及適應性調整電路
KR102182092B1 (ko) * 2013-10-04 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN103985356B (zh) * 2014-05-26 2016-06-15 合肥工业大学 一种oled灰阶丢失补偿的方法
CN104505026B (zh) * 2015-01-08 2018-01-02 二十一世纪(北京)微电子技术有限公司 灰度电压调节电路及相关电路和装置
CN104978931B (zh) 2015-07-09 2017-11-21 上海天马有机发光显示技术有限公司 加载数据电压信号的装置及方法、显示面板、显示器
CN105096829B (zh) * 2015-08-18 2017-06-20 青岛海信电器股份有限公司 消除残影的方法、装置以及显示器
KR102648976B1 (ko) * 2017-12-28 2024-03-19 엘지디스플레이 주식회사 전계발광표시장치 및 이의 구동방법
CN111627388B (zh) * 2020-06-28 2022-01-14 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215097A (ja) * 2001-01-22 2002-07-31 Sony Corp 電子ディスプレイとその駆動方法
JP2005141148A (ja) * 2003-11-10 2005-06-02 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2007147866A (ja) * 2005-11-25 2007-06-14 Sony Corp 自発光表示装置、発光条件制御装置、発光条件制御方法及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001092412A (ja) * 1999-09-17 2001-04-06 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP4330871B2 (ja) * 2002-11-28 2009-09-16 シャープ株式会社 液晶駆動装置
JP2005196133A (ja) * 2003-12-08 2005-07-21 Renesas Technology Corp 表示用駆動回路
JP4198121B2 (ja) * 2004-03-18 2008-12-17 三洋電機株式会社 表示装置
JP4483725B2 (ja) * 2005-07-04 2010-06-16 セイコーエプソン株式会社 発光装置、その駆動回路および電子機器
JP4203081B2 (ja) * 2006-05-19 2008-12-24 株式会社東芝 画像表示装置および画像表示方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215097A (ja) * 2001-01-22 2002-07-31 Sony Corp 電子ディスプレイとその駆動方法
JP2005141148A (ja) * 2003-11-10 2005-06-02 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2007147866A (ja) * 2005-11-25 2007-06-14 Sony Corp 自発光表示装置、発光条件制御装置、発光条件制御方法及びプログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456390B2 (en) 2011-01-31 2013-06-04 Global Oled Technology Llc Electroluminescent device aging compensation with multilevel drive
US8674911B2 (en) 2011-01-31 2014-03-18 Global Oled Technology Llc Electroluminescent device aging compensation with multilevel drive
KR20160033352A (ko) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 유기발광 표시장치
JP2016062101A (ja) * 2014-09-17 2016-04-25 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置
US9852697B2 (en) 2014-09-17 2017-12-26 Lg Display Co., Ltd. Organic light emitting diode display
KR102234020B1 (ko) * 2014-09-17 2021-04-01 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
JP4530014B2 (ja) 2010-08-25
US20090079678A1 (en) 2009-03-26
CN101393719B (zh) 2010-09-29
CN101393719A (zh) 2009-03-25
KR20090031237A (ko) 2009-03-25
TW200923885A (en) 2009-06-01
US8477088B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
JP4530014B2 (ja) 表示装置、表示駆動方法
US9984623B2 (en) Pixel and organic light emitting display device having the same
US10475386B2 (en) Display panel and electroluminescence display using the same
KR102509795B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US8698854B2 (en) Organic light emitting diode display device and low power driving method thereof
JP5241154B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
US9183780B2 (en) Organic light emitting display
TWI485679B (zh) 有機發光二極體顯示器
CN107452329B (zh) 有机发光二极管显示器及其驱动方法
JP2006091681A (ja) 表示装置及び表示方法
JP5034805B2 (ja) 表示装置、表示駆動方法
KR20140133189A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US20090079727A1 (en) Display device and display driving method
JP2011034036A (ja) 有機電界発光表示装置及びその駆動電圧設定方法
JP2011013256A (ja) 表示装置およびその駆動方法
KR20130123218A (ko) 유기전계 발광소자 표시장치, 이의 구동회로 및 방법
KR101720345B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US20210035502A1 (en) Display device
JP2005031643A (ja) 発光装置及び表示装置
US11423834B2 (en) Display device and method of driving the same
KR20200010689A (ko) 표시 장치
KR20190064200A (ko) 표시 장치
JP2009258301A (ja) 表示装置
KR102569729B1 (ko) 표시 장치 및 표시 장치의 제어 방법
JP2009075320A (ja) 表示装置、表示駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees