JP2009055013A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2009055013A
JP2009055013A JP2008191327A JP2008191327A JP2009055013A JP 2009055013 A JP2009055013 A JP 2009055013A JP 2008191327 A JP2008191327 A JP 2008191327A JP 2008191327 A JP2008191327 A JP 2008191327A JP 2009055013 A JP2009055013 A JP 2009055013A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
microcrystalline semiconductor
light
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008191327A
Other languages
English (en)
Other versions
JP5288597B2 (ja
JP2009055013A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008191327A priority Critical patent/JP5288597B2/ja
Publication of JP2009055013A publication Critical patent/JP2009055013A/ja
Publication of JP2009055013A5 publication Critical patent/JP2009055013A5/ja
Application granted granted Critical
Publication of JP5288597B2 publication Critical patent/JP5288597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び表示装置を量産高く作製する方法を提案することを課題とする。
【解決手段】微結晶半導体層をチャネル形成領域とするチャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置において、微結晶半導体層は、成膜法により形成する結晶成長の核となりうる微結晶半導体膜と、非晶質半導体膜との積層を形成し、該非晶質半導体膜上にース領域及びドレイン領域を形成する一導電型を付与する不純物が添加された半導体膜、導電膜を形成し、導電膜にレーザ光を照射する。レーザ光により微結晶半導体膜上の非晶質半導体膜は結晶化し、成膜法による微結晶半導体膜を含む微結晶半導体層を形成することができる。
【選択図】図１

Description

本発明は、半導体装置、及び少なくとも画素部に薄膜トランジスタを用いた表示装置の作製方法に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、または多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、非晶質珪素膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタが用いられている（特許文献１及び特許文献２参照。）。
また、微結晶半導体膜を用いた薄膜トランジスタの作製方法として、ゲート絶縁膜上に非晶質シリコン膜を成膜した後、その上面に金属膜を形成し、当該金属膜にダイオードレーザを照射して、非晶質シリコン膜を微結晶シリコン膜に改質するものが知られている（例えば、非特許文献１参照。）。この方法によれば、非晶質シリコン膜上に形成した金属膜は、ダイオードレーザの光エネルギーを熱エネルギーに変換するためのものであり、薄膜トランジスタの完成のためにはその後除去されるべきものであった。
米国特許５，５９１，９８７号明細書 特開平４−２４２７２４号公報 トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
しかしながら、非特許文献１のように、半導体膜の結晶化のために金属膜を形成、除去するなどの工程を行うと、工程が複雑化してしまい、その分歩留まりが低減し、コストが高まるという問題がある。
上述した問題に鑑み、本発明は、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を量産高く作製する方法を提案することを課題の一とする。
微結晶半導体層をチャネル形成領域とするチャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置において、微結晶半導体層は、成膜法により形成する結晶成長の核となりうる微結晶半導体膜と、非晶質半導体膜との積層を形成し、該非晶質半導体膜上にソース領域及びドレイン領域を形成する一導電型を付与する不純物が添加された半導体膜、導電膜を形成し、導電膜にレーザ光を照射する。レーザ光により微結晶半導体膜上の非晶質半導体膜は結晶化し、成膜法による微結晶半導体膜を含む微結晶半導体層を形成することができる。
本発明では、成膜法による微結晶半導体膜上に非晶質半導体膜を結晶化した微結晶半導体膜を形成し、微結晶半導体層を形成するため、膜厚の厚い微結晶半導体層でも長い工程時間を要しないで形成することができる。よって、微結晶半導体層を有する薄膜トランジスタの形成工程にかかる時間を短縮することができ、生産性が向上する。
また、一導電型を付与する不純物が添加された半導体膜として、レーザ光により結晶化された一導電型を付与する不純物が添加された微結晶半導体膜をソース領域及びドレイン領域として用いるため、ソース領域及びドレイン領域を低抵抗化でき、電気特性を向上させることができる。
導電膜はレーザ光照射工程において、下層の半導体膜の酸化、汚染等を防ぐ保護膜としても機能するだけでなく、さらに本発明では、レーザ光を照射された導電膜をエッチングし、ソース電極及びドレイン電極を形成する。
従って、工程時における半導体膜の酸化等の劣化を防止できるため、信頼性が向上し、さらに微結晶半導体層を形成するレーザ照射工程のための導電膜の形成、除去を行わないので、工程が簡略化できる。従って歩留まりも向上し量産性高く薄膜トランジスタ（半導体装置）、及び該薄膜トランジスタを有する表示装置を作製することができる。
微結晶半導体膜は、多結晶半導体膜と異なり、微結晶半導体膜として直接基板上に成膜することができる。具体的には、水素化珪素を原料ガスとし、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いて成膜することができる。また、周波数が１ＧＨｚ以上のマイクロ波を用いたプラズマは電子密度が高く、原料ガスである水素化珪素の解離が容易となる。このため、周波数が数十ＭＨｚ〜数百ＭＨｚのマイクロ波プラズマＣＶＤ法と比較して、微結晶半導体膜を容易に作製することが可能であり、成膜速度を高めることが可能である。
また、微結晶半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示装置を作製する。微結晶半導体膜を用いた薄膜トランジスタは、その移動度が１〜２０ｃｍ２／Ｖ・ｓｅｃと、非晶質半導体膜を用いた薄膜トランジスタの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、ソース領域及びドレイン領域を形成する一導電型を付与する不純物が添加された非晶質半導体膜を形成する反応室は、同一の反応室を用いて行っても良いし、膜種ごとに異なる反応室で行ってもよい。また、ソース電極及びドレイン電極として用いる導電膜も連続して形成してもよく、その後のレーザ光照射工程も大気に曝さずに連続して行ってもよい。
反応室は基板を搬入して成膜する前に、クリーニング、フラッシング（洗浄）処理（水素をフラッシュ物質として用いた水素フラッシュ、シランをフラッシュ物質として用いたシランフラッシュなど）、各反応室の内壁を保護膜でコーティングする（プリコート処理ともいう）を行うと好ましい。プリコート処理は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内側を成膜する膜による保護膜によって薄く覆う処理である。フラッシング処理、プリコート処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。
非晶質半導体膜は、プラズマＣＶＤ法、スパッタリング法等で形成することができる。また、非晶質半導体膜を形成した後、非晶質半導体膜の表面を窒素プラズマ、水素プラズマ、またはハロゲンプラズマで処理して非晶質半導体膜の表面を窒素化、水素化またはハロゲン化することができる。
本発明の半導体装置の作製方法の一は、ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、導電膜にレーザ光を照射して少なくとも非晶質半導体膜を微結晶半導体膜に改質し、導電膜を一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成する。
本発明の半導体装置の作製方法の一は、ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、導電膜にレーザ光を照射して、非晶質半導体膜を微結晶半導体膜に改質し、かつ一導電型を付与する不純物が添加された半導体膜を一導電型を付与する不純物が添加された微結晶半導体膜に改質し、導電膜を一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成する。
本発明の半導体装置の作製方法の一は、ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、導電膜にレーザ光を照射して少なくとも非晶質半導体膜を微結晶半導体膜に改質し、導電膜を一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成し、チャネルエッチ型の薄膜トランジスタに電気的に接続する画素電極を形成する。
本発明の半導体装置の作製方法の一は、ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、導電膜にレーザ光を照射して、非晶質半導体膜を微結晶半導体膜に改質し、かつ一導電型を付与する不純物が添加された半導体膜を一導電型を付与する不純物が添加された微結晶半導体膜に改質し、導電膜を一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成し、前記チャネルエッチ型の薄膜トランジスタに電気的に接続する画素電極を形成する。
また、表示機能を有する半導体装置（表示装置）は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
本発明により、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置、及び表示装置を量産高く作製することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置（表示装置）に用いられる薄膜トランジスタの作製工程について、図１乃至図４を用いて説明する。図１乃至図３は、薄膜トランジスタの作製工程を示す断面図であり、図４は一画素における薄膜トランジスタ及び画素電極の接続領域の平面図であり、図１乃至図３は、図４における線Ａ１−Ｂ１の薄膜トランジスタの作製工程を示す断面図である。
微結晶半導体膜を有する薄膜トランジスタはｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適しているが、本発明では、薄膜トランジスタはｎ型であってもｐ型であってもどちらでも良い。いずれの極性の薄膜トランジスタを用いる場合でも、同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。
以下、作製方法を詳細に説明する。基板５０上にゲート電極５１を形成する。基板５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板５０の大きさは、第１世代と呼ばれる３００ｍｍ×４００ｍｍから、第３世代の５５０ｍｍ×６５０ｍｍ、第４世代の７３０ｍｍ×９２０ｍｍ、第５世代の１０００ｍｍ×１２００ｍｍ、第６世代の１５００ｍｍ×１８５０ｍｍ、第７世代の１８７０ｍｍ×２２００ｍｍ、第８世代の２２００ｍｍ×２４００ｍｍ、第９世代の２４００ｍｍ×２８００ｍｍ、第１０世代の２８８０ｍｍ×３０８０ｍｍなど様々なサイズを適用することができる。
ゲート電極５１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極５１は、スパッタリング法や真空蒸着法で基板５０上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極５１を形成することができる。なお、ゲート電極５１の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板５０及びゲート電極５１の間に設けてもよい。また、ゲート電極５１は積層構造としてもよく、基板５０側からアルミニウム膜とモリブデン膜の積層、銅膜とモリブデン膜との積層、銅膜と窒化チタン膜との積層、銅膜と窒化タンタル膜との積層などを用いることができる。上記積層構造において、上層に形成されるモリブデン膜や、窒化チタン膜、窒化タンタル膜などの窒化物膜はバリアメタルとしての効果を有する。
なお、ゲート電極５１上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極５１に接続する配線も同時に形成することができる。
次に、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、非晶質半導体膜５４、一導電型を付与する不純物が添加された非晶質半導体膜５５を順に形成する（図１（Ａ）及び図４（Ａ）参照。）。図１（Ａ）は、図４（Ａ）のＡ１−Ｂ１の断面図に相当する。
微結晶半導体膜５３を、水素プラズマを作用させつつ（作用させた）ゲート絶縁膜５２ｂ表面に形成してもよい。水素プラズマを作用させたゲート絶縁膜上に微結晶半導体膜を形成すると、微結晶の結晶成長を促進することができる。
また、ゲート絶縁膜及び微結晶半導体膜の界面における格子歪を低減することが可能であり、ゲート絶縁膜及び微結晶半導体膜の界面特性を向上させることができる。従って得られる微結晶半導体膜は電気特性が高く信頼性のよいものとすることができる。
なお、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、及び非晶質半導体膜５４を大気に触れさせることなく連続的に形成してもよい。ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、非晶質半導体膜５４を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
ゲート絶縁膜５２ａ、５２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。ここでは、ゲート絶縁膜５２ａ、５２ｂとして、窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜との順に積層して形成する形態を示す。なお、ゲート絶縁膜を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することができる。また、ゲート絶縁膜を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができる。更には、周波数が１ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜を形成することが好ましい。マイクロ波プラズマＣＶＤ装置で形成した酸化窒化珪素膜、窒化酸化珪素膜は、耐圧が高く、後に形成される薄膜トランジスタの信頼性を高めることができる。
ゲート絶縁膜の３層積層構造の例として、ゲート電極上に１層目として窒化珪素膜または窒化酸化珪素膜と、２層目として酸化窒化珪素膜と、３層目として窒化珪素膜とを積層とし、最上層の窒化珪素膜上に微結晶半導体膜を形成してもよい。この場合、１層目の窒化珪素膜または窒化酸化珪素膜は膜厚が５０ｎｍより厚い方がよく、ナトリウムなどの不純物を遮断するバリア、ゲート電極のヒロックの防止、ゲート電極の酸化防止などの効果を奏する。３層目の窒化珪素膜は微結晶半導体膜の密着性向上、酸化防止としての効果を奏する。
このようにゲート絶縁膜表面に極薄膜の窒化珪素膜のような窒化膜を形成することで微結晶半導体膜の密着性を向上することができる。窒化膜はプラズマＣＶＤ法により成膜してもよく、マイクロ波による高密度で低温なプラズマ処理によって窒化処理を行ってもよい。また、反応室にシランフラッシュ処理を行う際に窒化珪素膜、窒化酸化珪素膜を形成してもよい。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
一導電型を付与する不純物が添加された非晶質半導体膜５５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にＰＨ３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にＢ２Ｈ６などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された非晶質半導体膜５５は、微結晶半導体膜、または非晶質半導体膜で形成することができる。一導電型を付与する不純物が添加された非晶質半導体膜５５は膜厚２〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とすればよい。
微結晶半導体膜５３、非晶質半導体膜５４、及び一導電型を付与する不純物が添加された非晶質半導体膜５５上にマスク５６を形成する（図１（Ｂ）参照。）。マスク５６は、フォトリソグラフィ技術またはインクジェット法により形成する。
次に、マスク５６を用いて微結晶半導体膜５３、非晶質半導体膜５４、及び一導電型を付与する不純物が添加された非晶質半導体膜５５をエッチングし分離して、微結晶半導体膜５７、非晶質半導体膜５８、及び一導電型を付与する不純物が添加された非晶質半導体膜６９を形成する（図１（Ｃ）参照。）。この後、マスク５６を除去する。なお、図１（Ｃ）は、図４（Ｂ）のＡ１−Ｂ１の断面図に相当する。
微結晶半導体膜５７、非晶質半導体膜５８、及び一導電型を付与する不純物が添加された非晶質半導体膜６９の端部をテーパーを有する形状にエッチングしてもよい。端部のテーパー角は９０°〜３０°、好ましくは８０°〜４５°とする。これにより、段差形状による配線の段切れを防ぐことができる。
次に、微結晶半導体膜５７、非晶質半導体膜５８、一導電型を付与する不純物が添加された非晶質半導体膜６９及びゲート絶縁膜５２ｂ上に導電膜６５ａを形成する（図１（Ｄ）参照。）。
導電膜６５ａにレーザ光６０を照射し、一導電型を付与する不純物が添加された非晶質半導体膜６９及び非晶質半導体膜５８を結晶化（微結晶化）し、一導電型を付与する不純物が添加された微結晶半導体膜６３、及び微結晶半導体層６２を形成する（図１（Ｅ）参照。）。
レーザ光６０により微結晶半導体膜５７上の非晶質半導体膜５８は結晶化し、成膜法による微結晶半導体膜５７を含む微結晶半導体層６２を形成することができる。成膜法による微結晶半導体膜５７は、非晶質半導体膜５８の結晶成長の核となりうる。
導電膜６５ａはレーザ光６０の照射工程において、下層の半導体膜の酸化、汚染等を防ぐ保護膜としても機能する。従って、工程時における半導体膜の酸化等の劣化を防止できるため、信頼性が向上する。従って信頼性の高い薄膜トランジスタを有する表示装置を作製することができる。
また、一導電型を付与する不純物が添加された微結晶半導体膜をソース領域及びドレイン領域として用いるため、ソース領域及びドレイン領域を低抵抗化でき、薄膜トランジスタの電気特性を向上させることができる。
さらに本発明では、レーザ光を照射された導電膜をエッチングし、ソース電極及びドレイン電極を形成する。従って、微結晶半導体層を形成するレーザ照射工程のための導電膜の形成、除去を行わないので、工程が簡略化できる。従って歩留まりも向上し量産性高く薄膜トランジスタ、及び該薄膜トランジスタを有する表示装置を作製することができる。
レーザ光を照射する導電膜６５ａは、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタルまたはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物（例えば、これらの金属元素の窒化物）を用いることが好ましい。
導電膜に照射する光は導電膜に高いエネルギーを与えられるものであればよく、好適にはレーザ光を用いることができる。
光の波長は、導電膜に吸収される波長とする。その波長は、光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。また、光のエネルギーは、光の波長、光の表皮深さ、照射する導電膜の膜厚などを考慮して決定することができる。導電膜に光が吸収されるように、導電膜の材料や光の波長や照射条件は適宜設定すればよい。
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
また、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、支持基板の温度上昇を抑えることができる。
光の形状や光の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
なお、光の照射方法は、選択的に光を照射してもよいし、光をＸＹ軸方向に走査して光を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
微結晶半導体層６２は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低周波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体層は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
また、微結晶半導体層は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体層に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
また、微結晶半導体層の酸素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、窒素及び炭素の濃度それぞれを１×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体膜がｎ型化になることを防止することができる。
本発明において、微結晶半導体層６２は、成膜法による微結晶半導体膜５３及び非晶質半導体膜５４がレーザ光照射工程によって微結晶化した微結晶半導体膜により形成されている。よって微結晶半導体層６２の膜厚は結晶成長の核となる成膜法による微結晶半導体膜５３と非晶質半導体膜５４のほぼ合計となる。微結晶半導体層６２の膜厚は、２５〜３００ｎｍ（好ましくは３０〜１５０ｎｍ）程度とすればよい。また、成膜法による微結晶半導体膜５３は非晶質半導体膜５４の結晶成長の核として機能すればよいので、膜厚は薄くても良く、極薄膜でも構わない。非晶質半導体膜５４は、微結晶半導体膜５３上に積層した状態で結晶化されるため、高い電気特性及び信頼性を有する微結晶状態の微結晶半導体層とすることができる。
また、微結晶半導体層６２を、０ｎｍより厚く５０ｎｍ以下、好ましくは０ｎｍより厚く２０ｎｍ以下で形成してもよい。微結晶半導体層６２は後に形成される薄膜トランジスタのチャネル形成領域として機能する。微結晶半導体層６２の厚さを上記の範囲内とすることで、後に形成される薄膜トランジスタは、完全空乏型とすることができる。
また、微結晶半導体層は微結晶で構成されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、薄膜トランジスタのチャネル形成領域に微結晶半導体層を用いることで、薄膜トランジスタの閾値の変動を抑制することが可能である。このため、電気特性のばらつきの少ない表示装置を作製することができる。
また、微結晶半導体膜は非晶質半導体膜と比較して移動度が高い。このため、表示素子のスイッチングとして、チャネル形成領域が微結晶半導体膜で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。このため、一画素あたりに示す薄膜トランジスタの面積が小さくなり、画素の開口率を高めることが可能である。この結果、解像度の高い装置を作製することができる。
また、微結晶半導体膜は下側から縦方向に成長し、針状結晶である。微結晶半導体膜には非晶質と結晶構造が混在しており、結晶領域と非晶質領域との間に局部応力でクラックが発生し、隙間ができやすい。この隙間に新たなラジカルが介入して結晶成長を起こしうる。しかし上方の結晶面が大きくなるため、針状に上方に成長しやすい。このように微結晶半導体膜は縦方向に成長しても、非晶質半導体膜の成膜速度に比べて１／１０〜１／１００の早さである。
本発明では、成膜法による微結晶半導体膜上に非晶質半導体膜を結晶化した微結晶半導体膜を形成し、微結晶半導体層を形成するため、膜厚の厚い微結晶半導体層でも長い工程時間を要しないで形成することができる。よって、微結晶半導体層を有する薄膜トランジスタの形成工程にかかる時間を短縮することができ、生産性が向上する。
導電膜６５ａに対するレーザ光照射工程を行った後、導電膜６５ａと同様にソース電極及びドレイン電極となり配線としても機能する導電膜６５ｂ及び導電膜６５ｃを積層する（図２（Ａ）参照。）。
導電膜は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、一導電型を付与する不純物が添加された半導体膜と接する側の導電膜６５ａを、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、導電膜としては、導電膜６５ａ〜６５ｃ３層が積層した構造の導電膜を示し、導電膜６５ａ、６５ｃにモリブデン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜や、導電膜６５ａ、６５ｃにチタン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜を示す。本実施の形態のように、レーザ光を照射される導電膜６５ａに溶融しにくいモリブデンのような高融点材料を用い、一方レーザ光を照射されない導電膜６５ｂには、低融点材料であっても抵抗が低く導電性の高いアルミニウムのような導電性材料を用いることで、高信頼性化、高性能化を両方付与することができる。
導電膜６５ａ〜６５ｃは、スパッタリング法や真空蒸着法で形成する。また、ＣＶＤ法を用いてもよい。さらに、導電膜６５ａ〜６５ｃは、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。
次に導電膜６５ａ〜６５ｃ上にマスク６６を形成する。マスク６６は、マスク５６と同様に形成することができる。
マスク６６を用いて導電膜６５ａ〜６５ｃをエッチングし分離して、ソース電極及びドレイン電極７１ａ〜７１ｃを形成する（図２（Ｂ）参照。）。本実施の形態のように導電膜６５ａ〜６５ｃをウエットエッチングすると、導電膜６５ａ〜６５ｃは等方的にエッチングされるため、マスク６６の端部と、ソース電極及びドレイン電極７１ａ〜７１ｃの端部はより一致せずより後退している。次に、マスク６６を用いて一導電型を付与する不純物が添加された微結晶半導体膜６３及び微結晶半導体層６２をエッチングして、ソース領域及びドレイン領域７２、微結晶半導体層７３を形成する（図２（Ｃ）参照。）。なお、微結晶半導体層７３は一部のみがエッチングされ、溝部（凹部）を有する微結晶半導体層である。
微結晶半導体層７３は一部エッチングされ、ソース電極及びドレイン電極７１ａ〜７１ｃ間に溝部が形成されている。この微結晶半導体層７３の溝部の端部は、ソース領域及びドレイン領域７２の端部とほぼ一致している。この溝部はソース領域及びドレイン領域７２を形成するエッチングと同一エッチングプロセスで形成される。従って同一フォトレジストマスクであるマスク６６の開口部と概略一致している、セルフアラインプロセスである。
ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せずずれており、ソース電極及びドレイン電極７１ａ〜７１ｃの端部の外側に、ソース領域及びドレイン領域７２の端部が形成される。この後、マスク６６を除去する。なお、図２（Ｃ）は、図４（Ｃ）のＡ１−Ｂ１の断面図に相当する。図４（Ｃ）に示すように、ソース領域及びドレイン領域７２の端部は、ソース電極及びドレイン電極７１ｃの端部の外側に位置することが分かる。また、ソース電極またはドレイン電極の一方は、ソース配線またはドレイン配線としても機能する。
図２（Ｃ）に示すように、ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せずずれた形状となることで、ソース電極及びドレイン電極７１ａ〜７１ｃの端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。
以上の工程により、チャネルエッチ型の薄膜トランジスタ７４を形成することができる。
次に、ソース電極及びドレイン電極７１ａ〜７１ｃ、ソース領域及びドレイン領域７２、微結晶半導体膜６１、及びゲート絶縁膜５２ｂ上に絶縁膜７６を形成する（図２（Ｄ）参照。）。絶縁膜７６は、ゲート絶縁膜５２ａ、５２ｂと同様に形成することができる。なお、絶縁膜７６は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
次に、絶縁膜７６にコンタクトホールを形成し、当該コンタクトホールにおいてソース電極及びドレイン電極７１ｃに接する画素電極７７を形成する。なお、図３（Ａ）は、図４（Ｄ）のＡ１−Ｂ１の断面図に相当する。
画素電極７７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極７７として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また、ソース領域及びドレイン領域７２の端部とソース電極及びドレイン電極７１ａ〜７１ｃの端部を一致する形状としてもよい。図３（Ｂ）にソース領域及びドレイン領域７２の端部とソース電極及びドレイン電極７１ａ〜７１ｃの端部が一致する形状のチャネルエッチ型の薄膜トランジスタ７９を示す。ソース電極及びドレイン電極７１ａ〜７１ｃのエッチング及びソース領域及びドレイン領域７２のエッチングをドライエッチングで行うと薄膜トランジスタ７９のような形状にすることができる。また、一導電型を付与する不純物が添加された半導体膜をソース電極及びドレイン電極７１ａ〜７１ｃをマスクとしてエッチングし、ソース領域及びドレイン領域７２を形成しても薄膜トランジスタ７９のような形状にすることができる。
チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を量産性高く作製することができる。
（実施の形態２）
本実施の形態は、実施の形態１において、薄膜トランジスタの形状が異なる例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
本実施の形態では、表示装置に用いられる薄膜トランジスタ及びその作製工程について、図５乃至図８を用いて説明する。図５乃至図７は、薄膜トランジスタ及び画素電極の作製方法を示す断面図であり、図８は一画素における薄膜トランジスタ及び画素電極の接続領域の平面図である。図５乃至図７は、図８における線Ａ２−Ｂ２の薄膜トランジスタ及びその作製工程を示す断面図に相当する。
基板２５０上にゲート電極２５１を形成する。次に、ゲート電極２５１上に、ゲート絶縁膜２５２ａ、２５２ｂ、微結晶半導体膜２５３、非晶質半導体膜２５４、一導電型を付与する不純物が添加された非晶質半導体膜２５５、導電膜２６５ａを順に形成する（図５（Ａ）及び図８（Ａ）参照。）。図５（Ａ）は、図８（Ａ）のＡ２−Ｂ２の断面図に相当する。
本実施の形態では、レーザ光照射工程の後、微結晶半導体層、一導電型を付与する不純物が添加された微結晶半導体膜のエッチング工程をソース電極及びドレイン電極と同工程で行う例を示す。従って、微結晶半導体層、一導電型を付与する不純物が添加された微結晶半導体膜、ソース電極及びドレイン電極は同じマスク形状を反映して形成される。
ゲート絶縁膜２５２ａ、２５２ｂ、微結晶半導体膜２５３、及び非晶質半導体膜２５４、一導電型を付与する不純物が添加された非晶質半導体膜２５５を大気に触れさせることなく連続的に形成してもよい。さらに導電膜２６５ａまで大気に触れさせることなく連続的に形成してもよい。ゲート絶縁膜２５２ａ、２５２ｂ、微結晶半導体膜２５３、非晶質半導体膜２５４、一導電型を付与する不純物が添加された非晶質半導体膜２５５（及び導電膜２６５ａ）を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
導電膜２６５ａにレーザ光２６０を照射し、一導電型を付与する不純物が添加された非晶質半導体膜２５５及び非晶質半導体膜２５４を結晶化（微結晶化）し、一導電型を付与する不純物が添加された微結晶半導体膜２８３、及び微結晶半導体層２８２を形成する（図５（Ｂ）参照。）。
レーザ光２６０により微結晶半導体膜２５３上の非晶質半導体膜２５４は結晶化し、成膜法による微結晶半導体膜２５３を含む微結晶半導体層２８２を形成することができる。成膜法による微結晶半導体膜２５３は、非晶質半導体膜２５４の結晶成長の核となりうる。
導電膜２６５ａはレーザ光２６０の照射工程において、下層の半導体膜の酸化、汚染等を防ぐ保護膜としても機能する。従って、工程時における半導体膜の酸化等の劣化を防止できるため、信頼性が向上する。従って信頼性の高い薄膜トランジスタを有する表示装置を作製することができる。
さらに本発明では、レーザ光２６０を照射された導電膜２６５ａをエッチングし、ソース電極及びドレイン電極を形成する。従って、微結晶半導体層を形成するレーザ光照射工程のための導電膜の形成、除去を行わないので、工程が簡略化できる。従って歩留まりも向上し量産性高く薄膜トランジスタ、及び該薄膜トランジスタを有する表示装置を作製することができる。
本実施の形態では、マスク２５６を形成するために高階調マスクを用いた露光を行う例を示す。マスク２５６を形成するためレジストを形成する。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。
次に、フォトマスクとして多階調マスク５９を用いて、レジストに光を照射して、レジストを露光する。
ここで、多階調マスク５９を用いた露光について、図１１を用いて説明する。
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。
多階調マスクの代表例としては、図１１（Ａ）に示すようなグレートーンマスク５９ａ、図１１（Ｃ）に示すようなハーフトーンマスク５９ｂがある。
図１１（Ａ）に示すように、グレートーンマスク５９ａは、透光性を有する基板１６３及びその上に形成される遮光部１６４並びに回折格子１６５で構成される。遮光部１６４においては、光の透過量（透光量）が０％である。一方、回折格子１６５はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過量を制御することができる。なお、回折格子１６５は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
透光性を有する基板１６３は、石英等の透光性を有する基板を用いることができる。遮光部１６４及び回折格子１６５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
グレートーンマスク５９ａに露光光を照射した場合、図１１（Ｂ）に示すように、遮光部１６４においては、光透過量１６６は０％であり、遮光部１６４及び回折格子１６５が設けられていない領域では光透過量１６６は１００％である。また、回折格子１６５においては、１０〜７０％の範囲で調整可能である。回折格子１６５における光の透過量の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
図１１（Ｃ）に示すように、ハーフトーンマスク５９ｂは、透光性を有する基板１６３及びその上に形成される半透過部１６７並びに遮光部１６８で構成される。半透過部１６７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部１６８は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
ハーフトーンマスク５９ｂに露光光を照射した場合、図１１（Ｄ）に示すように、遮光部１６８においては、光透過量１６９は０％であり、遮光部１６８及び半透過部１６７が設けられていない領域では光透過量１６９は１００％である。また、半透過部１６７においては、１０〜７０％の範囲で調整可能である。半透過部１６７に於ける光の透過量の調整は、半透過部１６７の材料により調整により可能である。
多階調マスク５９を用いて露光した後、現像することで、図５（Ｃ）に示すように、膜厚の異なる領域を有するマスク２５６を形成することができる。
次に、マスク２５６により、微結晶半導体層２８２、一導電型を付与する不純物が添加された微結晶半導体膜２８３、及び導電膜２６５ａをエッチングし分離する。この結果、微結晶半導体層２６２、一導電型を付与する不純物が添加された微結晶半導体膜２６３、及び導電膜２６４を形成することができる（図５（Ｄ）参照。）。
次に、マスク２５６をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極２５１の一部と重畳する領域）は除去され、分離されたマスク２６６を形成することができる（図６（Ａ）参照。）。
マスク２６６を用いて導電膜２６４をエッチングし、ソース電極及びドレイン電極２７１ａを形成する。本実施の形態のように導電膜２６４をウエットエッチングすると、導電膜２６４は等方的にエッチングされるため、マスク２６６の端部と、ソース電極及びドレイン電極２７１ａの端部は一致せずより後退し、ソース電極及びドレイン電極２７１ａの外側に一導電型を付与する不純物が添加された微結晶半導体膜２６３及び微結晶半導体層２６２が突出した形状となる。次に、マスク２６６を用いて一導電型を付与する不純物が添加された微結晶半導体膜２６３及び微結晶半導体層２６２をエッチングして、ソース領域及びドレイン領域２７２、微結晶半導体層２７３を形成する（図６（Ｂ）参照。）。なお、微結晶半導体層２７３は一部のみがエッチングされ、溝部を有する微結晶半導体層である。
ソース領域及びドレイン領域２７２の形成工程と、微結晶半導体層２７３の溝部とを同一工程で形成することができ、同様に、微結晶半導体層２７３の端部が、一部エッチングされ露出した形状となる。この後、マスク２６６を除去する。
次に、ソース電極及びドレイン電極２７１ａ、ソース領域及びドレイン領域２７２、微結晶半導体層２７３、及びゲート絶縁膜２５２ｂ上に絶縁膜２７６を形成する（図６（Ｃ）参照。）。
次に、絶縁膜２７６にコンタクトホール２８４ａ、２８４ｂを形成する（図６（Ｄ）及び図８（Ｂ）参照。）。なお、図６（Ｄ）は、図８（Ｂ）のＡ２−Ｂ２の断面図に相当する。
コンタクトホール２８４ａにソース電極及びドレイン電極２７１ａに接する配線２７１ｂ、２７１ｃを形成する（図７（Ａ）及び図８（Ｃ）参照。）。なお、図７（Ａ）は、図８（Ｃ）のＡ２−Ｂ２の断面図に相当する。配線２７１ｂ、２７１ｃはソース配線として機能する。以上の工程により、チャネルエッチ型の薄膜トランジスタ２７４を形成することができる。
コンタクトホール２８４ｂにおいてソース電極及びドレイン電極２７１ａに接する画素電極２７７を形成する（図７（Ｂ）及び図８（Ｄ）参照。）。なお、図７（Ｂ）は、図８（Ｄ）のＡ２−Ｂ２の断面図に相当する。
また、ソース領域及びドレイン領域２７２の端部とソース電極及びドレイン電極２７１ａの端部を一致する形状としてもよい。図７（Ｃ）にソース領域及びドレイン領域２７２の端部とソース電極及びドレイン電極２７１ａの端部が一致する形状のチャネルエッチ型の薄膜トランジスタ２７９を示す。ソース電極及びドレイン電極２７１ａのエッチング及びソース領域及びドレイン領域２７２のエッチングをドライエッチングで行うと薄膜トランジスタ２７９のような形状にすることができる。また、一導電型を付与する不純物が添加された半導体膜をソース電極及びドレイン電極２７１ａをマスクとしてエッチングし、ソース領域及びドレイン領域２７２を形成しても薄膜トランジスタ２７９のような形状にすることができる。
チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を量産性高く作製することができる。
（実施の形態３）
本実施の形態は、実施の形態１において、薄膜トランジスタの形状が異なる例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
本実施の形態では、表示装置に用いられる薄膜トランジスタ及びその作製工程について、図２６乃至図２９を用いて説明する。図２６乃至図２８は、薄膜トランジスタ及び画素電極の作製方法を示す断面図であり、図２９は一画素における薄膜トランジスタ及び画素電極の接続領域の平面図である。図２６乃至図２８は、図２９における線Ａ３−Ｂ３の薄膜トランジスタ及びその作製工程を示す断面図に相当する。
基板３５０上にゲート電極３５１を形成する。次に、ゲート電極３５１上に、ゲート絶縁膜３５２ａ、３５２ｂ、微結晶半導体膜３５３、非晶質半導体膜３５４、一導電型を付与する不純物が添加された非晶質半導体膜３５５、導電膜３６５ａを順に形成する（図２６（Ａ）及び図２９（Ａ）参照。）。図２６（Ａ）は、図２９（Ａ）のＡ３−Ｂ３の断面図に相当する。
本実施の形態では、レーザ光照射工程の後、微結晶半導体層、一導電型を付与する不純物が添加された微結晶半導体膜のエッチング工程をソース電極及びドレイン電極と同工程で行う例を示す。従って、微結晶半導体層、一導電型を付与する不純物が添加された微結晶半導体膜、ソース電極及びドレイン電極は同じマスク形状を反映して形成される。
ゲート絶縁膜３５２ａ、３５２ｂ、微結晶半導体膜３５３、及び非晶質半導体膜３５４、一導電型を付与する不純物が添加された非晶質半導体膜３５５を大気に触れさせることなく連続的に形成してもよい。さらに導電膜３６５ａまで大気に触れさせることなく連続的に形成してもよい。ゲート絶縁膜３５２ａ、３５２ｂ、微結晶半導体膜３５３、非晶質半導体膜３５４、一導電型を付与する不純物が添加された非晶質半導体膜３５５（及び導電膜３６５ａ）を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
導電膜３６５ａにレーザ光３６０を照射し、一導電型を付与する不純物が添加された非晶質半導体膜３５５及び非晶質半導体膜３５４を結晶化（微結晶化）し、一導電型を付与する不純物が添加された微結晶半導体膜３８３、及び微結晶半導体層３８２を形成する（図２６（Ｂ）参照。）。
レーザ光３６０により微結晶半導体膜３５３上の非晶質半導体膜３５４は結晶化し、成膜法による微結晶半導体膜を含む微結晶半導体層３８２を形成することができる。成膜法による微結晶半導体膜３５３は、非晶質半導体膜３５４の結晶成長の核となりうる。
導電膜３６５ａはレーザ光３６０の照射工程において、下層の半導体膜の酸化、汚染等を防ぐ保護膜としても機能する。従って、工程時における半導体膜の酸化等の劣化を防止できるため、信頼性が向上する。従って信頼性の高い薄膜トランジスタを有する表示装置を作製することができる。
さらに本発明では、レーザ光３６０を照射された導電膜３６５ａをエッチングし、ソース電極及びドレイン電極を形成する。従って、微結晶半導体層を形成するレーザ光照射工程のための導電膜の形成、除去を行わないので、工程が簡略化できる。従って歩留まりも向上し量産性高く薄膜トランジスタ、及び該薄膜トランジスタを有する表示装置を作製することができる。
導電膜３６５ａ上に導電膜３６５ｂ、３６５ｃを積層する（図２６（Ｃ）参照。）。
本実施の形態では、マスク３５６を形成するために高階調マスクを用いた露光を行う例を示す。マスク３５６を形成するためレジストを形成する。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。
次に、フォトマスクとして多階調マスク３５９を用いて、レジストに光を照射して、レジストを露光する。
多階調マスク３５９を用いて露光した後、現像することで、図２６（Ｄ）に示すように、膜厚の異なる領域を有するマスク３５６を形成することができる。
次に、マスク３５６により、微結晶半導体層３８２、一導電型を付与する不純物が添加された微結晶半導体膜３８３、及び導電膜３６５ａ〜３６５ｃをエッチングし分離する。この結果、微結晶半導体層３６２、一導電型を付与する不純物が添加された微結晶半導体膜３６３、及び導電膜３６４ａ〜３６４ｃを形成することができる（図２７（Ａ）参照。）。
次に、マスク３５６をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極３５１の一部と重畳する領域）は除去され、分離されたマスク３６６を形成することができる（図２７（Ｂ）参照。）。
マスク３６６を用いて導電膜３６４ａ〜３６４ｃをエッチングし、ソース電極及びドレイン電極３７１ａ〜３７１ｃを形成する。本実施の形態のように導電膜３６４ａ〜３６４ｃをウエットエッチングすると、導電膜３６４ａ〜３６４ｃは等方的にエッチングされるため、マスク３６６の端部と、ソース電極及びドレイン電極３７１ａ〜３７１ｃの端部は一致せずより後退し、ソース電極及びドレイン電極３７１ａ〜３７１ｃの外側に一導電型を付与する不純物が添加された微結晶半導体膜３６３及び微結晶半導体層３６２が突出した形状となる。次に、マスク３６６を用いて一導電型を付与する不純物が添加された微結晶半導体膜３６３及び微結晶半導体層３６２をエッチングして、ソース領域及びドレイン領域３７２、微結晶半導体層３７３を形成する（図２７（Ｃ）参照。）。なお、微結晶半導体層３７３は一部のみがエッチングされ、溝部を有する微結晶半導体層である。
ソース領域及びドレイン領域の形成工程と、微結晶半導体層の溝部とを同一工程で形成することができ、同様に、微結晶半導体層３７３の端部が、一部エッチングされ露出した形状となる。この後、マスク３６６を除去する。
次に、ソース電極及びドレイン電極３７１ａ、ソース領域及びドレイン領域３７２、微結晶半導体層３７３、及びゲート絶縁膜３５２ｂ上に絶縁膜３７６を形成する（図２７（Ｄ）及び図２９（Ｂ）参照。）。なお、図２７（Ｄ）は、図２９（Ｂ）のＡ３−Ｂ３の断面図に相当する。以上の工程により、チャネルエッチ型の薄膜トランジスタ３７４を形成することができる。
次に、絶縁膜３７６にコンタクトホールを形成し、該コンタクトホールにおいてソース電極及びドレイン電極３７１ｃに接する画素電極３７７を形成する（図２８（Ａ）及び図２９（Ｃ）参照。）。なお、図２８（Ａ）は、図２９（Ｃ）のＡ３−Ｂ３の断面図に相当する。
また、ソース領域及びドレイン領域３７２の端部とソース電極及びドレイン電極３７１ａ〜３７１ｃの端部を一致する形状としてもよい。図２８（Ｂ）にソース領域及びドレイン領域３７２の端部とソース電極及びドレイン電極３７１ａ〜３７１ｃの端部が一致する形状のチャネルエッチ型の薄膜トランジスタ３７９を示す。ソース電極及びドレイン電極３７１ａ〜３７１ｃのエッチング及びソース領域及びドレイン領域３７２のエッチングをドライエッチングで行うと薄膜トランジスタ３７９のような形状にすることができる。また、一導電型を付与する不純物が添加された半導体膜をソース電極及びドレイン電極３７１ａ〜３７１ｃをマスクとしてエッチングし、ソース領域及びドレイン領域３７２を形成しても薄膜トランジスタ３７９のような形状にすることができる。
チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を量産性高く作製することができる。
（実施の形態４）
本実施の形態は、実施の形態１において、薄膜トランジスタのゲート絶縁膜の形状が異なる例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
本実施の形態では、ゲート絶縁膜として３層積層構造を有する例を示す。
基板５０上にゲート電極５１を形成し、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂ、５２ｃを積層する（図３６（Ａ）参照。）。
ゲート絶縁膜５２ａ、５２ｂ、５２ｃはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。本実施の形態で示すように、ゲート絶縁膜を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することができる。更には、周波数が１ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜を形成することが好ましい。マイクロ波プラズマＣＶＤ装置で形成した酸化窒化珪素膜、窒化酸化珪素膜は、耐圧が高く、後に形成される薄膜トランジスタの信頼性を高めることができる。
本実施の形態では、ゲート絶縁膜の３層積層構造の例として、ゲート電極５１上にゲート絶縁膜５２ａとして窒化珪素膜または窒化酸化珪素膜と、ゲート絶縁膜５２ｂとして酸化窒化珪素膜と、ゲート絶縁膜５２ｃとして窒化珪素膜とを積層とし、最上層の窒化珪素膜上に微結晶半導体膜を形成する。この場合、ゲート絶縁膜５２ａの窒化珪素膜または窒化酸化珪素膜は膜厚が５０ｎｍより厚い方がよく、ナトリウムなどの不純物を遮断するバリア、ゲート電極のヒロックの防止、ゲート電極の酸化防止などの効果を奏する。ゲート絶縁膜５２ｃの窒化珪素膜は微結晶半導体膜の密着性向上、酸化防止としての効果を奏する。
このようにゲート絶縁膜の表面のゲート絶縁膜５２ｃとして極薄膜の窒化珪素膜のような窒化膜を形成することで微結晶半導体膜の密着性を向上することができる。窒化膜はプラズマＣＶＤ法により成膜してもよく、マイクロ波による高密度で低温なプラズマ処理によって窒化処理を行ってもよい。また、反応室にシランフラッシュ処理を行う際に窒化珪素膜、窒化酸化珪素膜を形成してもよい。
以降の工程は、実施の形態１と同様に行えば良く、図３６（Ｂ）に示すように、３層構造のゲート絶縁膜を有する薄膜トランジスタ７４及び、画素電極７７を有する表示装置を作製することができる。
チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を量産性高く作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態は、実施の形態１乃至４において、表示装置の作製工程の例を詳細に説明する。従って、実施の形態１乃至４と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
実施の形態１乃至４において、微結晶半導体膜を形成する前に、反応室のクリーニング、及びフラッシング（洗浄）処理（水素をフラッシュ物質として用いた水素フラッシュ、シランをフラッシュ物質として用いたシランフラッシュなど）を行ってもよい。フラッシング処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。
フラッシング処理により、反応室の酸素、窒素、フッ素などの不純物を除去することができる。例えば、プラズマＣＶＤ装置を用いて、モノシランをフラッシュ物質として用い、ガス流量８〜１０ＳＬＭをチャンバに５〜２０分間、好ましくは１０分〜１５分間導入し続けることでシランフラッシュ処理を行う。なお、１ＳＬＭは１０００ｓｃｃｍ、即ち、０．０６ｍ３／ｈである。
クリーニングは、例えばフッ素ラジカルで行うことができる。なお、フッ素ラジカルは、反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素、またはフッ素を導入し、解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングすることができる。
フラッシング処理は、ゲート絶縁膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜の成膜前にも行ってもよい。なお、フラッシング処理はクリーニング後に行うと効果的である。
反応室は基板を搬入して成膜する前に、各反応室の内壁を成膜する種類の膜で保護膜を形成し、コーティングする（プリコート処理ともいう）を行ってよい。プリコート処理は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内を保護膜によって薄く覆う処理である。例えば、微結晶半導体膜として微結晶シリコン膜を形成する前に、反応室内を０．２〜０．４μｍの非晶質シリコン膜で覆うプリコート処理を行えばよい。プリコート処理後にもフラッシング処理（水素フラッシュ、シランフラッシュなど）を行ってもよい。クリーニング処理及びプリコート処理を行う場合は反応室内より基板を搬出しておく必要があるが、フラッシング処理（水素フラッシュ、シランフラッシュなど）を行う場合はプラズマ処理を行わないため基板を搬入した状態でもよい。
微結晶シリコン膜を成膜する反応室内に非晶質シリコン膜の保護膜を形成しておき、成膜前に水素プラズマ処理をすると、保護膜がエッチングされて極少量のシリコンが基板上に堆積して結晶成長の核となりうる。
プリコート処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。
プリコート処理は、ゲート絶縁膜、一導電型を付与する不純物が添加された半導体膜の成膜前にも行ってもよい。
さらに、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、及び一導電型を付与する不純物が添加された半導体膜の形成方法の例を詳細に説明する。
本発明に用いることのできるプラズマＣＶＤ装置の例について図１０（Ａ）（Ｂ）を用いて説明する。図１０（Ａ）（Ｂ）は連続成膜することが可能なマイクロ波プラズマＣＶＤ装置である。図１０（Ａ）（Ｂ）はマイクロ波プラズマＣＶＤ装置の平面を示す模式図であり、共通室１１２０の周りに、ロード室１１１０、アンロード室１１１５、反応室（１）〜反応室（４）１１１１〜１１１４を備えた構成となっている。共通室１１２０と各室の間にはゲートバルブ１１２２〜１１２７が備えられ、各室で行われる処理が、相互に干渉しないように構成されている。なお、反応室の数は４つに限定されず、より少なくても多くてもよい。反応室が多いと積層する膜の種類ごとに反応室を分けられるため、反応室のクリーニングの回数を減らすことができる。図１０（Ａ）は反応室を４つ有する例であり、図１０（Ｂ）は反応室を３つ有する例である。
図１０（Ａ）（Ｂ）のプラズマＣＶＤ装置を用いて、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、及び一導電型を付与する不純物が添加された半導体膜の形成例を説明する。基板はロード室１１１０、アンロード室１１１５のカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により反応室（１）〜反応室（４）１１１１〜１１１４へ運ばれる。この装置では、堆積膜種ごとに反応室をあてがうことが可能であり、複数の異なる被膜を大気に触れさせることなく連続して形成することができる。また、反応室は成膜工程の他、エッチング工程やレーザ照射工程を行う反応室として用いてもよい。各種工程を行う反応室を設けると、複数の異なる工程を大気に触れさせることなく行うことができる。例えば、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜の成膜工程を行う反応室と、レーザ照射工程を行えるようレーザ照射装置を有する反応室とを設けるとゲート絶縁膜から導電膜を積層し、導電膜にレーザ光を照射するまでの工程を大気に曝さずに連続的に行うことができる。よって、薄膜表面の酸化や汚染を防止することができ、信頼性が向上する。
反応室（１）〜反応室（４）それぞれにおいて、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、及び一導電型を付与する不純物が添加された半導体膜を積層形成する。この場合は、原料ガスの切り替えにより異なる種類の膜を連続的に複数積層することができる。この場合、ゲート絶縁膜を形成した後、反応室内にシラン等の水素化珪素を導入し、残留酸素及び水素化珪素を反応させて、反応物を反応室外に排出することで、反応室内の残留酸素濃度を低減させることができる。この結果、微結晶半導体膜に含まれる酸素の濃度を低減することができる。また、微結晶半導体膜に含まれる結晶粒の酸化を防止することができる。
または、反応室（１）及び反応室（３）でゲート絶縁膜、微結晶半導体膜、及び非晶質半導体膜を形成し、反応室（２）及び反応室（４）で一導電型を付与する不純物が添加された半導体膜を形成する。一導電型を付与する不純物が添加された半導体膜のみ単独で成膜することにより、チャンバに残存する一導電型を付与する不純物が他の膜に混入することを防ぐことができる。
また、プラズマＣＶＤ装置において、生産性を向上させるため、複数の反応室で同じ膜を形成することとしてもよい。複数の反応室で同じ膜を形成できると、複数の基板に同時に膜を形成することができる。例えば、図１０（Ａ）において、反応室（１）及び反応室（２）を微結晶半導体膜を形成する反応室とし、反応室（３）を非結晶半導体膜を形成する反応室とし、反応室（４）を一導電型を付与する不純物が添加された半導体膜を形成する反応室とする。反応室（１）又は反応室（２）で微結晶半導体膜を形成した基板は、反応室（３）で非晶質半導体膜を形成し、反応室（４）で一導電型を付与する不純物が添加された半導体膜を形成する。反応室（３）で非晶質半導体膜と一導電型を付与する不純物が添加された半導体膜を連続して成膜してもよく、この場合、反応室が３つの図１０（Ｂ）のプラズマＣＶＤ装置を用いればよい。このように、複数の基板を同時に処理する場合、成膜速度の遅い膜の形成する反応室を複数設けることによって生産性を向上させることができる。
反応室は基板を搬入して成膜する前に、クリーニング、フラッシング（洗浄）処理（水素フラッシュ、シランフラッシュなど）、各反応室の内壁を成膜する種類の膜で保護膜を形成し、コーティングする（プリコート処理ともいう）と好ましい。プリコート処理は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内を保護膜によって薄く覆う処理である。例えば、微結晶半導体膜として微結晶シリコン膜を形成する前に、反応室内を０．２〜０．４μｍの非晶質シリコン膜で覆うプリコート処理を行えばよい。プリコート処理後にもフラッシング処理（水素フラッシュ、シランフラッシュなど）を行ってもよい。クリーニング処理及びプリコート処理を行う場合は反応室内より基板を搬出しておく必要があるが、フラッシング処理（水素フラッシュ、シランフラッシュなど）を行う場合はプラズマ処理を行わないため基板を搬入した状態でもよい。
微結晶シリコン膜を成膜する反応室内に非晶質シリコン膜の保護膜を形成しておき、成膜前に水素プラズマ処理をすると、保護膜がエッチングされて極少量のシリコンが基板上に堆積して結晶成長の核となりうる。
このように、複数のチャンバが接続されたマイクロ波プラズマＣＶＤ装置で、同時にゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、及び一導電型を付与する不純物が添加された半導体膜を成膜することができるため、量産性を高めることができる。また、ある反応室がメンテナンスやクリーニングを行っていても、残りの反応室において成膜処理が可能となり、成膜のタクトを向上させることができる。また、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
このような構成のマイクロ波プラズマＣＶＤ装置を用いれば、各反応室で種類の類似する膜または一種類の膜を成膜することが可能であり、且つ大気に曝すことなく連続して形成することができるため、前に成膜した膜の残留物や大気に浮遊する不純物元素に汚染されることなく、各積層界面を形成することができる。
さらには、マイクロ波発生器と共に高周波発生器を設け、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、および一導電型を付与する不純物が添加された半導体膜をマイクロ波プラズマＣＶＤ法で形成し、非晶質半導体膜を高周波プラズマＣＶＤ法で形成してもよい。
なお、図１０に示すマイクロ波プラズマＣＶＤ装置には、ロード室及びアンロード室が別々に設けられているが、一つとしロード／アンロード室としてもよい。また、マイクロ波プラズマＣＶＤ装置に予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。これらの成膜処理は、その目的に応じて、ガス供給部から供給するガスを選択すれば良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
次に、表示装置の作製工程について、図３０及び図３１を用いて説明する。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。また、表示装置に用いられる薄膜トランジスタ８５、８６は、実施の形態１乃至４で示す薄膜トランジスタ７４、２７４、及び３７４と同様な構造及び方法で作製でき、簡略化した工程で量産性高く作製することのできる電気特性及び信頼性の高い薄膜トランジスタである。図３０及び図３１の薄膜トランジスタ８５、８６、７００１、７０１１、及び７０２１は実施の形態１の薄膜トランジスタ７４の同様な構造及び作製方法を用いている例である。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。また、発光素子の駆動を制御する薄膜トランジスタとして、図３に示すチャネルエッチ型の薄膜トランジスタを用いて示す。
図１乃至図４と同様の工程を経て、図３０に示すように基板１００上に薄膜トランジスタ８５、８６を形成し、薄膜トランジスタ８５、８６上に保護膜として機能する絶縁膜８７を形成する。次に、絶縁膜８７上に平坦化膜１１１を形成し、平坦化膜１１１上に薄膜トランジスタ８６のソース電極またはドレイン電極に接続する画素電極１１２を形成する。
平坦化膜１１１は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
図３０（Ａ）では画素の薄膜トランジスタがｎ型であるので、画素電極１１２として、陰極を用いるのが望ましいが、逆にｐ型の場合は陽極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。
次に図３０（Ｂ）に示すように、平坦化膜１１１及び画素電極１１２の端部上に、隔壁１１３を形成する。隔壁１１３は開口部を有しており、該開口部において画素電極１１２が露出している。隔壁１１３は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
次に、隔壁１１３の開口部において画素電極１１２と接するように、発光層１１４を形成する。発光層１１４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
そして発光層１１４を覆うように、陽極を用いた共通電極１１５を形成する。共通電極１１５は、実施の形態１に画素電極７７として列挙した透光性を有する導電性材料を用いた透光性導電膜で形成することができる。共通電極１１５として上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。図３０（Ｂ）では、共通電極１１５としＩＴＯを用いている。隔壁１１３の開口部において、画素電極１１２と発光層１１４と共通電極１１５が重なり合うことで、発光素子１１７が形成されている。この後、発光素子１１７に酸素、水素、水分、二酸化炭素等が侵入しないように、共通電極１１５及び隔壁１１３上に保護膜１１６を形成することが好ましい。保護膜１１６としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
さらに、実際には、図３０（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
次に、発光素子の構成について、図３１を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図３１（Ａ）（Ｂ）（Ｃ）の表示装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、簡略化した工程で量産性高く作製でき、電気特性及び信頼性の高い薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図３１（Ａ）を用いて説明する。
図３１（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図３１（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図３１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図３１（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図３１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図３１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図３１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図３１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図３１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図３１（Ｃ）を用いて説明する。図３１（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電性材料７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図３１（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図３１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図３１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図３１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す表示装置は、図３１に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
以上の工程により、表示装置として発光装置を作製することができる。本実施の形態の発光装置は、電気特性及び信頼性の高い薄膜トランジスタを用いているため、コントラストが高く、視認性の高い発光装置である。また、簡略化した工程を用いているために、量産性高く表示装置を作製することができる。
（実施の形態７）
本実施の形態では、実施の形態１乃至４で示す薄膜トランジスタを有する表示装置について、以下に示す。本実施の形態は、表示素子として液晶素子を用いた液晶表示装置の例を図１２乃至図２５用いて説明する。図１２乃至図２５の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の形態１乃至４で示す薄膜トランジスタ７４、２７４、及び３７４と同様な構造及び方法で作製でき、簡略化した工程で量産性高く作製することのできる電気特性及び信頼性の高い薄膜トランジスタである。また、画素電極、及び対向電極は、実施の形態１で示す画素電極７７と同材料及び工程を用いて形成することができる。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図１３及び図１４は、それぞれ画素電極及び対向電極を示している。なお、図１３は画素電極が形成される基板側の平面図であり、図中に示す切断線Ｇ−Ｈに対応する断面構造を図１２に表している。また、図１４は対向電極が形成される基板側の平面図である。以下の説明ではこれらの図を参照して説明する。
図１２は、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成された基板６００と、対向電極６４０等が形成される対向基板６０１とが重ね合わせられ、液晶が注入された状態を示している。
対向基板６０１においてスペーサ６４２が形成される位置には、遮光膜６３２、第１の着色膜６３４、第２の着色膜６３６、第３着色膜６３８、対向電極６４０が形成されている。この構造により、液晶の配向を制御するための突起６４４とスペーサ６４２の高さを異ならせている。画素電極６２４上には配向膜６４８が形成され、同様に対向電極６４０上にも配向膜６４６が形成されている。この間に液晶層６５０が形成されている。
スペーサ６４２はここでは柱状スペーサを用いて示したがビーズスペーサを散布してもよい。さらには、スペーサ６４２を基板６００上に形成される画素電極６２４上に形成してもよい。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成される。画素電極６２４は、ＴＦＴ６２８、配線、及び保持容量部６３０を覆う絶縁膜６２０、絶縁膜６２０を覆う第３絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１で示す薄膜トランジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同様に形成した第１の容量配線６０４と、ゲート絶縁膜６０６と、配線６１６、６１８と同様に形成した第２の容量配線６１７で構成される。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成されている。
図１３に基板６００上の構造を示す。画素電極６２４は実施の形態１で示した材料を用いて形成する。画素電極６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御するためのものである。
図１３に示すＴＦＴ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、それぞれ画素電極６２４及び保持容量部６３０と同様に形成することができる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネルの画素（ピクセル）は、画素電極６２４と画素電極６２６により構成されている。画素電極６２４と画素電極６２６はサブピクセルである。
図１４に対向基板側の構造を示す。遮光膜６３２上に対向電極６４０が形成されている。対向電極６４０は、画素電極６２４と同様の材料を用いて形成することが好ましい。対向電極６４０上には液晶の配向を制御する突起６４４が形成されている。また、遮光膜６３２の位置に合わせてスペーサ６４２が形成されている。
この画素構造の等価回路を図１５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極６２４に電圧を印加すると、スリット６２５の近傍には電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６４４とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図１６乃至図１９を用いて説明する。
図１６と図１７は、ＶＡ型液晶表示パネルの画素構造を示している。図１７は基板６００の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図１６に表している。以下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極６２６はコンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。また、容量配線６９０が設けられている。
画素電極６２４と画素電極６２６の形状は異なっており、スリット６２５によって分離されている。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成されている。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図１９に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることができる。
対向基板６０１には、遮光膜６３２、第２の着色膜６３６、対向電極６４０が形成されている。また、第２の着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図１８に対向基板側の構造を示す。対向電極６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極６２４及び画素電極６２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対して水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によれば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採用する液晶表示装置について説明する。
図２０は、ＴＦＴ６２８とそれに接続する画素電極６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には遮光膜６３２、第２の着色膜６３６、平坦化膜６３７などが形成されている。画素電極は基板６００側に有るので、対向基板６０１側には設けられていない。基板６００と対向基板６０１の間に液晶層６５０が形成されている。
基板６００上には、第１の画素電極６０７及び第１の画素電極６０７に接続する容量配線６０４、並びに及び実施の形態１で示すＴＦＴ６２８が形成される。第１の画素電極６０７は、実施の形態１で示す画素電極７７と同様の材料を用いることができる。また、第１の画素電極６０７は略画素の形状に区画化した形状で形成する。なお、第１の画素電極６０７及び容量配線６０４上にはゲート絶縁膜６０６が形成される。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、第２の画素電極６２４と接続する配線である。
配線６１６、配線６１８上に第２の絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホールにおいて、配線６１８に接続する第２の画素電極６２４が形成される。画素電極６２４は実施の形態１で示した画素電極７７と同様の材料を用いて形成する。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する第２の画素電極６２４が形成される。なお、保持容量は第１の画素電極６０７と第２の画素電極６２４の間で形成している。
図２１は、画素電極の構成を示す平面図である。図２１に示す切断線Ｏ−Ｐに対応する断面構造を図２０に表している。画素電極６２４にはスリット６２５が設けられる。スリット６２５は液晶の配向を制御するためのものである。この場合、電界は第１の画素電極６０７と第２の画素電極６２４の間で発生する。第１の画素電極６０７と第２の画素電極６２４の間にはゲート絶縁膜６０６が形成されているが、ゲート絶縁膜６０６の厚さは５０〜２００ｎｍであり、２〜１０μｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方向（水平方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。また、第１の画素電極６０７と第２の画素電極６２４は共に透光性の電極であるので、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図２２と図２３は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型の液晶表示装置の画素構造を示している。図２３は平面図であり、図中に示す切断線Ｉ−Ｊに対応する断面構造を図２２に表している。以下の説明ではこの両図を参照して説明する。
図２２は、ＴＦＴ６２８とそれに接続する画素電極６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には遮光膜６３２、第２の着色膜６３６、平坦化膜６３７などが形成されている。画素電極は基板６００側にあるので、対向基板６０１側には設けられていない。基板６００と対向基板６０１の間に液晶層６５０が形成されている。
基板６００上には、共通電位線６０９、及びＴＦＴ６２８が形成される。共通電位線６０９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。また、第１の画素電極６０７は略画素の形状に区画化した形状で形成する。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、第２の画素電極６２４と接続する配線である。
配線６１６、配線６１８上に第２の絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホール６２３において、配線６１８に接続する第２の画素電極６２４が形成される。画素電極６２４は実施の形態１で示した画素電極７７と同様の材料を用いて形成する。なお、図２３に示すように、画素電極６２４は、共通電位線６０９と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素電極６２４の櫛歯の部分が共通電位線６０９と同時に形成した櫛形の電極と交互に咬み合うように形成される。
画素電極６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極６２４が形成される。保持容量は共通電位線６０９と容量電極６１５の間にゲート絶縁膜６０６を設け、それにより形成している。容量電極６１５と画素電極６２４はコンタクトホール６３３を介して接続されている。
次に、ＴＮ型の液晶表示装置の形態について示す。
図２４と図２５は、ＴＮ型の液晶表示装置の画素構造を示している。図２５は平面図であり、図中に示す切断線Ｋ−Ｌに対応する断面構造を図２４に表している。以下の説明ではこの両図を参照して説明する。
画素電極６２４はコンタクトホール６２３により、配線６１８でＴＦＴ６２８と接続している。データ線として機能する配線６１６は、ＴＦＴ６２８と接続している。
対向基板６０１には、遮光膜６３２、第２の着色膜６３６、対向電極６４０が形成されている。また、第２の着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。液晶層６５０は画素電極６２４と対向電極６４０の間に配向膜６４８及び配向膜６４６を介して形成されている。
画素電極６２４と液晶６５０と対向電極６４０が重なり合うことで、液晶素子が形成されている。
また、基板６００または対向基板６０１にカラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、基板６００の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板６０１の対向電極６４０が形成されている面とは逆の面に、偏光板を貼り合わせておく。
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、オフ電流が少なく、電気特性及び信頼性の高い薄膜トランジスタを用いているため、コントラストが高く、視認性の高い液晶表示装置である。
（実施の形態８）
次に、本発明の表示装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）、表示素子として発光素子を有する表示装置の一形態である発光表示パネル（発光パネルともいう）について説明する。
図９（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している発光表示パネルの形態を示す。画素部６０１２及び走査線駆動回路６０１４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを用いたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図９（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４と接続している発光装置パネルの形態を示す。画素部６０２２及び走査線駆動回路６０２４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜を用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図９（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる発光装置パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。
図９に示すように、本発明の発光装置は、駆動回路の一部または全部を、画素部と同じ基板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図９に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
次に、本発明の表示装置の一形態に相当する発光表示パネルの外観及び断面について、図３２を用いて説明する。図３２は、第１の基板上に形成された微結晶半導体膜を用いた薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図３２（Ｂ）は、図３２（Ａ）のＥ−Ｆにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４とを囲むようにして、シール材４５０５が設けられている。また画素部４５０２と、走査線駆動回路４５０４の上に第２の基板４５０６が設けられている。よって画素部４５０２と、走査線駆動回路４５０４とは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。また第１の基板４５０１上のシール材４５０５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４５０３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４５０１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図３２では、信号線駆動回路４５０３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４５０９を例示する。
また第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４は、薄膜トランジスタを複数有しており、図３２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０とを例示している。なお本実施の形態では、薄膜トランジスタ４５１０が駆動用ＴＦＴであると仮定するが、薄膜トランジスタ４５１０は電流制御用ＴＦＴであっても良いし、消去用ＴＦＴであっても良い。薄膜トランジスタ４５１０は微結晶半導体膜を用いた薄膜トランジスタに相当し、実施の形態１乃至４に示す工程で同様に作製することができる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極４５２０は、薄膜トランジスタ４５１０のソース電極またはドレイン電極と、配線４５１７を介して電気的に接続されている。そして本実施の形態では、発光素子４５１１の共通電極と透光性を有する導電性材料よりなる導電膜４５１２が電気的に接続されている。図３２の発光素子４５１１は画素電極４５２０、発光層４５２１、導電膜４５１２で構成されている例を示すが、発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向や、薄膜トランジスタ４５１０の極性などに合わせて、発光素子４５１１の構成は適宜変えることができる。
また、別途形成された信号線駆動回路４５０３と、走査線駆動回路４５０４または画素部４５０２に与えられる各種信号及び電位は、図３２（Ｂ）に示す断面図では図示されていないが、引き回し配線４５１４及び４５１５を介して、ＦＰＣ４５１８から供給されている。
本実施の形態では、接続端子４５１６が、薄膜トランジスタ４５１０が有するゲート電極と同じ導電膜から形成されている。また、引き回し配線４５１４、４５１５は、配線４５１７と同じ導電膜から形成されている。
接続端子４５１６は、ＦＰＣ４５１８が有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図３２では、信号線駆動回路４５０３を別途形成し、第１の基板４５０１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
次に、本発明の液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図３３を用いて説明する。図３３（Ａ）は、第１の基板４００１上に形成された微結晶半導体膜を有する薄膜トランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図３３（Ｂ）は、図３３（Ａ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図３３では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図３３（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は微結晶半導体膜を用いた薄膜トランジスタに相当し、実施の形態１乃至４に示す工程で同様に作製することができる。
また４０１１は液晶素子に相当し、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０と液晶４００８との間には配向膜４０３２、対向電極４０３１と液晶４００８との間には配向膜４０３３が設けられている。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０４１と同じ導電膜で形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお図示していないが、本実施の形態に示した液晶表示装置は偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
また図３３でも、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本発明により得られる表示装置等は、表示モジュール（アクティブマトリクス型ＥＬモジュール又は液晶モジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図３５に示す。
図３５（Ａ）はテレビジョン装置である。表示モジュールを、図３５（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
図３５（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた発光表示パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示パネルで形成し、サブ画面を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
図３４はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部９０１が形成されている。信号線駆動回路９０２と走査線駆動回路９０３は、表示パネルにＣＯＧ方式により実装されていても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などを有している。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカ９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
図３５（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した表示装置を適用することで、量産性を高めることができる。
また、図３５（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、量産性を高めることができる。
図３５（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。本発明の製造装置を用いて形成される表示装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。本発明の量産性が高い表示装置の作製方法により製造コストの低減を図ることができ、安価な卓上照明器具を提供することができる。
本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示パネルを説明する斜視図。 本発明に適用することのできるプラズマＣＶＤ装置を説明する平面図である。 本発明に適用可能な多階調マスクを説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明が適用される電子機器の主要な構成を示すブロック図。 本発明が適用される電子機器を示す図。 本発明の表示装置を説明する図。

Claims (7)

  1. ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、
    前記導電膜にレーザ光を照射して少なくとも前記非晶質半導体膜を微結晶半導体膜に改質し、
    前記導電膜を前記一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  2. ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、
    前記導電膜にレーザ光を照射して、前記非晶質半導体膜を微結晶半導体膜に改質し、かつ前記一導電型を付与する不純物が添加された半導体膜を一導電型を付与する不純物が添加された微結晶半導体膜に改質し、
    前記導電膜を前記一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  3. ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、
    前記導電膜にレーザ光を照射して少なくとも前記非晶質半導体膜を微結晶半導体膜に改質し、
    前記導電膜を前記一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成し、
    前記チャネルエッチ型の薄膜トランジスタに電気的に接続する画素電極を形成することを特徴とする半導体装置の作製方法。
  4. ゲート電極上に、ゲート絶縁膜、微結晶半導体膜、非晶質半導体膜、一導電型を付与する不純物が添加された半導体膜、及び導電膜を順次形成し、
    前記導電膜にレーザ光を照射して、前記非晶質半導体膜を微結晶半導体膜に改質し、かつ前記一導電型を付与する不純物が添加された半導体膜を一導電型を付与する不純物が添加された微結晶半導体膜に改質し、
    前記導電膜を前記一導電型を付与する不純物が添加された半導体膜上に残存させたまま、チャネルエッチ型の薄膜トランジスタを形成し、
    前記チャネルエッチ型の薄膜トランジスタに電気的に接続する画素電極を形成することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一項において、前記導電膜を用いて前記チャネルエッチ型の薄膜トランジスタのソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一項において、前記ゲート絶縁膜は、前記ゲート電極上に窒化珪素膜、酸化窒化珪素膜、窒化珪素膜の積層で形成することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一項において、前記ゲート絶縁膜、前記微結晶半導体膜、前記非晶質半導体膜、前記一導電型を付与する不純物が添加された半導体膜は大気に曝さずに連続的に形成することを特徴とする半導体装置の作製方法。
JP2008191327A 2007-07-27 2008-07-24 半導体装置の作製方法 Expired - Fee Related JP5288597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008191327A JP5288597B2 (ja) 2007-07-27 2008-07-24 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007196272 2007-07-27
JP2007196272 2007-07-27
JP2008191327A JP5288597B2 (ja) 2007-07-27 2008-07-24 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009055013A true JP2009055013A (ja) 2009-03-12
JP2009055013A5 JP2009055013A5 (ja) 2011-08-11
JP5288597B2 JP5288597B2 (ja) 2013-09-11

Family

ID=40295763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191327A Expired - Fee Related JP5288597B2 (ja) 2007-07-27 2008-07-24 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US7858455B2 (ja)
JP (1) JP5288597B2 (ja)
KR (1) KR101399608B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178071B2 (en) 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
KR102221207B1 (ko) 2009-09-04 2021-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
CN102667317B (zh) * 2010-07-30 2014-11-26 索尼公司 照明单元和显示装置
WO2013080247A1 (ja) * 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
US10460932B2 (en) * 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
US20200166888A1 (en) * 2017-05-09 2020-05-28 Covestro Deutschland Ag Holographic medium containing a photopolymer layer for holographic exposure and a highly resistant coating layer
CN109545751B (zh) * 2018-10-15 2022-02-22 Tcl华星光电技术有限公司 薄膜晶体管阵列基板制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006489A (ja) * 2002-05-31 2004-01-08 Sharp Corp 結晶質薄膜の形成方法、結晶質薄膜の製造装置、薄膜トランジスタ、および光電変換素子
JP2007005508A (ja) * 2005-06-23 2007-01-11 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
DE3689843T2 (de) * 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JPH08339972A (ja) * 1995-06-14 1996-12-24 Hitachi Ltd 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
US6287888B1 (en) * 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JP4293385B2 (ja) * 1998-01-27 2009-07-08 株式会社半導体エネルギー研究所 光電変換装置の作製方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
KR101022569B1 (ko) * 2004-05-13 2011-03-16 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006489A (ja) * 2002-05-31 2004-01-08 Sharp Corp 結晶質薄膜の形成方法、結晶質薄膜の製造装置、薄膜トランジスタ、および光電変換素子
JP2007005508A (ja) * 2005-06-23 2007-01-11 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178071B2 (en) 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US7858455B2 (en) 2010-12-28
US20090029508A1 (en) 2009-01-29
KR101399608B1 (ko) 2014-05-26
KR20090012075A (ko) 2009-02-02
JP5288597B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
JP7499925B2 (ja) 半導体装置
JP5395384B2 (ja) 薄膜トランジスタの作製方法
JP5500803B2 (ja) 薄膜トランジスタの作製方法
JP5618468B2 (ja) 表示装置の作製方法
JP5288597B2 (ja) 半導体装置の作製方法
JP5953357B2 (ja) 半導体装置の作製方法
JP5182993B2 (ja) 表示装置及びその作製方法
JP2016170417A (ja) 半導体装置
JP2009049384A (ja) 発光装置
JP2009071290A (ja) 半導体装置の作製方法
JP2009049385A (ja) 液晶表示装置
JP2009130229A (ja) 半導体装置の作製方法
JP2009124124A (ja) 表示装置の作製方法
JP5324837B2 (ja) 表示装置の作製方法
JP2009170896A (ja) 半導体装置、および半導体装置の作製方法
JP2009065032A (ja) 薄膜トランジスタ及び薄膜トランジスタを有する表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110627

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5288597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees