JP2009049861A - 電気回路、電気回路の駆動方法、表示装置および電子機器。 - Google Patents
電気回路、電気回路の駆動方法、表示装置および電子機器。 Download PDFInfo
- Publication number
- JP2009049861A JP2009049861A JP2007215635A JP2007215635A JP2009049861A JP 2009049861 A JP2009049861 A JP 2009049861A JP 2007215635 A JP2007215635 A JP 2007215635A JP 2007215635 A JP2007215635 A JP 2007215635A JP 2009049861 A JP2009049861 A JP 2009049861A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter circuit
- signal
- control signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】インバータ回路Qは、電源線L1と電源線L2との間に直列に接続されたPチャネル型のトランジスタTR1およびNチャネル型のトランジスタTR2と、信号供給点P1とトランジスタTR1のチャネルコンタクト領域との間に介在する容量C1と、信号供給点P1とトランジスタTR2のチャネルコンタクト領域との間に介在する容量C2とで構成される。信号供給点P1には閾値制御信号SAが供給される。閾値制御信号SAは、インバータ回路Qに対する入力信号SINがハイレベルから立下がる前にローレベルに遷移するとともに、入力信号SINがローレベルから立上がる前にハイレベルに遷移する。
【選択図】図1
Description
図1は、本発明の第1実施形態に係る電気回路100の構成を示す回路図である。電気回路100は、Pチャネル型のトランジスタTR1とNチャネル型のトランジスタTR2とを具備するインバータ回路Qを含む。トランジスタTR1およびトランジスタTR2は、MOS(Metal Oxide Semiconductor)型の薄膜トランジスタである。
一方、閾値制御信号SAがハイレベルに上昇するとボディ電位VB1およびボディ電位VB2は上昇する。トランジスタTR1のボディ電位VB1は、直前の電位V1Lから閾値制御信号SAの電圧の変化量だけ高い電位V1Hに変化する。また、トランジスタTR2にはダイオードd2が付随するから、ボディ電位VB2は、接地電位GNDと比較してダイオードd2の閾値電圧だけ高い電位V2Hに収束する。すなわち、図5に示すように、入力信号SINが立上がる前の時点s2を始点する期間THにおいては、ボディ電位VB1が電位V1Hを維持するとともにボディ電位VB2が電位V2Hを維持する。期間THは、入力信号SINが立上がり始める時点tb1から出力信号SOUTがローレベル(接地電位GND)に完全に到達する時点tb2までの期間TBを包含する。
第1実施形態においては、閾値制御信号SAが制御回路30から供給される構成を例示した。本発明の第2実施形態における閾値制御信号SAはインバータ回路Qの出力信号SOUTや入力信号SINから生成される。
図8に例示する電気回路101は、第1実施形態のインバータ回路Qに信号生成回路42を追加した構成である。信号生成回路42は、出力信号SOUTから閾値制御信号SAを生成する。出力信号SOUTと閾値制御信号SAとの関係は第1実施形態と同様である。本形態の信号生成回路42は、出力信号SOUTを遅延させることで閾値制御信号SAを生成する回路(遅延回路)である。例えば、図9の部分(A)のように抵抗421と容量423とを接続した構成の信号生成回路42や、図9の部分(B)のように2個のインバータ回路425を直列に接続した信号生成回路42が好適に採用される。
図10に例示する電気回路102は、第1実施形態のインバータ回路Qに信号生成回路44を追加した構成である。信号生成回路44は、入力信号SINから閾値制御信号SAを生成する。本形態の信号生成回路44は、遅延回路441とインバータ回路443とを含む。遅延回路441は、入力信号SINを遅延させることで信号S0を生成する。信号S0は、図11に示すように入力信号SINを基準として位相が90°だけ遅れた信号である。インバータ回路443は、信号S0のレベルを反転させることで閾値生成信号SAを生成して信号供給点P1に供給する。したがって、図11に示すように、閾値生成信号SAは、入力信号SINに対して位相が90°だけ進んだ波形の信号となる。なお、入力信号SINとは別個に生成された信号S0を制御回路30からインバータ回路443に供給することで閾値制御信号SAを生成する構成も好適である。
図12は、本発明の第3実施形態に係る電気回路103の構成を示す回路図である。電気回路103は、第1実施形態と同様のインバータ回路QにPチャネル型のトランジスタTR3とNチャネル型のトランジスタTR4とを追加したクロックドインバータ回路Rを含む。トランジスタTR3はトランジスタTR1のソースSと電源線L1との間に介在し、トランジスタTR4はトランジスタTR2のソースSと電源線L2との間に介在する。トランジスタTR3およびトランジスタTR4の各々は、トランジスタTR1やトランジスタTR2と同様にチャネルコンタクト領域A(閾値制御端子)を含むMOS型の薄膜トランジスタである。
第3実施形態においては、閾値制御信号SBおよび閾値制御信号XSBが制御回路30から供給される構成を例示した。本発明の第4実施形態においては、制御信号Cおよび制御信号XCから閾値制御信号SBおよび閾値制御信号XSBが生成される。
第1の態様に係る電気回路は、第3実施形態のクロックドインバータ回路Rと図14の信号生成回路62Aおよび信号生成回路62Bとを含む。信号生成回路62Aは、制御信号Cを遅延および反転させることで閾値制御信号SBを生成する。同様に、信号生成回路62Bは、制御信号XCを遅延および反転させることで閾値制御信号XSBを生成する。信号生成回路62Aおよび信号生成回路62Bとしては、例えばインバータ回路が好適に採用される。
第2の態様に係る電気回路は、第3実施形態のクロックドインバータ回路Rと図15の信号生成回路64Aおよび信号生成回路64Bとを含む。信号生成回路64Aは、制御信号XCを遅延させることで閾値制御信号SBを生成する。同様に、信号生成回路64Bは、制御信号Cを遅延させることで閾値制御信号XSBを生成する。信号生成回路64Aや信号生成回路64Bとしては、例えば、図16の部分(A)のように抵抗641と容量643とを接続した回路や、図16の部分(B)のように2個のインバータ回路645を直列に接続した回路が好適に採用される。
図17は、本発明の第5実施形態に係る電気回路104の構成を示す回路図である。電気回路104は、第3実施形態と同様の2個のクロックドインバータ回路R(R1,R2)と第1実施形態と同様のインバータ回路Q3とを組合わせたラッチ回路である。クロックドインバータ回路R1に含まれるインバータ回路Q1とクロックドインバータ回路R2に含まれるインバータ回路Q2とはインバータ回路Q3と同様の構成である。なお、図17においては、トランジスタTR1〜TR4に付随するダイオードd1〜d4の図示が便宜的に省略されている。
図18は、本発明の第6実施形態に係る電気回路105の構成を示す回路図である。電気回路105は、複数のラッチ回路LT(LT1,LT2,LT3,……)を縦続に接続したシフトレジスタ回路である。複数のラッチ回路LTの各々は、第5実施形態の電気回路104と同様に、第3実施形態の2個のクロックドインバータ回路R(R1,R2)と第1実施形態のインバータ回路Q3とを相互に接続して構成される。なお、図18においては第1段目から第4段目までのラッチ回路LT1〜LT4のみが便宜的に図示されている。第5段目以降は第1段目から第4段目までと同様の構成が繰返される。また、図18においては、トランジスタTR1〜TR4に付随するダイオードd1〜d4の図示が便宜的に省略されている。
図20は、本発明の第7実施形態に係る表示装置70の構成を示すブロック図である。表示装置70は、絶縁性の基板10の表面に画素部72と走査線駆動回路74とデータ線駆動回路76とが形成された構成である。画素部72には、X方向に延在するm本の走査線721とY方向に延在するn本のデータ線722とが形成される。走査線721とデータ線722との各交差にはNチャネル型のトランジスタ724を介して画素PIXが配置される。トランジスタ724のゲートGは走査線721に接続される。
次に、本発明に係る表示装置を利用した電子機器について説明する。図21ないし図23には、第7実施形態に係る表示装置70を採用した電子機器の形態が図示されている。
Claims (11)
- 第1電源線と第2電源線との間に直列に接続されたPチャネル型の第1トランジスタおよびNチャネル型の第2トランジスタと、
第1信号供給点と前記第1トランジスタのチャネルコンタクト領域との間に介在する第1容量と、
前記第1信号供給点と前記第2トランジスタのチャネルコンタクト領域との間に介在する第2容量と
を含むインバータ回路を具備し、
前記インバータ回路に対する入力信号がハイレベルから立下がる前にローレベルに遷移するとともに前記入力信号がローレベルから立上がる前にハイレベルに遷移する第1閾値制御信号が、前記第1信号供給点に供給される
電気回路。 - 前記インバータ回路の入力信号または出力信号から前記第1閾値制御信号を生成する信号生成回路
を具備する請求項1の電気回路。 - 前記インバータ回路と、
前記第1電源線と前記第1トランジスタとの間に介在するPチャネル型の第3トランジスタと、
前記第2電源線と前記第2トランジスタとの間に介在するNチャネル型の第4トランジスタと、
第2信号供給点と前記第3トランジスタのチャネルコンタクト領域との間に介在する第3容量と、
第3信号供給点と前記第4トランジスタのチャネルコンタクト領域との間に介在する第4容量と
を含むクロックドインバータ回路を具備し、
前記第3トランジスタのゲートには第1制御信号が供給され、前記第4トランジスタのゲートには前記第1制御信号を反転した波形の第2制御信号が供給され、
前記第1制御信号がハイレベルから立下がる前にローレベルに遷移するとともに前記第1制御信号がローレベルから立上がる前にハイレベルに遷移する第2閾値制御信号が、前記第2信号供給点に供給され、
前記第2制御信号がローレベルから立上がる前にハイレベルに遷移するとともに前記第2制御信号がハイレベルから立下がる前にローレベルに遷移する第3閾値制御信号が、前記第3信号供給点に供給される
請求項1または請求項2の電気回路。 - 前記第1制御信号および前記第2制御信号の一方から前記第2閾値制御信号を生成する第1信号生成回路と、
前記第1制御信号および前記第2制御信号の他方から前記第3閾値制御信号を生成する第2信号生成回路と
を具備する請求項3の電気回路。 - 第1インバータ回路を含む第1クロックドインバータ回路と、
第2インバータ回路を含むとともに出力部が前記第1クロックドインバータ回路の出力部に接続された第2クロックドインバータ回路と、
入力部が前記第1クロックドインバータ回路の出力部に接続されるとともに出力部が前記第2クロックドインバータ回路の入力部に接続された第3インバータ回路とを具備し、
前記第1インバータ回路と前記第2インバータ回路と前記第3インバータ回路との各々は、
第1電源線と第2電源線との間に直列に接続されたPチャネル型の第1トランジスタおよびNチャネル型の第2トランジスタと、
第1信号供給点と前記第1トランジスタのチャネルコンタクト領域との間に介在する第1容量と、
前記第1信号供給点と前記第2トランジスタのチャネルコンタクト領域との間に介在する第2容量とを含み、
当該インバータ回路に対する入力信号がハイレベルから立下がる前にローレベルに遷移するとともに前記入力信号がローレベルから立上がる前にハイレベルに遷移する第1閾値制御信号が、当該インバータ回路の前記第1信号供給点に供給される
電気回路。 - 前記第1クロックドインバータ回路および前記第2クロックドインバータ回路の各々は、
前記第1電源線と前記第1トランジスタとの間に介在するPチャネル型の第3トランジスタと、
前記第2電源線と前記第2トランジスタとの間に介在するNチャネル型の第4トランジスタと、
第2信号供給点と前記第3トランジスタのチャネルコンタクト領域との間に介在する第3容量と、
第3信号供給点と前記第4トランジスタのチャネルコンタクト領域との間に介在する第4容量と
を含み、
前記第1クロックドインバータ回路の前記第3トランジスタおよび前記第2クロックドインバータ回路の前記第4トランジスタの各々のゲートに第1制御信号が供給され、前記第1クロックドインバータ回路の前記第4トランジスタおよび前記第2クロックドインバータ回路の前記第3トランジスタの各々のゲートに、前記第1制御信号を反転した波形の第2制御信号が供給され、
前記第1制御信号がハイレベルから立下がる前にローレベルに遷移するとともに前記第1制御信号がローレベルから立上がる前にハイレベルに遷移する第2閾値制御信号が、前記第1クロックドインバータ回路の前記第2信号供給点および前記第2クロックドインバータ回路の前記第3信号供給点に供給され、
前記第2制御信号がローレベルから立上がる前にハイレベルに遷移するとともに前記第2制御信号がハイレベルから立下がる前にローレベルに遷移する第3閾値制御信号が、前記第1クロックドインバータ回路の前記第3信号供給点および前記第2クロックドインバータ回路の前記第2信号供給点に供給される
請求項5の電気回路。 - 請求項5または請求項6の複数の電気回路を縦続に接続したシフトレジスタ回路を含み、前記各電気回路が生成した出力信号に基づいて複数の駆動信号を順次に出力する駆動回路と、
前記駆動回路が生成した各駆動信号に応じて駆動される複数の画素と
を具備する表示装置。 - 請求項7の表示装置を具備する電子機器。
- 第1電源線と第2電源線との間に直列に接続されたPチャネル型の第1トランジスタおよびNチャネル型の第2トランジスタと、第1信号供給点と前記第1トランジスタのチャネルコンタクト領域との間に介在する第1容量と、前記第1信号供給点と前記第2トランジスタのチャネルコンタクト領域との間に介在する第2容量とを含むインバータ回路を具備する電気回路を駆動する方法であって、
前記インバータ回路に対する入力信号がハイレベルから立下がる前にローレベルに遷移するとともに前記入力信号がローレベルから立上がる前にハイレベルに遷移する第1閾値制御信号を、前記第1信号供給点に供給する
電気回路の駆動方法。 - 第1インバータ回路を含む第1クロックドインバータ回路と、第2インバータ回路を含むとともに出力部が前記第1クロックドインバータ回路の出力部に接続された第2クロックドインバータ回路と、入力部が前記第1クロックドインバータ回路の出力部に接続されるとともに出力部が前記第2クロックドインバータ回路の入力部に接続された第3インバータ回路とを具備し、前記第1インバータ回路と前記第2インバータ回路と前記第3インバータ回路との各々が、第1電源線と第2電源線との間に直列に接続されたPチャネル型の第1トランジスタおよびNチャネル型の第2トランジスタと、第1信号供給点と前記第1トランジスタのチャネルコンタクト領域との間に介在する第1容量と、
前記第1信号供給点と前記第2トランジスタのチャネルコンタクト領域との間に介在する第2容量とを含む電気回路を駆動する方法であって、
前記第1インバータ回路と前記第2インバータ回路と前記第3インバータ回路との各々について、当該インバータ回路に対する入力信号がハイレベルから立下がる前にローレベルに遷移するとともに前記入力信号がローレベルから立上がる前にハイレベルに遷移する第1閾値制御信号を、当該インバータ回路の前記第1信号供給点に供給する
電気回路の駆動方法。 - 前記第1クロックドインバータ回路および前記第2クロックドインバータ回路の各々は、前記第1電源線と前記第1トランジスタとの間に介在するPチャネル型の第3トランジスタと、前記第2電源線と前記第2トランジスタとの間に介在するNチャネル型の第4トランジスタと、第2信号供給点と前記第3トランジスタのチャネルコンタクト領域との間に介在する第3容量と、第3信号供給点と前記第4トランジスタのチャネルコンタクト領域との間に介在する第4容量とを含み、
前記第1クロックドインバータ回路の前記第3トランジスタおよび前記第2クロックドインバータ回路の前記第4トランジスタの各々のゲートに第1制御信号を供給し、前記第1クロックドインバータ回路の前記第4トランジスタおよび前記第2クロックドインバータ回路の前記第3トランジスタの各々のゲートに、前記第1制御信号を反転した波形の第2制御信号を供給する一方、
前記第1制御信号がハイレベルから立下がる前にローレベルに遷移するとともに前記第1制御信号がローレベルから立上がる前にハイレベルに遷移する第2閾値制御信号を、前記第1クロックドインバータ回路の前記第2信号供給点および前記第2クロックドインバータ回路の前記第3信号供給点に供給し、
前記第2制御信号がローレベルから立上がる前にハイレベルに遷移するとともに前記第2制御信号がハイレベルから立下がる前にローレベルに遷移する第3閾値制御信号を、前記第1クロックドインバータ回路の前記第3信号供給点および前記第2クロックドインバータ回路の前記第2信号供給点に供給する
請求項10の電気回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215635A JP5061793B2 (ja) | 2007-08-22 | 2007-08-22 | 電気回路、電気回路の駆動方法、表示装置および電子機器。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215635A JP5061793B2 (ja) | 2007-08-22 | 2007-08-22 | 電気回路、電気回路の駆動方法、表示装置および電子機器。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009049861A true JP2009049861A (ja) | 2009-03-05 |
JP5061793B2 JP5061793B2 (ja) | 2012-10-31 |
Family
ID=40501615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007215635A Expired - Fee Related JP5061793B2 (ja) | 2007-08-22 | 2007-08-22 | 電気回路、電気回路の駆動方法、表示装置および電子機器。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5061793B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340998A (ja) * | 1997-04-08 | 1998-12-22 | Toshiba Corp | 半導体装置 |
JPH1168548A (ja) * | 1997-08-14 | 1999-03-09 | Sony Corp | 半導体集積回路 |
JP2006014371A (ja) * | 2005-09-05 | 2006-01-12 | Renesas Technology Corp | 半導体装置 |
JP2006211158A (ja) * | 2005-01-26 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Mos型トランジスタを備えた半導体装置 |
-
2007
- 2007-08-22 JP JP2007215635A patent/JP5061793B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340998A (ja) * | 1997-04-08 | 1998-12-22 | Toshiba Corp | 半導体装置 |
JPH1168548A (ja) * | 1997-08-14 | 1999-03-09 | Sony Corp | 半導体集積回路 |
JP2006211158A (ja) * | 2005-01-26 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Mos型トランジスタを備えた半導体装置 |
JP2006014371A (ja) * | 2005-09-05 | 2006-01-12 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5061793B2 (ja) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6543360B2 (ja) | ヘッドマウントディスプレイ | |
CN107808630B (zh) | 一种像素补偿电路、其驱动方法、显示面板及显示装置 | |
US7301382B2 (en) | Data latch circuit and electronic device | |
JP5457826B2 (ja) | レベルシフト回路、信号駆動回路、表示装置および電子機器 | |
JP4655800B2 (ja) | 電気光学装置および電子機器 | |
JP2008140490A (ja) | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 | |
JP2003195815A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 | |
CN110313028B (zh) | 信号产生方法、信号发生电路以及显示装置 | |
JP2005266346A (ja) | 基準電圧発生回路、データドライバ、表示装置及び電子機器 | |
US8922460B2 (en) | Level shift circuit, data driver, and display device | |
JP6074239B2 (ja) | 半導体装置及び表示装置 | |
JP2008122748A (ja) | 電子回路、電子装置、その駆動方法、電気光学装置および電子機器 | |
CN114220400A (zh) | 具有栅极驱动器的显示装置 | |
JP2004312478A (ja) | ソースフォロワ、ボルテージフォロワ及び半導体装置 | |
JP2009049859A (ja) | 電気回路、電気回路の駆動方法、表示装置および電子機器。 | |
KR20110003589A (ko) | 전류원 회로, 신호선 구동회로 및 발광 장치 | |
KR100668268B1 (ko) | 화소 회로, 전기 광학 장치 및 전자 기기 | |
JP5061793B2 (ja) | 電気回路、電気回路の駆動方法、表示装置および電子機器。 | |
KR102029749B1 (ko) | 게이트 구동부 및 이를 포함하는 평판표시장치 | |
KR20220030514A (ko) | 표시 장치 및 그것의 구동 방법 | |
JP2006309256A (ja) | アクティブマトリクス型表示装置 | |
JP4774726B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2009177450A (ja) | 電気回路、電気光学装置、電子機器、および電気回路の駆動方法 | |
JP2004266817A (ja) | 半導体装置、電子機器及び半導体装置の駆動方法 | |
JP4141851B2 (ja) | 半導体装置及びそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |