JP2009049143A - 半導体装置の作製方法、半導体装置及び電子機器 - Google Patents

半導体装置の作製方法、半導体装置及び電子機器 Download PDF

Info

Publication number
JP2009049143A
JP2009049143A JP2007213081A JP2007213081A JP2009049143A JP 2009049143 A JP2009049143 A JP 2009049143A JP 2007213081 A JP2007213081 A JP 2007213081A JP 2007213081 A JP2007213081 A JP 2007213081A JP 2009049143 A JP2009049143 A JP 2009049143A
Authority
JP
Japan
Prior art keywords
semiconductor
region
layer
semiconductor layer
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007213081A
Other languages
English (en)
Other versions
JP2009049143A5 (ja
JP5307994B2 (ja
Inventor
Akihisa Shimomura
明久 下村
Hironobu Shoji
博信 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007213081A priority Critical patent/JP5307994B2/ja
Publication of JP2009049143A publication Critical patent/JP2009049143A/ja
Publication of JP2009049143A5 publication Critical patent/JP2009049143A5/ja
Application granted granted Critical
Publication of JP5307994B2 publication Critical patent/JP5307994B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】特性が均一な微結晶半導体を有する半導体装置を効率良く提供することを課題とする。また、高品質な電子機器を効率良く提供することを課題とする。
【解決手段】絶縁表面を有する基板上に半導体層を形成し、半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、微結晶半導体領域を形成する。これにより、特性が均一な微結晶半導体領域を有する半導体装置を作製することができ、また、これを用いて、高品質な電子機器を提供することができる。
【選択図】図5

Description

本発明は、半導体装置の作製方法、半導体装置及び電子機器に関する。
近年、絶縁表面を有する基板上に半導体薄膜を形成し、該半導体薄膜を用いて半導体装置を作製する技術が広く研究されている。前述の半導体薄膜を用いた半導体装置は様々な分野に用いることができるが、中でも、画像表示装置のスイッチング素子として用いられることが多い。
上記画像表示装置のスイッチング素子としては、主に非晶質半導体膜や多結晶半導体膜が用いられる。非晶質半導体を用いることにより、コストを抑えることができるというメリットがある。また、多結晶半導体を用いる場合には、高性能なスイッチング素子を作製できるというメリットがある。
スイッチング素子を用いる画像表示装置の例としては、液晶表示装置やエレクトロルミネッセンス表示装置などが挙げられる。液晶表示装置は、画素電極と対向電極との間に電位差を与えることにより、液晶分子の配向を変化させて表示を行うものである。エレクトロルミネッセンス表示装置は、電極間に設けられた発光素子に電流を生じさせ、キャリアの発光再結合を誘導することにより表示を行うものである。
発光素子にキャリアを流すというその原理上、エレクトロルミネッセンス表示装置のスイッチング素子には高い電流駆動能力が求められる。このため、非晶質半導体と比較して移動度が大きい多結晶半導体が好んで用いられている。多結晶半導体を用いる場合には、経年劣化に伴うしきい値電圧(Vth)のシフトを抑制することができるという点においても好都合である。なお、多結晶半導体の形成手段としては、線状に整形されたエキシマレーザー光によるレーザー結晶化法が用いられることが多い。
画像表示装置のスイッチング素子としては、上記の非晶質半導体や多結晶半導体以外に、微結晶半導体が用いられることがある(例えば、特許文献1、特許文献2参照)。微結晶半導体は、多結晶半導体と比較して結晶粒(の大きさ)のばらつきが小さく、また、非晶質半導体より移動度が大きいという特徴を有している。
特開平4−242724号公報 特開2005−49832号公報
上述のように、エレクトロルミネッセンス表示装置ではスイッチング素子を流れる電流により発光素子の輝度が決定される。スイッチング素子に用いられる半導体薄膜の結晶性が均一でない場合には、スイッチング素子を流れる電流にばらつきが生じることになり、発光素子ごとに輝度がばらついてしまう。この点、多結晶半導体では結晶粒のばらつきが大きく、流れる電流のばらつきが大きいため、発光素子ごとの輝度のばらつきが大きな問題となる。
上記問題点を解決する方法の一つとして、微結晶半導体を用いてスイッチング素子を作製する方法が挙げられる。微結晶半導体は多結晶半導体と比較して結晶粒のばらつきが小さく、上述の用途に向いていると言える。なお、微結晶半導体を形成する方法は複数存在するが、良好な特性を得るという点においては、レーザー光を照射する方法が好ましい。
レーザー光の照射による結晶化において問題となるのが、レーザー光強度のばらつきである。結晶粒の大きさはレーザー光強度に依存するため、わずかなレーザー光強度の変動が微結晶半導体の品質に大きな影響を及ぼすことになる。特にエキシマレーザーのようなパルスレーザーを用いる場合には、5%から10%程度の光強度の変動が存在するため、良質な微結晶半導体を作製することは容易ではない。
パルス毎のレーザー光強度のばらつきの影響を低減し、結晶粒の均一性を向上するために、複数のパルスを一領域に照射することも考えられるが、この場合には表面の凹凸が大きくなり、絶縁耐圧が低下するという問題が生じる。また、複数のパルスを照射するため、生産性が低下してしまうという問題もある。ばらつきの小さいレーザー光として連続発振のレーザー光(CWともいう)を用いることも考えられるが、連続発振ではパルス発振ほどのレーザー光強度は望めない。したがって、レーザー光を十分に絞って照射せざるを得ない。また、金属薄膜等による光熱変換層を設けてレーザー光の熱への変換効率を高め、連続発振レーザー光の使用を可能とする方法も考えられるが、光熱変換層の形成及び除去の工程が必要となる。つまり、連続発振のレーザー光を用いる場合には生産性の点で問題が生じる。
このような問題点に鑑み、本発明は特性が均一な微結晶半導体を有する半導体装置を効率良く提供することを課題とする。また、高品質な電子機器を効率良く提供することを課題とする。
本発明では、完全溶融する光強度のパルスレーザー光を半導体に照射する。完全溶融する光強度のレーザー光を照射する場合には、半導体層全体に結晶核が発生するため、結晶粒は非常に小さくなり、レーザー光照射後の半導体層は微結晶半導体となる。また、完全溶融する光強度のレーザー光を照射する場合には、粒径がレーザー光強度に(ほとんど)依存しないため、均一な粒径の微結晶半導体を作製することができる。なお、前述の微結晶半導体を用いて特性が均一な半導体素子を作製するためには、半導体素子をカバーできる大きさのビーム径が必要となる。より詳細には、レーザービームのプロファイル中において完全溶融する光強度が得られる領域が半導体素子の寸法より大きくなくてはならない。この場合、完全溶融する光強度のレーザー光が照射された領域の半導体(以下、「完全溶融領域の半導体」という)を、半導体素子に使用し、完全溶融する光強度のレーザー光が照射されない領域の半導体(以下、「非完全溶融領域の半導体」という)は、半導体素子に使用しない。なお、非完全溶融領域の半導体を、特性の均一性への要求が低い領域(トランジスタの場合には、ソース領域やドレイン領域など)に用いることは可能であるが、半導体素子の特性の向上(例えば、平坦性の向上)という観点からすれば、非完全溶融領域の半導体は使用しないことが好ましい。
本発明の半導体装置の作製方法の一は、絶縁表面を有する基板上に半導体層を形成し、半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、微結晶半導体領域を形成することを特徴としている。
本発明の半導体装置の作製方法の他の一は、絶縁表面を有する基板上に非晶質半導体層を形成し、非晶質半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、非晶質半導体層を結晶化させて微結晶半導体領域を形成することを特徴としている。
本発明の半導体装置の作製方法の他の一は、絶縁表面を有する基板上に半導体層を形成し、半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、微結晶半導体領域を形成し、パルスレーザー光が照射された半導体層のうち、微結晶半導体領域以外の領域を除去することを特徴としている。
本発明の半導体装置の作製方法の他の一は、絶縁表面を有する基板上に非晶質半導体層を形成し、非晶質半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、非晶質半導体層を結晶化させて微結晶半導体領域を形成し、結晶化された非晶質半導体層のうち、微結晶半導体領域以外の領域を除去することを特徴としている。
上記において、除去する領域には、多結晶半導体が含まれている場合がある。また、パルスレーザー光としては、エキシマレーザー光を用いても良い。また、パルスレーザー光は、線状の形状を有していても良い。
上記により、特性が均一な微結晶半導体領域を有する半導体装置を作製することができ、これを用いて、高品質な電子機器を提供することができる。
なお、上記の半導体装置において、微結晶半導体領域におけるラマンスペクトルのピーク波数の3σ(標準偏差の3倍)が0.5cm−1以下(好ましくは0.3cm−1以下)であり、ラマンスペクトルの[ピーク強度の3σ]/[ピーク強度の平均値]が0.5以下(好ましくは0.3以下)であり、ラマンスペクトルのピークにおける半値全幅の3σが1.0cm−1以下(好ましくは0.5cm−1以下)である。なお、3σを求める際の測定位置は、レーザー光の照射領域の中心付近とすることが好ましい。また、3σを求める際の標本の数は少なくとも10以上とすることが好ましい。
なお、本発明において、微結晶半導体とは結晶粒径が2nm以上100nm以下、好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下のものをいう。
また、本発明において、半導体装置とは、液晶表示装置やエレクトロルミネッセンス表示装置をはじめとする表示装置、RFID(Radio Frequency IDentification)タグ、RFタグ、RFチップ、無線プロセッサ、無線メモリ、IC(Integrated Circuit)タグ、ICラベル、電子タグ、電子チップ等と呼ばれる無線タグ、中央処理装置(Central Processing Unit(CPU))をはじめとするマイクロプロセッサ、集積回路、その他、絶縁性表面上に形成された半導体層を用いる半導体装置全般を言うものとする。
本発明により、特性が均一な微結晶半導体を有する半導体装置を効率良く提供することができる。また、高品質電子機器を効率良く提供することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
(実施の形態1)
本実施の形態では、本発明の半導体装置の製造方法の一例について、図1乃至5を参照して説明する。
はじめに、本発明の原理について図1を参照して説明する。図1(A)は、レーザー光の強度(照射エネルギー密度)と結晶粒径との関係を模式的に表すものである。ここで、図1(A)中の領域1は半導体層が部分溶融となるエネルギー密度の範囲を表しており、領域2は半導体層が準完全溶融となるエネルギー密度の範囲を表しており、領域3は半導体層が完全溶融となるエネルギー密度の範囲を表している。
図1(A)中の領域1にて表される部分溶融とは、半導体層に対してレーザー光の強度が十分ではなく、基板側の界面まで溶融しない状態である。例えば、上方からレーザー光を照射した場合には、基板(又は下地絶縁層)との界面付近には多数の結晶核が発生して縦成長する。このため、得られる結晶粒は比較的小さく、深さに依存して結晶粒の大きさが異なることになる(図1(B)参照)。なお、図中において、実線は結晶粒界を模式的に表したものである。破線より下方の領域100では半導体層は溶融しておらず、破線より上方の領域102と比較して結晶粒が小さくなっていることが分かる。
領域2にて表される準完全溶融とは、部分溶融よりエネルギー密度が高いレーザー光を照射することにより、半導体層の大部分が溶融し、基板(又は下地絶縁層)との界面近傍がわずかに融け残る状態である。この場合には、わずかに融け残った領域から結晶核が発生するため、縦方向及び横方向に結晶成長することになる(図1(C)参照)。なお、図1(C)において、半導体層表面の結晶粒界が存在する領域にリッジと呼ばれる突起物104が形成されている。これは、横方向に結晶成長することで半導体層に歪みが生じることに起因している。
領域3にて表される完全溶融とは、準完全溶融よりさらにエネルギー密度が高いレーザー光を照射することにより、半導体層全体が溶融する状態である。この場合、半導体層全体に結晶核が発生するため、結晶粒は非常に小さくなり、レーザー光照射後の半導体層は微結晶半導体層となる(図1(D)参照)。なお、微結晶半導体とは、結晶粒径が2nm以上100nm以下、好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下のものをいう。
パルスレーザー光を用いた従来の半導体層の作製方法においては、結晶粒を最大にすることを目標に、準完全溶融となるエネルギー密度のレーザー光照射が試みられてきた。確かに、準完全溶融となるエネルギー密度のレーザー光を照射した場合には結晶粒が大きくなり、個々の半導体素子の特性は良好になる。しかしながら、準完全溶融となるエネルギー密度の範囲は極めて狭く、レーザー光の強度がわずかに変動した場合であっても、結晶粒のばらつきが大きくなってしまう。つまり、半導体素子ごとに特性のばらつきが生じてしまう。
また、準完全溶融となるエネルギー密度のレーザー光を照射した場合には、横方向に結晶成長するため、結晶粒界において凹凸が生じてしまう。つまり、これを用いて半導体素子を作製した場合には、特性のばらつきやショートの問題が生じてしまうことになる。このように、準完全溶融となるエネルギー密度のレーザー光を照射した半導体層は、電流の正確な制御が求められるエレクトロルミネッセンス表示装置の如き目的には向いていない。
また、部分溶融により微結晶半導体層を形成し、個々の特性は低いが、ばらつきを抑えた半導体素子を作製することも検討されている。しかしながら、この場合においても、わずかなレーザー光強度の変動により溶融の深さが変わってしまうため、得られる微結晶半導体層の結晶粒が均一ではなくなってしまうという問題がある。
この点、本発明の如く完全溶融となるエネルギー密度のレーザー光を照射する場合には、発生する結晶核の密度はレーザー光のエネルギー密度にはほとんど依存しない。したがって、レーザー光強度が変動するエキシマレーザーのようなパルスレーザーを用いる場合であっても、結晶粒が均一な微結晶半導体層を得ることができる。
次に、本発明の半導体装置の製造方法について図2乃至5を用いて説明する。なお、本実施の形態においては、一例として、トップゲート型の薄膜トランジスタを有する半導体装置の作製方法について説明する。
はじめに、基板200上に下地絶縁層202を形成し、その後、半導体層204を形成する(図2(A)参照)。下地絶縁層202は、基板に含まれる不純物(可動イオン等)の半導体層への侵入を防ぐために設ける。なお、基板200からの汚染が問題とならない場合、例えば、基板200として単結晶半導体基板や石英基板を用いる場合等には、下地絶縁層202を設けない構成としても良い。
基板200としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの無アルカリガラス基板、セラミック基板等を用いることができる。耐熱性が許せば、プラスチック基板等を用いてもよい。また、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を用いても良い。もちろん、上述の単結晶半導体基板や石英基板を用いることもできる。基板200の大きさについては特に限定されず、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、2850mm×3050mm等の基板を適宜用いることができる。
下地絶縁層202としては、CVD法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜等を形成すればよい。本実施の形態においては、下地絶縁層202として、窒化酸化珪素と酸化窒化珪素の積層構造を用いることにするが、これに限られない。単層としても良いし、3層以上の積層構造としても構わない。なお、本実施の形態においては、窒化酸化珪素膜を50nm、酸化窒化珪素膜を100nmの厚さにて形成した。もちろん、本発明がこれに限定して解釈されるものではない。
ここで、酸化窒化珪素とは窒素よりも酸素の含有量(原子数)が多いものであって、酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、Siが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化珪素とは酸素よりも窒素の含有量(原子数)が多いものであって、酸素が15原子%以上30原子%以下、窒素が20原子%以上35原子%以下、Siが25原子%以上35原子%以下、水素が15原子%以上25原子%以下の範囲で含まれるものをいう。
半導体層204としては、非晶質半導体膜や微結晶半導体膜を形成することができるが、特に限定されない。
半導体層204として非晶質半導体膜を形成する場合、特に、非晶質シリコン膜を形成する場合には、SiH、Si、SiHCl、SiHCl、SiCl、SiFなどの珪素化合物の気体を用いて、プラズマCVD法により形成することができる。また、上記珪素化合物の気体を、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いても良い。プラズマCVD法以外の方法としては、例えば、ターゲットに非晶質半導体を用いたスパッタリング法を用いることができる。スパッタリングの雰囲気としては、水素雰囲気、または希ガス雰囲気が好ましいが、これに限られない。なお、非晶質半導体膜の厚さは、2nm以上200nm以下とするのが好ましいが、これに限られない。
半導体層204として微結晶半導体膜を形成する場合には、例えば、周波数が数十MHz乃至数百MHzの高周波プラズマCVD法や、周波数が1GHz以上のマイクロ波プラズマCVD法を用いればよい。微結晶シリコン膜を形成する場合の原料ガスとしては、SiH、Si、SiHCl、SiHCl、SiCl、SiFなどに代表される珪素化合物を水素で希釈したものを用いることができる。前述の珪素化合物や水素に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を添加しても良い。また、微結晶半導体膜の厚さは、2nm以上50nm以下とするのが好ましいが、これに限られない。
なお、半導体層204として、プラズマCVD法を用いて非晶質シリコン膜を形成する場合には、非晶質シリコン膜から水素を追い出すための熱処理を行うことが好ましい。これは、プラズマCVD法にて形成した非晶質シリコン膜中には水素が多量に含まれているためである。該水素を除去せずにレーザー光の照射を行った場合には、レーザー光の照射によって得られる半導体層の表面凹凸が極めて大きくなり、また、ピンホールが発生してしまう。このため、水素の除去は極めて重要である。
上記熱処理の条件としては、例えば、500℃、1時間とすることができるが、これに限られない。基板の耐熱性が許せば、高温、短時間の条件にて加熱処理を行っても良い。なお、半導体層204として微結晶シリコン膜を形成した場合には、前述の水素を追い出すための熱処理は不要である。これは、微結晶シリコンの水素含有量が非晶質シリコンの水素含有量と比較して十分に小さいためである。このため、工程数の低減という観点からは、半導体層204として微結晶半導体膜を形成することが好ましいといえる。一方で、非晶質半導体膜を形成する場合には、成膜速度を高めることが可能であるから、半導体層を厚めに形成したい場合には非晶質半導体膜を形成するとよい。
本実施の形態においては半導体層204として、非晶質シリコン膜を40nmの厚さとなるように形成した。なお、本発明はこれに限定して解釈されるものではない。
次に、半導体層204に完全溶融となるエネルギー密度のレーザー光を照射する(図2(B)参照)。該レーザー光の照射には、例えば、パルスレーザー光を用いることができる。
具体的には、パルスレーザー光の発振器として、Arレーザー、Krレーザー、各種のエキシマレーザー、COレーザー、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、GdVOレーザー、Yレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザー又は金蒸気レーザー等を用いることができる。このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等に扱うことも可能である。
なお、本発明では完全溶融となるエネルギー密度のレーザー光を得る必要があるから、原理的に高い出力が得られるパルス発振のレーザー光を用いることが好ましい。しかしながら、本発明の本質は、完全溶融となるエネルギー密度のレーザー光を照射することにあるから、所望のエネルギー密度を得ることができるのであれば、連続発振のレーザー光を用いても良い。連続発振レーザー光の発振器としては、Arレーザー、Krレーザー、COレーザー、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、GdVOレーザー、Yレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、ヘリウムカドミウムレーザー等が挙げられる。
本実施の形態においては、波長308nm、パルス幅25ns、出力20W、繰り返し周波数60HzのXeClエキシマレーザー光を150mm×200μmの線状ビームに加工し、減衰器(アッテネーター:Attenuator)を用いて500mJ/cmのエネルギー密度としたものを1パルスずつ照射した。本発明においては1パルスにて結晶化の工程が完了するため、所望の領域のみを結晶化することが可能である。つまり、半導体素子を形成する領域のみにレーザー光を照射することが可能であるため、生産性が著しく向上する。また、1パルスにて結晶化の工程が完了するため、多パルスを照射する場合と比較してレーザー発振器の劣化を低減することができる。つまり、生産コストを低減することが可能である。なお、ビームの形状は線状に限定されるものではない。矩形状、楕円状等、面状にしても同様に処理することができる。また、その他の条件に関しても、あくまで一例に過ぎず、本発明がこれらに限定されるものではない。
なお、上述の条件にてレーザー光の照射を行った場合、線状ビームの端部が照射された領域には横成長による大粒径の結晶(いわゆる多結晶半導体)が形成される。これは、線状ビームの端部では、レーザー光のエネルギー密度が低く、準完全溶融又は部分溶融となっているためである(図5(A)参照)。準完全溶融又は部分溶融となるエネルギー密度のレーザー光が照射された場合には、上述のように結晶粒がばらつくという問題がある。また、表面にリッジと呼ばれる突起物500が生じることにより、平坦性に問題が生じる(図5(B)参照)。なお、図5(C)はレーザー光照射後の半導体層204の平面図であり、図5(B)は図5(C)のA−Bにおける断面図である。また、図5(A)は図5(B)の領域に照射されるレーザービームのプロファイル(横軸:座標、縦軸:光強度)を示している。
なお、図5(A)において、領域1は半導体層が部分溶融となるエネルギー密度を表しており、領域2は半導体層が準完全溶融となるエネルギー密度を表しており、領域3は半導体層が完全溶融となるエネルギー密度を表している。図5(B)及び図5(C)の領域aは微結晶半導体領域であり、領域bは多結晶半導体領域(横成長領域と呼んでも良い)である。微結晶半導体領域に接するように多結晶半導体領域が形成されており、該多結晶半導体領域においては、突起物が発生している。
以上のようにして、微結晶半導体領域206及び多結晶半導体領域208を有する半導体層204を得た(図2(B)参照)。
なお、多結晶半導体や非晶質半導体等、微結晶半導体以外の半導体を用いることが好ましい領域については、前述のレーザー光照射を行わなくとも良い。つまり、求められる特性に応じて、半導体層を作り分けることが可能である。例えば、エレクトロルミネッセンス表示装置を作製する場合において、高速性が第1に求められる駆動回路領域には、準完全溶融又は部分溶融となるエネルギー密度のレーザー光を照射して多結晶半導体層を形成し、画素毎のばらつきを低減する必要がある画素領域には、前述のレーザー光照射によって微結晶半導体層を形成するといったこともできる。
次に、上記の半導体層204をパターニングして島状の半導体層210を形成する(図2(C)参照)。この際、多結晶半導体領域208が除去されるようにマスクを形成してエッチングを行うとよい。多結晶半導体領域208を除去することにより、平坦性が向上し、特性のばらつきを低減することができる。
その後、島状の半導体層210を覆うようにゲート絶縁層212を形成する(図2(D)参照)。ゲート絶縁層212としては、CVD法やスパッタリング法等を用いて形成された、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜などを用いればよい。本実施の形態においては、ゲート絶縁層212として酸化珪素又は酸化窒化珪素と、窒化珪素又は窒化酸化珪素との積層構造を形成する。なお、本実施の形態においてはゲート絶縁層を2層構造としているが、本発明はこれに限定されない。単層としても良いし、3層以上の積層構造としても構わない。
ここで、酸化窒化珪素とは窒素よりも酸素の含有量(原子数)が多いものであって、酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、Siが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化珪素とは酸素よりも窒素の含有量(原子数)が多いものであって、酸素が15原子%以上30原子%以下、窒素が20原子%以上35原子%以下、Siが25原子%以上35原子%以下、水素が15原子%以上25原子%以下の範囲で含まれるものをいう。
なお、ゲート絶縁層212の形成の際に水素プラズマ処理を行っても良い。ゲート絶縁層に水素プラズマ処理を行うことにより緻密なゲート絶縁層を形成することができる。これは、水素プラズマ処理によって、ゲート絶縁層に存在するダングリングボンドを終端することができるためである。
次に、ゲート絶縁層212上に、ゲート電極214を形成する(図3(A)参照)。
ゲート電極214は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銅などの金属材料又はその合金材料を用いて形成することができる。ゲート電極214は、スパッタリング法や真空蒸着法で形成した導電層を、マスクを用いてエッチングすることにより形成することができる。また、金、銀、銅などの導電性ナノペーストを、インクジェット法により吐出し、焼成することによって形成することもできる。
なお、本実施の形態においては、ゲート電極214を単層構造としたが、2層以上の積層構造としても良い。2層構造とする場合には、例えば、モリブデンとアルミニウムの積層構造としても良いし、モリブデンと銅の積層構造としても良い。3層構造とする場合には、例えば、モリブデン、アルミニウム、モリブデンの積層構造としても良いし、モリブデン、銅、モリブデンの積層構造としても良い。また、モリブデンに代えて、窒化チタンや窒化タンタルを用いても良い。積層構造とする場合には、上記のように低抵抗材料と半導体層との間にバリアメタルを設けることで、半導体層中への金属元素の拡散を防止できる。
次に、ゲート電極214をマスクとして用いて島状の半導体層210に一導電型を付与する不純物元素を添加し、チャネル形成領域216及びソース領域又はドレイン領域218を形成する(図3(B)参照)。ここでは、nチャネル型の薄膜トランジスタを形成するために、n型を付与する不純物元素であるリンを添加したが、本発明はこれに限定されない。n型を付与する不純物元素としては、ヒ素などを用いることもできる。pチャネル型の薄膜トランジスタを形成する場合には、p型を付与する不純物元素を適宜添加すればよい。p型を付与する不純物元素としては、ホウ素等が挙げられる。また、チャネル形成領域216及びソース領域又はドレイン領域218の間にLDD(Lightly−Doped−Drain)領域を形成しても良い。
その後、添加された不純物元素を活性化する。活性化の方法としては、ファーネスアニール炉を用いる熱アニール法や、レーザーアニール法、ラピッドサーマルアニール法(RTA法)が挙げられる。熱アニール法を用いる場合には、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上700℃以下、好ましくは500℃以上600℃以下にて熱処理を行えばよい。本実施の形態においては、550℃で4時間の熱処理を行うものとする。
次に、ゲート電極214を覆うように絶縁層220を形成する(図3(C)参照)。絶縁層220は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機材料、又は、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等の有機材料を用いて形成することができる。なお、絶縁層220を形成する前に保護絶縁層を設けても良い。保護絶縁層を設けることによって、大気中の不純物元素の半導体層への侵入を防止できる。
次に、ゲート絶縁層212及び絶縁層220をエッチングして開口を形成し、ソース領域又はドレイン領域218に達する導電層を形成した後、該導電層をパターニングすることによりソース電極又はドレイン電極222を形成する(図3(D)参照)。なお、上記の導電層は、ゲート電極と同様の材料、同様の積層構造、同様の方法にて形成することができるため、詳細は省略する。
以上の工程により、微結晶半導体層を用いたトップゲート型の薄膜トランジスタを作製することができる(図4参照)。なお、図4(A)は薄膜トランジスタの平面図であり、図4(B)は、図4(A)のA−Bにおける断面図である。本発明の微結晶半導体層は完全溶融となるエネルギー密度のレーザー光を照射して形成しているため、レーザー光の出力のばらつきによる悪影響を排除することができる。特に、高出力ではあるが、ばらつきが大きいパルス発振のレーザー光を用いる場合には、デメリットを排除し、メリットのみを享受することができるようになるため、非常に好ましい。
以上のように、本発明の構成を用いることにより、特性が均一な微結晶半導体層を効率よく作製することができるため、該微結晶半導体層を用いた高品質な半導体装置を効率よく作製することができる。
なお、本実施の形態においては、多結晶半導体領域を除去して半導体装置を作製する方法について説明したが、特性のばらつき及び表面の凹凸が許容される領域、例えば、薄膜トランジスタのソース領域又はドレイン領域として、前述の多結晶半導体領域を用いることは可能である。この場合、高い導電性が求められるソース領域又はドレイン領域を、キャリアの移動度が高い多結晶半導体領域を用いて形成することができ、また、特性のばらつきや平坦性が大きな問題となるチャネル形成領域を、微結晶半導体領域を用いて形成することができるため、好適である。また、少なくともチャネル形成領域を微結晶半導体領域を用いて形成すればよいため、多結晶半導体領域を除去する場合と比較して微結晶半導体領域が要求される面積を縮小することができる。つまり、レーザー光を十分に絞って照射することも可能であるため、出力の低いレーザー発振器であっても用いることが可能となる。
(実施の形態2)
本実施の形態では、本発明の半導体装置の製造方法の他の一例について、図6乃至8を参照して説明する。なお、本実施の形態においては、一例として、ボトムゲート型の薄膜トランジスタを有する半導体装置の作製方法について説明する。
はじめに、基板600上にゲート電極602を形成する(図6(A)参照)。なお、基板600の詳細については実施の形態1を参照することができるため、ここでは省略する。
ゲート電極602についても、実施の形態1を参照して形成することができる。なお、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料の窒化物層を、基板600とゲート電極602の間に設けてもよい。これにより、基板600とゲート電極602の密着性を向上させることができる。また、金属材料の拡散を防ぐこともできる。
なお、ゲート電極602は、その端部がテーパー形状となるように加工することが好ましい。これにより、ゲート電極602上に半導体層や配線等を形成する際の段切れを防止することができる。また、ゲート電極602の形成と同じ工程にて、その他の配線を形成することもできる。なお、本実施の形態においては、ゲート電極602を単層構造としたが、2層以上の積層構造としても良い。2層構造とする場合には、例えば、アルミニウムとモリブデンの積層構造としても良いし、銅とモリブデンの積層構造としても良い。3層構造とする場合には、例えば、モリブデン、アルミニウム、モリブデンの積層構造としても良いし、モリブデン、銅、モリブデンの積層構造としても良い。また、モリブデンに代えて、窒化チタンや窒化タンタルを用いても良い。積層構造とする場合には、上記のように低抵抗材料と後に形成される半導体層との間にバリアメタルを設けることで、半導体層中への金属元素の拡散を防止できる。
なお、ゲート電極602を形成する前に、基板600上に下地絶縁層を形成しても良い。該下地絶縁層としては、CVD法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜等を形成すればよい。一例として、窒化酸化珪素膜と酸化窒化珪素膜との積層構造にて下地絶縁層を形成することができる。
ここで、酸化窒化珪素とは窒素よりも酸素の含有量(原子数)が多いものであって、酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、Siが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化珪素とは酸素よりも窒素の含有量(原子数)が多いものであって、酸素が15原子%以上30原子%以下、窒素が20原子%以上35原子%以下、Siが25原子%以上35原子%以下、水素が15原子%以上25原子%以下の範囲で含まれるものをいう。
本実施の形態においては、ゲート電極602として、モリブデンを100nmの厚さに形成して用いた。なお、本発明はこれに限定して解釈されるものではない。
次に、基板600及びゲート電極602を覆うように、ゲート絶縁層604を形成する(図6(B)参照)。ゲート絶縁層604の詳細については、実施の形態1を参照することができる。本実施の形態においては、ゲート絶縁層604として酸化窒化珪素を100nmの厚さに形成したが、これに限られるものではない。ゲート絶縁層604をゲート電極602より厚く形成すると、ゲート電極602の被覆を確実に行うことができるため好ましい。なお、本実施の形態においてはゲート絶縁層を単層構造としたが、2層以上の構造としてもよい。例えば、酸化窒化珪素と窒化酸化珪素との積層構造とすることができる。
なお、ゲート絶縁層604の形成の際に水素プラズマ処理を行っても良い。ゲート絶縁層に水素プラズマ処理を行うことにより、ゲート絶縁層と半導体層との界面を良好に形成することができる。これは、水素プラズマ処理によって、ゲート絶縁層に存在するダングリングボンドを終端することができるためである。このように、ゲート絶縁層604の形成の際にプラズマ処理を行うことにより、得られる半導体素子の特性を向上することができる。
その後、ゲート絶縁層604上に、半導体層606を形成する(図6(C)参照)。
半導体層606の詳細については実施の形態1を参照することができる。なお、半導体層606として、プラズマCVD法を用いて非晶質シリコン膜を形成した場合には、実施の形態1と同様に、非晶質シリコン膜から水素を追い出すための熱処理を行うことが好ましい。
本実施の形態においては半導体層606として、非晶質シリコン膜を100nmの厚さとなるように形成した。なお、本発明はこれに限定して解釈されるものではない。
次に、半導体層606に完全溶融となるエネルギー密度のレーザー光を照射する(図6(D)参照)。該レーザー光の照射には、例えば、パルスレーザー光を用いることができる。
具体的には、パルスレーザー光の発振器として、Arレーザー、Krレーザー、各種のエキシマレーザー、COレーザー、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、GdVOレーザー、Yレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザー又は金蒸気レーザー等を用いることができる。このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等に扱うことも可能である。
なお、本発明では完全溶融となるエネルギー密度のレーザー光を得る必要があるから、原理的に高い出力が得られるパルス発振のレーザー光を用いることが好ましい。しかしながら、本発明の本質は、完全溶融となるエネルギー密度のレーザー光を照射することにあるから、所望のエネルギー密度を得ることができるのであれば、連続発振のレーザー光を用いても良い。連続発振レーザー光の発振器としては、Arレーザー、Krレーザー、COレーザー、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、GdVOレーザー、Yレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、ヘリウムカドミウムレーザー等を用いることができる。
本実施の形態においては、波長308nm、パルス幅25ns、出力20W、繰り返し周波数60HzのXeClエキシマレーザー光を150mm×200μmの線状ビームに加工し、減衰器(アッテネーター:Attenuator)を用いて600mJ/cmのエネルギー密度としたものを1パルスずつ照射した。本発明においては1パルスにて結晶化の工程が完了するため、所望の領域のみを結晶化することが可能である。つまり、半導体素子を形成する領域のみにレーザー光を照射することが可能であるため、生産性が著しく向上する。また、1パルスにて結晶化の工程が完了するため、多パルスを照射する場合と比較してレーザー発振器の劣化を低減することができる。つまり、生産コストを低減することが可能である。なお、ビームの形状は線状に限定されるものではない。矩形状、楕円状等、面状にしても同様に処理することができる。また、その他の条件に関しても、あくまで一例に過ぎず、本発明がこれらに限定されるものではない。
なお、上述の条件にてレーザー光の照射を行った場合、実施の形態1の場合と同様に、線状ビームの端部が照射された領域には横成長による大粒径の結晶(いわゆる多結晶半導体)が形成される。これは、線状ビームの端部では、レーザー光のエネルギー密度が低く、準完全溶融又は部分溶融となっているためである。
以上のようにして、微結晶半導体領域608及び多結晶半導体領域610を有する半導体層606を得た(図6(D)参照)。
なお、多結晶半導体や非晶質半導体等、微結晶半導体以外の半導体を用いることが好ましい領域については、前述のレーザー光照射を行わなくとも良い。つまり、求められる特性に応じて、半導体層を作り分けることが可能である。例えば、エレクトロルミネッセンス表示装置を作製する場合において、高速性が第1に求められる駆動回路領域には、準完全溶融又は部分溶融となるエネルギー密度のレーザー光を照射して多結晶半導体層を形成し、画素毎のばらつきを低減する必要がある画素領域には、前述のレーザー光照射によって微結晶半導体層を形成するといったこともできる。
次に、上記の半導体層606をパターニングして島状の半導体層612を形成する(図7(A)参照)。この際、多結晶半導体領域610が除去されるようにマスクを形成してエッチングを行うとよい。多結晶半導体領域610を除去することにより、平坦性が向上し、特性のばらつきを低減することができる。
次に、ゲート絶縁層604及び半導体層612を覆うように、一導電型を付与する不純物元素が添加された半導体層614及び導電層616を形成する(図7(B)参照)。
nチャネル型の薄膜トランジスタを形成する場合には、一導電型を付与する不純物元素が添加された半導体層614に添加する不純物元素として、例えば、リンを用いることができる。また、pチャネル型の薄膜トランジスタを形成する場合には、不純物元素として、例えば、ホウ素を用いることができる。一導電型を付与する不純物元素が添加された半導体層614は2nm以上100nm以下(好ましくは20nm以上80nm以下、より好ましくは40nm以上60nm以下)程度の膜厚となるように形成すればよい。また、原料ガス(SiH、Si、SiHCl、SiHCl、SiCl、SiFなどに代表される珪素化合物を水素で希釈したもの)に不純物元素を含有するガス(例えば、PHやB)を添加し、プラズマCVD法等を用いて形成することができる。
導電層616については、ゲート電極602と同様の材料、同様の積層構造、同様の方法にて形成することができるため、詳細は省略する。
次に、一導電型を付与する不純物元素が添加された半導体層614と導電層616とを、同じマスクを用いてエッチングすることで、ソース領域又はドレイン領域618、及び、ソース電極又はドレイン電極620を形成する(図7(C)参照)。なお、この際に、半導体層612の一部がエッチングされる。
なお、本実施の形態においては、一導電型を付与する不純物元素が添加された半導体層614と導電層616とを、同じマスクを用いてエッチングしたが、本発明はこれに限られない。例えば、半導体層606と一導電型を付与する不純物元素が添加された半導体層614とを連続的に形成した後、これらを同じマスクを用いてエッチングする構成としても良い。前者の構成を採用する場合には、多結晶半導体領域610を除去した後に一導電型を付与する不純物元素が添加された半導体層614を形成するため、一導電型を付与する不純物元素が添加された半導体層614を形成する際に、凹凸による影響を排除することができるというメリットがある。後者の構成を採用する場合には、半導体層606と一導電型を付与する不純物元素が添加された半導体層614とを連続的に形成することができるため、半導体層606と一導電型を付与する不純物元素が添加された半導体層614との界面を清浄に保つことができるというメリットがある。
その後、保護絶縁層や、平坦性を向上するための絶縁層等を形成しても良い。
以上の工程により、微結晶半導体層を用いたボトムゲート型の薄膜トランジスタを作製することができる(図8参照)。なお、図8(A)は薄膜トランジスタの平面図であり、図8(B)は、図8(A)のC−Dにおける断面図である。本発明の微結晶半導体層は完全溶融となるエネルギー密度のレーザー光を照射して形成しているため、レーザー光の出力のばらつきによる悪影響を排除することができる。特に、高出力ではあるが、ばらつきが大きいパルス発振のレーザー光を用いる場合には、デメリットを排除し、メリットのみを享受することができるようになるため、非常に好ましい。
なお、本実施の形態においては、チャネル形成領域を構成する半導体層612の一部がエッチングされる構成(いわゆるチャネルエッチ型)について説明したが、本発明はこれに限られない。半導体層612と一導電型を付与する不純物元素が添加された半導体層614との間にチャネル保護層を設ける構成(いわゆるチャネルストップ型)としても良い。なお、この場合には、半導体層612、一導電型を付与する不純物元素が添加された半導体層614、及び導電層616を一度にパターニングすることが可能である。
以上のように、本発明の構成を用いることにより、特性が均一な微結晶半導体層を効率よく作製することができるため、該微結晶半導体層を用いた高品質な半導体装置を効率よく作製することができる。
本実施の形態は、実施の形態1と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、本発明の半導体装置の製造方法の他の一例について、図9乃至11を参照して説明する。なお、本実施の形態においては、ボトムゲート型の薄膜トランジスタを有する半導体装置の作製方法の別の例について説明する。なお、本実施の形態に係るボトムゲート型の薄膜トランジスタの作製方法と、実施の形態2にて示したボトムゲート型の薄膜トランジスタの作製方法とは、多くの共通点を有している。したがって、以下においては、特に異なる点、留意すべき点についてのみ詳述する。
はじめに、基板900上にゲート電極902を形成する(図9(A)参照)。ここで、実施の形態2と異なる点は、ゲート電極902が、後の活性層が形成される領域の下部全面にわたって存在する点である。その他については、実施の形態1及び2を参照することができる。
なお、ゲート電極902を形成する前に、基板900上に下地絶縁層を形成しても良い。この点についても、実施の形態2を参照することができる。
次に、基板900及びゲート電極902を覆うように、ゲート絶縁層904を形成する(図9(B)参照)。そして、その後、ゲート絶縁層904上に、半導体層906を形成する(図9(C)参照)。
次に、半導体層906に完全溶融となるエネルギー密度のレーザー光を照射する(図9(D)参照)。これにより、微結晶半導体領域908及び多結晶半導体領域910を有する半導体層906が得られる。なお、該レーザー光照射の詳細に関しても、実施の形態1及び2を参照することができる。
その後、半導体層906上に、バッファー層912、一導電型を付与する不純物元素が添加された半導体層914を順に形成する(図10(A)参照)。
バッファー層912は非晶質半導体を含む層であり、例えば非晶質シリコンを用いて形成することができる。非晶質シリコンは、SiH、Si、SiHCl、SiHCl、SiCl、SiFなどの珪素化合物の気体を用いて、プラズマCVD法により形成することができる。また、上記珪素化合物の気体を、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いても良い。さらに、水素を添加して、水素を含む非晶質シリコン層を形成しても良いし、窒素やアンモニアを添加して、窒素を含む非晶質シリコン層を形成しても良いし、フッ素、塩素、臭素、またはヨウ素を含む気体(F、Cl、Br、I、HF、HCl、HBr、HI等)を用いて、フッ素、塩素、臭素、またはヨウ素を含む非晶質シリコン層を形成しても良い。
また、バッファー層912は、ターゲットに非晶質半導体を用いたスパッタリング法により形成することもできる。スパッタリングの雰囲気としては、水素雰囲気、または希ガス雰囲気が好ましいが、これに限られない。さらに、アンモニア、窒素、NOなどを添加することにより、窒素を含む非晶質半導体層を形成することもできる。また、フッ素、塩素、臭素、またはヨウ素を含む気体(F、Cl、Br、I、HF、HCl、HBr、HI等)を添加することにより、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体層を形成することもできる。
バッファー層912として半導体層906の表面に非晶質半導体層を形成した後、該非晶質半導体層の表面を水素プラズマ、窒素プラズマ、またはハロゲンプラズマ等で処理して、非晶質半導体層の表面を水素化、窒素化、またはハロゲン化してもよい。
バッファー層912の厚さは、100nm以上500nm以下、好ましくは、150nm以上400nm以下、より好ましくは200nm以上300nm以下とする。バッファー層912を厚めに形成するのは、後のソース領域及びドレイン領域の形成プロセス(エッチング)において、その一部を残存させるためである。バッファー層912を残存させることにより、薄膜トランジスタのリーク電流(「オフ電流」とも言う)を低減することができる。また、バッファー層が半導体層上に存在することで、チャネル形成領域として機能する半導体層906の酸化を防止し、良好な特性を得ることが可能である。なお、ソース領域又はドレイン領域と重なる領域のバッファー層は、前述の膜厚(100nm以上500nm以下、好ましくは、150nm以上400nm以下、より好ましくは200nm以上300nm以下)を有し、絶縁耐圧の向上に寄与する。
なお、オフ電流低減の効果を十分に得るためには、バッファー層912中にn型を付与する不純物元素とp型を付与する不純物元素とが存在しない領域を形成する必要がある。これらの不純物元素が同時に存在する場合には、再結合中心が形成され、リーク電流が生じやすくなる。特に、nチャネル型の薄膜トランジスタを形成する場合には、バッファー層912上には、n型を付与する不純物元素を用いて一導電型を付与する不純物元素が添加された半導体層914が形成され、また、半導体層906には、しきい値電圧を制御するためにp型を付与する不純物元素が添加されている場合があるから、意図的に不純物元素が存在しない領域を形成する等の注意が必要である。
nチャネル型の薄膜トランジスタを形成する場合には、一導電型を付与する不純物元素が添加された半導体層914に添加する不純物元素として、例えば、リンを用いることができる。また、pチャネル型の薄膜トランジスタを形成する場合には、不純物元素として、例えば、ホウ素を用いることができる。一導電型を付与する不純物元素が添加された半導体層914は2nm以上100nm以下(好ましくは20nm以上80nm以下、より好ましくは40nm以上60nm以下)程度の膜厚となるように形成すればよい。作製方法としては、原料ガスに不純物元素を含有するガス(例えば、PHやB)を添加したプラズマCVD法等を用いることができる。
次に、マスクを用いて、半導体層906、バッファー層912、一導電型を付与する不純物元素が添加された半導体層914をエッチングして、島状の半導体層916、バッファー層918、一導電型を付与する不純物元素が添加された半導体層920を形成する(図10(B)参照)。この際、多結晶半導体領域910が除去されるようにマスクを形成してエッチングを行うとよい。多結晶半導体領域910を除去することにより、平坦性が向上し、特性のばらつきを低減することができる。
ここで、半導体層916、バッファー層918、及び一導電型を付与する不純物元素が添加された半導体層920の端部を、テーパー形状にエッチングすることで、一導電型を付与する不純物元素が添加された半導体層920と半導体層916との接触を防止できる。本実施の形態に示す半導体装置において、一導電型を付与する不純物元素が添加された半導体層920と半導体層916とが接触した場合、バッファー層918の持つ意味が希薄になってしまう。したがって、上記のような対策は非常に有効である。なお、上記テーパー形状のテーパー角は30°以上90°以下、好ましくは45°以上80°以下とする。
次に、半導体層916、バッファー層918、一導電型を付与する不純物元素が添加された半導体層920及びゲート絶縁層904上に導電層922を形成する(図10(C)参照)。なお、本実施の形態においては導電層922を単層構造としたが、2層以上の積層構造としても良い。
導電層922に用いることができる材料としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、金、銀、銅、クロム、ネオジムから選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等が挙げられる。リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料や、AgPdCu合金などを用いてもよい。作製方法としては、スパッタリング法や真空蒸着法、プラズマCVD法等が挙げられる。また、導電層922は、導電性ナノペーストを用いたスクリーン印刷法や、インクジェット法などを用いて形成することも可能である。
次に、マスクを用いて導電層922をエッチングして、ソース電極又はドレイン電極として機能する導電層924を形成する。本実施の形態ではウエットエッチングにより導電層924を形成するが、ウエットエッチングはドライエッチングと比較して等方的なエッチングであるため、マスクの端部と、導電層924の端部は一致しない。
次に、上記のマスクを用いて一導電型を付与する不純物元素が添加された半導体層920及びバッファー層918をエッチングして、ソース領域又はドレイン領域926、バッファー層928を形成する(図10(D)参照)。そして、その後、マスクを除去する。なお、バッファー層928はバッファー層918の一部がエッチングされたものであり、半導体層916の表面を覆っている。
エッチングにより形成されたバッファー層928は溝を有しており、溝の端部は、ソース領域又はドレイン領域926の端部とほぼ連続した面を形成している。また、前述の溝は、マスクの開口部と概略一致した領域に形成されている。
バッファー層928を有することにより、上でも述べた通り、薄膜トランジスタのリーク電流(「オフ電流」とも言う)を低減することができる。これは、オフ時には、キャリアのパスの主要な部分がバッファー層928中に形成されるためである。ただし、オン時には半導体層916のみがチャネルとして機能し、バッファー層928中にキャリアのパスは形成されない。なお、バッファー層928に溝を設けることにより、溝を設けない場合と比較してリーク電流を低減することができる。これは、溝を形成する分だけリークパスが長くなるためである。また、溝が存在する領域において、一導電型を付与する不純物元素が添加された半導体層920を完全に除去することにより、残渣等に含まれる不純物元素等によるリーク電流を低減することができる。また、溝に存在する水素、フッ素等により、酸素等の不純物元素が半導体層916に侵入することを防止できる。また、バッファー層928が半導体層916上に存在することで、チャネル形成領域として機能する半導体層916の酸化を防止し、良好な特性を得ることが可能である。
バッファー層928には寄生チャネル防止の効果もある。また、バッファー層928は、一導電型を付与する不純物元素が添加された半導体層920をエッチングする際のストッパーとしても機能する。なお、バッファー層928を設けない場合には、エッチング時のラジカル反応により半導体層916が酸化して、移動度の低下、サブスレッショルド値(S値)の増大等の結果を招く場合がある。酸化防止対策としてバッファー層928を用いる場合には、水素化された非晶質半導体材料、特にa−Si:H(水素化非晶質シリコン)を用いるのが好適である。これは、表面が水素で終端されていることにより、酸化を抑制することができるためである。
以上の工程により、チャネル形成領域として半導体層916を有し、該半導体層916上にバッファー層928を有するボトムゲート型の薄膜トランジスタを形成することができる。
なお、本発明はレーザー光の照射により微結晶半導体領域908を形成するものであるため、ゲート電極が微結晶半導体領域908の下部全面にわたって存在していることは好ましい。これは、半導体層からの熱伝導を、場所によらず均一にすることができるためである。この点、局所的にゲート電極が存在する場合と比較して、より均一な結晶粒を形成することができる。
本実施の形態にて作製した薄膜トランジスタの平面図と断面図の対応関係を図11に示す。なお、図11(A)乃至(D)は薄膜トランジスタの平面図であり、図11(E)は、図11(A)乃至(C)のE−Fにおける断面図、図11(F)は、図11(D)のE´−F´における断面図である。
図11(A)及び(B)は、チャネル形成領域がU字型の薄膜トランジスタである。このような形状とすることで、チャネル幅を大きくとる場合であっても、トランジスタの大型化を最小限に抑えることができる。ここで、チャネル長を一定に形成するためには、チャネル形成領域が曲線を用いて構成されることが好ましい。なお、チャネル形成領域の形状はU字型に限られない。例えば、図11(C)の如きJ字型(又は逆J字型)としても良い。
図11(D)は、チャネル形成領域がI字型の薄膜トランジスタである。本発明の薄膜トランジスタでは、チャネル形成領域として微結晶半導体が用いられている。微結晶半導体におけるキャリアの移動度は比較的高く、チャネル幅を小さくしても十分な電流駆動能力を確保できる場合が多い。したがって、図11(D)に示すようなI字型を採用しても良い。I字型の薄膜トランジスタは構造がシンプルであるため、複雑な構造を採用する場合と比較して歩留まりが向上するというメリットがある。
なお、本実施の形態においては、チャネル形成領域を構成する半導体層916の上部にバッファー層928が設けられた構成の薄膜トランジスタについて説明したが、本発明はこれに限られない。バッファー層928を設けない通常のチャネルエッチ型の薄膜トランジスタを形成することもできる。また、チャネル保護層を設けてチャネルストップ型の薄膜トランジスタを形成しても良い。
本実施の形態は、実施の形態1及び2と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の半導体装置の製造方法の一例について、図12乃至15を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、本発明の半導体装置は液晶表示装置に限られるものではない。また、本実施の形態においてはトップゲート型の薄膜トランジスタを用いて液晶表示装置を作製する場合について説明するが、本発明はこれに限られるものではない。
はじめに、実施の形態1に示した方法を用いて、絶縁表面を有する基板上の後の画素領域に微結晶半導体層を形成する。また、後の周辺駆動回路領域に、多結晶半導体層を形成する。本実施の形態においては、後の周辺駆動回路領域に多結晶半導体層を形成する構成としたが、これに限られるものではない。周辺駆動回路領域に微結晶半導体層を形成しても良いし、単結晶半導体層を形成しても良い。なお、レーザー光のエネルギー密度を適宜変更することにより、多結晶半導体と微結晶半導体とを作り分けることができる。
もちろん、本発明は周辺駆動回路を一体に形成することに限られるものではない。シリコン基板やSOI基板を用いた駆動回路を別途用意して、電気的に接続する構成としても良い。
本実施の形態では、絶縁表面を有する基板1200の上に下地絶縁層1202を形成し、その後、多結晶半導体層1204及び微結晶半導体層1206を設けた構成を用いて説明する(図12(A)参照)。
下地絶縁層1202は、窒化シリコン層と酸化シリコン層の積層構造にて形成されている。下地絶縁層1202を設けることで、多結晶半導体層1204及び微結晶半導体層1206の可動イオンによる汚染を防止できる。なお、窒化シリコン層に換えて、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層を適用しても良い。
次に、多結晶半導体層1204及び微結晶半導体層1206を所望の形状にパターニングして、島状の半導体層を形成する。
なお、パターニングの際のエッチング加工としては、プラズマエッチング(ドライエッチング)、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF、NF、Cl、BCl、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
多結晶半導体層1204及び微結晶半導体層1206をパターニングした後には、しきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのp型不純物を添加すると良い。例えば、p型不純物として、ホウ素を5×1017cm−3以上1×1018cm−3以下の濃度で添加することができる。
次に、島状の半導体層を覆うようにゲート絶縁層1208を形成する(図12(B)参照)。なお、ここでは便宜上、パターニングによって形成された島状の半導体層をそれぞれ多結晶半導体層1210、多結晶半導体層1212、微結晶半導体層1214と呼ぶことにする。ゲート絶縁層1208はプラズマCVD法またはスパッタ法などを用い、厚さを10nm以上150nm以下として珪素を含む絶縁膜で形成する。具体的には、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層1208は単層構造であっても良いし、積層構造としても良い。さらに、多結晶半導体層とゲート絶縁層との間、及び、微結晶半導体層とゲート絶縁層との間に、膜厚1nm以上100nm以下、好ましくは1nm以上10nm以下、より好ましくは2nm以上5nm以下の薄い酸化珪素膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
次に、ゲート絶縁層1208上にゲート電極層として用いる第1の導電膜と第2の導電膜とを積層して形成する。第1の導電膜の膜厚は20nm以上100nm以下程度、第2の導電膜の膜厚は100nm以上400nm以下程度とすれば良い。また、第1の導電膜及び第2の導電膜は、スパッタリング法、蒸着法、CVD法等の手法により形成することができる。第1の導電膜及び第2の導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金などを用いてもよい。なお、本実施の形態においては2層構造を用いて説明しているが、本発明はこれに限定されない。3層以上の積層構造としても良いし、単層構造であっても良い。
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク1216a、マスク1216b、マスク1216c、マスク1216d、及びマスク1216eを形成する。そして、前記のマスクを用いて第1の導電膜及び第2の導電膜を所望の形状に加工し、第1のゲート電極層1218a、第1のゲート電極層1218b、第1のゲート電極層1218c、第1のゲート電極層1218d、第1の導電層1218e、導電層1220a、導電層1220b、導電層1220c、導電層1220d、及び導電層1220eを形成する(図12(C)参照)。
ここで、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等)を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス、又はOを適宜用いることができる。本実施の形態では、CF、Cl、Oからなるエッチング用ガスを用いて第2の導電膜のエッチングを行い、連続してCF、Clからなるエッチング用ガスを用いて第1の導電膜をエッチングする。
次に、マスク1216a、マスク1216b、マスク1216c、マスク1216d、及びマスク1216eを用いて、導電層1220a、導電層1220b、導電層1220c、導電層1220d、及び導電層1220eを所望の形状に加工する。このとき、導電層を形成する第2の導電膜と、第1のゲート電極層及び第1の導電層を形成する第1の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第2のゲート電極層1222a、第2のゲート電極層1222b、第2のゲート電極層1222c、第2のゲート電極層1222d、及び第2の導電層1222eを形成する。本実施の形態では、第2のゲート電極層及び第2の導電層もテーパー形状を有しているが、そのテーパー角は、第1のゲート電極層1218a、第1のゲート電極層1218b、第1のゲート電極層1218c、第1のゲート電極層1218d、及び第1の導電層1218eの有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が90度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を90度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第2のゲート電極層及び第2の導電層を形成するためのエッチング用ガスとしてCl、SF、Oを用いる。
以上の工程によって、周辺駆動回路領域1280に、ゲート電極層1224a、ゲート電極層1224b、画素領域1290に、ゲート電極層1224c、ゲート電極層1224d、及び導電層1224eを形成することができる(図12(D)参照)。なお、マスク1216a、マスク1216b、マスク1216c、マスク1216d、及びマスク1216eは、上記工程の後に除去する。
次に、ゲート電極層1224a、ゲート電極層1224b、ゲート電極層1224c、ゲート電極層1224dをマスクとして、n型を付与する不純物元素を添加し、第1のn型不純物領域1226a、第1のn型不純物領域1226b、第1のn型不純物領域1228a、第1のn型不純物領域1228b、第1のn型不純物領域1230a、第1のn型不純物領域1230b、第1のn型不純物領域1230cを形成する(図13(A)参照)。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン(PH)を用いてドーピングを行う。ここでは、第1のn型不純物領域に、n型を付与する不純物元素であるリン(P)が1×1017/cm以上5×1018/cm以下程度の濃度で含まれるようにする。
次に、多結晶半導体層1210、微結晶半導体層1214の一部を覆うマスク1232a、マスク1232b、マスク1232cを形成する。そして、マスク1232a、マスク1232b、マスク1232c、及び第2のゲート電極層1222bをマスクとしてn型を付与する不純物元素を添加する。これにより、第2のn型不純物領域1234a、第2のn型不純物領域1234b、第3のn型不純物領域1236a、第3のn型不純物領域1236b、第2のn型不純物領域1240a、第2のn型不純物領域1240b、第2のn型不純物領域1240c、第3のn型不純物領域1242a、第3のn型不純物領域1242b、第3のn型不純物領域1242c、第3のn型不純物領域1242dが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン(PH)を用いてドーピングを行う。ここでは、第2のn型不純物領域にn型を付与する不純物元素であるリン(P)が5×1019/cm以上5×1020/cm以下程度の濃度で含まれるようにする。第3のn型不純物領域1236a、第3のn型不純物領域1236bには、第3のn型不純物領域1242a、第3のn型不純物領域1242b、第3のn型不純物領域1242c、第3のn型不純物領域1242dと同程度、もしくは少し高めの濃度でn型を付与する不純物元素が添加される。また、チャネル形成領域1238、チャネル形成領域1244a及びチャネル形成領域1244bが形成される(図13(B)参照)。
第2のn型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第3のn型不純物領域は低濃度不純物領域であり、いわゆるLDD(Lightly Doped Drain)領域となる。第3のn型不純物領域1236a、第3のn型不純物領域1236bは、第1のゲート電極層1218bと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第3のn型不純物領域1242a、第3のn型不純物領域1242b、第3のn型不純物領域1242c、第3のn型不純物領域1242dはゲート電極層1224c、ゲート電極層1224dと重なっておらず、オフ電流を低減する効果がある。
次に、マスク1232a、マスク1232b、マスク1232cを除去し、多結晶半導体層1212、微結晶半導体層1214を覆うマスク1246a、マスク1246bを形成する。そして、マスク1246a、マスク1246b、ゲート電極層1224aをマスクとしてp型を付与する不純物元素を添加する。これにより、第1のp型不純物領域1248a、第1のp型不純物領域1248b、第2のp型不純物領域1250a、第2のp型不純物領域1250bが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン(B)を用いてドーピングを行う。ここでは、第1のp型不純物領域、及び第2のp型不純物領域にp型を付与する不純物元素であるホウ素(B)が1×1020/cm以上5×1021/cm以下程度の濃度で含まれるようにする。また、チャネル形成領域1252が形成される(図13(C)参照)。
第1のp型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第2のp型不純物領域は低濃度不純物領域であり、いわゆるLDD(LightlyDoped Drain)領域となる。
その後、マスク1246a、マスク1246bを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマCVD法や減圧CVD(LPCVD)法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。
次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜1254と絶縁膜1256の積層構造とする(図14(A)参照)。絶縁膜1254として窒化酸化珪素膜を膜厚100nmにて形成し、絶縁膜1256として酸化窒化珪素膜を膜厚900nmにて形成する。本実施の形態においては、2層の積層構造としたが、単層構造でも良く、3層以上の積層構造としても良い。本実施の形態では、絶縁膜1254及び絶縁膜1256をプラズマCVD法を用いて連続的に形成する。なお、絶縁膜1254及び絶縁膜1256は上記材料に限定されるものではない。
絶縁膜1254、絶縁膜1256は他に、酸化珪素や窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂をいう。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いることもできる。
次いで、レジスト材料からなるマスクを用いて絶縁膜1254、絶縁膜1256、ゲート絶縁層1208に半導体層及びゲート電極層に達するコンタクトホール(開口部)を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化珪素膜である絶縁膜1256と、窒化酸化珪素膜である絶縁膜1254及びゲート絶縁層1208と選択比が取れる条件で、第1のエッチングを行い、絶縁膜1256を除去する。次に、第2のエッチングによって、絶縁膜1254及びゲート絶縁層1208を除去し、ソース又はドレインに達する開口部を形成する。
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層1258a、ソース電極層又はドレイン電極層1258b、ソース電極層又はドレイン電極層1260a、ソース電極層又はドレイン電極層1260b、ソース電極層又はドレイン電極層1262a、ソース電極層又はドレイン電極層1262bを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、ニッケル、亜鉛、ニオブ、シリコン、リン、ホウ素、ヒ素、ガリウム、インジウム、錫から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料(例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)、酸化亜鉛、アルミネオジム(Al−Nd)、マグネシウム銀(Mg−Ag)など)、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド(例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド)や、窒素を含有する化合物(例えば、窒化チタン、窒化タンタル、窒化モリブデン)、リン(P)等の不純物元素をドーピングしたシリコン(Si)等を用いることもできる。
以上の工程で周辺駆動回路領域1280にpチャネル型薄膜トランジスタ1264、及びnチャネル型薄膜トランジスタ1266を、画素領域1290にnチャネル型薄膜トランジスタ1268、容量配線1270が形成される(図14(B)参照)。
次に第2の層間絶縁層として絶縁膜1272を形成する。絶縁膜1272としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素膜、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることもできる。
本実施の形態では、平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるため、スピンコート法に代表される塗布法を用いて形成することが好ましい。
次に、画素領域1290の絶縁膜1272にコンタクトホールを形成し、画素電極層1274を形成する(図14(C)参照)。画素電極層1274は、インジウム錫酸化物(ITO)、酸化インジウムに酸化亜鉛を混合したIZO(indium zinc oxide)、酸化インジウムに酸化珪素を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。
また、画素電極層1274としては導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が10000Ω/sq.以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長550nmにおける透光率が70%以上であることが好ましい。また、含まれる導電性高分子の抵抗率が0.1Ω・cm以下であることが好ましい。
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等があげられる。
共役系導電性高分子の具体例としては、ポリピロール、ポリ(3−メチルピロール)、ポリ(3−ブチルピロール)、ポリ(3−オクチルピロール)、ポリ(3−デシルピロール)、ポリ(3,4−ジメチルピロール)、ポリ(3,4−ジブチルピロール)、ポリ(3−ヒドロキシピロール)、ポリ(3−メチル−4−ヒドロキシピロール)、ポリ(3−メトキシピロール)、ポリ(3−エトキシピロール)、ポリ(3−オクトキシピロール)、ポリ(3−カルボキシルピロール)、ポリ(3−メチル−4−カルボキシルピロール)、ポリN−メチルピロール、ポリチオフェン、ポリ(3−メチルチオフェン)、ポリ(3−ブチルチオフェン)、ポリ(3−オクチルチオフェン)、ポリ(3−デシルチオフェン)、ポリ(3−ドデシルチオフェン)、ポリ(3−メトキシチオフェン)、ポリ(3−エトキシチオフェン)、ポリ(3−オクトキシチオフェン)、ポリ(3−カルボキシルチオフェン)、ポリ(3−メチル−4−カルボキシルチオフェン)、ポリ(3,4−エチレンジオキシチオフェン)、ポリアニリン、ポリ(2−メチルアニリン)、ポリ(2−オクチルアニリン)、ポリ(2−イソブチルアニリン)、ポリ(3−イソブチルアニリン)、ポリ(2−アニリンスルホン酸)、ポリ(3−アニリンスルホン酸)等が挙げられる。
上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を添加して使用しても良い。
なお、有機樹脂は、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂であってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド6、ポリアミド6,6、ポリアミド12、ポリアミド11等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマー、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、アクリル系樹脂及びこれらの共重合体等が挙げられる。
さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の共役電子の酸化還元電位を変化させ、電気伝導度を調節してもよい。
アクセプタ性のドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸が挙げられる。有機カルボン酸及び有機スルホン酸としては、前記カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げることができる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、4級アミン化合物等が挙げられる。
上述の如き導電性組成物を水または有機溶剤(アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など)に溶解させて、塗布法、コーティング法、液滴吐出法(インクジェット法ともいう)、印刷法等の湿式法により画素電極層1274となる薄膜を形成することができる。
次に、画素電極層1274及び絶縁膜1272を覆うように、配向膜と呼ばれる絶縁層1502を形成する(図15(B)参照)。絶縁層1502は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図15は、半導体装置の平面図及び断面図を示しており、図15(A)は半導体装置の平面図、図15(B)は図15(A)のG−Hにおける断面図である。半導体装置には、外部端子接続領域1276、封止領域1278、周辺駆動回路領域1280、画素領域1290が設けられる。
絶縁層1502を形成した後、ラビング処理を行う。配向膜として機能する絶縁層1506についても、絶縁層1502と同様にして形成することができる。
その後、対向基板1500と、絶縁性表面を有する基板1200とを、シール材1514及びスペーサ1516を介して貼り合わせ、その空隙に液晶層1504を設ける。なお、対向基板1500には、配向膜として機能する絶縁層1506、対向電極として機能する導電層1508、カラーフィルターとして機能する着色層1510、偏光子1512(偏光板ともいう)等が設けられている。なお、絶縁性表面を有する基板1200にも偏光子1518(偏光板)を設けるが、本発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。
続いて、画素領域と電気的に接続されている端子電極層1520に、異方性導電体層1522を介して、FPC1524を接続する。FPC1524は、外部からの信号を伝達する役割を担う。上記の工程により、液晶表示装置を作製することができる。
本発明では、微結晶半導体を用いて画素領域のトランジスタを作製している。これにより、非晶質半導体や多結晶半導体を用いて画素領域のトランジスタを作製した場合と比較して、開口率が向上するというメリットがある。
例えば、画素領域のトランジスタに非晶質半導体を用いた場合には、移動度の低さを補うためにチャネル幅を大きくとらなくてはならない。すなわち、開口率が低下してしまう。また、チャネル幅が大きくなることに起因して、ゲート電極と、ソース電極又はドレイン電極との間に形成される寄生容量が大きくなってしまう。つまり、画素の電位がゲート電位の変動の影響を大きく受けてしまうことになる。これを解消するためには保持容量を大きくしなくてはならないが、これによっても開口率は低下してしまう。
また、画素領域のトランジスタに多結晶半導体を用いた場合には、移動度の高さに起因して、リーク電流が大きくなるという問題がある。この影響を低減するためには、チャネル長、又は保持容量を大きくとる必要がある。すなわち、この場合においても開口率は低下してしまうことになる。
本発明のように、画素領域のトランジスタに微結晶半導体を用いる場合には、非晶質半導体を用いる場合の問題点と、多結晶半導体を用いる場合の問題点のいずれをも解消することが可能である。
さらに、本発明においては、半導体層の表面に完全溶融となるエネルギー密度のレーザー光を照射することにより、微結晶半導体層の特性を均一にしている。また、高出力のパルス発振レーザー光を用いることができるため、生産性を向上させることが可能である。また、平坦性に難のある多結晶領域を除去して薄膜トランジスタを形成することにより、一層の特性向上を図ることができる。
本発明の薄膜トランジスタを、液晶表示装置における画素領域のトランジスタとすることにより、開口率を向上させることができる。すなわち、優れた性能を有する液晶表示装置を生産性良く作製することができる。
なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、本発明はこれに限られるものではない。本実施の形態は、実施の形態1乃至3と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、本発明に係る発光素子を有する半導体装置(エレクトロルミネッセンス表示装置)について説明する。薄膜トランジスタの作製方法の詳細については、実施の形態4等を参照することができるため、ここでは省略する。
なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図16を用いて説明するが、本発明はこれに限られるものではない。
図16の半導体装置は、下方(図中の矢印の方向)に光を放射する。ここで、図16(A)は半導体装置の平面図であり、図16(B)は、図16(A)のI−Jにおける断面図である。図16において半導体装置は、外部端子接続領域1630、封止領域1632、駆動回路領域1634、画素領域1636を有している。なお、本発明の微結晶半導体を用いた薄膜トランジスタは画素領域1636に用いられている。微結晶半導体を用いた薄膜トランジスタを駆動回路領域1634に用いることも可能であるが、本発明では、多結晶半導体を用いた薄膜トランジスタを駆動回路領域1634に用いることとする。この場合、レーザー光のエネルギー密度を適宜変更することにより、多結晶半導体と微結晶半導体とを作り分けることができる。もちろん、本発明は駆動回路を一体に形成することに限られるものではない。シリコン基板やSOI基板を用いた駆動回路を別途用意して、電気的に接続する構成としても良い。
図16に示す半導体装置は、素子基板1600、絶縁膜1602、薄膜トランジスタ1650、薄膜トランジスタ1652、薄膜トランジスタ1654、薄膜トランジスタ1656、発光素子1660、絶縁層1668、充填材1670、シール材1672、配線層1674、端子電極層1676、異方性導電層1678、FPC1680、封止基板1690によって構成されている。なお、発光素子1660は、第1の電極層1662と発光層1664と第2の電極層1666とを含む。
第1の電極層1662としては、発光層1664より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第2の電極層1666としては、発光層1664より放射する光を反射することができる導電性材料を用いる。
第1の電極層1662としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)等を用いても良い。
また、第1の電極層1662としては、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いることもできる。
第2の電極層1666としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。
なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第1の電極層1662を形成し、光透過性を有する材料を用いて第2の電極層1666を形成する。両面放射の場合には、光透過性を有する材料を用いて第1の電極層1662及び第2の電極層1666を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造にて、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。
なお、光透過性を有さない金属膜のような材料であっても、膜厚を薄く(5nm以上30nm以下程度)することにより、光を透過する状態にすることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。
封止基板1690にカラーフィルター(着色層)を形成する構成としてもよい。カラーフィルター(着色層)は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。
本発明では、半導体層の表面に完全溶融となるエネルギー密度のレーザー光を照射することにより、微結晶半導体層の特性を均一にしている。また、高出力のパルス発振レーザー光を用いることができるため、生産性を向上させることが可能である。また、平坦性に難のある多結晶領域を除去して薄膜トランジスタを形成することにより、一層の特性向上を図ることができる。
本発明の如き薄膜トランジスタを、エレクトロルミネッセンス表示装置における電流制御用のトランジスタとすることにより、トランジスタ特性のばらつきに起因する発光素子毎の輝度むらを低減することができる。すなわち、優れた性能を有するエレクトロルミネッセンス表示装置を生産性良く作製することができる。
なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、本発明はこれに限られるものではない。本実施の形態は、実施の形態1乃至4と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、実施の形態1乃至3における多結晶半導体領域を除去して島状の半導体層を形成する方法の詳細について、図17及び18を用いて説明する。
はじめに、レーザー光の照射痕を用いて半導体層をパターニングする方法について、図17を参照して説明する。なお、図17はあくまで模式図であり、本発明は図17の構成に限定されるものではない。
まず、実施の形態1乃至3にて示す方法に従って、基板1700上に微結晶半導体領域1702及び多結晶半導体領域1704を有する半導体層を形成する(図17(A)参照)。図17(A)にて示すように、基板の上方から見た場合には、微結晶半導体領域が周期的に配列した構造となっている。レーザー光照射領域と非照射領域との結晶性の違いや、レーザー光照射領域の端部に生じる表面凹凸等を利用して、レーザー光の照射痕を検知することができる。
次に、半導体層上にレジスト材料を塗布して露光し、レジストマスク1706を形成する(図17(B)参照)。露光の際に用いるメタルマスクと、レーザー光の照射痕との位置合わせには、CCDカメラ等を用いることができる。なお、メタルマスクは半導体層における多結晶半導体領域1704が除去されるようなパターンに形成されている。本実施の形態においては、メタルマスクを用いてレジストマスク1706を作製する方法について説明しているが、本発明はこれに限られない。インクジェット法に代表される液滴吐出法を用いて形成しても良い。この際にも、レーザー光照射領域と非照射領域との結晶性の違いや、レーザー光照射領域の端部に生じる表面凹凸等を利用して、位置合わせを行うことができる。
次に、レジストマスク1706を用いて半導体層をエッチングして、島状の半導体層1708を形成する(図17(C)参照)。ここでは、多結晶半導体領域1704が除去されるようにレジストマスクを形成しているため、多結晶半導体領域1704を除去することができる。つまり、結晶性が均一であり、平坦性に優れた微結晶半導体領域1702のみを用いて半導体装置を作製することができる。なお、エッチングにより島状の半導体層1708を形成した後には上記のレジストマスク1706は除去する。
次に、アライメント用のパターンを形成して半導体層をパターニングする方法について、図18を参照して説明する。
トップゲート型のトランジスタを作製する場合には、基板1800上に半導体層を形成した後にアライメント用のパターン1810を形成するとよい(図18(A)参照)。なお、非晶質珪素を半導体層として用いた場合には、半導体層から水素を追い出した後にアライメント用のパターン1810を形成することが好ましい。アライメント用のパターン1810は、エッチングによって形成しても良いし、レーザー光照射によるマーキングにより形成しても良い。ボトムゲート型のトランジスタを作製する場合には、ゲート電極を作製する際に、同時にアライメント用のパターンを形成することもできる。
次に、アライメント用のパターン1810に合わせてレーザー光の照射領域を調節し、微結晶半導体領域1802及び多結晶半導体領域1804を有する半導体層を形成する(図18(B)参照)。この際、半導体装置を作製しない領域に試験的にレーザー光照射を行い、該レーザー光の照射痕を用いて、レーザー照射位置等の微調整を行っても良い。その他の詳細については実施の形態1乃至3を参照することができる。なお、図18(B)においても、微結晶半導体領域が周期的に配列した構造となっている。
次に、半導体層上にレジスト材料を塗布して露光し、レジストマスク1806を形成する(図18(C)参照)。露光の際に用いるメタルマスクの位置合わせは、アライメント用のパターン1810を用いて行うことができる。本実施の形態においては、メタルマスクを用いてレジストマスクを作製する方法について説明しているが、本発明はこれに限られない。インクジェット法に代表される液滴吐出法を用いて形成しても良い。
次に、上記のレジストマスクを用いて半導体層をエッチングして、島状の半導体層1808を形成する(図18(D)参照)。ここでは、多結晶半導体領域1804が除去されるようにレジストマスクを形成しているため、多結晶半導体領域1804を除去することができる。つまり、結晶性が均一であり、平坦性に優れた微結晶半導体領域1802のみを用いて半導体装置を作製することができる。なお、エッチングにより島状の半導体層1808を形成した後には上記のレジストマスク1806は除去する。
本実施の形態は、実施の形態1乃至5と適宜組み合わせて用いることができる。
(実施の形態7)
本実施の形態では、本発明の半導体装置、特に表示装置を用いた電子機器について、図19を参照して説明する。
本発明の半導体装置を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。
図19(A)はテレビ受像器又はパーソナルコンピュータのモニタである。筺体1901、支持台1902、表示部1903、スピーカー部1904、ビデオ入力端子1905等を含む。表示部1903には、本発明の半導体装置が用いられている。本発明により、高性能なテレビ受像器又はパーソナルコンピュータのモニタを安価に提供することができる。
図19(B)はデジタルカメラである。本体1911の正面部分には受像部1913が設けられており、本体1911の上面部分にはシャッターボタン1916が設けられている。また、本体1911の背面部分には、表示部1912、操作キー1914、及び外部接続ポート1915が設けられている。表示部1912には、本発明の半導体装置が用いられている。本発明により、高性能なデジタルカメラを安価に提供することができる。
図19(C)はノート型パーソナルコンピュータである。本体1921には、キーボード1924、外部接続ポート1925、ポインティングデバイス1926が設けられている。また、本体1921には、表示部1923を有する筐体1922が取り付けられている。表示部1923には、本発明の半導体装置が用いられている。本発明により、高性能なノート型パーソナルコンピュータを安価に提供することができる。
図19(D)はモバイルコンピュータであり、本体1931、表示部1932、スイッチ1933、操作キー1934、赤外線ポート1935等を含む。表示部1932にはアクティブマトリクス表示装置が設けられている。表示部1932には、本発明の半導体装置が用いられている。本発明により、高性能なモバイルコンピュータを安価に提供することができる。
図19(E)は画像再生装置である。本体1941には、表示部B1944、記録媒体読み込み部1945及び操作キー1946が設けられている。また、本体1941には、スピーカー部1947及び表示部A1943それぞれを有する筐体1942が取り付けられている。表示部A1943及び表示部B1944それぞれには、本発明の半導体装置が用いられている。本発明により、高性能な画像再生装置を安価に提供することができる。
図19(F)は電子書籍である。本体1951には操作キー1953が設けられている。また、本体1951には複数の表示部1952が取り付けられている。表示部1952には、本発明の半導体装置が用いられている。本発明により、高性能な電子書籍を安価に提供することができる。
図19(G)はビデオカメラであり、本体1961には外部接続ポート1964、リモコン受信部1965、受像部1966、バッテリー1967、音声入力部1968、操作キー1969が設けられている、また、本体1961には、表示部1962を有する筐体1963が取り付けられている。表示部1962には、本発明の半導体装置が用いられている。本発明により、高性能なビデオカメラを安価に提供することができる。
図19(H)は携帯電話であり、本体1971、筐体1972、表示部1973、音声入力部1974、音声出力部1975、操作キー1976、外部接続ポート1977、アンテナ1978等を含む。表示部1973には、本発明の半導体装置が用いられている。本発明により、高性能な携帯電話を安価に提供することができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態1乃至6と適宜組み合わせて用いることができる。
本実施例では、半導体層に照射するレーザー光のエネルギー密度を変化させて、ラマンスペクトルが変化する様子を観察した。なお、本実施例ではレーザー光としてエキシマレーザー光を用いているが、本発明はこれに限られるものではない。
はじめに、ガラス基板上に、窒化酸化珪素膜、酸化窒化珪素膜、非晶質珪素膜を積層して形成した。なお、窒化酸化珪素膜の膜厚は50nm、酸化窒化珪素膜の膜厚は100nm、非晶質珪素膜の膜厚は50nmであった。
次に、上記の非晶質珪素膜に対して、波長308nm、パルス幅25ns、出力20W、繰り返し周波数60HzのXeClエキシマレーザー光を、125mm×500μmの線状ビームに加工して照射した。エネルギー密度は、減衰器(アッテネーター:Attenuator)を用いて、適宜設定している。詳細には、250mJ/cmから50mJ/cmステップで850mJ/cmまでエネルギー密度(ピーク値)を変化させた。つまり、13通りの試料を作製した。
図20に、照射エネルギー密度が550mJ/cmの試料を用いて測定した、ラマン散乱光の強度(任意単位:a.u.(arbitrary unit))と、レーザー光照射領域における座標(μm)との関係を示す。ラマン強度は、照射したレーザー光のプロファイルに依存するから、図20は、ラマン強度とビームプロファイルとの関係を表しているとも言える。ここでは、レーザー光の照射領域(約500μm)に対して20μm間隔で測定点を移動させて、ラマン強度を測定した。なお、縦軸の強度としては、対象座標におけるラマンスペクトル(「波数」と「散乱光強度」との関係)のピーク強度を採用している。なお、ラマンスペクトルがピーク強度をとる波数(以下、単にピーク波数ともいう)は、いずれの座標においても516cm−1付近であった。
図20から、レーザー光照射領域の中央付近では、散乱光の強度がほぼ一定であることが分かる。散乱光の強度は結晶性や表面凹凸に依存するから、これが一定であるということは、結晶性のばらつき及び表面凹凸が小さいということになる。一方で、レーザー光照射領域の周辺部分にはピークが存在している。これは、エネルギー密度が低いレーザー光の端部が照射された領域において、横成長による大粒径の結晶粒が発生したためと考えられる。
図21に、250mJ/cmから850mJ/cmまで、50mJ/cmステップでエネルギー密度を変化させて作製した各試料のラマンスペクトルを示す。ここで、横軸は波数(cm−1)であり、縦軸はラマン散乱光の強度(a.u.)である。なお、図21のラマンスペクトルは、レーザー光照射領域の中央付近(例えば、図20における0μm付近に相当する領域)にて測定したものである。図21からは、エネルギー密度が500mJ/cmの場合に、ピーク強度が最大となっているのが分かる。つまり、本実施例において用いた試料では、500mJ/cm付近のエネルギー密度で結晶性が最も高くなっており、準完全溶融に近くなっているといえる。
さらに、250mJ/cmから500mJ/cmまでのエネルギー密度では、ピーク強度がエネルギー密度に依存して変化することが分かる。これは、250mJ/cmから450mJ/cmまでのエネルギー密度では部分溶融であり、エネルギー密度のわずかな変化で結晶粒の様子が変化することによる。
一方で、550mJ/cmから850mJ/cmまでのエネルギー密度では、ピーク強度に大きな変化は見られない。つまり、これらのエネルギー密度において、結晶粒の状態に大きな違いはないと言える。完全溶融となるエネルギー密度のレーザー光を照射する場合には、エネルギー密度のばらつきが許容されることが分かる。
図22(A)に、照射エネルギー密度(mJ/cm)と、ラマンスペクトルのピーク波数(cm−1)との関係を示す。なお、本測定は、各エネルギー密度のレーザー光を照射した試料に対して、レーザー光照射領域の中央付近の11点をランダムに抽出して行ったものである。図22(A)中において、丸印は各データ点を示すものであり、実線は各エネルギー密度におけるデータ点の平均値を示すものである。図22(B)には、図22(A)のデータを元に、標準偏差σの三倍(3σ)(単位はcm−1)を算出して示している。なお、正規分布の場合には、平均値±3σの範囲内に全標本の99.74%が存在する。このため、3σは、データのばらつきを示す指標として用いられる。
図22(A)から、550mJ/cmから850mJ/cmまでのエネルギー密度では、ピーク波数は515cm−1から516cm−1であり、エネルギー密度依存は小さいといえる。一方で、250mJ/cmから500mJ/cmまでのエネルギー密度では、ピーク波数のエネルギー密度依存が大きい。
図22(B)から、550mJ/cmから850mJ/cmまでのエネルギー密度では、同一の試料におけるピーク位置のばらつきは十分に小さくなっていることが分かる。ピーク位置のばらつきが小さいということは、同一の試料における応力のばらつきが小さいということを意味する。この点において、完全溶融となるエネルギー密度のレーザー光を照射した場合には、良好な微結晶半導体が得られるといえる。
図23(A)に、照射エネルギー密度(mJ/cm)と、ラマンスペクトルのピーク強度(a.u.)との関係を示す。なお、本測定は、各エネルギー密度のレーザー光を照射した試料に対して、レーザー光照射領域の中央付近の11点をランダムに抽出して行ったものである。図22(A)中において、丸印は各データ点を示すものであり、実線は各エネルギー密度におけるデータ点の平均値を示すものである。図23(B)には、図23(A)のデータを元に、標準偏差σの三倍(3σ)を各エネルギー密度におけるピーク強度の平均値で除した値(単位無し)を示している。ここで3σを平均値で割っているのは、ピーク強度に依存する3σよりも、3σを平均値で割った値のほうが、ばらつきの評価に適しているためである。
図23(A)から分かるように、550mJ/cmから800mJ/cmまでのエネルギー密度では、ピーク強度に大きな変化は見られない。ピーク強度は、結晶性や表面凹凸を表すから、結晶性や表面の平坦性について、エネルギー密度依存はほとんど見られないといえる。一方で、250mJ/cmから500mJ/cmまでのエネルギー密度では、ピーク強度が大きく変化している。つまり、結晶性や表面凹凸のエネルギー密度依存が大きい。図23(B)からは、550mJ/cmから800mJ/cmまでのエネルギー密度で、同一試料中のばらつきが十分に小さくなっていることが分かる。
図24(A)に、エネルギー密度(mJ/cm)と、ラマンピークの半値全幅(cm−1)との関係を示す。なお、本測定についても、各エネルギー密度のレーザー光を照射した試料に対して、レーザー光照射領域の中央付近の11点をランダムに抽出して行っている。図22(A)中において、丸印は各データ点を示すものであり、実線は各エネルギー密度におけるデータ点の平均値を示すものである。図24(B)には、図24(A)のデータを元に、標準偏差σの三倍(3σ)(単位はcm−1)を算出して示している。
図24(A)から分かるように、550mJ/cmから850mJ/cmまでのエネルギー密度では、半値全幅は6cm−1程度であり、エネルギー密度による半値全幅の変化は小さい。半値全幅は結晶性のばらつきを表すから、半値全幅の変化が小さいということは、結晶性ばらつきのエネルギー密度依存が小さいということを意味する。一方で、250mJ/cmから500mJ/cmまでのエネルギー密度では、半値全幅の変化が大きく、結晶性ばらつきのエネルギー密度依存が大きいといえる。
図24(B)から、550mJ/cmから850mJ/cmまでのエネルギー密度では、同一試料内での結晶性ばらつきが小さいことが分かる。一方で、250mJ/cmから500mJ/cm、特に、250mJ/cm、300mJ/cm、500mJ/cmでは、同一試料内における結晶性ばらつきが非常に大きい。
以上の結果を簡単にまとめると、半導体材料として珪素を用いる場合には、図22(B)より、ピーク波数の3σが0.5cm−1以下(好ましくは0.3cm−1以下)、図23(B)より、[ピーク強度の3σ]/[ピーク強度の平均値]が0.5以下(好ましくは0.3以下)、図24(B)より、半値全幅の3σが1.0cm−1以下(好ましくは0.5cm−1以下)であれば、完全溶融する光強度のレーザー光が照射されたものとみなすことができる。
本実施例は、実施の形態1乃至7と適宜組み合わせて用いることができる。
本発明の原理を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の平面図及び断面図である。 本発明の半導体層の状態を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の平面図及び断面図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の平面図及び断面図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の平面図及び断面図である。 本発明の半導体装置の平面図及び断面図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置を用いた電子機器を示す図である。 実施例における測定結果を示す図である。 実施例における測定結果を示す図である。 実施例における測定結果を示す図である。 実施例における測定結果を示す図である。 実施例における測定結果を示す図である。
符号の説明
100 領域
102 領域
104 突起物
200 基板
202 下地絶縁層
204 半導体層
206 微結晶半導体領域
208 多結晶半導体領域
210 半導体層
212 ゲート絶縁層
214 ゲート電極
216 チャネル形成領域
218 ドレイン領域
220 絶縁層
222 ドレイン電極
500 突起物
600 基板
602 ゲート電極
604 ゲート絶縁層
606 半導体層
608 微結晶半導体領域
610 多結晶半導体領域
612 半導体層
614 半導体層
616 導電層
618 ドレイン領域
620 ドレイン電極
900 基板
902 ゲート電極
904 ゲート絶縁層
906 半導体層
908 微結晶半導体領域
910 多結晶半導体領域
912 バッファー層
914 半導体層
916 半導体層
918 バッファー層
920 半導体層
922 導電層
924 導電層
926 ドレイン領域
928 バッファー層

Claims (9)

  1. 絶縁表面を有する基板上に半導体層を形成し、
    前記半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、微結晶半導体領域を形成することを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板上に非晶質半導体層を形成し、
    前記非晶質半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、前記非晶質半導体層を結晶化させて微結晶半導体領域を形成することを特徴とする半導体装置の作製方法。
  3. 絶縁表面を有する基板上に半導体層を形成し、
    前記半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、微結晶半導体領域を形成し、
    前記パルスレーザー光が照射された半導体層のうち、前記微結晶半導体領域以外の領域を除去することを特徴とする半導体装置の作製方法。
  4. 絶縁表面を有する基板上に非晶質半導体層を形成し、
    前記非晶質半導体層が完全溶融する光強度のパルスレーザー光を照射することにより、前記非晶質半導体層を結晶化させて微結晶半導体領域を形成し、
    前記結晶化された非晶質半導体層のうち、前記微結晶半導体領域以外の領域を除去することを特徴とする半導体装置の作製方法。
  5. 請求項3又は4において、
    前記除去する領域は、多結晶半導体領域を含むことを特徴とする半導体装置の作製方法。
  6. 請求項1乃至5のいずれか一において、
    前記パルスレーザー光は、エキシマレーザー光であることを特徴とする半導体装置の作製方法。
  7. 請求項1乃至6のいずれか一において、
    前記パルスレーザー光は、線状の形状を有することを特徴とする半導体装置の作製方法。
  8. 請求項1乃至7のいずれか一に記載の作製方法を用いた半導体装置。
  9. 請求項8に記載の半導体装置を用いた電子機器。
JP2007213081A 2007-08-17 2007-08-17 半導体装置の作製方法 Expired - Fee Related JP5307994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007213081A JP5307994B2 (ja) 2007-08-17 2007-08-17 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007213081A JP5307994B2 (ja) 2007-08-17 2007-08-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009049143A true JP2009049143A (ja) 2009-03-05
JP2009049143A5 JP2009049143A5 (ja) 2010-09-09
JP5307994B2 JP5307994B2 (ja) 2013-10-02

Family

ID=40501105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213081A Expired - Fee Related JP5307994B2 (ja) 2007-08-17 2007-08-17 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5307994B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2011155256A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2011181539A (ja) * 2010-02-26 2011-09-15 Hitachi Displays Ltd 表示装置およびその製造方法
JP5567589B2 (ja) * 2009-11-19 2014-08-06 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058477A (ja) * 1998-08-03 2000-02-25 Nec Corp レーザ照射方法
JP2000150377A (ja) * 1998-11-05 2000-05-30 Nec Corp 半導体薄膜の製造方法
JP2005045209A (ja) * 2003-07-09 2005-02-17 Mitsubishi Electric Corp レーザアニール方法
JP2007005508A (ja) * 2005-06-23 2007-01-11 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058477A (ja) * 1998-08-03 2000-02-25 Nec Corp レーザ照射方法
JP2000150377A (ja) * 1998-11-05 2000-05-30 Nec Corp 半導体薄膜の製造方法
JP2005045209A (ja) * 2003-07-09 2005-02-17 Mitsubishi Electric Corp レーザアニール方法
JP2007005508A (ja) * 2005-06-23 2007-01-11 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8445905B2 (en) 2009-07-17 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102473733A (zh) * 2009-07-18 2012-05-23 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
US8729550B2 (en) 2009-07-18 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8987048B2 (en) 2009-07-18 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9184185B2 (en) 2009-07-18 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5567589B2 (ja) * 2009-11-19 2014-08-06 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
JP2011155256A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2011181539A (ja) * 2010-02-26 2011-09-15 Hitachi Displays Ltd 表示装置およびその製造方法

Also Published As

Publication number Publication date
JP5307994B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
KR102513070B1 (ko) 반도체장치 및 표시장치
JP6754019B2 (ja) 液晶表示装置
KR100862547B1 (ko) 표시 장치
US8283238B2 (en) Layer transfer process for semiconductor device
US8730419B2 (en) Display device and electronic appliance including the display device
JP4338934B2 (ja) 配線の作製方法
US8445359B2 (en) Manufacturing method and manufacturing apparatus of semiconductor device
JP5025095B2 (ja) 半導体装置の作製方法
US20050250308A1 (en) Method for manufacturing semiconductor device
US8432021B2 (en) Manufacturing method of SOI substrate
US7989316B2 (en) Method of manufacturing semiconductor device
JP2009081425A (ja) 表示装置及び表示装置の作製方法
JP5307994B2 (ja) 半導体装置の作製方法
US10209558B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR20080087684A (ko) 반도체 장치 및 그 제작 방법
US7790563B2 (en) Semiconductor device, electronic device and method for manufacturing semiconductor device
JP2010287618A (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
JP5188355B2 (ja) 半導体装置の作製方法、半導体装置
JP2009289890A (ja) 半導体装置の製造方法及び半導体装置
JP5253990B2 (ja) 薄膜トランジスタ
JP2009283522A (ja) Tftの製造方法及びtft
JP2008135609A (ja) 半導体膜及び薄膜トランジスタ
JP2005092230A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5307994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees