JP2009043044A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009043044A5 JP2009043044A5 JP2007207488A JP2007207488A JP2009043044A5 JP 2009043044 A5 JP2009043044 A5 JP 2009043044A5 JP 2007207488 A JP2007207488 A JP 2007207488A JP 2007207488 A JP2007207488 A JP 2007207488A JP 2009043044 A5 JP2009043044 A5 JP 2009043044A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- current consumption
- semiconductor device
- consuming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 8
- 230000004044 response Effects 0.000 claims 2
- 230000000295 complement effect Effects 0.000 claims 1
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007207488A JP4764387B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007207488A JP4764387B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009043044A JP2009043044A (ja) | 2009-02-26 |
| JP2009043044A5 true JP2009043044A5 (enExample) | 2010-09-09 |
| JP4764387B2 JP4764387B2 (ja) | 2011-08-31 |
Family
ID=40443726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007207488A Expired - Fee Related JP4764387B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4764387B2 (enExample) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4829370B1 (ja) * | 2010-07-09 | 2011-12-07 | 株式会社東芝 | メモリ制御装置、メモリ装置および停止制御方法 |
| JP7055084B2 (ja) | 2018-09-20 | 2022-04-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の制御方法 |
| JP7248237B2 (ja) * | 2019-03-28 | 2023-03-29 | 株式会社Scu | システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252827B2 (ja) * | 1999-04-21 | 2002-02-04 | 日本電気株式会社 | 電源電圧変動抑制回路 |
| JP3825300B2 (ja) * | 2001-10-31 | 2006-09-27 | Necエレクトロニクス株式会社 | 内部降圧回路 |
| JP3980380B2 (ja) * | 2002-03-05 | 2007-09-26 | 富士通株式会社 | 電源変動抑制装置及び半導体装置 |
-
2007
- 2007-08-09 JP JP2007207488A patent/JP4764387B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5074389B2 (ja) | Simd並列処理の自動選択を備えたマイクロプロセッサ | |
| TWI524175B (zh) | 經由微架構頻寬節流之處理器電力消耗控制及電壓降 | |
| JP6161301B2 (ja) | 割り込みスプレッド方法、割り込み要求信号スプレッダ回路、及びそれを備えるシステムオンチップ | |
| TWI516909B (zh) | 包括在裝置中自主的硬體式深度省電之能源效率及能源節約的方法、設備及系統 | |
| JP5400886B2 (ja) | マルチコアメモリモジュール内のパワーダウンモードの動的利用 | |
| US20090164812A1 (en) | Dynamic processor reconfiguration for low power without reducing performance based on workload execution characteristics | |
| US20090070607A1 (en) | Methods and apparatuses for reducing step loads of processors | |
| CN111052039B (zh) | 用于经池化的加速器架构的多标准功率管理方案 | |
| JP4724461B2 (ja) | システムlsi | |
| US20090193234A1 (en) | Sequencer controlled system and method for controlling timing of operations of functional units | |
| JP2009043044A5 (enExample) | ||
| JP2007066037A5 (enExample) | ||
| TW200735099A (en) | Semiconductor memory, memory system, and operation method of semiconductor memory | |
| JP2008204177A (ja) | 遅延調整回路を有するアレイ型プロセッサ | |
| JP2013168028A5 (ja) | 情報処理装置及びその制御方法とプログラム | |
| US10983551B2 (en) | Clock management unit, integrated circuit including the clock management unit, system on chip, and method of operating the system on chip | |
| JP2013073318A5 (enExample) | ||
| JP2004038642A (ja) | マルチプロセッサ | |
| CN105353865A (zh) | 基于多处理器的动态调频方法 | |
| JP2009064360A5 (enExample) | ||
| JP2020127184A5 (enExample) | ||
| KR100960148B1 (ko) | 데이터 프로세싱 회로 | |
| JP3870970B2 (ja) | プロセッサ制御装置 | |
| JP2017021513A (ja) | マルチコアプロセッサ、マルチコアプロセッサのクロック制御方法およびクロック制御プログラム | |
| JP2009043044A (ja) | 半導体装置 |