JP7248237B2 - システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 - Google Patents
システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 Download PDFInfo
- Publication number
- JP7248237B2 JP7248237B2 JP2019063077A JP2019063077A JP7248237B2 JP 7248237 B2 JP7248237 B2 JP 7248237B2 JP 2019063077 A JP2019063077 A JP 2019063077A JP 2019063077 A JP2019063077 A JP 2019063077A JP 7248237 B2 JP7248237 B2 JP 7248237B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor chip
- voltage fluctuation
- analog
- system semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
まず、本実施の形態に係るシステム半導体チップ1の概要構成について説明する。図1は、本実施の形態に係るシステム半導体チップ1の構成を示す機能ブロック図である。なお、システム半導体チップ1は、IoT端末に搭載され、図示しない外部のセンサからのアナログセンサ信号をデジタル化し、デジタル署名とともにデジタル化されたデジタル信号を送信するSoCを一例として示している。
次に、解析部13によるデリミタ情報の抽出について説明する。図2は、解析部13によるデリミタ情報の抽出を説明する説明図である。図2(c)に示すように、アナログデジタル変換部4のクロックCLKADCは、図2(a)に示したCPU2のクロックCLKCOREに比べて低い周波数であり、周波数帯域が低く狭い。図2(b)に示すように、電圧変動信号抽出ラインL1を介して入力されるアナログ電圧変動信号VDDは、クロックCLKCOREに影響を受けて変動するが、アナログデジタル変換部4は、クロックCLKADCでサンプリングされ、結局、アナログ電圧変動信号VDDの包絡線を離散的に検出することになる。
図3は、本実施の形態の制御部20による自己診断処理手順を示すフローチャートである。図3に示すように、制御部20は、まず、セレクタ11に対してアナログ電圧変動信号の選択入力を行う(ステップS101)。その後、制御部20は、解析部13に対してデリミタ情報Ddの抽出処理を行わせる(ステップS102)。その後、制御部20は、デリミタの出力が所定値以上であるか否かを判定する(ステップS103)。
本変形例1では、自己診断の結果、デリミタ情報Ddの情報漏洩の可能性がある場合、情報漏洩に対応する措置として、デリミタ情報Ddの情報漏洩が生じないようにアナログ電圧変動信号VDDの電圧変動成分信号(ノイズ信号)ΔVDDに対する逆相信号ΔVDD´を生成し、電圧変動成分信号ΔVDDを相殺してデリミタ情報Ddを減衰するようにしている。
図7は、本変形例1の制御部20による情報漏洩抑止処理手順を示すフローチャートである。図7に示すように、制御部20は、まず、セレクタ11に対してアナログ電圧変動信号の選択入力を行う(ステップS201)。その後、制御部20は、解析部13に対してデリミタ情報Ddの抽出処理を行わせる(ステップS202)。その後、制御部20は、デリミタの出力が所定値以上であるか否かを判定する(ステップS203)。
本変形例2では、自己診断の結果、デリミタ情報Ddの情報漏洩の可能性がある場合、情報漏洩に対応する措置として、デリミタ情報Ddの情報漏洩が生じないように、デリミタ情報Ddを擾乱させる偽デリミタ信号を生成し、アナログ電圧変動信号に出力して真のデリミタ情報Ddの取得ができないようにしている。
図11は、本変形例2の制御部20による情報漏洩抑止処理手順を示すフローチャートである。図11に示すように、制御部20は、まず、セレクタ11に対してアナログ電圧変動信号の選択入力を行う(ステップS301)。その後、制御部20は、解析部13に対してデリミタ情報Ddの抽出処理を行わせる(ステップS302)。その後、制御部20は、デリミタの出力が所定値以上であるか否かを判定する(ステップS303)。
2 CPU
3 メモリ
4 アナログデジタル変換部
5 インタフェース回路
6,6a,6b 内部電源回路
7 デジタル署名回路
11 セレクタ
12 帯域制限回路
13 解析部
14 情報保存部
20 制御部
30 スイッチング制御部
31,32 スイッチング素子
40 逆相信号生成部
41 擾乱信号生成部
A 矢印
B 内部バス
C コンデンサ
CLKADC,CLKCORE クロック
DADC デジタル電圧変動信号
Dd デリミタ情報
Dd´ 偽デリミタ信号
ICORE 電流
IN 逆相電流
INN 偽デリミタ電流
L1,L2 電圧変動信号抽出ライン
P1~P5 位置
S1,S2 制御信号
T10,T20,T21,T30 端子
VDD,Vin アナログ電圧変動信号
VDDD 基準直流アナログ電圧
ΔVDD´ 逆相信号
ΔVDD 電圧変動成分信号
Claims (11)
- 少なくとも暗号回路がシリコン基板上に搭載されたシステム半導体チップ内の情報漏洩を自己診断するシステム半導体チップであって、
アナログ信号をデジタル信号に変換するアナログデジタル変換部と、
前記システム半導体チップ内の内部電源電圧ライン、外部入力電源電圧ライン、グランドライン及び前記シリコン基板の点のうちの1以上の部分である電圧変動部分からのアナログ電圧変動信号を前記アナログデジタル変換部に入力する電圧変動信号抽出ラインと、
前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析部と、
前記解析部が前記デリミタ情報を抽出した場合、前記情報漏洩に対応する措置を行う制御部と
を備えることを特徴とするシステム半導体チップ。 - 複数の電圧変動部分から抽出された複数の前記アナログ電圧変動信号を前記アナログデジタル変換部に選択入力するセレクタを備えたことを特徴とする請求項1に記載のシステム半導体チップ。
- 前記内部電源電圧ライン及び/又は前記グランドラインは、前記暗号回路に対する内部電源電圧ライン及び/又はグランドラインであることを特徴とする請求項1に記載のシステム半導体チップ。
- 前記制御部は、前記解析部が前記デリミタ情報を抽出した場合、前記デリミタ情報が抽出された旨の通知を外部出力することを特徴とする請求項1~3のいずれか一つに記載のシステム半導体チップ。
- 外部からのアクセスが不可であり、前記解析部が抽出した前記デリミタ情報を保存する情報保存部と、
前記情報保存部に保存されたデリミタ情報を減衰させる逆相信号を生成して前記電圧変動部分に出力する逆相信号生成部と
を備え、
前記制御部は、前記デリミタ情報を抽出した場合、前記逆相信号生成部から前記逆相信号を前記電圧変動部分に出力させることを特徴とする請求項1~3のいずれか一つに記載のシステム半導体チップ。 - 外部からのアクセスが不可であり、前記解析部が抽出した前記デリミタ情報を保存する情報保存部と、
前記情報保存部に保存されたデリミタ情報を擾乱させる偽デリミタ信号を前記電圧変動部分に出力する擾乱信号生成部と
を備え、
前記制御部は、前記デリミタ情報を抽出した場合、前記擾乱信号生成部から前記偽デリミタ信号を出力させることを特徴とする請求項1~3のいずれか一つに記載のシステム半導体チップ。 - 前記アナログデジタル変換部の前段に帯域制限を行う帯域制限回路を備え、
前記制御部は、前記帯域制限回路に対する帯域制限調整を行うことを特徴とする請求項1~6のいずれか一つに記載のシステム半導体チップ。 - 外部アナログ信号を入力する入力端子を備え、
前記セレクタには前記外部アナログ信号が入力され、
前記アナログデジタル変換部は、前記セレクタを介して前記外部アナログ信号をデジタル信号に変換することを特徴とする請求項2に記載のシステム半導体チップ。 - 少なくとも暗号回路がシリコン基板上に搭載されたシステム半導体チップ内の情報漏洩を自己診断するシステム半導体チップの情報漏洩検出方法であって、
前記システム半導体チップ内の内部電源電圧ライン、外部入力電源電圧ライン、グランドライン及び前記シリコン基板の点のうちの1以上の部分である電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、
前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、
前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報が抽出された旨の通知を外部出力する通知ステップと
を含むことを特徴とするシステム半導体チップの情報漏洩検出方法。 - 少なくとも暗号回路がシリコン基板上に搭載されたシステム半導体チップ内の情報漏洩を抑止するシステム半導体チップの情報漏洩抑止方法であって、
前記システム半導体チップ内の内部電源電圧ライン、外部入力電源電圧ライン、グランドライン及び前記シリコン基板の点のうちの1以上の部分である電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、
前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、
前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報を減衰させる逆相信号を生成して前記電圧変動部分に出力する逆相信号生成ステップと
を含むことを特徴とするシステム半導体チップの情報漏洩抑止方法。 - 少なくとも暗号回路がシリコン基板上に搭載されたシステム半導体チップ内の情報漏洩を抑止するシステム半導体チップの情報漏洩抑止方法であって、
前記システム半導体チップ内の内部電源電圧ライン、外部入力電源電圧ライン、グランドライン及び前記シリコン基板の点のうちの1以上の部分である電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、
前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、
前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報を擾乱させる偽デリミタ信号を前記電圧変動部分に出力する擾乱信号生成ステップと
を含むことを特徴とするシステム半導体チップの情報漏洩抑止方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063077A JP7248237B2 (ja) | 2019-03-28 | 2019-03-28 | システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063077A JP7248237B2 (ja) | 2019-03-28 | 2019-03-28 | システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020161090A JP2020161090A (ja) | 2020-10-01 |
JP7248237B2 true JP7248237B2 (ja) | 2023-03-29 |
Family
ID=72639568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019063077A Active JP7248237B2 (ja) | 2019-03-28 | 2019-03-28 | システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7248237B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175517A (ja) | 1999-12-16 | 2001-06-29 | Sony Corp | 記録装置 |
JP2009043044A (ja) | 2007-08-09 | 2009-02-26 | Renesas Technology Corp | 半導体装置 |
JP2017079336A (ja) | 2014-01-31 | 2017-04-27 | 国立大学法人東北大学 | サイドチャネル攻撃の検知装置、サイドチャネル攻撃の検知装置によるサイドチャネル攻撃の検知方法 |
JP2017209432A (ja) | 2016-05-27 | 2017-11-30 | 株式会社エルイーテック | 遊技機用プロセッサ装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9941880B1 (en) * | 2016-11-16 | 2018-04-10 | Xilinx, Inc. | Secure voltage regulator |
-
2019
- 2019-03-28 JP JP2019063077A patent/JP7248237B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175517A (ja) | 1999-12-16 | 2001-06-29 | Sony Corp | 記録装置 |
JP2009043044A (ja) | 2007-08-09 | 2009-02-26 | Renesas Technology Corp | 半導体装置 |
JP2017079336A (ja) | 2014-01-31 | 2017-04-27 | 国立大学法人東北大学 | サイドチャネル攻撃の検知装置、サイドチャネル攻撃の検知装置によるサイドチャネル攻撃の検知方法 |
JP2017209432A (ja) | 2016-05-27 | 2017-11-30 | 株式会社エルイーテック | 遊技機用プロセッサ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020161090A (ja) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Schellenberg et al. | Remote inter-chip power analysis side-channel attacks at board-level | |
Ali et al. | Multi-level attacks: An emerging security concern for cryptographic hardware | |
US20140304511A1 (en) | Sensor module and method for operating a sensor module | |
JP5857726B2 (ja) | 温度センサ、暗号化装置、暗号化方法、及び個体別情報生成装置 | |
Hayashi et al. | Transient IEMI threats for cryptographic devices | |
US8955160B2 (en) | Method for detecting abnormalities in a cryptographic circuit protected by differential logic, and circuit for implementing said method | |
US11934524B2 (en) | Secure fingerprint image system | |
KR102492252B1 (ko) | 클록 변동들 하에서의 전압-변화 검출 | |
Johnson et al. | Remote dynamic partial reconfiguration: A threat to Internet-of-Things and embedded security applications | |
Antonopoulos et al. | Security and trust in the analog/mixed-signal/RF domain: A survey and a perspective | |
US10680797B2 (en) | Security-adaptive voltage conversion as a lightweight counter measure against LPA attacks | |
Gallais et al. | Hardware trojans for inducing or amplifying side-channel leakage of cryptographic software | |
Regazzoni et al. | Securing the hardware of cyber-physical systems | |
Naveenkumar et al. | A survey on recent detection methods of the hardware trojans | |
JP2003131867A (ja) | 乱数生成装置 | |
US20210333334A1 (en) | Power supply peak current measurement | |
JP7248237B2 (ja) | システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 | |
Johnson et al. | Remote dynamic clock reconfiguration based attacks on internet of things applications | |
Lee et al. | Design and implementation of secure cryptographic system on chip for Internet of Things | |
Antonopoulos et al. | Hardware Trojans in analog, mixed-signal, and RF ICs | |
Shila et al. | FIDES: Enhancing trust in reconfigurable based hardware systems | |
Monjur et al. | Hardware Security Risks and Threat Analyses in Advanced Manufacturing Industry | |
US11663366B2 (en) | Side-channel attack mitigation for secure devices with embedded sensors | |
Luo et al. | Faulty clock detection for crypto circuits against differential fault analysis attack | |
Farag et al. | Smart employment of circuit redundancy to effectively counter trojans (SECRET) in third-party IP cores |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7248237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |